TW202203716A - 配線電路基板 - Google Patents

配線電路基板 Download PDF

Info

Publication number
TW202203716A
TW202203716A TW110120959A TW110120959A TW202203716A TW 202203716 A TW202203716 A TW 202203716A TW 110120959 A TW110120959 A TW 110120959A TW 110120959 A TW110120959 A TW 110120959A TW 202203716 A TW202203716 A TW 202203716A
Authority
TW
Taiwan
Prior art keywords
insulating layer
base material
main structure
circuit board
printed circuit
Prior art date
Application number
TW110120959A
Other languages
English (en)
Inventor
椿井大五
柴田直樹
町谷博章
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW202203716A publication Critical patent/TW202203716A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明提供一種配線電路基板,其依序具備金屬支持基材、絕緣層及導體層,該配線電路基板適於避免因製造過程中暫時形成自導體層延伸出並越過絕緣層端緣部到達金屬支持基材之引線引起的最終製品中之導體層與金屬支持基材之間之短路,並且適於抑制絕緣層端緣部產生彎折。 配線電路基板X中,於厚度方向上依序具備金屬支持基材10、絕緣層20及導體層30,且具有於第1方向D1上延伸之端緣部E。端緣部E包含主構造部E1,且部分地包含部分構造部E2。主構造部E1中,金屬支持基材10具有基材延出部11,該基材延出部11於第2方向D2(與第1方向D1及厚度方向正交之方向)上延出至較絕緣層20靠外方之位置。部分構造部E2中,絕緣層20具有絕緣層延出部21,該絕緣層延出部21於第2方向上延出至較金屬支持基材10靠外方之位置。

Description

配線電路基板
本發明係關於一種配線電路基板。
已知一種具有金屬支持基材作為支持基材之配線電路基板。例如安裝於硬式磁碟機等之附有電路之懸浮基板。具有金屬支持基材之配線電路基板中,於金屬支持基材上具有絕緣層,於絕緣層上具有特定圖案之導體層。導體層例如包含接地圖案(經由於其厚度方向上貫通絕緣層之通孔與金屬支持基材電性連接)、及配線圖案(於作為最終製品之配線電路基板中,未與金屬支持基材電性連接)。配線圖案包含端部具有端子部之複數根配線。形成複數根配線中之一端之複數個端子部例如沿著一端緣部配置,該端緣部於金屬支持基材上之絕緣層之特定方向上延伸。
此種配線電路基板之製造過程中,例如,於金屬支持基材上形成絕緣層,於絕緣層上形成上述導體層。導體層形成步驟中,於絕緣層上形成各配線,與此同時亦形成無電解電鍍處理用之引線,其自配線之上述端子部延伸出,超過絕緣層之上述一端緣部到達金屬支持基材(金屬支持基材具有延出至較其上之絕緣層之上述一端緣部靠外方之部分)。並且,於配線圖案及接地圖案之表面,藉由針對該表面之無電解電鍍處理而形成有錫覆膜或鎳覆膜等覆膜。該無電解電鍍處理過程中,由於各配線經由引線與金屬支持基材電性連接,因此配線圖案與接地圖案之表面電位相等,於兩圖案表面形成有均質之覆膜。無電解電鍍處理之後,為了使配線自金屬支持基材電性分離,各引線例如藉由部分之蝕刻去除而切斷(引線切斷步驟)。
關於如上所述之配線電路基板及其製造方法有關之技術,例如記載於下述專利文獻1中。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-20898號公報
[發明所欲解決之問題]
然而,先前,引線切斷步驟中引線之切斷有時並不充分。具體而言,針對自絕緣層上之端子部,跨及絕緣層上、該絕緣層之上述一端緣部之端面(側面)上、及金屬支持基材中延出至較該一端緣部靠外方之部分(基材延出部)上延伸之各引線之特定部位,進行蝕刻處理後,該部位有時亦會存在引線構成材料之殘渣。於該情形時,存在如下所述之不良,即,製造出具備與金屬支持基材之間產生短路之配線之配線電路基板。
作為用於避免此種不良之對策,研究沿著絕緣層一端緣部之上述特定方向之整個區域對金屬支持基材之基材延出部與其附近進行蝕刻去除,而使得金屬支持基材端面較絕緣層之上述一端緣部之端面顯著地退避至內側。藉由如上所述去除金屬支持基材端部,使得絕緣層之上述一端緣部跨及上述特定方向之整個區域,延出至較金屬支持基材靠外方之位置,確保配線自金屬支持基材電性分離。然而,出現了新的不良,即,絕緣層中之如此延出之一端緣部易產生彎折。絕緣層之端緣部易產生彎折會導致絕緣層自金屬支持基材剝離,且會導致形狀不良,因此欠佳。
本發明提供一種配線電路基板,其依序具備金屬支持基材、絕緣層及導體層,該配線電路基板適於避免因暫時形成自導體層延伸出並越過絕緣層端緣部到達金屬支持基材之引線引起的最終製品中之導體層與金屬支持基材之間之短路,並且適於抑制絕緣層端緣部產生彎折。 [解決問題之技術手段]
本發明[1]包含一種配線電路基板,其於厚度方向上依序具備金屬支持基材、絕緣層及導體層,該配線電路基板具有於第1方向上延伸之端緣部,上述端緣部包含主構造部,且部分地包含部分構造部,該主構造部中,上述金屬支持基材具有於與上述第1方向及上述厚度方向正交之第2方向上延出至較上述絕緣層靠外方之基材延出部,且該部分構造部中,上述絕緣層具有於上述第2方向上延出至較上述金屬支持基材靠外方之絕緣層延出部。
本發明[2]包含如上述[1]中所記載之配線電路基板,其中上述導體層包含附有引線殘部之端子部,該附有引線殘部之端子部位於上述第2方向上與上述絕緣層延出部對向之位置,且具有向上述絕緣層延出部側突出之引線殘部。
本發明[3]包含如上述[1]或[2]中所記載之配線電路基板,其中上述導體層包含在上述第1方向上彼此分開排列之複數個端子部,該等複數個端子部包含附有引線殘部之端子部,該附有引線殘部之端子部位於上述第2方向上與上述絕緣層延出部對向之位置,且具有向上述絕緣層延出部側突出之引線殘部。
本發明[4]包含如上述[1]至[3]中任一項所記載之配線電路基板,其中上述主構造部包含在上述第1方向上分開之第1主構造部及第2主構造部,於上述端緣部,上述部分構造部位於上述第1主構造部與上述第2主構造部之間。
本發明[5]包含如上述[4]中所記載之配線電路基板,其中上述端緣部中,於上述第1主構造部與上述部分構造部之間具有上述第2方向上之上述金屬支持基材之端面與上述絕緣層之端面於上述厚度方向上為同一面之第1邊界構造部,且於上述第2主構造部與上述部分構造部之間具有上述第2方向上之上述金屬支持基材之端面與上述絕緣層之端面於上述厚度方向上為同一面之第2邊界構造部,上述第2方向上之上述第1及第2主構造部之上述基材延出部之各端面、上述第1及第2邊界構造部之上述金屬支持基材及上述絕緣層之各端面、與上述部分構造部之上述絕緣層之端面於上述第1方向上為同一面。
本發明[6]包含如上述[4]中所記載之配線電路基板,其中上述第2方向上之上述第1及第2主構造部之上述絕緣層之各端面、與上述部分構造部之上述絕緣層延出部之端面於上述第1方向上為同一面。
本發明[7]包含如上述[4]中所記載之配線電路基板,其中上述第2方向上之上述第1及第2主構造部之上述基材延出部之各端面、與上述部分構造部之上述金屬支持基材之端面於上述第1方向上為同一面。 [發明之效果]
本發明之配線電路基板如上所述,於第1方向上延伸之端緣部於第1方向上之一部分包含部分構造部,該部分構造部中,絕緣層具有於第2方向(與第1方向及厚度方向正交)上延出至較金屬支持基材靠外方之絕緣層延出部。此種部分構造部適於在本配線電路基板之製造過程中,在暫時形成自絕緣層上形成之導體層中包含之配線延伸出並越過絕緣層端緣部到達金屬支持基材之引線後,將該引線例如部分去除,藉此實現配線與金屬支持基材電性分離。即,具備此種部分構造部之本配線電路基板適於避免因暫時形成自配線延伸出並越過絕緣層端緣部到達金屬支持基材之引線引起的最終製品中之金屬支持基材與配線之間之短路。
本配線電路基板如上所述,於第1方向上延伸之端緣部除了包含部分構造部以外,還包含主構造部,該主構造部中,金屬支持基材具有於第2方向上延出至較絕緣層靠外方之基材延出部。此種構成相較絕緣層於本配線電路基板中之端緣部之例如第1方向之整個區域延出至較金屬支持基材靠外方之構成而言,更適於抑制配線電路基板端緣部中之絕緣層端緣部產生彎折。
圖1至圖5表示作為本發明之配線電路基板之一實施方式之配線電路基板X。圖1係配線電路基板X之局部俯視圖。圖2係沿著圖1所示之II-II線之剖視圖。圖3係沿著圖1所示之III-III線之剖視圖。圖4係沿著圖1所示之IV-IV線之剖視圖。圖5係沿著圖1所示之V-V線之剖視圖。
如圖2至圖5所示,配線電路基板X於厚度方向上依序具備金屬支持基材10、作為基底絕緣層之絕緣層20及導體層30,於本實施方式中,進而具備作為於絕緣層20上覆蓋導體層30之覆蓋絕緣層之絕緣層40。
又,如圖1所示,配線電路基板X於其周緣之一部分具有後述端子部行L順沿配置之端緣部E(圖1係配線電路基板X之端緣部E及其附近之俯視圖)。端緣部E以規定配線電路基板X之外廓之一部分之方式於一方向上延伸。將端緣部E之延伸方向設為第1方向D1。配線電路基板X較佳為具有複數個端緣部E。又,配線電路基板X亦可於第1方向D1上連續地具有特定數量之端緣部E。
金屬支持基材10係用於確保配線電路基板X之機械強度之要素。於本實施方式中,金屬支持基材10具有特定之俯視形狀。
作為金屬支持基材10之材料,例如可例舉金屬箔。作為金屬箔之金屬材料,例如可例舉銅、銅合金、不鏽鋼、及42合金。作為不鏽鋼,例如可例舉基於AISI(American Iron and Steel Institute,美國鋼鐵協會)標準之SUS(Steel Use Stainless,日本不鏽鋼標準)304。
金屬支持基材10之厚度例如為10 μm以上,較佳為15 μm以上,更佳為50 μm以上,且例如為500 μm以下,較佳為300 μm以下。
如圖2至圖5所示,絕緣層20位於金屬支持基材10之厚度方向一側。於本實施方式中,絕緣層20位於金屬支持基材10之厚度方向一面上。
作為絕緣層20之材料,例如可例舉聚醯亞胺、聚醚腈、聚醚碸、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、及聚氯乙烯等樹脂材料(作為後述絕緣層40之材料,亦可例舉同樣之樹脂材料)。
絕緣層20之厚度例如為1 μm以上,較佳為3 μm以上,且例如為35 μm以下,較佳為15 μm以下。
如圖1所示,端緣部E包含主構造部E1,且部分地包含部分構造部E2。具體而言,於本實施方式中,端緣部E包含主構造部E1、部分構造部E2、及邊界構造部E3。主構造部E1包含於第1方向D1上分開之第1主構造部E1a及第2主構造部E1b。部分構造部E2於第1方向D1上位於第1主構造部E1a與第2主構造部E1b之間。邊界構造部E3包含第1邊界構造部E3a及第2邊界構造部E3b。第1邊界構造部E3a於第1方向D1上位於第1主構造部E1a與部分構造部E2之間。第2邊界構造部E3b於第1方向D1上位於部分構造部E2與第2主構造部E1b之間。
如圖3所示,主構造部E1(第1主構造部E1a、第2主構造部E1b)中,金屬支持基材10具有基材延出部11(第1主構造部E1a中為基材延出部11a,第2主構造部E1b中為基材延出部11b),該基材延出部11於第2方向D2(與第1方向D1及厚度方向正交之方向)上延出至較絕緣層20靠外方之位置。即,主構造部E1中,金屬支持基材10所具有之作為基材側面之端面12(第1主構造部E1a中為端面12a,第2主構造部E1b中為端面12b)相較絕緣層20所具有之作為絕緣層側面之端面22(第1主構造部E1a中為端面22a,第2主構造部E1b中為端面22b)而言,於第2方向D2上位於靠外方之位置。基材延出部11於第2方向D2上之延出長度例如為3 μm以上,較佳為5 μm以上,且例如為200 μm以下,較佳為100 μm以下(基材延出部11之該延出長度於後述變化例中亦同樣)。
如圖4所示,部分構造部E2中,絕緣層20具有絕緣層延出部21,該絕緣層延出部21於第2方向D2上延出至較金屬支持基材10靠外方之位置。即,部分構造部E2中,絕緣層20之端面22(部分構造部E2中為端面22c)相較金屬支持基材10之端面12(部分構造部E2中為端面12c)而言,於第2方向D2上位於靠外方之位置。絕緣層延出部21於第2方向D2上之延出長度例如為3 μm以上,較佳為5 μm以上,且例如為200 μm以下,較佳為100 μm以下(絕緣層延出部21之該延出長度於後述變化例中亦同樣)。
如圖5所示,邊界構造部E3(第1邊界構造部E3a、第2邊界構造部E3b)中,第2方向D2上之金屬支持基材10之端面12(第1邊界構造部E3a中為端面12d,第2邊界構造部E3b中為端面12e)與絕緣層20之端面22(第1邊界構造部E3a中為端面22d,第2邊界構造部E3b中為端面22e)於厚度方向上為同一面。於本實施方式中,端面12與端面22於厚度方向上為同一面之第1邊界構造部E3a及第2邊界構造部E3b分別具有於第1方向D1上延伸之形態。
又,於本實施方式中,於圖1所示之俯視下,第1主構造部E1a之金屬支持基材10(基材延出部11a)之端面12a、第1邊界構造部E3a中之金屬支持基材10及絕緣層20之端面12d、22d、部分構造部E2之絕緣層20之端面22c、第2邊界構造部E3b中之金屬支持基材10及絕緣層20之端面12e、22e、與第2主構造部E1b之金屬支持基材10(基材延出部11b)之端面12b於第1方向D1上為同一面。
此種構成中,第1及第2邊界構造部E3a、E3b中,絕緣層20以與金屬支持基材10相接之方式直接受到支持,部分構造部E2之絕緣層延出部21之第1方向D1上之兩端與此種邊界構造部E3a、E3b之絕緣層20連續。即,部分構造部E2之絕緣層延出部21之第1方向D1上之兩端於第1方向D1上,與以和金屬支持基材10相接之方式直接受到支持之絕緣層20連續地被該絕緣層20支持。因此,能抑制絕緣層延出部21產生彎折。
配線電路基板X中,端面12與端面22於厚度方向上為同一面之第1邊界構造部E3a及第2邊界構造部E3b各自可不具有於第1方向D1上延伸之形態,而具有形成主構造部E1與部分構造部E2之間之邊界線之形態。
導體層30包含複數個端子部31、複數根信號配線32及複數根接地線33,且位於絕緣層20之厚度方向一側。於本實施方式中,導體層30位於絕緣層20之厚度方向一面上。
複數個端子部31包含如下所述之複數個端子部31,其等沿著端緣部E於第1方向D1上分開地排列而形成端子部行L(以例示之方式圖示出端子部行L包含三個端子部31,且自該等端子部31延伸出兩根信號配線32及一根接地線33之形態)。沿著端緣部E配置之端子部行L中,相鄰之端子部31間之距離例如為10 μm以上,且例如為1000 μm以下。
端子部行L中所包含之複數個端子部31包含附有引線殘部之端子部31A。附有引線殘部之端子部31A位於第2方向D2上與絕緣層延出部21對向之位置,且具有端子部本體31a及引線殘部34a。端子部本體31a具有較信號配線32寬幅之焊盤形狀(除端子部31A以外之端子部31本身具有較信號配線32寬幅之焊盤形狀)。引線殘部34a自端子部本體31a之第2方向D2上之端緣部E側朝向端緣部E突出。引線殘部34a係於配線電路基板X之後述製造過程中暫時形成之引線34(無電解電鍍處理用之引線)之一部分。引線殘部34a之突出長度例如為5 μm以上,且例如為1000 μm以下。
各信號配線32於絕緣層20上具有特定之圖案形狀。圖1之局部俯視圖所示之信號配線32之一端與端子部行L所包含之端子部31連接(圖1中,以虛線表示信號配線32中被後述絕緣層40覆蓋之部分)。該信號配線32之另一端與未包含於端子部行L中之圖式外之端子部31其中之一(第1端子部31a)連接。
信號配線32之厚度例如為3 μm以上,較佳為5 μm以上,且例如為50 μm以下,較佳為30 μm以下。信號配線32之寬度(與信號配線32之延伸方向正交之方向之尺寸)例如為5 μm以上,較佳為8 μm以上,且例如為100 μm以下,較佳為50 μm以下。
接地線33於絕緣層20上具有特定之圖案形狀。圖1之局部俯視圖所示之接地線33之一端與端子部行L中所包含之端子部31連接(圖1中,以虛線表示接地線33中被後述絕緣層40覆蓋之部分)。該接地線33之另一端與未包含於端子部行L中之圖式外之端子部31其中之一(第2端子部31)連接。該端子部31經由於其厚度方向上貫通絕緣層20之通孔(省略圖示)與金屬支持基材10電性連接。經由此種端子部31,接地線33與金屬支持基材10電性連接。
接地線33之厚度例如為3 μm以上,較佳為5 μm以上,且例如為50 μm以下,較佳為30 μm以下。接地線33之寬度(與接地線33之延伸方向正交之方向之尺寸)例如為5 μm以上,較佳為8 μm以上,且例如為100 μm以下,較佳為50 μm以下。
作為導體層30之材料,例如可例舉銅、銀、金、焊錫、或其等之合金等導體材料,較佳為使用銅。
如圖2至圖4所示,導體層30中之信號配線32及接地線33中,主要除了與絕緣層20相接之表面以外,經覆膜C加以被覆。覆膜C係藉由後述無電解電鍍處理所形成之鍍膜。覆膜C具有確保導體層30與絕緣層40之間之密接性之功能、及防止導體層30中之所謂遷移之功能。作為覆膜C之材料,例如可例舉鎳及錫,較佳為可使用鎳。又,覆膜C之厚度例如為0.01 μm以上,且例如為1 μm以下。
絕緣層40配置為於絕緣層20之厚度方向一面上覆蓋信號配線32及接地線33,且具有特定之圖案形狀。絕緣層40未覆蓋端子部31,端子部33露出。
絕緣層40自絕緣層20之高度(圖2至圖4中為絕緣層20至絕緣層40之圖中上端為止之距離)只要大於導體層30與其表面之覆膜C之合計厚度,例如為5 μm以上,較佳為7 μm以上,且例如為70 μm以下,較佳為50 μm以下。
圖6至圖8表示配線電路基板X之製造方法之一例。圖6至圖8係以與圖4相當之剖面變化之形式表示本製造方法。
於本製造方法中,首先,如圖6A所示,準備金屬製基材10A(準備步驟)。金屬製基材10A係藉由後述外形加工而形成為金屬支持基材10之基材,具有第1面10a、及與該第1面10a為相反側之第2面10b。
其次,如圖6B及圖9所示,於金屬製基材10A之第1面10a上形成絕緣層20並使其圖案化(第1絕緣層形成步驟)。絕緣層20形成為具有凸部23,該凸部23包含作為最終製品之配線電路基板X中成為上述絕緣層延出部21之部分。又,絕緣層20於特定部位具有供形成上述通孔之導孔(省略圖示)。
於本步驟中,首先,於金屬製基材10A之第1面10a上塗佈感光性樹脂之溶液(清漆)並使其乾燥,形成塗膜。其次,對金屬製基材10A上之該塗膜,實施經由特定光罩之曝光處理、其後之顯影處理、及其後之視需要之烘烤處理。以此方式,於金屬製基材10A上形成絕緣層20。藉由經過本步驟之階段,如圖9所示,金屬製基材10A具有於第2方向D2上延出至較絕緣層20靠外方之基材延出部13。基材延出部13於配線電路基板X中之形成為端緣部E之部位,跨及第1方向D1之整個區域,延出至較絕緣層20靠外方之位置。
其次,如圖6C及圖10所示,於絕緣層20上及金屬製基材10A上形成導體層30A(導體層形成步驟)。導體層30A除了包含上述端子部31(包含端子部31a)、信號配線32及接地線33以外,還包含引線34。引線34自端子部31a中之與信號配線32之連接部位為相反側之部位,於絕緣層20上延伸出,並超過絕緣層20中之凸部23於第2方向D2上之端部,到達基材延出部13上。於本實施方式中,引線34於金屬製基材10A上具有於俯視下為圓形之焊墊部34b。端子部31a及與之連接之信號配線32經由引線34與金屬製基材10A電性連接。圖10所示之另一根信號配線32與端子部行L中未包含之圖式外之端子部31a其中之一(圖式外之第1端子部31a)連接。該端子部31a經由另一引線34與金屬製基材10A電性連接。該另一引線34較佳為自圖式外之端子部31a,於絕緣層20上延伸出,並超過絕緣層20中之與凸部23同樣之凸部,到達與基材延出部13同樣之基材延出部上。又,接地線33經由上述第2端子部31及上述通孔與金屬製基材10A電性連接。
於導體層形成步驟中,首先,以覆蓋金屬製基材10A之第1面10a及其上之絕緣層20之方式,利用例如濺鍍法形成種層。作為種層之材料,例如可例舉Cr、Cu、Ni、Ti及其等之合金。其次,於種層上形成光阻圖案。光阻圖案具有與導體層30A之圖案形狀相當之形狀之開口部。於光阻圖案之形成過程中,例如將感光性之光阻劑膜貼合於種層上而形成光阻膜,其後,對該光阻膜實施經由特定光罩之曝光處理、其後之顯影處理、及其後之視需要之烘烤處理。其次,利用電解電鍍法,使用鍍覆液,使銅等導體材料堆積於光阻圖案之開口部內。其次,藉由蝕刻去除光阻圖案。其次,藉由蝕刻將種層中藉由光阻圖案去除而露出之部分去除。如此一來,可形成導體層30A。
其次,如圖7A所示,藉由無電解電鍍處理形成覆膜C(無電解電鍍步驟)。於本步驟中,除導體層30A中與絕緣層20及金屬製基材10A相接之面以外,以被覆導體層30A之方式,藉由使用無電解電鍍液之無電解電鍍處理形成覆膜C(無電解電鍍膜)。無電解電鍍液包含覆膜C形成用之材料之離子。作為覆膜C之材料,例如可例舉鎳及錫,較佳為可使用鎳。
於本步驟中,由於各信號配線32經由引線34與金屬製基材10A電性連接,因此各信號配線32與接地線33(經由通孔與金屬支持基材10電性連接)之表面電位相等,於信號配線32及接地線33之表面形成均質之覆膜C。
其次,如圖7B所示,於絕緣層20上形成覆蓋導體層30A之特定之一部分(信號配線32、接地線33)之絕緣層40(第2絕緣層形成步驟)。於本步驟中,首先,於金屬製基材10A之第1面10a側塗佈感光性樹脂之溶液(清漆)並使其乾燥,形成塗膜。其次,對該塗膜實施經由特定光罩之曝光處理、其後之顯影處理、及其後之視需要之烘烤處理。如此一來,可形成絕緣層40。
其次,如圖7C所示,去除覆膜C中未經絕緣層40被覆而露出之部位(無電解電鍍膜去除步驟)。例如藉由濕式蝕刻將覆膜C局部去除。作為濕式蝕刻中所使用之蝕刻液,例如可例舉硫酸過氧化氫混合物及硝酸過氧化氫混合物。
其次,如圖8A、圖11及圖12所示,於金屬製基材10A之第1面10a側形成特定圖案之第1光阻膜101,且於金屬製基材10A之第2面10b側形成特定圖案之第2光阻膜102(光阻膜形成步驟)。第1光阻膜101覆蓋導體層30A中除藉由後述外形加工步驟去除之部分以外之絕緣層20上之導體層30A(圖11中,以虛線表示導體層30A中被第1光阻膜101覆蓋之部分),且覆蓋金屬製基材10A中形成為上述基材延出部11之部分。又,光阻膜101具有凹部101a,該凹部101a用於使該引線34之大部分露出至與引線34對應之部位。
其次,如圖8B所示,藉由濕式蝕刻去除金屬製基材10A及導體層30A中未被第1光阻膜101及第2光阻膜102覆蓋之部位(濕式蝕刻步驟)。具體而言,將第1光阻膜101及第2光阻膜102作為蝕刻遮罩,自厚度方向之兩側實施濕式蝕刻。作為用於濕式蝕刻之蝕刻液,例如使用氯化鐵。
藉由本步驟,對金屬製基材10A進行外形加工,形成金屬支持基材10。與此同時,使引線34之一部分(與端子部31a連接之端部)作為引線殘部34a殘留,且將引線34(所形成之全部引線34)之其他部分去除,從而將引線34切斷。藉此,信號配線32與金屬支持基材10電性分離。
其次,如圖8C所示,例如藉由蝕刻而去除第1光阻膜101及第2光阻膜102(光阻膜去除步驟)。
例如藉由經過如上所述之步驟,可製造配線電路基板X。
如上所述,配線電路基板X中,於第1方向D1上延伸之端緣部E在第1方向D1上部分地包含部分構造部E2,該部分構造部E2中,絕緣層20具有於第2方向D2上延出至較金屬支持基材10靠外方之絕緣層延出部22。此種部分構造部E2適於在配線電路基板X之製造過程中,暫時形成自絕緣層20上形成之信號配線32延伸出並越過絕緣層20端部到達金屬支持基材10之引線34(圖6C),將該引線34用於無電解電鍍處理(圖7A),其後,將該引線34例如部分去除,藉此實現信號配線32與金屬支持基材10之電性分離。即,具備部分構造部E2之配線電路基板X適於避免因暫時形成自信號配線32延伸出並越過絕緣層20端部到達金屬支持基材10之引線34引起的最終製品中之金屬支持基材10與信號配線32之間之短路。
如上所述,配線電路基板X中,於第1方向D1上延伸之端緣部E除了包含部分構造部E2以外,還包含主構造部E1,該主構造部E1中,金屬支持基材10具有於第2方向D2上延出至較絕緣層20靠外方之基材延出部12。此種構成相較絕緣層20於配線電路基板X中之端緣部E之例如第1方向D1之整個區域延出至較金屬支持基材10靠外方之構成而言,更適於抑制端緣部E中之絕緣層20之端部產生彎折。根據抑制絕緣層20自金屬支持基材10剝離之觀點、及確保端緣部E之良好形狀之觀點,較佳為抑制端緣部E之絕緣層20端部產生彎折。
配線電路基板X之端緣部E亦可具有圖13至圖15所示之構成。圖13至圖15所示之端緣部E包含具有第1主構造部E1a及第2主構造部E1b之主構造部E1、及位於該第1主構造部E1a與第2主構造部E1b之間之部分構造部E2。如圖14所示,主構造部E1(第1主構造部E1a、第2主構造部E1b)中,金屬支持基材10具有於第2方向D2上延出至較絕緣層20靠外方之基材延出部11(第1主構造部E1a中為基材延出部11a,第2主構造部E1b中為基材延出部11b)。如圖15所示,部分構造部E2中,絕緣層20具有於第2方向D2上延出至較金屬支持基材10靠外方之絕緣層延出部21。本變化例之端緣部E不包含上述實施方式中存在之邊界構造部E3。
於本變化例中,如圖13所示,第2方向D2上之第1主構造部E1a之絕緣層20之端面20a、第2主構造部E1b之絕緣層20之端面20a、及部分構造部E2之絕緣層延出部21之端面20a跨及第1方向D1為同一面。與之相對,金屬支持基材10於第2方向D2上,在第1主構造部E1a及第2主構造部E1b中,延出至較該絕緣層20靠外方之位置,於部分構造部E2中,退避至較該絕緣層20靠內側之位置。此種構成相較上述實施方式中之端緣部E之構成而言,更加容易謀求絕緣層20之小面積化。
又,於此種構成中,於第1及第2主構造部E1a、E1b處,絕緣層20與金屬支持基材10相接而被直接地支持,部分構造部E2之絕緣層延出部21於第1方向D1上之兩端與此種主構造部E1a、E1b之絕緣層20連續。即,部分構造部E2之絕緣層延出部21於第1方向D1上之兩端於第1方向D1上,與和金屬支持基材10相接而被直接地支持之絕緣層20連續,而被該絕緣層20所支持。因此,抑制絕緣層延出部21產生彎折。
配線電路基板X之端緣部E亦可具有圖16至圖18所示之構成。圖16至圖18所示之端緣部E包含具有第1主構造部E1a及第2主構造部E1b之主構造部E1、及位於該第1主構造部E1a與第2主構造部E1b之間之部分構造部E2。如圖17所示,主構造部E1(第1主構造部E1a、第2主構造部E1b)中,金屬支持基材10具有於第2方向D2上延出至較絕緣層20靠外方之基材延出部11(第1主構造部E1a中為基材延出部11a,第2主構造部E1b中為基材延出部11b)。如圖18所示,部分構造部E2中,絕緣層20具有於第2方向D2上延出至較金屬支持基材10靠外方之絕緣層延出部21。本變化例之端緣部E中不包含如上述實施方式中存在之邊界構造部E3。
於本變化例中,第2方向D2上之第1主構造部E1a之基材延出部11之端面10a、第2主構造部E1b之基材延出部11之端面10a、及部分構造部E2之金屬支持基材10之端面10a在第1方向D1上為同一面。與之相對,絕緣層20於第2方向D2上,在第1主構造部E1a及第2主構造部E1b中退避至較該金屬支持基材10靠內側之位置,於部分構造部E2中,延出至較該金屬支持基材10靠外方之位置。此種構成相較於上述實施方式中之端緣部E之構成而言,更加容易謀求金屬支持基材10之小面積化。
此種構成相較絕緣層20於配線電路基板X中之端緣部E之例如第1方向D1之整個區域延出至較金屬支持基材10靠外方之構成而言,更適合抑制端緣部E中之絕緣層20之端部產生彎折。
10:金屬支持基材 10a:第1面 10A:金屬製基材 10b:第2面 11:基材延出部 11a:基材延出部 11b:基材延出部 12:端面 12a:端面 12b:端面 12c:端面 12d:端面 12e:端面 13:基材延出部 20:絕緣層 21:絕緣層延出部 22:端面 22a:端面 22b:端面 22c:端面 22d:端面 22e:端面 23:凸部 30:導體層 30A:導體層 31:端子部 31a:附有引線殘部之端子部 31A:端子部 32:配線 33:接地線 34:引線 34a:引線殘部 34b:焊墊部 40:絕緣層 101:第1光阻膜 101a:凹部 102:第2光阻膜 C:覆膜 D1:第1方向 D2:第2方向 E:端緣部 E1:主構造部 E1a:第1主構造部 E1b:第2主構造部 E2:部分構造部 E3:邊界構造部 E3a:第1邊界構造部 E3b:第2邊界構造部 X:配線電路基板
圖1係本發明之配線電路基板之一實施方式之局部俯視圖。 圖2係沿著圖1所示之II-II線之剖視圖。 圖3係沿著圖1所示之III-III線之剖視圖。 圖4係沿著圖1所示之IV-IV線之剖視圖。 圖5係沿著圖1所示之V-V線之剖視圖。 圖6A~圖6C係以與圖4相當之剖面變化之形式表示圖1所示之配線電路基板之製造方法之一部分步驟。圖6A表示準備步驟,圖6B表示第1絕緣層形成步驟,圖6C表示導體層形成步驟。 圖7A~圖7C表示繼圖6所示之步驟之後之步驟。圖7A表示無電解電鍍步驟,圖7B表示第2絕緣層形成步驟,圖7C表示無電解電鍍膜去除步驟。 圖8A~圖8C表示繼圖7所示之步驟之後之步驟。圖8A表示光阻膜形成步驟,圖8B表示濕式蝕刻步驟,圖8C表示光阻膜去除步驟。 圖9係圖6B所示之第1絕緣層形成步驟後之局部俯視圖。 圖10係圖6C所示之導體層形成步驟後之局部俯視圖。 圖11係包含圖8A所示之光阻膜形成步驟中形成之第1光阻膜之俯視圖。 圖12係包含圖8A所示之光阻膜形成步驟中形成之第2光阻膜之俯視圖。 圖13係圖1所示之配線電路基板之一變化例之局部俯視圖。本變化例中,配線電路基板之端緣部之絕緣層跨及排列於第1方向之第1主構造部、部分構造部及第2主構造部為同一面,金屬支持基材於第1及第2主構造部中延出至較該絕緣層靠外方之位置,於部分構造部中退避至較該絕緣層靠內側之位置。 圖14係沿著圖13所示之XIV-XIV線之剖視圖。 圖15係沿著圖13所示之XV-XV線之剖視圖。 圖16係圖1所示之配線電路基板之另一變化例之局部俯視圖。本變化例中,配線電路基板之端緣部之金屬支持基材跨及排列於第1方向上第1主構造部、部分構造部及第2主構造部為同一面,絕緣層於第1及第2主構造部中退避至較該金屬支持基材靠內側之位置,於部分構造部中延出至較該金屬支持基材靠外方之位置。 圖17係沿著圖16所示之XVII-XVII線之剖視圖。 圖18係沿著圖16所示之XVIII-XVIII線之剖視圖。
10:金屬支持基材
11:基材延出部
12:端面
12a:端面
12b:端面
20:絕緣層
22:端面
22a:端面
22b:端面
30:導體層
31:端子部
40:絕緣層
C:覆膜
D2:第2方向
E1:主構造部
E1a:第1主構造部
E1b:第2主構造部

Claims (7)

  1. 一種配線電路基板,其特徵在於,於厚度方向上依序具備金屬支持基材、絕緣層及導體層,且 具有於第1方向上延伸之端緣部, 上述端緣部包含主構造部,且部分地包含部分構造部,該主構造部中,上述金屬支持基材具有於與上述第1方向及上述厚度方向正交之第2方向上延出至較上述絕緣層靠外方之基材延出部,且該部分構造部中,上述絕緣層具有於上述第2方向上延出至較上述金屬支持基材靠外方之絕緣層延出部。
  2. 如請求項1之配線電路基板,其中上述導體層包含附有引線殘部之端子部,該附有引線殘部之端子部位於上述第2方向上與上述絕緣層延出部對向之位置,且具有向上述絕緣層延出部側突出之引線殘部。
  3. 如請求項1之配線電路基板,其中上述導體層包含在上述第1方向上彼此分開排列之複數個端子部,該等複數個端子部包含附有引線殘部之端子部,該附有引線殘部之端子部位於上述第2方向上與上述絕緣層延出部對向之位置,且具有向上述絕緣層延出部側突出之引線殘部。
  4. 如請求項1至3中任一項之配線電路基板,其中上述主構造部包含在上述第1方向上分開之第1主構造部及第2主構造部, 於上述端緣部,上述部分構造部位於上述第1主構造部與上述第2主構造部之間。
  5. 如請求項4之配線電路基板,其中上述端緣部中,於上述第1主構造部與上述部分構造部之間具有上述第2方向上之上述金屬支持基材之端面與上述絕緣層之端面於上述厚度方向上為同一面之第1邊界構造部,且於上述第2主構造部與上述部分構造部之間具有上述第2方向上之上述金屬支持基材之端面與上述絕緣層之端面於上述厚度方向上為同一面之第2邊界構造部, 上述第2方向上之上述第1及第2主構造部之上述基材延出部之各端面、上述第1及第2邊界構造部之上述金屬支持基材及上述絕緣層之各端面、與上述部分構造部之上述絕緣層之端面於上述第1方向上為同一面。
  6. 如請求項4之配線電路基板,其中上述第2方向上之上述第1及第2主構造部之上述絕緣層之各端面、與上述部分構造部之上述絕緣層延出部之端面於上述第1方向上為同一面。
  7. 如請求項4之配線電路基板,其中上述第2方向上之上述第1及第2主構造部之上述基材延出部之各端面、與上述部分構造部之上述金屬支持基材之端面於上述第1方向上為同一面。
TW110120959A 2020-06-19 2021-06-09 配線電路基板 TW202203716A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-106312 2020-06-19
JP2020106312A JP2022002248A (ja) 2020-06-19 2020-06-19 配線回路基板

Publications (1)

Publication Number Publication Date
TW202203716A true TW202203716A (zh) 2022-01-16

Family

ID=79244373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120959A TW202203716A (zh) 2020-06-19 2021-06-09 配線電路基板

Country Status (6)

Country Link
US (1) US20230240007A1 (zh)
JP (1) JP2022002248A (zh)
KR (1) KR20230025782A (zh)
CN (1) CN115715488A (zh)
TW (1) TW202203716A (zh)
WO (1) WO2021256208A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274691A (ja) * 1986-05-22 1987-11-28 イビデン株式会社 金属コアプリント配線板およびその製造方法
JP2002020898A (ja) 2000-07-07 2002-01-23 Nitto Denko Corp 長尺基板のめっき方法およびめっき装置
JP6965315B2 (ja) * 2019-08-21 2021-11-10 日東電工株式会社 配線回路基板、容器および基板収容セット

Also Published As

Publication number Publication date
WO2021256208A1 (ja) 2021-12-23
US20230240007A1 (en) 2023-07-27
KR20230025782A (ko) 2023-02-23
CN115715488A (zh) 2023-02-24
JP2022002248A (ja) 2022-01-06

Similar Documents

Publication Publication Date Title
US7875804B1 (en) Plated ground features for integrated lead suspensions
CN103025057B (zh) 布线基板及其制造方法
TW202203716A (zh) 配線電路基板
WO2021261178A1 (ja) 配線回路基板集合体シートおよびその製造方法
US20240107664A1 (en) Method for producing wiring circuit board and wiring circuit board
US20240107667A1 (en) Method for producing wiring circuit board
US20240107683A1 (en) Wiring circuit board
TW202130233A (zh) 配線電路基板
US20240114628A1 (en) Method for producing wiring circuit board and wiring circuit board
US20230008736A1 (en) Manufacturing method for double-sided wiring circuit board and double- sided wiring circuit board
WO2022201833A1 (ja) 配線回路基板の製造方法
TWI739008B (zh) 配線基板及配線基板的製造方法
US20230009006A1 (en) Wiring circuit board and method for manufacturing same
JP2002050715A (ja) 半導体パッケージの製造方法
KR20230110264A (ko) 배선 회로 기판
TW202418897A (zh) 配線電路基板之製造方法
KR20240071314A (ko) 배선 회로 기판
TW202418896A (zh) 配線電路基板之製造方法、及配線電路基板
CN115915630A (zh) 布线电路基板的制造方法
TW202145840A (zh) 配線電路基板集合體片材
TW202332332A (zh) 配線電路基板及其製造方法
CN116075038A (zh) 布线电路基板及其制造方法
CN118055576A (zh) 布线电路基板的制造方法、带虚设图案的布线电路基板以及集合体片