TW202201386A

TW202201386A - 一種記憶體裝置及其連續讀寫方法

Info

Publication number: TW202201386A
Application number: TW109120657A
Authority: TW
Inventors: 藤岡伸也
Original assignee: 華邦電子股份有限公司
Priority date: 2020-06-18
Filing date: 2020-06-18
Publication date: 2022-01-01
Also published as: TWI749598B

Abstract

一種記憶體裝置包括虛擬靜態隨機處理記憶體與控制器，控制器被配置為提供外部命令至虛擬靜態隨機處理記憶體。當記憶體裝置開始連續讀取操作或連續寫入操作時，控制器提供多個頁面起始位址至虛擬靜態隨機處理記憶體，且虛擬靜態隨機處理記憶體依據接收多個頁面起始位址的順序進行連續讀取操作或所述連續寫入操作。

Description

一種記憶體裝置及其連續讀寫方法

本發明是有關於一種記憶體，且特別是有關於一種記憶體裝置及其連續讀寫方法。

最近，窄頻IOT(Narrowband Internet of Things，NB-IOT)、穿戴式裝置、與行動顯示器針對具有高存取吞吐量(throughput)的低腳位數記憶體(low pin count memory)有需求。但是，現有的低腳位數記憶體(例如HyperRAM)不支持高速吞吐存取。另一方面，同步動態隨機存取記憶體(Synchronous Dynamic Random-Access Memory，SDRAM)在頁面模式(page mode)和記憶體庫交錯模式(bank-interleave mode)下支持高速吞吐功能。

在習知技術中，微控制器(Micro Controller Unit，MCU)向虛擬靜態隨機處理記憶體(pseudo Static Random Access Memory)發出讀取事務(read transaction)與寫入事務(write transaction)。關於讀取事務，在暫存器空間(register space)中被定義的延遲時間(latency period)後，讀取資料在DQ總線上輸出。關於寫入事務，在延遲時間之後，寫入資料將被傳送到虛擬靜態隨機處理記憶體。

然而，如果不進入待機模式(standby mode)，則習知技術無法更新讀取位址與寫入位址。這是因為一旦開始進行讀取或寫入，DQ總線就會被資料訊號所佔用，因此無法向虛擬靜態隨機處理記憶體輸入其他位址和命令。這將導致較低的資料傳輸效率與存取吞吐量。

有鑑於此，本發明提供一種記憶體裝置及其連續讀寫方法，用以在開始連續讀取或連續寫入時，提供多個頁面起始位址而不進入待機模式，以提高連續存取效率。

本發明的實施例提供一種記憶體裝置，記憶體裝置包括虛擬靜態隨機處理記憶體與控制器。控制器耦接至所述虛擬靜態隨機處理記憶體。當記憶體裝置開始連續讀取操作或連續寫入操作時，控制器提供多個頁面起始位址至虛擬靜態隨機處理記憶體，且虛擬靜態隨機處理記憶體依據接收多個頁面起始位址的順序進行連續讀取操作或連續寫入操作。

本發明的實施例提供一種連續讀寫方法，適用於記憶體裝置，記憶體裝置包括虛擬靜態隨機處理記憶體與控制器。連續讀寫方法包括：當開始連續讀取操作或連續寫入操作時，提供多個頁面起始位址，並依據接收多個頁面起始位址的順序進行連續讀取操作或連續寫入操作。

基於上述，在本發明的實施例中，所述記憶體裝置及其連續讀寫方法在開始連續讀取或連續寫入時，由於提供多個頁面起始位址至虛擬靜態隨機處理記憶體，使得虛擬靜態隨機處理記憶體可以在連續讀取命令周期或連續寫入命令周期中，不需要如習知技術般進入待機模式。因此可以提高DQ總線的資料佔用率，並提高連續存取效率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照圖1，記憶體裝置10可以包括虛擬靜態隨機處理記憶體110與控制器120，控制器120耦接至虛擬靜態隨機處理記憶體11。記憶體裝置10例如可以是快閃記憶體(Flash memory)或其他記憶體。

在一實施例中，虛擬靜態隨機處理記憶體110由一個動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)作為核心以及由靜態隨機存取記憶體(Static Random Access Memory，SRAM)作為介面所組成。

依照設計需求，控制器120例如可以是中央處理單元（Central Processing Unit，CPU）或其他類似元件或上述元件的組合。

在一實施例中，當記憶體裝置10開始連續讀取操作(burst read operation)或連續寫入操作(burst write operation)時，控制器120可以提供多個頁面起始位址(page starting address)至虛擬靜態隨機處理記憶體110。虛擬靜態隨機處理記憶體110接收多個頁面起始位址，且虛擬靜態隨機處理記憶體110依據接收多個頁面起始位址的順序而進行連續讀取操作或連續寫入操作。具體而言，頁面起始位址為用以對虛擬靜態隨機處理記憶體110中記憶體陣列的頁面連續位址的起始位址進行讀取或寫入。連續讀取操作用以依據頁面起始位址而連續讀取記憶體中的連續位址範圍，連續寫入操作用以依據頁面起始位址而將寫入資料連續寫入記憶體中的連續位址範圍。

舉例來說，當記憶體裝置10開始連續讀取操作或連續寫入操作時，控制器120可以提供頁面起始位址A0~AN至虛擬靜態隨機處理記憶體110。虛擬靜態隨機處理記憶體110依序接收頁面起始位址A0~AN，且虛擬靜態隨機處理記憶體110依據接收頁面起始位址A0~AN的順序進行連續讀取操作或連續寫入操作。意即先對頁面起始位址A0進行連續讀取操作或連續寫入操作，再對頁面起始位址A1進行連續讀取操作或連續寫入操作，以此類推，直到對頁面起始位址AN進行連續讀取操作或連續寫入操作。N的數量由設計需求決定。

參照圖2，虛擬靜態隨機處理記憶體110包括輸入輸出電路210、命令解碼器220、位址閂鎖解碼電路230以及記憶體陣列240。在一實施例中，虛擬靜態隨機處理記憶體110還可以包括其他電路，例如資料路徑電路(data path circuit)。

輸入輸出電路210可以是習知的輸入輸出電路(IO circuit)或是其他介面電路，在一實施例中，輸入輸出電路210耦接控制器120，且輸入輸出電路210用以從控制器120接收外部命令ECMD與外部位址EADD，並提供外部命令ECMD至命令解碼器220，且提供外部位址EADD至位址閂鎖解碼電路230。其中外部位址EADD包括頁面起始位址A0~AN。

命令解碼器220耦接輸入輸出電路210，命令解碼器220用以接收外部命令ECMD，並對外部命令ECMD進行解碼以提供外部讀寫訊號ERW與連續讀寫訊號BRW至位址閂鎖解碼電路230。在一實施例中，命令解碼器220可以是習知的命令解碼器或是其他解碼電路。

位址閂鎖解碼電路230耦接輸入輸出電路210與命令解碼器220，位址閂鎖解碼電路230用以從輸入輸出電路210接收外部位址EADD以及從命令解碼器220接收外部讀寫訊號ERW與連續讀寫訊號BRW，並依據外部讀寫訊號ERW與連續讀寫訊號BRW依序閂鎖外部位址EADD中的頁面起始位址A0~AN，以提供連續位址BADD至記憶體陣列240，且依據連續位址BADD中的頁面起始位址A0~AN而依序對記憶體陣列240進行連續讀取操作或連續寫入操作。N的數量由設計需求決定。

記憶體陣列240耦接至命令解碼器220與位址閂鎖解碼電路230，記憶體陣列240接收連續位址BADD，以依據連續位址BADD中的頁面起始位址A0~AN而依序進行連續讀取操作或連續寫入操作。在一實施例中，記憶體陣列240可以包括習知的感測放大器、X解碼器、Ý解碼器、以及記憶胞陣列，不限於此。

參照圖1、圖2與圖3，控制器120更配置為提供外部命令ECMD至虛擬靜態隨機處理記憶體110。外部命令ECMD包括命令位址CA，命令位址CA包括位址空間位元AS與頁面存取位元P。在一實施例中，命令位址CA還可以包括讀寫位元(read or write bit)、連續讀寫類型位元(burst type bit)等，本發明不限於此。

參照圖3，在步驟S310中，記憶體裝置10開始連續讀取操作或連續寫入操作。接著，在步驟S320中，記憶體裝置10依據命令位址CA中的位址空間位元AS的值判斷連續讀取操作或連續寫入操作為暫存器存取或記憶體陣列存取。當位址空間位元AS的值為1時，進入步驟S330。當位址空間位元AS的值為0時，進入步驟S340。在步驟S330中，虛擬靜態隨機處理記憶體10進行暫存器存取(register access)，暫存器存取即對記憶體裝置10中的暫存器(未繪示)進行存取。在步驟S340中，虛擬靜態隨機處理記憶體110進一步依據命令位址CA中的頁面存取位元P判斷記憶體陣列存取是否為頁面存取(page access)。當頁面存取位元P的值為1時，虛擬靜態隨機處理記憶體110在接收頁面存取位址A0之後接收下一個頁面起始位址A1，並再進行一次步驟S340。重覆該操作以獲取所需要的頁面位址，並且在接收最後接收的頁面位址AN時，將頁面存取位元P的值設為0。當頁面存取位元P的值為0時，進入步驟S350。接著，在步驟S350中，虛擬靜態隨機處理記憶體110進行記憶體陣列存取(memory array access)，記憶體陣列存取即對虛擬靜態隨機處理記憶體110中的記憶體陣列240進行存取。

換句話說，當記憶體裝置10開始連續讀取操作或連續寫入操作時，記憶體裝置10依據位址空間位元AS的值以及頁面存取位元P的值判斷是否在虛擬靜態隨機處理記憶體110中的記憶體陣列中進行連續讀取操作或連續寫入操作。

當依據命令位址CA中的位址空間位元AS的值判斷連續讀取操作或連續寫入操作為所述記憶體陣列存取(亦即圖5命令位址CA中的AS=0)，且依據命令位址CA中的頁面存取位元P 的值判斷記憶體陣列存取為頁面存取(亦即圖5命令位址CA中的P=1) 時，虛擬靜態隨機處理記憶體110依據頁面起始位址A0~AN依序進行連續讀取操作或連續寫入操作。

當依據命令位址CA中的位址空間位元AS的值判斷連續讀取操作或所述連續寫入操作為暫存器存取時，即位址空間位元AS=1，則虛擬靜態隨機處理記憶體110進行暫存器存取。當依據命令位址CA中的位址空間位元AS的值判斷連續讀取操作或連續寫入操作為記憶體陣列存取時，即位址空間位元AS=0，則虛擬靜態隨機處理記憶體110依據命令位址CA中的頁面存取位元P判斷記憶體陣列存取是否為頁面存取。當依據命令位址CA中的頁面存取位元P的值判斷記憶體陣列存取為頁面存取時，即頁面存取位元P=1，虛擬靜態隨機處理記憶體110依序接收頁面起始位址A0~AN。當接收頁面起始位址AN時，則頁面存取位元P=0，虛擬靜態隨機處理記憶體110進行記憶體陣列存取。

參照圖4，位址閂鎖解碼電路230包括輸入指示器410_0~410_N、閂鎖器420_0~420_N以及輸出指示器430_0~430_N。

輸入指示器410_0~410_N串聯耦接。具體而言，輸入指示器410_1耦接至輸入指示器410_0，以此類推，直到耦接至輸入指示器410_N。輸入指示器410_0從命令解碼器220接收外部讀寫訊號ERW。

閂鎖器420_0~420_N分別耦接至輸入指示器430_0~430_N。具體而言，閂鎖器420_0耦接至輸入指示器410_0，閂鎖器420_1耦接至輸入指示器410_1，以此類推，閂鎖器420_N耦接至輸入指示器410_N。閂鎖器420_0~420_N從輸入輸出電路210接收外部位址EADD，其中外部位址EADD包括頁面起始位址A0~AN。

輸出指示器430_0~430_N串聯耦接。具體而言，輸出指示器430_1耦接至輸出指示器430_0，以此類推，直到耦接至輸出指示器430_N。輸出指示器430_0~430_N分別耦接至閂鎖器420_0~420_N，其中輸出指示器430_0耦接至閂鎖器420_0，輸出指示器430_1耦接至閂鎖器420_1，以此類推，輸出指示器430_N耦接至閂鎖器420_N。輸出指示器430_0~430_N從命令解碼器220接收連續讀寫訊號BRW。

在一實施例中，輸入指示器410_0~410_N依據外部讀寫訊號ERW產生閂鎖輸入控制訊號LIN_0~LIN_N，閂鎖輸入控制訊號LIN_0~LIN_N用以將外部位址EADD中的頁面起始位址A0~AN依序閂鎖(latch)至閂鎖器420_0~420_N。輸出指示器430_0~430_N依據連續讀寫訊號BRW產生閂鎖輸出控制訊號LOUT_0~LOUT_N，閂鎖輸出控制訊號LOUT_0~LOUT_N用以使閂鎖器420_0~420_N將經閂鎖的外部位址EADD中的頁面起始位址A0~AN依序輸出為經閂鎖位址ADDL0、經閂鎖位址ADDL1…經閂鎖位址ADDLN，並輸出為連續位址BADD以將頁面起始位址A0~AN依序輸出至記憶體陣列240。

在一實施例中，閂鎖器420_0~420_N用以依據閂鎖輸入控制訊號LIN_0~LIN_N與閂鎖輸出控制訊號LOUT_0~LOUT_N來閂鎖外部位址EADD以輸出連續位址BADD，其中連續位址BDD用以依序且連續地提供外部位址EADD中的頁面起始位址A0~AN至記憶體陣列240，以供進行連續讀取操作或連續寫入操作。

詳細來說，同時參照圖4與圖5，晶片選擇訊號/CS用以選擇欲讀寫晶片。在此實施例中，當晶片選擇訊號/CS轉態為低邏輯準位時，記憶體裝置10開始對當晶片選擇訊號/CS所選擇的晶片進行連續讀取操作或連續寫入操作。當開始連續讀取操作或連續寫入操作時，依據命令位址CA中位址空間位元AS的值與頁面存取位元P的值來判斷是否在虛擬靜態隨機處理記憶體110中的記憶體陣列240中進行連續讀取操作或連續寫入操作。當位址空間位元AS為0且頁面存取位元P為1時，虛擬靜態隨機處理記憶體110在外部位址EADD中接收頁面起始位址A0~AN。輸入指示器410_0~410_N依據外部讀寫訊號ERW產生閂鎖輸入控制訊號LIN_0~LIN_N，閂鎖輸入控制訊號LIN_0~LIN_N用以將外部位址EADD中的頁面起始位址A0~AN依序閂鎖至閂鎖器420_0~420_N。而輸出指示器430_0~430_N依據連續讀寫訊號BRW產生閂鎖輸出控制訊號LOUT_0~LOUT_N，閂鎖輸出控制訊號LOUT_0~LOUT_N用以使閂鎖器420_0~420_N將經閂鎖的外部位址EADD中的頁面起始位址A0~AN分別輸出為經閂鎖位址ADDL0、經閂鎖位址ADDL1…經閂鎖位址ADDLN，並將經閂鎖位址ADDL0、經閂鎖位址ADDL1…經閂鎖位址ADDLN輸出為連續位址BADD以將頁面起始位址A0~AN依序輸出至記憶體陣列240。其中，連續位址BADD依序且連續地提供外部位址EADD中的頁面起始位址A0~AN至記憶體陣列240。必須說明的是，圖5中的多個陰影處為未確定狀態(Don’t Care)。

參照圖6，於步驟S610，當記憶體裝置開始連續讀取操作或連續寫入操作時，控制器提供多個頁面起始位址至虛擬靜態隨機處理記憶體。接著，於步驟S620，虛擬靜態隨機處理記憶體依據接收多個頁面起始位址的順序進行連續讀取操作或連續寫入操作。

綜上所述，在本發明的實施例中，所述記憶體裝置及其連續讀寫方法在開始連續讀取或連續寫入時，提供多個頁面起始位址至虛擬靜態隨機處理記憶體，使得虛擬靜態隨機處理記憶體可以在連續讀取命令周期或連續寫入命令周期中存取多個頁面起始位址，以提高連續存取效率，從而提高資料傳輸效率與存取吞吐量，並改善系統效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:記憶體裝置 110:虛擬靜態隨機處理記憶體 120:控制器 210:輸入輸出電路 220:命令解碼器 230:位址閂鎖解碼電路 240:記憶體陣列 410_0、410_1、410_N:輸入指示器 420_0、420_1、420_N:閂鎖器 430_0、430_1、430_N:輸出指示器 ECMD:外部命令 EADD:外部位址 ERW:外部讀寫訊號 BRW:連續讀寫訊號 BADD:連續位址 AS:位址空間位元 P:頁面存取位元 LIN_0、LIN_1、LIN_N:閂鎖輸入控制訊號 LOUT_0、LOUT_1、LOUT_N:閂鎖輸出控制訊號 ADDL0、ADDL 1、ADDL N:經閂鎖位址 /CS:晶片選擇訊號 CA:命令位址 A0、A1、AN:頁面起始位址 S310、S320、S330、S340、S350、S610、S620:步驟

圖1是本發明一實施例的記憶體裝置的示意圖。圖2是本發明一實施例的虛擬靜態隨機處理記憶體的電路方塊圖。圖3是本發明一實施例的命令位元的判斷流程圖。圖4是本發明一實施例的位址閂鎖解碼電路的電路方塊圖。圖5是本發明一實施例的頁面存取序列的時序圖。圖6是本發明一實施例的連續讀寫方法的流程圖。

S610、S620:步驟

Claims

一種記憶體裝置，包括：虛擬靜態隨機處理記憶體；以及控制器，耦接至所述虛擬靜態隨機處理記憶體，其中，當所述記憶體裝置開始連續讀取操作或連續寫入操作時，所述控制器提供多個頁面起始位址至所述虛擬靜態隨機處理記憶體，且所述虛擬靜態隨機處理記憶體依據接收所述多個頁面起始位址的順序進行所述連續讀取操作或所述連續寫入操作。
如請求項1所述的記憶體裝置，其中所述控制器更配置為提供外部命令至所述虛擬靜態隨機處理記憶體，其中所述外部命令包括命令位址，其中當所述記憶體裝置開始所述連續讀取操作或所述連續寫入操作時，依據所述命令位址中的位址空間位元的值以及頁面存取位元的值判斷是否在所述虛擬靜態隨機處理記憶體中的記憶體陣列中進行所述連續讀取操作或所述連續寫入操作。
如請求項2所述的記憶體裝置，當依據所述命令位址中的位址空間位元的值判斷所述連續讀取操作或所述連續寫入操作為所述記憶體陣列存取，且依據命令位址中的頁面存取位元的值判斷所述記憶體陣列存取為頁面存取時，所述虛擬靜態隨機處理記憶體依據接收所述多個頁面起始位址的順序進行所述連續讀取操作或所述連續寫入操作。
如請求項2所述的記憶體裝置，其中當依據命令位址中的位址空間位元的值判斷所述連續讀取操作或所述連續寫入操作為所述暫存器存取時，所述虛擬靜態隨機處理記憶體進行所述暫存器存取；當依據命令位址中的位址空間位元的值判斷所述連續讀取操作或所述連續寫入操作為所述記憶體陣列存取時，所述虛擬靜態隨機處理記憶體依據所述命令位址中的頁面存取位元判斷所述記憶體陣列存取是否為頁面存取；當依據命令位址中的頁面存取位元的值判斷所述記憶體陣列存取為所述頁面存取時，所述虛擬靜態隨機處理記憶體依據所述多個頁面起始位址而依序進行所述頁面存取；以及當所述多個頁面起始位址皆被用以進行所述頁面存取後，所述虛擬靜態隨機處理記憶體進行所述記憶體陣列存取。
如請求項1所述的記憶體裝置，其中所述虛擬靜態隨機處理記憶體包括：輸入輸出電路，耦接所述控制器，被配置為從所述控制器接收外部命令與外部位址；命令解碼器，耦接至所述輸入輸出電路，被配置為從所述輸入輸出電路接收外部命令，對所述外部命令進行解碼以提供外部讀寫訊號與連續讀寫訊號；位址閂鎖解碼電路，耦接所述輸入輸出電路與所述命令解碼器，被配置為從所述輸入輸出電路接收所述外部位址與從所述命令解碼器接收所述外部讀寫訊號與所述連續讀寫訊號，並依據所述外部讀寫訊號與所述連續讀寫訊號依序閂鎖外部位址中的所述多個頁面起始位址，以輸出連續位址至記憶體陣列，並依據所述連續位址依序對所述記憶體陣列進行連續讀取操作或連續寫入操作；以及記憶體陣列，耦接至所述命令解碼器與所述位址閂鎖解碼電路，被配置為接收所述連續位址，以依據所述連續位址依序進行所述連續讀取操作或所述連續寫入操作。
如請求項5所述的記憶體裝置，其中所述位址閂鎖解碼電路包括：串聯耦接的多個輸入指示器，被配置為從所述命令解碼器接收所述外部讀寫訊號；多個閂鎖器，分別耦接至所述多個輸入指示器，被配置為從所述輸入輸出電路接收外部位址，其中所述外部位址包括所述多個頁面起始位址；以及串聯耦接的多個輸出指示器，分別耦接至所述多個閂鎖器，被配置為從所述命令解碼器接收所述連續讀寫訊號，其中所述多個輸入指示器被配置為依據所述外部讀寫訊號產生用以將所述外部位址中的多個頁面起始位址依序閂鎖至所述多個閂鎖器的多個閂鎖輸入控制訊號，且所述多個輸出指示器被配置為依據所述連續讀寫訊號產生用以使所述閂鎖器將經閂鎖的所述外部位址中的多個頁面起始位址依序輸出為所述連續位址的多個閂鎖輸出控制訊號。
如請求項6所述的記憶體裝置，其中所述多個閂鎖器用以依據所述多個閂鎖輸入控制訊號與所述多個閂鎖輸出控制訊號來閂鎖所述外部位址以輸出連續位址，其中所述連續位址被配置為依序且連續地提供所述外部位址中的多個頁面起始位址至所述記憶體陣列。
一種連續讀寫方法，適用於記憶體裝置，所述記憶體裝置包括虛擬靜態隨機處理記憶體與控制器，所述連續讀寫方法包括：當開始連續讀取操作或連續寫入操作時，提供多個頁面起始位址，並依據接收所述多個頁面起始位址的順序進行所述連續讀取操作或所述連續寫入操作。
如請求項8所述的連續讀寫方法，其中所述控制器更配置為提供外部命令至所述虛擬靜態隨機處理記憶體，其中所述外部命令包括命令位址，其中當開始所述連續讀取操作或所述連續寫入操作時，依據所述命令位址中的位址空間位元的值以及頁面存取位元的值判斷是否在所述虛擬靜態隨機處理記憶體中的記憶體陣列中進行所述連續讀取操作或所述連續寫入操作。
如請求項9所述的連續讀寫方法，其中當依據所述命令位址中的位址空間位元的值判斷所述連續讀取操作或所述連續寫入操作為所述記憶體陣列存取，且依據命令位址(CA)中的頁面存取位元的值判斷所述記憶體陣列存取為頁面存取時，依據接收所述多個頁面起始位址的順序進行所述連續讀取操作或所述連續寫入操作。
如請求項9所述的連續讀寫方法，其中當依據命令位址中的位址空間位元的值判斷所述連續讀取操作或所述連續寫入操作為所述暫存器存取時，進行所述暫存器存取；當依據命令位址中的位址空間位元的值判斷所述連續讀取操作或所述連續寫入操作為所述記憶體陣列存取時，依據所述命令位址中的頁面存取位元的值判斷所述記憶體陣列存取是否為頁面存取；當依據命令位址中的頁面存取位元的值判斷所述記憶體陣列存取為所述頁面存取時，接收所述多個頁面起始位址；以及當接收所述多個頁面起始位址後，進行所述記憶體陣列存取。
如請求項8所述的連續讀寫方法，其中所述虛擬靜態隨機處理記憶體包括輸入輸出電路、命令解碼器、位址閂鎖解碼電路以及記憶體陣列，其中，藉由所述輸入輸出電路從所述控制器接收外部命令與外部位址；藉由所述命令解碼器從所述輸入輸出電路接收外部命令，以對所述外部命令進行解碼以提供外部讀寫訊號與連續讀寫訊號；藉由所述位址閂鎖解碼電路從所述輸入輸出電路接收所述外部位址與從所述命令解碼器接收所述外部讀寫訊號與所述連續讀寫訊號，並依據所述外部讀寫訊號與所述連續讀寫訊號依序閂鎖外部位址中的所述多個頁面起始位址，以輸出連續位址至記憶體陣列，並依據所述連續位址依序對所述記憶體陣列進行連續讀取操作或連續寫入操作；以及藉由所述記憶體陣列接收所述連續位址，以依據所述連續位址依序進行所述連續讀取操作或所述連續寫入操作。
如請求項12所述的連續讀寫方法，其中所述位址閂鎖解碼電路包括串聯耦接的多個輸入指示器、多個閂鎖器以及串聯耦接的多個輸出指示器，其中藉由所述多個輸入指示器從所述命令解碼器接收所述外部讀寫訊號；藉由所述多個閂鎖器從所述輸入輸出電路接收外部位址；藉由所述多個輸出指示器從所述命令解碼器接收所述連續讀寫訊號；藉由所述多個輸入指示器依據所述外部讀寫訊號產生用以將所述外部位址中的多個位址依序閂鎖至所述閂鎖器的閂鎖控制訊號；以及藉由所述多個輸出指示器依據所述連續讀寫訊號產生用以使所述閂鎖器將經閂鎖的所述外部位址中的多個位址依序輸出為所述連續外部位址的輸出控制訊號。
如請求項13所述的連續讀寫方法，其中藉由所述多個閂鎖器依據所述多個閂鎖輸入控制訊號與所述多個閂鎖輸出控制訊號而閂鎖所述外部位址以輸出連續位址，其中所述連續位址被配置為依序且連續地提供所述外部位址中的多個位址。