TW202201370A - 拼接式發光二極體顯示面板 - Google Patents

拼接式發光二極體顯示面板 Download PDF

Info

Publication number
TW202201370A
TW202201370A TW110116118A TW110116118A TW202201370A TW 202201370 A TW202201370 A TW 202201370A TW 110116118 A TW110116118 A TW 110116118A TW 110116118 A TW110116118 A TW 110116118A TW 202201370 A TW202201370 A TW 202201370A
Authority
TW
Taiwan
Prior art keywords
sub
display panel
holes
individual
lines
Prior art date
Application number
TW110116118A
Other languages
English (en)
Other versions
TWI761201B (zh
Inventor
羅方禎
劉展睿
鄭君丞
洪仕馨
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Publication of TW202201370A publication Critical patent/TW202201370A/zh
Application granted granted Critical
Publication of TWI761201B publication Critical patent/TWI761201B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32235—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3351—Function
    • H01L2224/33515—Layer connectors having different functions
    • H01L2224/33517—Layer connectors having different functions including layer connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83125—Bonding areas on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種拼接式LED顯示面板包含多個可撓性背板以拼接方式排列。每一個可撓性背板具有多個形成於其中的通孔。由多個位於這些可撓性背板上之LED形成一像素陣列，並共同定義出多個像素。每一個像素包含LED與TFT電路設置於對應可撓性背板之第一側上。PCB設置於這些可撓性背板之第二側。PCB之第三側面對這些可撓性背板之第二側並且具有多條訊號線形成於其上。這些像素之這些LED以這些TFT電路經由形成於這些通孔中的多個導電結構電連接至對應的訊號線。每一個可撓性背板之每單位長度的電阻大於PCB之每單位長度的電阻。

Description

拼接式發光二極體顯示面板
本揭露關於一種顯示技術，特別是關於一種拼接式發光二極體(LED)顯示面板及其製造方法。
本文提供的背景敘述是為了總體上呈現本揭露內容的目的。在此背景技術部分中所描述的程度內，目前命名的發明人的工作，以及在申請時可能不合格作為先前技術的描述方面，均未明確或默示為本揭露相對的先前技術。
發光二極體(LED)顯示器是使用各個單獨LED芯片作為發射器的自發光平板發射顯示器。在大面積平板發射顯示器中，薄膜訊號線的電阻與電容(RC)延遲以及電力線的銅損(也稱為IR損耗)會降低顯示面板的性能。
因此，如何提供一種拼接式發光二極體顯示面板及其製造方法，以解決上述缺陷和不足之處，實為本領域迄今未解決的需求。
本揭露的一方面關於一種拼接式發光二極體(LED)顯示面板，其包含:多個可撓性背板以拼接方式排列，其中每個可撓性背板具有彼此相對之第一側與第二側，並且具有多個通孔設置於其中；由多個位於這些可撓性背板上之LED所形成之像素陣列，共同定義出多個像素，其中每個像素包含這些LED之一以及設置在對應於這些可撓性背板之一的第一側上的多個薄膜電晶體(TFT)電路；印刷電路板(PCB)設置於這些可撓性背板之第二側，其中PCB具有彼此相對之第三側與第四側，並且PCB之第三側面對這些可撓性背板之第二側；多條訊號線設置於PCB之第三側；多條子訊號線設置於這些可撓性背板之上，對應電連接至這些像素之這些LED以及這些TFT電路；以及多個導電結構設置於這些通孔之中，其中這些子訊號線係經由這些導電結構電連接至這些對應的訊號線。設置在每個可撓性背板上之每條子訊號線之每單位長度的電阻大於設置在PCB上的這些訊號線之每單位長度的電阻。
在一些實施方式中，每條訊號線之厚度與寬度係大於每條子訊號線之厚度與寬度。
在一些實施方式中，這些訊號線包含多條沿第一方向延伸的資料線、多條沿第二方向延伸的掃描線以及多條電力線。這些子訊號線包含多條沿第一方向延伸的子資料線、多條沿第二方向延伸的子掃描線以及多條子電力線，每一條子資料線電連接至這些資料線之對應一者，每一條子掃描線電連接至這些掃描線之對應一者，並且每一條子電力線電連接至這些電力線之對應一者。
在一些實施方式中，這些通孔係排列在不同於第一方向與第二方向之一方向上。
在一些實施方式中，每一個通孔具有大於10微米之直徑。
在一些實施方式中，這些導電結構係通過焊接或是藉由異向性導電膜(ACF)電連接至這些對應的訊號線。
在一些實施方式中，這些通孔係設置於這些可撓性背板之邊界區域。
在一些實施方式中，這些通孔係設置於這些可撓性背板之主動區域。
在一些實施方式中，這些LED係為多個有機LED(OLED)，並且進一步提供薄膜封裝(TFE)層予每一個可撓性背板，劃分在至少兩個區域內以覆蓋這些OLED，並且在至少兩個區域之任一區域內的TFE層覆蓋每一個可撓性背板上之這些OLED之至少一者。
在一些實施方式中，拼接式LED顯示面板另包含至少一個訊號積體電路(IC)設置於PCB之上，用以相應地提供訊號至這些訊號線。
在一些實施方式中，至少一個訊號IC係設置於PCB之第三側上之邊界區域。
在一些實施方式中，該至少一個訊號IC係設置於PCB之第四側上。
在一些實施方式中，對於這些通孔之個別通孔以及對應於個別通孔的這些導電結構之個別導電結構，圍繞對應於個別通孔的這些TFT電路之一，以及圍繞對應於個別通孔的這些導電結構之個別導電結構，係對應設置。
在一些實施方式中，對於這些通孔之個別通孔，對應於個別通孔之這些TFT電路具有周圍部分圍繞個別通孔，且個別導電結構係藉由附著在通孔之側壁上之焊接材料形成，並連接至該周圍部分。
在一些實施方式中，對於這些通孔之個別通孔，對應於個別通孔之這些TFT電路具有一周圍部分圍繞個別通孔，且附著在通孔之側壁上，且個別導電結構係藉由附著在通孔之側壁上之焊接材料所形成，並連接至周圍部分。
在一些實施方式中，對於這些通孔之個別通孔，對應於個別通孔之這些TFT電路具有填充部分填充於個別通孔之一部分中，且個別導電結構係藉由焊接材料所形成並且連接至填充部分。
本揭露的另一方面提供一種發光二極體(LED)顯示面板，其包含:可撓性背板具有彼此相對之第一側與第二側，以及多個通孔設置於其中；由多個位於可撓性背板上之LED所形成之像素陣列，共同定義出多個像素，其中每個像素包含這些LED之一者以及設置於可撓性背板之第一側上的薄膜電晶體(TFT)電路；印刷電路板(PCB)設置於可撓性背板之第二側，其中PCB具有彼此相對之第三側與第四側，並且PCB之第三側面對可撓性背板之第二側；多條訊號線設置於PCB之第三側；多條子訊號線設置於可撓性背板之上，且對應電連接至這些像素之這些LED以及這些TFT電路；以及多個導電結構設置於這些通孔之中，其中這些子訊號線係經由這些導電結構電連接至這些對應的訊號線。其中對於這些通孔之個別通孔，這些TFT電路對應於個別通孔，並且，對應於個別通孔之這些導電結構之個別導電結構係與個別通孔對應設置。
在一些實施方式中，形成在可撓性背板上之每一條子訊號線之每單位長度的電阻大於設置在PCB上的這些訊號線之每單位長度的電阻。
在一些實施方式中，這些訊號線包含多條沿第一方向延伸的資料線、多條沿第二方向延伸的掃描線以及多條電力線；以及這些子訊號線包含多條沿第一方向延伸的子資料線、多條沿第二方向延伸的子掃描線以及多條子電力線，每一條子資料線電連接至這些資料線之對應一者，每一條子掃描線電連接至這些掃描線之對應一者，並且每一條子電力線電連接至這些電力線之對應一者。
在一些實施方式中，每一條訊號線之厚度與寬度係大於每一條子訊號線之厚度與寬度。
在參閱圖式及隨後描述之實施方式後，此技術領域具有通常知識者便可瞭解本發明之其他目的，以及本發明之技術手段及實施態樣。
現在將在下文中參考附圖更全面地描述本揭露，在附圖中示出了本發明的示例性實施方式。然而，本發明可以以許多不同的形式來實施，並且不應被解釋為限於在此闡述的實施方式。而是，提供這些實施方式以使得本揭露將是透徹和完整的，並將向本領域技術人員充分傳達本發明的範圍。貫穿全文，相同元件將以相同的符號標示來進行說明。
在全篇說明書與申請專利範圍所使用的用詞(terms)，通常具有每個用詞使用在此領域中、在此發明的內容中與特殊內容中的平常意義。某些用以描述本發明的用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本發明的描述上額外的引導。為了方便起見，某些用詞可能會突出顯示，例如使用斜體及/或引號。突出顯示的使用不會影響用詞的範圍和含義。無論是否突出顯示，在相同上下文中，用詞的範圍和含義都是相同的。應當理解，同一件事可以用一種以上的方式說明。因此，替代的語言與同義詞可用於本文所討論的任何一個或多個用詞，並且關於是否在此闡述或討論用詞也不具有任何特殊意義。某些用詞的同義詞被提供。一個或多個同義詞的敘述不排除使用其他同義詞。在本說明書中任何地方使用的示例，包含本文所討論的任何用詞的示例，僅是說明性的，絕不限制本發明或任何示例性用詞的範圍和含義。同樣地，本發明不限於本說明書中所給出的各種實施方式。
應理解到，當一個元件被稱為「在另一個元件上」時，它可以直接在另一個元件上，或者還可能存在插入元件。相比之下，當一個元件被稱為「直接在另一個元件上」時，則不存在插入元件。本文中所使用的「及/或」，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層及/或區塊是可以被理解的。但是這些元件、組件、區域、層及/或區塊不應該被這些詞彙所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層及/或區塊。因此，在下文中的一第一元件、組件、區域、層及/或區塊也可被稱為第二元件、組件、區域、層及/或區塊，而不脫離本揭露的本意。
本文之用語只為描述特定實施方式，而無意為本案之限制。單數形式如「一」、「這」、「此」、「本」以及「該」，如本文所用，同樣也包含複數形式。還應當理解的是，當在本說明書中使用時，術語「包括」、「包含」或「具有」指定存在所述特徵、區域、整體、步驟，操作、元件及/或組件，但不排除一個或多個其他特徵、區域、整體、步驟、操作、元件、組件及/或其群組的存在或添加。
此外，在本文中，為了描述圖式所繪的某個元件和其他元件的關係，可能會使用相對術語，例如「較低處」、「底部」、「較高處」或「頂部」，以及「左邊」、「右邊」和類似用語。應理解到，這些相對術語意欲涵蓋裝置的所有不同方向，不只限於圖式所繪的方向而已。例如，如果將其中一個圖式中的裝置翻轉，則描述為在其他元件的「較下」側的元件將被定位在這些其他元件的「較上」側。因此，根據圖式的特定取向，示例性術語「較低處」可包含「較低處」及「較高處」這兩個方位。類似地，如果將其中一個圖式中的裝置翻轉，則描述為在其他元件「之下」或「底下」的元件將定位為在這些其他元件「之上」。因此，示例性術語「之下」或「底下」可以包含「之上」及「之下」這兩個方位。
除非另有定義，所有此處使用的用語(包括科技術語)與本揭露所屬技術領域普通技術人員所能理解的意義是相同的。進一步要理解的是，這些用語，比如在日常使用的詞典中定義的，應該被解釋為具有與相關領域的上下文中和本揭露中的意義相符合的意義，並且不被解釋為理想化的或過於正式的意義，除非在此處明確地定義。
在本文中，「約」、「大約」或「大致」一般通常係指數值之誤差或範圍在百分之二十以內，較好地是在百分之十以內，而更佳地則是在百分之五以內。文中若無明確說明，所提及的數值皆視作為近似值，例如可如「約」、「大約」或「大致」所表示的誤差或範圍。
以下將結合附圖對本揭露的實施方式進行描述。根據本文所體現以及廣泛描述的本揭露的目的，在一些方面，本揭露涉及顯示面板以及使用其之顯示裝置。
如上所述，在大面積平板發射顯示器中，薄膜訊號線的RC延遲與電力線的IR損耗會降低顯示面板的性能。例如，第1圖係為繪示依據本揭露一些實施方式之薄膜電晶體(TFT)驅動的大面積發光二極體顯示面板之電路的示意圖。如第1圖所示，顯示面板100具有其上形成有電路之基板(未顯示於圖中)。於一些實施例中，基板可以是透明玻璃基板或是其他類型的基板。具體而言，電路包含具有複數個像素之像素陣列，並且每一像素具有對應的像素電路110。每一像素電路110包含發光二極體(LED)112以及相應的TFT電路114，其可以由複數個TFT與諸如電容的其他電子組件形成。舉例而言，在每個像素的TFT電路114中，有兩個TFT以及一個電容以調節LED112的亮度。在一些實施例中，LED 112可為有機LED(OLED)或無機次毫米LED或微型LED。此外，顯示面板100包含多條訊號線以及用於相應地向訊號線提供訊號的多個訊號驅動電路。於一些實施例中，這些訊號驅動電路可以是訊號積體電路(IC)。訊號線包含多條資料線120、多條掃描線130以及多條電力線140。相應地，訊號IC包含資料IC125、掃描IC 135以及電源IC 145。資料線120沿著第一方向D1(即，如第1圖所示的垂直方向)延伸並且連接到資料IC 125，使得資料IC 125提供的資料訊號可以通過資料線120發送到所有像素的像素電路110。掃描線130沿著第二方向D2(即，如第1圖所示的水平方向)延伸並且連接到掃描IC 135，使得掃描IC 135提供的掃描訊號可以通過掃描線130發送到所有像素的像素電路110。電力線140也是沿著第二方向D2延伸並且連接到電源IC 145，使得電源IC 145提供的電力可以通過電力線140發送到像素的LED 112。於一些實施例中，電力線140可佈置成沿第一方向D1延伸。
在第1圖所示的顯示面板100中，基板上的資料線120、掃描線130及電力線140具有高電阻，因此RC延遲將使掃描與資料訊號失真，同時電力線140的IR損耗將導致面板的高功耗與高熱。當顯示面板100的尺寸增加時，RC延遲與IR損耗將是顯著的，從而阻止了顯示面板100尺寸的擴大。
為了彌補此不足，本揭露之一方面涉及一種拼接式發光二極體(LED)顯示面板，其具有多個可以組裝成大尺寸顯示面板的拼接式小尺寸子面板。在拼接式面板結構中，大面積顯示面板的訊號線(例如掃描線、資料線與電力線)在具有大面積的多層PCB上傳導，並且訊號傳遞到製造在塑料可撓性基板上的個別子面板。由於訊號線被提供在PCB上，訊號(例如資料訊號、掃描訊號與電力訊號)的傳輸分配給PCB上的導體，PCB上的導體可具有較低的電阻與電容，從而最小化訊號的RC劣化以及IR損耗。同時，提供顯示功能的TFT電路保留在各個LED子面板上，而在這些子面板上，由於薄膜加工的限制匯流線的厚度被限制為小於1微米，並且由於孔徑比的限制匯流線的寬度被限制為只有幾微米。因為PCB上的匯流線可相對地較寬與較粗，電阻與電容可以低得多，從而可以減少RC訊號劣化以及IR損耗，並使子面板之間的間隙最小化。此外，子面板更好地對齊，且面板的邊界區域最小化。
第2A圖至第2D圖係為依據本揭露一些實施方式之拼接式LED顯示面板的示意圖。如第2A圖所示，拼接式LED顯示面板200包含複數個LED 210、拼接式可撓性背板模組220以及印刷電路板(PCB)模組230。具體而言，拼接式可撓性背板模組220具有以拼接方式排列的多個可撓性背板222。每一可撓性背板222具有彼此相對之第一側S1(即，如第2A圖所示的頂側)與第二側S2(即，如第2A圖所示的底側)，並且具有多個通孔224形成在其中。於一些實施例中，通孔224可以藉由在可撓性背板222上雷射鑽孔而形成，並且每個通孔224可以具有大約10µm或更大之直徑。如第2A圖所示，通孔224形成在可撓性背板222的邊界區域。此外，由LED 210在可撓性背板222上形成像素陣列，共同定義出多個像素。換句話說，每個可撓性背板222具有形成於其上的像素陣列的一部分。每個像素包含一個LED 210與對應的TFT電路226(請見第2B圖)設置在對應的可撓性背板222的第一側S1上。於一些實施例中，LED 210可包含不同顏色的LED。例如，發光二極體210可以包含多個紅色(R)LED、多個綠色(G)LED與多個藍色(B)LED。值得注意的是，在可撓性背板222上，僅存在子訊號線(在第2A圖與第2B圖中未示出，將在後面描述)。設置在可撓性背板222的第二側S2(即，底側)的PCB模組230包含PCB 232以及形成於其上的訊號線234與多個訊號IC 238。具體而言，PCB 232具有彼此相對之第三側S3(即，如第2A圖所示的頂側)與第四側S4(即，如第2A圖所示的底側)，並且PCB 232的第三側S3面對可撓性背板222的第二側S2。訊號線234及訊號IC 238形成於面對可撓性背板222的PCB232的第三側S3上。值得注意的是，訊號線234的交叉可以藉由將訊號線234設置在PCB 232的不同層而解決，而且PCB232的這些層可以用相對厚的絕緣層分開，以使訊號線234的電容低很多。此外，訊號IC 238設置於PCB 232的第三側S3上之周圍的邊界區域。於一些實施例中，訊號線234可包含如第1圖所示的資料線120、掃描線130以及電力線140，而訊號IC 238可包含如第1圖所示的資料IC 125、掃描IC 135以及電源IC 145。除此之外，PCB模組230亦包含多個形成於PCB 232上的導電結構236，導電結構236的位置對應於通孔224的位置，因而當拼接式LED顯示面板200被組裝時，導電結構236可以對應地位於通孔224內。因此，LED 210與可撓性背板222上之像素的TFT電路226(請見第2B圖)可以被電連接至對應的子訊號線(未顯示於第2A圖)，其經由導電結構236被電連接至對應的訊號線234。第2D圖示出了第2A圖之拼接式LED顯示面板之組裝透視圖。
第2B圖與第2C圖示出了第2A圖之拼接式LED顯示面板的剖視圖。具體而言，第2B圖與第2C圖之任一所示之拼接式LED顯示面板200的剖視圖係沿第一方向D1(即，資料線的延伸方向)。第2B圖示出多個像素位於可撓性背板模組220的兩個可撓性背板222上。具體而言，TFT電路226與LED210係設置在每個可撓性背板222上。在PCB模組230中，PCB 232上的訊號線234包含多條資料線234A及多條掃描線234B。在PCB 232的第三側S3(即，頂側)上之邊界區域，提供資料IC 238A以電連接到資料線234A。另外，對應地提供與資料線234A相對應的複數個導電結構236A以及與掃描線234B相對應的複數個導電結構236B。此外，在資料線234A與掃描線234B及導電結構236A與236B之間提供複數個連接結構245，使得每條資料線234A經由連接結構245之電連接到對應的導電結構236A，並且每條掃描線234B中經由連接結構245之電連接到對應的導電結構236B。除此之外，在可撓性背板222與PCB232之間設置黏合層240圍繞連接結構245，使得可撓性背板222與PCB 232牢固地貼附在一起。在這種情況下，TFT電路226與LED 210相應地經由導電結構236A與236B電連接到訊號線(包含資料線234A及掃描線234B)。在一些實施例中，連接結構245可以是焊接結構或導電膠或異向性導電膜(ACF)。
第2C圖示出多個像素位於可撓性背板模組220的一個可撓性背板222上。第2C圖所示的拼接式LED顯示面板200與第2B圖所示的拼接式LED顯示面板200之間的差異在於導電結構236A與236B進一步延伸以到達TFT電路226的頂部。
需要特別注意的是，第2B圖與第2C圖以示意圖呈現出顯示面板的組件，並且第2B圖與第2C圖所示之層的尺寸與厚度並沒有按照比例。例如，可撓性背板222可以是相對薄的層，具有小於70微米之厚度。另外，第2B圖與第2C圖的TFT電路226被共同示出為位於相應的可撓性背板222上的一層，而可撓性背板222包含用於每個TFT電路226的多條訊號線，並且LED 210係設置在TFT電路226的那一層上。然而，TFT電路226是薄層，並且LED 210應設置在相應的可撓性背板222上。具體而言，每條訊號線234之厚度與寬度大於可撓性背板222上的每個TFT電路226之厚度與寬度。因此，形成在每個可撓性背板222上的子訊號線之每單位長度的電阻大於PCB 232以及形成在PCB 232上的訊號線234之每單位長度的電阻。
於一些實施例中，可撓性背板中通孔的位置可能會有所不同。例如，第3A圖與第3B圖為繪示具有不同通孔佈置之拼接式LED顯示面板300及300’的組裝上視圖。具體而言，第3A圖與第3B圖之任一者示出了與PCB(未顯示於第3A圖與第3B圖中)組裝在一起的一個可撓性背板310。由於可撓性背板310與PCB(未顯示於圖中)是組裝在一起的，所以導電結構是位於對應的通孔內。換句話說，導電結構的位置與通孔的位置相同。如第3A圖與第3B圖所示，可撓性背板310包含多條子訊號線，子訊號線例如可以包含子資料線320、子掃描線330以及子電力線340。在一些實施例中，每條子訊號線經由對應的導電結構電連接到對應的訊號線。以第3A圖為例，每條子資料線320經由對應的導電結構328電連接到對應的資料線，每條子掃描線330經由對應的導電結構338電連接到對應的掃描線，並且每條子電力線340經由對應的導電結構348電連接到對應的電力線。
如所第3A圖所示，對應於子資料線320的導電結構328位於可撓性背板310之頂部邊界區域，對應於子掃描線330的導電結構338位於可撓性背板310之左邊界區域，且對應於子電力線340的導電結構348位於可撓性背板310之右邊界區域。因此，所有的通孔都形成在可撓性背板310之邊界區域。相反地，如第3B圖所示，導電結構328’、338’與348’全部佈置在可撓性背板310的主動區域內。具體而言，子資料線320沿著第一方向D1(即，如第3B圖所示的垂直方向)延伸，且子掃描線330及子電力線340沿著第二方向D2(即，如第3B圖所示的水平方向)延伸。子訊號線的延伸方向與PCB上對應的訊號線平行。例如，子資料線320與對應的資料線都在第一方向D1上延伸，並且子掃描線330、子電力線340以及對應的掃描線與電力線都在第二方向D2上延伸。此外，與子資料線320相對應的導電結構328’實質上在第一延伸方向E1上排列，與子掃描線330相對應的導電結構338’實質上在第二延伸方向E2上排列，且與子電力線340相對應的導電結構348’實質上在第三延伸方向E3上排列。第一延伸方向E1、第二延伸方向E2與第三延伸方向E3之任一個都是傾斜方向，其不同於第一方向D1或第二方向D2。總之，可撓性背板上的每條子掃描線經由位於對應通孔之對應的導電結構與PCB上之對應的掃描線電連接。可撓性背板上的每條子資料線經由位於對應通孔之對應的導電結構與PCB上之對應的資料線電連接。可撓性背板上的每條電力線經由位於對應通孔之對應的導電結構與PCB上之對應的電力線電連接。
於一些實施例中，PCB上訊號IC的位置可能會有所不同。例如，第4A圖與第4B圖為繪示依據本揭露一些實施例之拼接式LED顯示面板之PCB模組的上視圖。如第4A圖所示，PCB模組400包含PCB 410，並且設置在PCB410上的訊號線包含資料線420、掃描線430以及電力線440。相應地，設置在PCB 410上的訊號IC包含電連接至資料線420的資料IC 425、電連接至掃描線430的掃描IC 435以及電連接至電力線440的電源IC 445。資料IC 425、掃描IC 435以及電源IC 445均設置在PCB 410之第三側S3(即，頂側)上的邊界區域。
與第4A圖相比之下，如第4B圖所示，PCB模組400’包含PCB 410，並且設置在PCB 410上的訊號線是相同的訊號線，包含資料線420、掃描線430以及電力線440。相應地，設置於PCB 410上的訊號IC也是相同的訊號IC，包含電連接到資料線420的資料IC425’、電連接到掃描線430的掃描IC 435’以及電連接到電力線的電源IC 445’。而差別在於，資料IC 425’、掃描IC 435’以及電源IC 445’都設置在PCB 410的第四側S4(即，底側)上。在這種情況下，可以消除將訊號IC設置在PCB410邊界區域的需要，從而進一步減小PCB 410的邊界區域，並使PCB 410的尺寸最小化。
第5A圖與第5B圖係為依據本揭露一些實施例之拼接式LED顯示面板的剖視圖，其中訊號IC設置在PCB 532的第四側S4上。具體而言，第5A圖與第5B圖之任一所示之拼接式LED顯示面板500的剖視圖係沿第一方向D1(即，資料線的延伸方向)。第5A圖示出多個像素位於可撓性背板模組520的兩個可撓性背板522上，第5B圖示出多個像素位於可撓性背板模組520的一個可撓性背板522上。第5A圖及第5B圖所示的拼接式LED顯示面板500與第2B圖及第2C圖所示的拼接式LED顯示面板200之間的唯一差異在於資料IC 538A，其設置在印刷電路板模組530的PCB 532的第四側S4(即，底側)。拼接式LED顯示面板500的其他組件，包含LED 510、可撓性背板522、TFT電路526、掃描線534B、導電結構536A與536B、黏合層540以及連接結構545均類似於第2B圖及第2C圖所示的拼接式LED顯示面板200的相應組件，包含LED210、可撓性背板222、TFT電路226、掃描線234B、導電結構236A與236B、黏合層240以及連接結構245。因此，這些類似部件的細節於此不再贅述。
如上所述，拼接式LED顯示面板的LED可以為OLED。第6圖為繪示依據本揭露一實施例之一拼接式LED顯示面板之一組裝剖視圖，包括可撓性背板模組620和印刷電路板模組630，其中OLED用於子像素中。具體而言，如第6圖所示，每個子像素包含設置在TFT電路626上之OLED 612，並且提供像素限定層(PDL)614以圍繞OLED 612。另外，提供薄膜封裝(TFE)層618以覆蓋每個OLED 612之陰極616。具體而言，在每個可撓性背板622上，TFE層618被劃分為多個區域，並且每個區域中的TFE層618覆蓋一個對應的OLED 612。在一些實施例中，在每個區域中的TFE層618層蓋OLED 612的至少一個。拼接式LED顯示面板600的其他組件，包含可撓性背板622、TFT電路626、資料線634A、掃描線634B、導電結構636A與636B、資料IC 638A、一黏合層640、PCB 632以及連接結構645均類似於第5A圖所示的拼接式LED顯示面板500的相應組件，包含LED 510、可撓性背板522、TFT電路526、資料線534A、掃描線534B、導電結構536A與536B、資料IC 538A、黏合層540、PCB 532以及連接結構545。因此，這些類似部件的細節於此不再贅述。
於一些實施例中，導電結構及對應通孔的尺寸與形狀可以變化。例如，第7A圖至第7E圖為繪示依據本揭露一些實施例之一導電結構。如第7A圖與第7C圖所示，於可撓性背板710上，TFT電路712位於可撓性背板710的第一側S1(即，頂側)上，並圍繞一通孔714的周圍，從而形成圍繞通孔714之環形結構。換句話說，通孔714是位於TFT電路712的環形結構的中心。TFT電路712之寬度W1。如第7B圖與第7C圖所示，於PCB 720上，提供訊號線722並在其頂部上設有焊料724。訊號線722之寬度W2，其大於W1。當可撓性背板710與PCB 720組裝在一起時，如第7D圖所示，在通孔714的上方提供有諸如電荷耦合元件(CCD)750光學照相機，以在通孔714內執行焊料724的對準。一旦部件正確對準，則焊料724可以被加熱以執行焊接，使得被加熱的焊料724’熔化並向上「爬升」以覆蓋通孔714之一內壁表面以及圍繞通孔714的TFT電路712，從而形成導電結構。如第7A圖至第7C圖所示的設計可以允許可撓性背板710與PCB的組裝被更精確地執行。具體而言，當提供多個可撓性背板710時，可以通過所有可撓性背板710方向的偏差來顯示對準精度，其中，可撓性背板710的方向是指子掃描線或子資料線在可撓性背板710上的方向。於一些實施例中，所有子面板方向的偏差可以小於5度。在一行或一列中，一個可撓性背板710的最後一個像素與下一相鄰可撓性背板710的第一像素間之一距離為L。於一實施例中，0.95P＜L＜1.05P，其中P為可撓性背板710中的像素的間距。即圍繞對應之通孔714之TFT電路712，和對應於通孔714的導電結構，係對應形成。
第8A圖至第8G圖為繪示依據本揭露一些實施例之一導電結構。如第8A圖所示，於可撓性背板810上，TFT電路812位於可撓性背板810的第一側S1(即，頂側)上，並圍繞通孔814的周圍，其相似於第7A圖的結構。如第8B圖與第8C圖所示，於PCB820上，提供訊號線822並在其頂部上設有多個焊料824。具體而言，如第8C圖所示，TFT電路812不僅圍繞通孔814，而且也覆蓋通孔814之內壁表面以延伸到可撓性背板810的第二側S2(即，底側)。相應地，焊料824包含中間部分對應於通孔814，以及外部分位於外側並圍繞中間部分，並且對應於圍繞通孔814的TFT電路812。在通孔814的上方可提供有諸如CCD(未顯示於圖中)的光學照相機，以在通孔814內執行焊料824的對準。一旦部件正確對準，則焊料824可以被加熱以執行焊接，使得被加熱的焊料824’的外部分熔化並向上「爬升」，以覆蓋通孔814的內壁表面以及圍繞通孔814的TFT電路812，從而形成導電結構。即圍繞對應之通孔814之TFT電路812，和對應於通孔814的導電結構，係對應形成。
第8E圖至第8G圖為繪示依據本揭露一些實施例之如第8C圖所示於可撓性背板中形成通孔的步驟。如第8E圖所示，通孔814可以藉由鑽孔，例如雷射鑽孔860在可撓性背板810中形成。一旦通孔814形成，如第8F圖所示，TFT電路812就可以藉由電鍍形成在通孔814的內壁表面以及可撓性背板810的頂側和底側上。然後，如第8G圖所示，可以對TFT電路812圖案化以形成所期望的形狀，如第8A圖所示。
第9A圖至第9F圖為繪示依據本揭露一些實施例之導電結構。如第9A圖與第9C圖所示，於可撓性背板910上，TFT電路912被定位為填充於通孔914內(請見第9C圖)。在這種情況下，通孔914的尺寸可以小於第8A圖與第8C圖所示通孔814的尺寸。如第9B圖與第9C圖所示，於PCB 920上，提供訊號線922並在其頂部上設有特定圖案之焊料924。具體而言，如第9C圖所示，TFT電路912不僅圍繞通孔914，而且也填充在通孔914之中。相應地，焊料924包含一中間部分對應於填充在通孔914中之TFT電路912，以及一外部分位於外側並圍繞中間部分。在通孔914的上方可提供有諸如CCD(未顯示於圖中)的光學照相機，以在通孔914內執行焊料924的對準。一旦部件正確對準，則焊料924可以被加熱以執行焊接，使得被加熱的焊料924的中間部分電連接至填充在通孔914內的TFT電路912，從而形成導電結構。即圍繞對應之通孔914之TFT電路912，和對應於通孔914的導電結構，係對應形成。
第9D圖至第9F圖為繪示依據本揭露一些實施例之如第9C圖所示於可撓性背板中形成通孔的步驟。如第9D圖所示，通孔914可以藉由鑽孔，例如雷射鑽孔960在可撓性背板910中形成。一旦通孔914形成，如第9E圖所示，TFT電路912就可以藉由電鍍形成在通孔914之中以及可撓性背板910的頂側和底側上。然後，如第9F圖所示，可以對TFT電路912圖案化以形成所期望的形狀，如第9A圖與第9C圖所示。
在如上所述的實施例中，形成在可撓性背板中的孔都是通孔。在一些實施例中，一個或多個通孔可以被不穿過可撓性背板的盲孔取代。例如，第10圖為繪示依據本揭露一些實施例之具有盲孔的可撓性背板之側面剖視圖。如第10圖所示，在可撓性背板1010上形成盲孔1014而非形成通孔，並在盲孔1014中填充TFT電路1012。因此，可撓性背板1010可以取代如第9A圖所示的撓性背板910，而與第9B圖所示的PCB920相應地組裝在一起。
在如上所述的實施例中，PCB上的訊號線具有相對較低的電阻與電容。因此，從訊號引入的邊緣傳輸到訊號末端的另一邊緣之電壓脈衝的降級幅度不會超過電壓脈衝幅度的5％。此外，形成於可撓性背板中的通孔可以與PCB上的訊號線上對應的導電結構(即，焊料)對準，其可以通過光刻法製造。因此之故，可撓性背板與PCB上的訊號線可以很好地互相對齊。於一些實施例中，所有可撓性背板相對於PCB上對應訊號線的方向偏差可以小於5度。同時，在一行或一列中，一個可撓性背板的最後一個像素與下一相鄰可撓性背板的第一像素間之距離可為L，其中0.95P＜L＜1.05P，且P為可撓性背板中的像素的間距。
雖然本案以詳細之實施例揭露如上，然而本案並不排除其他可行之實施態樣。因此，本案之保護範圍當視後附之申請專利範圍所界定者為準，而非受於前述實施例之限制。
對本領域技術人員而言，在不脫離本案之精神和範圍內，當可對本案作各種之更動與潤飾。基於前述實施例，所有對本案所作的更動與潤飾，亦涵蓋於本案之保護範圍內。
100:顯示面板 110:像素電路 112:發光二極體 114:TFT電路 120:資料線 125:資料IC 130:掃描線 135:掃描IC 140:電力線 145:電源IC 1010:可撓性背板 1012:TFT電路 1014:盲孔 200:拼接式LED顯示面板 210:發光二極體 220:可撓性背板模組 222:可撓性背板 224:通孔 226:TFT電路 230:印刷電路板模組 232:PCB 234:訊號線 234A:資料線 234B:掃描線 236:導電結構 236A:導電結構 236B:導電結構 238:訊號IC 238A:資料IC 240:黏合層 245:連接結構 300:拼接式LED顯示面板 300’:拼接式LED顯示面板 310:可撓性背板 320:子資料線 328:導電結構 328’:導電結構 330:子掃描線 338:導電結構 338’:導電結構 340:子電力線 348:導電結構 348’:導電結構 400:印刷電路板模組 400’:印刷電路板模組 410:PCB 420:資料線 425:資料IC 425’:資料IC 430:掃描線 435:掃描IC 435’:掃描IC 440:電力線 445:電源IC 445’:電源IC 500:拼接式LED顯示面板 510:發光二極體 520:可撓性背板模組 522:可撓性背板 526:TFT電路 532:PCB 534A:資料線 534B:掃描線 536A:導電結構 536B:導電結構 538A:資料IC 540:黏合層 545:連接結構 600:拼接式LED顯示面板 612:OLED 614:像素限定層 616:陰極 618:薄膜封裝層 622:可撓性背板 626:TFT電路 634A:資料線 634B:掃描線 636A:導電結構 636B:導電結構 638A:資料IC 640:黏合層 645:連接結構 710:可撓性背板 712:TFT電路 714:通孔 720:PCB 722:訊號線 724:焊料 724’:被加熱的焊料 750:電荷耦合元件 810:可撓性背板 812:TFT電路 814:通孔 820:PCB 822:訊號線 824:焊料 824’:被加熱的焊料 860:雷射鑽孔 910:可撓性背板 912:TFT電路 914:通孔 920:PCB 922:訊號線 924:焊料 924’:被加熱的焊料 960:雷射鑽孔 D1:第一方向 D2:第二方向 E1:第一延伸方向 E2:第二延伸方向 E3:第三延伸方向 A-A’:方向 B-B’:方向 C-C’:方向 D-D’:方向 E-E’:方向 F-F’:方向 S1:第一側 S2:第二側 S3:第三側 S4:第四側 W1:寬度 W2:寬度
為讓本揭露之上述和其他目的、特徵、優點與實施方式能更明顯易懂，所附圖式之說明如下: 第1圖係為繪示依據本揭露一些實施方式之薄膜電晶體(TFT)驅動的大面積發光二極體顯示面板之電路的示意圖。 第2A圖為繪示依據本揭露一些實施方式之拼接式LED顯示面板之爆炸圖。 第2B圖為繪示依據本揭露一實施方式之如第2A圖所示的拼接式LED顯示面板之組裝剖視圖。 第2C圖為繪示依據本揭露一實施方式之如第2A圖所示的拼接式LED顯示面板之組裝剖視圖。 第2D圖為繪示如第2A圖所示的拼接式LED顯示面板之組裝透視圖。 第3A圖為繪示依據本揭露一些實施方式之拼接式LED顯示面板之可撓性背板之組裝上視圖，其中通孔係形成於可撓性背板之邊界區域。 第3B圖為繪示依據本揭露一些實施方式之拼接式LED顯示面板之可撓性背板之組裝上視圖，其中通孔係形成於可撓性背板之主動區域。 第4A圖為繪示依據本揭露一些實施方式之拼接式LED顯示面板之PCB模組之上視圖，其中訊號IC係設置於PCB的第三側。 第4B圖為繪示依據本揭露一些實施方式之拼接式LED顯示面板之PCB模組之上視圖，其中訊號IC係設置於PCB的第四側。 第5A圖為繪示依據本揭露一實施方式之拼接式LED顯示面板之組裝剖視圖，其中資料IC係設置於PCB的第四側。 第5B圖為繪示依據本揭露一實施方式之拼接式LED顯示面板之組裝剖視圖，其中資料IC係設置於PCB的第四側。 第6圖為繪示依據本揭露一實施方式之拼接式LED顯示面板之組裝剖視圖。 第7A圖為繪示依據本揭露一些實施方式之圍繞通孔的可撓性背板之部分上視圖。 第7B圖為繪示依據本揭露一些實施方式之圍繞導電結構的PCB之部分上視圖。 第7C圖為繪示第7A圖之可撓性背板與第7B圖之PCB沿A-A’與B-B’方向之側面剖視圖。 第7D圖為繪示依據本揭露一些實施方式之在加熱之前的第7C圖之結構。 第7E圖為繪示依據本揭露一些實施方式之在加熱之後的第7C圖之結構。 第8A圖為繪示依據本揭露一些實施方式之圍繞通孔的可撓性背板之部分上視圖。 第8B圖為繪示依據本揭露一些實施方式之圍繞導電結構的PCB之部分上視圖。 第8C圖為繪示第8A圖之可撓性背板與第8B圖之PCB沿C-C’與D-D’方向之側面剖視圖。 第8D圖為繪示依據本揭露一些實施方式之在加熱之後的第8C圖之結構。 第8E圖至第8G圖為繪示依據本揭露一些實施方式之如第8C圖所示於可撓性背板中形成通孔的步驟。 第9A圖為繪示依據本揭露一些實施方式之圍繞通孔的可撓性背板之部分上視圖。 第9B圖為繪示依據本揭露一些實施方式之圍繞導電結構的PCB之部分上視圖。 第9C圖為繪示第9A圖之可撓性背板與第9B圖之PCB沿E-E’與F-F’方向之側面剖視圖。 第9D圖至第9F圖為繪示依據本揭露一些實施方式之如第9C圖所示於可撓性背板中形成通孔的步驟。 第10圖為繪示依據本揭露一些實施方式之具有盲孔的可撓性背板之側面剖視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:顯示面板
110:像素電路
112:發光二極體
114:TFT電路
120:資料線
125:資料IC
130:掃描線
135:掃描IC
140:電力線
145:電源IC
D1:第一方向
D2:第二方向

Claims (20)

  1. 一種拼接式發光二極體顯示面板，包含： 複數個可撓性背板以拼接方式排列，其中各該些可撓性背板具有彼此相對之一第一側與一第二側，並且具有複數個通孔設置於其中； 一像素陣列，由位於該些可撓性背板上之複數個發光二極體所形成，共同定義出複數個像素，其中各該像素包含該些發光二極體中之一者以及設置在對應於該些可撓性背板的該第一側上的複數個薄膜電晶體電路； 一印刷電路板設置於該些可撓性背板之該第二側，其中該印刷電路板具有彼此相對之一第三側與一第四側，並且該印刷電路板之該第三側面對該些可撓性背板之該第二側； 複數條訊號線設置於該印刷電路板之該第三側； 複數條子訊號線設置於該些可撓性背板之上，且對應電連接至該些像素之該些發光二極體以及該些薄膜電晶體電路；以及 複數個導電結構設置於該些通孔之中，其中該些子訊號線係經由該些導電結構電連接至對應的該些訊號線； 其中設置在各該可撓性背板上的各該子訊號線的每單位長度的一電阻，大於設置在該印刷電路板上的該些訊號線之每單位長度的一電阻。
  2. 如請求項1所述之拼接式發光二極體顯示面板，其中各該訊號線之一厚度與一寬度係大於各該子訊號線之一厚度與一寬度。
  3. 如請求項1所述之拼接式發光二極體顯示面板，其中： 該些訊號線包含沿一第一方向延伸的複數條資料線、沿一第二方向延伸的複數條掃描線以及複數條電力線；以及 該些子訊號線包含沿該第一方向延伸的複數條子資料線、沿該第二方向延伸的複數條子掃描線以及複數條子電力線，各該子資料線電連接至該些資料線之對應一者，各該子掃描線電連接至該些掃描線之對應一者，並且各該子電力線電連接至該些電力線之對應一者。
  4. 如請求項3所述之拼接式發光二極體顯示面板，其中該些通孔係排列在不同於該第一方向與該第二方向之一方向上。
  5. 如請求項1所述之拼接式發光二極體顯示面板，其中各該通孔具有大於10微米之一直徑。
  6. 如請求項1所述之拼接式發光二極體顯示面板，其中該些導電結構係通過焊接或是藉由異向性導電膜電連接至對應的該些訊號線。
  7. 如請求項1所述之拼接式發光二極體顯示面板，其中該些通孔係設置於該些可撓性背板之一邊界區域。
  8. 如請求項1所述之拼接式發光二極體顯示面板，其中該些通孔係設置於該些可撓性背板之一主動區域。
  9. 如請求項1所述之拼接式發光二極體顯示面板，其中該些發光二極體係為複數個有機發光二極體，並且進一步提供一薄膜封裝層予各該可撓性背板，劃分在至少兩個區域內以覆蓋該些有機發光二極體，並且在各該至少兩個區域中的該薄膜封裝層覆蓋各該可撓性背板上的該些有機發光二極體之至少一者。
  10. 如請求項1所述之拼接式發光二極體顯示面板，另包含至少一訊號積體電路設置於該印刷電路板之上，用以相應地提供訊號至該些訊號線。
  11. 如請求項10所述之拼接式發光二極體顯示面板，其中該至少一訊號積體電路係設置於該印刷電路板之該第三側上之一邊界區域。
  12. 如請求項10所述之拼接式發光二極體顯示面板，其中該至少一訊號積體電路係設置於該印刷電路板之該第四側上。
  13. 如請求項1所述之拼接式發光二極體顯示面板，其中對於該些通孔之一個別通孔和對於該些導電結構之一個別導電結構，圍繞對應於該個別通孔的該些薄膜電晶體電路之一者，以及對應於該個別通孔的該些導電結構之該個別導電結構，係對應形成。
  14. 如請求項13所述之拼接式發光二極體顯示面板，其中對於該些通孔之該個別通孔，對應於該個別通孔之該些薄膜電晶體電路具有一周圍部分圍繞該個別通孔，且該個別導電結構係藉由附著在該通孔之一側壁上之一焊接材料所形成，並連接至該周圍部分。
  15. 如請求項13所述之拼接式發光二極體顯示面板，其中對於該些通孔之該個別通孔，對應於該個別通孔之該些薄膜電晶體電路具有一周圍部分圍繞該個別通孔，並且附著在該通孔之一側壁上，且該個別導電結構係藉由附著在該通孔之該側壁上之一焊接材料所形成，並連接至該周圍部分。
  16. 如請求項13所述之拼接式發光二極體顯示面板，其中對於該些通孔之該個別通孔，對應於該個別通孔之該些薄膜電晶體電路具有一填充部分填充於該個別通孔之一部分中，且該個別導電結構係藉由具有孔洞之一焊接材料所形成並且連接至該填充部分。
  17. 一種發光二極體顯示面板，包含： 一可撓性背板具有彼此相對之一第一側與一第二側，以及複數個通孔設置於其中； 一像素陣列，由位於該可撓性背板上之複數個發光二極體所形成，共同定義出複數個像素，其中各該像素包含該些發光二極體中之一者以及設置於該可撓性背板之該第一側上的複數個薄膜電晶體電路； 一印刷電路板設置於該可撓性背板之該第二側，其中該印刷電路板具有彼此相對之一第三側與一第四側，並且該印刷電路板之該第三側面對該可撓性背板之該第二側； 複數條訊號線設置於該印刷電路板之該第三側； 複數條子訊號線設置於該可撓性背板之上，對應電連接至該些像素之該些發光二極體以及該些薄膜電晶體電路；以及 複數個導電結構設置於該些通孔之中，其中該些子訊號線係經由該些導電結構電連接至對應的該些訊號線，其中對於該些通孔之一個別通孔，該些薄膜電晶體電路對應於該個別通孔，並且對應於該個別通孔之該些導電結構之一個別導電結構係與該個別通孔對應形成。
  18. 如請求項17所述之發光二極體顯示面板，其中形成在該可撓性背板上之各該子訊號線之每單位長度的一電阻大於設置在該印刷電路板上的該些訊號線之每單位長度的一電阻。
  19. 如請求項17所述之發光二極體顯示面板，其中： 該些訊號線包含沿一第一方向延伸的複數條資料線、沿一第二方向延伸的複數條掃描線以及複數條電力線；以及 該些子訊號線包含沿該第一方向延伸的複數條子資料線、沿該第二方向延伸的複數條子掃描線以及複數條子電力線，各該子資料線電連接至該些資料線之對應一者，各該子掃描線電連接至該些掃描線之對應一者，並且各該子電力線電連接至該些電力線之對應一者。
  20. 如請求項17所述之發光二極體顯示面板，其中各該訊號線之一厚度與一寬度係大於各該子訊號線之一厚度與一寬度。
TW110116118A 2020-06-16 2021-05-04 拼接式發光二極體顯示面板 TWI761201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/902,639 US11355473B2 (en) 2020-06-16 2020-06-16 Tiled light emitting diode display panel having different resistance per unit length signal lines
US16/902,639 2020-06-16

Publications (2)

Publication Number Publication Date
TW202201370A true TW202201370A (zh) 2022-01-01
TWI761201B TWI761201B (zh) 2022-04-11

Family

ID=77788754

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116118A TWI761201B (zh) 2020-06-16 2021-05-04 拼接式發光二極體顯示面板

Country Status (3)

Country Link
US (1) US11355473B2 (zh)
CN (1) CN113421497B (zh)
TW (1) TWI761201B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114550609B (zh) * 2022-02-28 2023-01-17 长沙惠科光电有限公司 显示面板以及显示装置
WO2023206221A1 (zh) * 2022-04-28 2023-11-02 京东方科技集团股份有限公司 微型二极管灯板和发光装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940000143B1 (ko) 1991-06-25 1994-01-07 재단법인 한국전자통신연구소 대형 박막 트랜지스터(TFT) 액정 디스플레이 패널(LCD panel)의 제조방법
TWM450035U (zh) * 2012-10-25 2013-04-01 Univ Chien Hsin Sci & Tech 矩陣式發光二極體之顯示裝置
US9799719B2 (en) * 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US10468397B2 (en) * 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
WO2018220683A1 (ja) 2017-05-29 2018-12-06 シャープ株式会社 表示装置及び表示装置の製造方法
US10943946B2 (en) * 2017-07-21 2021-03-09 X Display Company Technology Limited iLED displays with substrate holes
JP7260526B2 (ja) * 2017-09-04 2023-04-18 ソウル セミコンダクター カンパニー リミテッド 表示装置及びその製造方法
EP3499052B1 (en) * 2017-12-15 2021-11-17 LG Display Co., Ltd. Tiled display device and tiling apparatus therefor
TWI732089B (zh) 2018-01-15 2021-07-01 友達光電股份有限公司 顯示面板及其製造方法

Also Published As

Publication number Publication date
TWI761201B (zh) 2022-04-11
US20210391312A1 (en) 2021-12-16
CN113421497A (zh) 2021-09-21
CN113421497B (zh) 2022-11-11
US11355473B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
US11489037B2 (en) Tiled displays with black-matrix support screens
US20170047393A1 (en) Display tile structure and tiled display
TWI761201B (zh) 拼接式發光二極體顯示面板
CN113130597A (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
US11775110B2 (en) Display apparatus
EP3671881A2 (en) Display panel
US12080836B2 (en) Electronic device
WO2021190378A1 (zh) 发光基板、背光源和显示装置
US20240078960A1 (en) Display device
TWI751857B (zh) 發光基板及顯示裝置
US20230168554A1 (en) Display device and composite display device
KR101838567B1 (ko) 액정표시장치 및 그 제조방법
US11574953B2 (en) Mosaic active matrix driven light emitting diode (LED) display panel
US20240290927A1 (en) Light emitting module for a light emitting display
CN110632795A (zh) 背光源及其背板、制作方法
US20220238599A1 (en) Display device and method for manufacturing display device
US20240256206A1 (en) Display apparatus
US20210033900A1 (en) Modular flat panel display
CN110838500A (zh) 微型发光二极管显示装置
KR102559945B1 (ko) 발광모듈, 발광 캐비닛 및 표시장치
US20220302218A1 (en) Chip and display module with the same
US11476320B2 (en) Flat panel LED display
WO2022266795A9 (zh) 驱动背板及其制作方法、显示装置
WO2024016394A1 (zh) 显示面板、拼接显示模组以及拼接显示模组的制作方法
TWI834170B (zh) 具有電子元件的電子裝置