TW202145713A - 峰值比較器電路系統 - Google Patents

峰值比較器電路系統 Download PDF

Info

Publication number
TW202145713A
TW202145713A TW110112168A TW110112168A TW202145713A TW 202145713 A TW202145713 A TW 202145713A TW 110112168 A TW110112168 A TW 110112168A TW 110112168 A TW110112168 A TW 110112168A TW 202145713 A TW202145713 A TW 202145713A
Authority
TW
Taiwan
Prior art keywords
circuit
comparator
peak
node
signal
Prior art date
Application number
TW110112168A
Other languages
English (en)
Inventor
塞巴斯蒂安 波伊里爾
Original Assignee
奧地利商Ａｍｓ有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奧地利商Ａｍｓ有限公司 filed Critical 奧地利商Ａｍｓ有限公司
Publication of TW202145713A publication Critical patent/TW202145713A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/20—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying inductance, e.g. by a movable armature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

峰值比較器電路系統(1)包括差分放大器電路(100)以及比較器電路(200)，該差分放大器電路(100)具有輸出節點(O100)以響應輸入信號(Vin)與參考信號(Vref1)之差的放大而產生差分放大器輸出信號(Out1)，而該比較器電路(200)具有輸出節點(O200)以產生比較器輸出信號(Out2)。該峰值比較器電路系統(1)之反饋路徑(FP)佈置於該比較器電路(200)之該輸出節點(O200)與該差分放大器電路(100)之該輸出節點(O100)之間。所提出的峰值比較器電路(1)允許低電壓供應、低電流消耗以及快速輸出有效性。

Description

峰值比較器電路系統
本揭露係關於能夠偵測何時輸入信號之峰值電壓高於參考電壓的峰值比較器電路。該揭露進一步係關於包括峰值比較器電路之感測器裝置。
在大量應用中必須監測電壓過程。尤其，必須偵測電壓位準高於還是低於參考電壓。峰值比較器電路系統可用於此目的。峰值比較器之作用係偵測週期信號(例如正弦信號)之峰值電壓高於參考電壓。該峰值比較器主要針對給定的電流消耗在準確度與速度之間進行權衡。
而且，必須考慮現代電子電路系統係以低壓電壓供應操作。因此，額外要求係為該峰值比較器電路可以低供應電壓操作。這樣，該峰值比較器電路應與低供應電壓(例如1.8V)相容。
想要提供一種峰值比較器電路，其具有低電流消耗並可在低供應電壓環境中以高準確度及速度操作。
在請求項1中具體說明峰值比較器電路系統之實施例，其可以低電壓供應操作，具有低電流消耗並顯示快速輸出有效性。
依據該峰值比較器電路系統之實施例，該比較器電路系統包括用以施加輸入信號之輸入端子，以及用以施加參考信號之參考端子。該峰值比較器電路系統進一步包括差分放大器電路，其具有輸出節點，以響應該輸入信號與該參考信號之差的放大而產生差分放大器輸出信號。該峰值比較器電路包括比較器電路，其具有輸出節點以產生比較器輸出信號。該峰值比較器電路進一步包括佈置於該比較器電路之該輸出節點與該差分放大器電路之該輸出節點之間的反饋路徑。
該峰值比較器電路系統允許偵測該輸入信號之峰值高於該參考信號之位準。一般而言，該方法使用峰值取樣電路並比較該取樣電壓與參考電壓。在所提出的電路系統中，通常被佈置為在該差分放大器電路之後之下一級的電流峰值偵測器被故意略去。尤其，此類電流峰值偵測器導致信號延遲，且無法操作於低供應電壓域。
所提出電路系統之思想係用以降低供應電壓及電流消耗，其中，該電路系統具有與傳統峰值比較器電路系統(在該比較器電路之架構中使用電流模式峰值偵測器)相同的準確度及速度。
在附屬請求項中具體說明下面所討論之峰值比較器電路系統的另外有利實施例。
依據該峰值比較器電路系統之可能實施例，該差分放大器電路被組構為運算跨導放大器。將運算跨導放大器用於該差分放大器電路可减小隨機誤差。該運算跨導放大器可有利地用大差分對實現，其尤其能够顯著减小隨機誤差。
依據該峰值比較器電路系統之實施例，該比較器電路具有參考節點，用以施加次級參考信號。該比較器電路經組構以響應該差分放大器輸出信號與該次級參考信號而產生該比較器輸出信號。
與在該差分放大器電路之後使用電流峰值偵測器的傳統峰值比較器電路系統相比，在所提出的架構中，該電流峰值偵測器由該比較器電路替代。該改進的電路組構允許低得多的電壓供應來操作該峰值比較器電路系統且該峰值比較器電路系統具有較低的電流消耗。
依據該峰值比較器電路系統之有利實施例，該峰值比較器電路系統包括反饋電路，其佈置於供應端子與該差分放大器電路之該輸出節點之間的該反饋路徑的電流路徑中。
該反饋電路允許鎖存該峰值比較器電路系統之該輸出值。使用反饋電路替代不具有反饋路徑之電流峰值偵測器允許於偵測到該輸入信號超過該參考位準時的快速輸出有效性。
依據該峰值比較器電路系統之可能實施例，該反饋電路具有控制節點，用以施加該比較器輸出信號。將該比較器輸出信號施加於該控制節點以控制該比較器輸出信號之狀態的鎖存。當該輸入信號之位準超過該參考信號之位準時，該鎖存使該峰值比較器電路系統之該輸出能夠立即可用。
依據該峰值比較器電路系統之可能實施例，該反饋電路包括電晶體。該反饋電路之該電晶體具有與該反饋電路之該控制節點耦接之閘極節點。而且，該反饋電路之該電晶體具有與該供應端子耦接之源極節點以及與該差分放大器電路之該輸出節點耦接之汲極節點。
該比較器電路之該輸出節點與該反饋電路之該電晶體之該閘極節點連接，以使該比較器輸出信號被直接施加於該電晶體之該閘極節點，亦即，該反饋電路之該控制節點。此組構(尤其，藉由該比較器輸出信號直接控制該電晶體之該閘極節點/該反饋電路之該控制連接)允許立即儲存該比較器輸出信號之狀態。
依據該峰值比較器電路系統之實施例，該比較器電路經組構以產生該比較器輸出信號作為電壓信號。
在此情況下，該反饋路徑被組構為電壓反饋路徑。該比較器電路之該電壓信號觸發該反饋路徑。尤其，當偵測到該輸入信號之位準超過該參考信號之位準時，該電壓信號觸發該反饋電路之該控制節點或該反饋電路之該電晶體之該閘極節點，從而立即鎖存該輸出值。
依據該峰值比較器電路系統之替代實施例，該比較器電路經組構以產生該比較器輸出信號作為電流信號。依據此替代實施例，該峰值比較器電路系統由該比較器電路之該輸出節點與該差分放大器電路之該輸出節點之間的電流反饋實現。
依據該峰值比較器電路系統之有利實施例，該峰值比較器電路包括可控開關，其佈置於該反饋電路與該差分放大器電路之該輸出節點之間的該反饋路徑的該電流路徑中。
該可控開關在該反饋電路與該差分放大器電路之該輸出節點之間提供電性連接。尤其，該可控開關在該反饋電路之該電晶體之該汲極節點與該差分放大器電路之該輸出節點之間提供電性連接。該可控開關可為該峰值比較 器電路系統提供重置開關。尤其，該峰值比較器電路系統之該輸出可由該可控開關定期重置。
依據該峰值比較器電路系統之實施例，該峰值比較器電路系統包括放大器電路，以響應該差分放大器輸出信號而產生放大器輸出信號。該放大器電路佈置於該差分放大器電路之該輸出節點與該比較器電路之間。
該放大器電路在該差分放大器電路之該輸出節點與該比較器電路之該輸入側之間提供電性連接。依據該峰值比較器電路系統之電路組構的可能實施例，該比較器電路具有輸入節點，用以施加該放大器輸出信號。該比較器電路經組構以響應該放大器輸出信號及該次級參考信號而產生該比較器輸出信號。
依據該峰值比較器電路系統之可能實施例，該峰值比較器電路系統包括另一反饋路徑，其佈置於該放大器電路之輸入節點與該放大器電路之輸出節點之間。該放大器電路之該輸入節點與該差分放大器電路之該輸出節點耦接。而且，該放大器電路之該輸出節點與該比較器電路之該輸入節點耦接。
在該放大器電路之該輸入與輸出側之間設置該額外反饋路徑可將該差分放大器電路之該輸出節點之電壓調節至所需值。
依據可能的實施例，該另一反饋路徑包括電晶體或電阻器。在該特定實施例中，當該放大器電路之該輸入與輸出側之間的該另一反饋路徑包括電晶體時，此電路組構允許該放大器電路圍繞佈置於該另一反饋路徑中之該電晶體的閘極電壓而調節該差分放大器電路之該輸出節點的電壓。
可在需要偵測信號過程中之信號峰值之出現的複數應用中設置所提出的峰值比較器電路系統。依據使用該峰值比較器電路系統之應用的可能例子，該峰值比較器電路系統可被包含於感測器裝置中。
在請求項14中具體說明感測器裝置之實施例。
該感測器裝置包括用以提供具有峰值之信號的電路級，以及如上所述或如請求項1至13中任一項所請求保護之峰值比較器電路系統。該電路級與該峰值比較器電路系統耦接，以將具有該峰值之該信號施加於該峰值比較器電路之該輸入端子。依據可能的實施例，該感測器裝置被組構為電感式近接感測器.
在下面的說明中闡述額外的特徵及優點。應當理解，上面的概括說明及下面的詳細說明都僅為示例，且旨在提供概述或框架，用於理解申請專利範圍之性質及特徵。
1:峰值比較器電路系統
2:電路級
3:感測器裝置
10:運算跨導放大器
20:峰值比較器電路系統、電流模式峰值偵測器
30:放大器
100:差分放大器電路、運算跨導放大器
110,120,130,140,210,220,230,240,310,400,510,610:電晶體
150:電流源
200:比較器電路、電壓比較器
250:電流源
300:放大器電路
320:電流源
500:反饋電路
600:可控開關
700:電路
710:電流源
720:二極體連接電晶體
C500:控制節點
C610:控制/閘極節點
FP:反饋路徑
FP’:反饋路徑
I100a:輸入端子
I100b:參考端子
I200a:輸入節點
I200b:參考節點
I300:輸入節點
O100:輸出節點
O200:輸出節點
O300:輸出節點
VDD:供應電壓
Vin:輸入信號、輸入電壓、信號
Vref:參考電壓
Vref1:參考信號、參考電壓
Vref2:次級參考信號
VT:供應端子
Out1:差分放大器輸出信號
Out2:比較器輸出信號
Out3:放大器輸出信號
所附圖式經包括以提供進一步的理解，並被包含於且構成該說明書的一部分。因此，從下面結合所附圖式所作之詳細說明將更充分地理解本揭露，其中：
圖1係顯示傳統峰值比較器電路系統之實施例；
圖2係顯示峰值比較器電路系統之改進實施例的架構；
圖3係顯示圖2中所示之峰值比較器電路系統之架構的詳細示意實施；
圖4係顯示該峰值比較器電路系統之改進實施例之操作的模擬結果；以及
圖5係顯示包括峰值比較器電路系統之感測器裝置的實施例。
峰值比較器電路系統之傳統方法係使用峰值取樣電路並比較取樣電壓與參考電壓。圖1中顯示此類傳統峰值比較器電路系統之架構。
該電路系統基本上由運算跨導放大器10、峰值比較器電路系統20及放大器30構成。放大器30調節運算跨導放大器10之輸出，從而具有减小的擺幅。電流模式峰值偵測器20偵測放大器30之放大輸出信號在輸入信號半週期期間是否高於參考位準。
當施加於運算跨導放大器10之輸入信號Vin高於參考電壓Vref時，運算跨導放大器10之輸出信號out_ota開始以一定的延遲上升，並迫使放大器30之輸出信號out_amp下降。放大器30與電流模式峰值偵測器20連接，該電流模式峰值偵測器20偵測放大器30之輸出信號out_amp在半週期期間是否低於某個閾值。
該電路系統可以0.35μm高電壓技術製造。該峰值比較器電路系統之架構消耗約100μA，並且可在2MHz頻率下偵測到高於參考電壓低達1mV的電壓峰值。該電路以3.3V之最小供應電壓操作。
現代電子電路系統以約1.8V之較低電壓供應操作，並以0.18μm製程製造。即使圖1中所示之峰值比較器電路系統的傳統架構具有高速度及高準確度，該電路系統也無法與現代低電壓供應(例如1.8V供應)一起使用。另一個缺點是，圖1所示之傳統峰值比較器電路系統之組構引入延遲。
圖2係顯示峰值比較器電路系統1之實施例的改進架構，其具有低電流消耗並可在與圖1中所示之峰值比較器電路系統之傳統組構具有相同準 確精度及速度的情況下以低供應電壓(例如，1.8V的供應電壓)操作。下面說明峰值比較器電路系統1之不同組件。
峰值比較器電路系統1包括輸入端子I100a，用以施加輸入信號Vin。該比較器電路還包括參考端子I100b，用以施加參考信號Vref1。而且，該峰值比較器電路系統1包括差分放大器電路100，其具有輸出節點O100，用以響應輸入信號Vin與參考信號Vref1之比較而產生差分放大器輸出信號Out1。差分放大器電路100可被組構作為運算跨導放大器。
圖2顯示呈單端組構之差分放大器電路100，其具有用以施加單端輸入信號Vin之輸入端子I100a以及用以施加單端參考信號Vref1之參考端子I100b。要注意，放大器電路100之組構不限於該單端輸入架構。依據另一可能實施例，差分放大器電路100可經組構以施加差分輸入信號及差分參考信號。
峰值比較器電路系統1進一步包括比較器電路200，其具有輸出節點O200，用以產生比較器輸出信號Out2。而且，峰值比較器電路系統1包括佈置於比較器電路200之輸出節點O200與差分放大器電路100之輸出節點O100之間的反饋路徑FP。
比較器電路200具有參考節點I200b，用以施加次級參考信號Vref2。比較器電路200經組構以響應差分放大器輸出信號Out1及次級參考信號Vref2而產生比較器輸出信號Out2。
依據圖2中所示之峰值比較器電路系統1的實施例，該電路系統包括反饋電路500，反饋電路500係佈置於供應端子VT與差分放大器電路100之輸出節點O100之間的反饋路徑FP的電流路徑中。供應端子VT經組構以施加供應電壓VDD。
依據峰值比較器電路系統1之可能實施例，該電路系統可包括可控開關600，可控開關600係佈置於反饋電路500與差分放大器電路100之輸出節點O100之間的反饋路徑FP的該電流路徑中。反饋電路500具有控制節點C500，用以施加比較器輸出信號Out2。
依據圖2中所示之峰值比較器電路系統1的實施例，反饋電路500包括電晶體。反饋電路500之該電晶體具有與該反饋電路之控制節點C500耦接的閘極節點。反饋電路500之該電晶體還具有與供應端子VT耦接之源極節點以及直接或經由可控開關600與差分放大器電路100之該輸出節點耦接的汲極節點。
依據圖2中所示之峰值比較器電路系統1的實施例，比較器電路200經組構以產生比較器輸出信號Out2作為施加於反饋電路500之控制節點C500的電壓信號。依據圖2之峰值比較器電路系統1的實施例，反饋路徑FP被組構為正反饋路徑。
依據另一實施例，差分放大器電路100之輸出節點O100與比較器電路200之輸出節點O200之間的反饋路徑FP係作為比較器電路200之輸出節點O200與差分放大器電路100之輸出節點O100之間的電流反饋實現，而不是通過反饋電路500(亦即，反饋電路500之電晶體)的電壓反饋。在此情況下，比較器電路200經組構以產生比較器輸出信號Out2作為電流信號。
依據圖2之峰值比較器電路系統1的實施例，該電路系統包括放大器電路300，用以響應差分放大器輸出信號Out1而產生放大器輸出信號Out3。放大器電路300佈置於差分放大器電路100之輸出節點O100與比較器電路200之間。
比較器電路200具有輸入節點I200a，用以施加放大器輸出信號Out3。比較器電路200經組構以響應放大器輸出信號Out3以及施加於參考節點I200b之次級參考信號Vref2而產生比較器輸出信號Out2。
依據峰值比較器電路系統1之所示實施例，該電路系統包括佈置於放大器電路300之輸入節點I300與放大器電路300之輸出節點O300之間的反饋路徑FP’。放大器電路300之輸入節點I300與差分放大器電路100之輸出節點O100耦接。放大器電路300之輸出節點O300與比較器電路200之輸入節點I200a耦接。
依據該峰值比較器電路系統之所示實施例，反饋路徑FP’包括電晶體400，如圖2中所示。依據替代實施例，電晶體400可由佈置於放大器電路300之輸入節點I300與放大器電路300之輸出節點O300之間的電阻器替代。
總之，峰值比較器電路系統1之改進實施例的一般概念包括三個主要部分：可被組構為運算跨導放大器之差分放大器電路100，具有反饋路徑FP’之放大器電路300，以及與可被實施為鎖存電晶體之反饋電路500耦接的比較器電路200。
下面說明峰值比較器電路系統1之操作。
差分放大器電路100(例如運算跨導放大器)放大輸入信號Vin(例如輸入電壓)與參考信號Vref1(例如參考電壓)之差。由於該差分放大器電路/運算跨導放大器100之電晶體的尺寸依賴於所需匹配，因此，可在需要準確度之輸出節點O100處看到高電容負載。
當輸入電壓Vin低於參考電壓Vref1時，放大器電路300圍繞電晶體400之閘極電壓調節差分放大器電路100之輸出節點O100的電壓。反饋路徑FP’提供輸出節點O100作為低阻抗節點。
當輸入信號Vin之位準高於參考信號Vref1之位準時，差分放大器電路100之輸出節點O100處的電位升高，且幾乎沒有延遲地迫使放大器輸出信號Out3之電位降低。一旦放大器輸出信號Out3之位準高於次級參考信號Vref2之位準，比較器輸出信號Out2就會下降。總之，反饋電路500之電晶體操作於導電狀態，且當可控開關600在閉合/導電狀態下操作時，輸出節點O100處之電位上升較快。
由於該正反饋，該系統將在零位準以比較器輸出信號Out2鎖存。反饋電路500開始鎖存，且當可控開關600轉為開路/不導電狀態時，可控開關600結束該鎖存。而且，可用可控開關600(用作重置開關)定期重置電路系統1。
與圖1中所示之峰值比較器電路系統的傳統方法相比，圖2之峰值比較器電路系統1之改進實施例的主要思想係用比較器電路/電壓比較器200替代第二級電流峰值偵測器20，該比較器電路/電壓比較器200之輸出觸發反饋回路，從而鎖存輸出值。新的見解是使用鎖存系統而不是電流峰值偵測器。這允許較低的電壓供應，較低的電流消耗，以及較快的輸出有效性。若輸入信號Vin之峰值高於參考信號Vref1所提供之閾值，則峰值比較器電路系統1之輸出立即有效。
當與圖1中所示之峰值比較器電路系統之傳統實施例比較時，一旦參考信號Vref1之參考電壓被超越，由峰值比較器電路系統1實現之鎖存使輸出立即可用，而峰值比較器電路系統之傳統方法之電流峰值偵測器20的輸出需 要時間來確定。此時間依賴於輸入電壓，從而有效限制該峰值比較器電路系統之傳統方法的速度。
圖2之峰值比較器電路系統1的特別優點是，該電路系統可以低電壓供應操作。峰值比較器電路系統1需要的供應電壓比圖1之峰值比較器電路系統之傳統方法低一閾值電壓。尤其，該峰值比較器電路系統之傳統方法的電流峰值偵測器20需要高於兩閾值電壓及兩汲極源極電壓之供應來工作。
這使所提出之峰值比較器電路系統1之改進架構與1.8V供應及0.18μm製程相容。而且，與傳統方法相比，峰值比較器電路系統1允許需要較小的偏壓電壓及較低的電流。
圖3顯示圖2中所示之峰值比較器電路系統1之架構的詳細示意實施。差分放大器電路100被實現為運算跨導放大器，其包括一差分對之電晶體110及120，以及由電晶體130及140實現的電流鏡。差分放大器電路100進一步包括電流源150。
在該差分放大器之輸出節點O100處提供的差分放大器輸出信號Out1被施加於由電晶體310及電流源320實現的放大器電路300的輸入節點I300。在放大器電路300之輸出節點O300處提供的放大器輸出信號Out3經由包括電晶體400之反饋路徑FP’被反饋回放大器電路300之輸入節點I300。
比較器電路200包括一差分對之電晶體210及220，以及實現電流鏡之電晶體230及240。在比較器電路200之參考節點I200b處提供的次級參考信號Vref2由包括電流源710及二極體連接電晶體720之電路700產生。
比較器輸出信號Out2在比較器電路200之輸出節點O200經由反饋路徑FP被反饋至反饋電路500之控制節點C500。反饋電路500由電晶體510實現，從而反饋路徑FP被實施為正反饋路徑。
可控開關600藉由具有控制/閘極節點C610之電晶體610實現，以施加控制信號重置。電晶體610係佈置於電晶體510之汲極節點與差分放大器電路/運算跨導放大器100之輸出節點O100之間。
必須注意，電流源150、250、320及710被顯示為理想的，因為它們不重要。
峰值比較器電路系統1之其它實施例可具有以下差別。
差分放大器電路/運算跨導放大器100及比較器電路200可藉由與圖3中所示架構不同的架構實現。例如，該差分放大器電路/運算跨導放大器之電晶體110及120可為n型差分對而非p型差分對。而且，差分放大器電路100或比較器電路200可被實施為伸縮式或摺疊疊接式或任意類似電路。
依據另一可能實施例，在差分放大器電路100/運算跨導放大器之輸入側或在放大器電路300之輸入側提供偏移補償方案。
依據另一可能實施例，提供鉗制輸出節點之結構。
而且，如上所述，可在反饋路徑FP’中設置電阻器來替代電晶體400。
另外，作為另一選項，在比較器電路200之輸出節點O200與差分放大器電路100之輸出節點O100之間提供電流反饋，而非經由鎖存電晶體510的電壓反饋。
圖4中顯示峰值比較器電路系統1之操作的模擬結果，其中，在時間軸上繪製不同信號電壓曲線。圖4的上部顯示正弦輸入信號Vin與參考信號Vref1的曲線。接著是在差分放大器電路100之輸出節點O100的差分放大器輸出信號Out1的信號電壓，在放大器電路300之輸出節點O300的放大器輸出信號Out3的信號電壓，以及在比較器電路200之輸出節點的比較器輸出信號Out2的信號電壓。
如作為輸入信號Vin之示例的上方曲綫所示，模擬1MHz正弦波，其峰值在參考信號上下1mV。當輸入信號Vin之峰值電壓比參考信號Vref1之位準高1mV時，該峰值比較器電路系統之輸出立即進至零位準。峰值比較器電路系統1之總電流消耗僅為圖1之傳統電路的50μA，且針對所提出的電路架構的供應電壓為1.7V，而非操作圖1之傳統峰值比較器電路系統所需的3.3V。
所提出的峰值比較器電路系統1的方法可基本上用於需要峰值比較的任何應用。圖5顯示感測器裝置3之示例，該感測器裝置3包括電路級2，用以提供具有峰值的信號Vin。該感測器裝置進一步包括峰值比較器電路系統1，用以偵測由電路級2提供的信號Vin的峰值電壓是否高於參考電壓Vref1。電路級2與峰值比較器電路1耦接，以將具有峰值之信號Vin施加於峰值比較器電路系統1之輸入端子I100a。電路級2響應信號Vin之位準而輸出比較器輸出信號Out2。該感測器裝置可被設計為任意感測器。例如，感測器裝置3可被組構為電感式近接感測器(proximity sensor)。
為使讀者熟悉本發明之新穎態樣，討論了本文所揭露的峰值比較器電路系統的實施例。儘管顯示並說明了較佳實施例，但本領域的技術人員可在 沒有不必要地背離請求項之範圍的情况下對所揭露的概念進行許多更改、修改、等同及替代。
尤其，本發明不限於所揭露的實施例，並針對所討論之實施例中包括的特徵給出盡可能多的替代方案的示例。然而，意圖將所揭露概念的任何修改、等同及替代包括於所附請求項之範圍內。
可有利地組合不同附屬請求項中所列出的特徵。而且，請求項中所使用的元件符號不限於被解釋為限制請求項的範圍。
而且，本文所使用的術語“包括”不排除其它元件。此外，本文所使用的冠詞“一(a)”意圖包括一個或多個組件或元件，且不限於被解釋為僅指一個。
1:峰值比較器電路系統
100:差分放大器電路、運算跨導放大器
200:比較器電路、電壓比較器
300:放大器電路
400:電晶體
500:反饋電路
600:可控開關
C500:控制節點
FP:反饋路徑
FP’:反饋路徑
I100a:輸入端子
I100b:參考端子
I200a:輸入節點
I200b:參考節點
I300:輸入節點
O100:輸出節點
O200:輸出節點
O300:輸出節點
VDD:供應電壓
Vin:輸入信號、輸入電壓、信號
Vref1:參考信號、參考電壓
Vref2:次級參考信號
VT:供應端子
Out1:差分放大器輸出信號
Out2:比較器輸出信號
Out3:放大器輸出信號

Claims (15)

  1. 一種峰值比較器電路系統，包括：
    輸入端子(I100a)，用以施加輸入信號(Vin)，
    參考端子(I100b)，用以施加參考信號(Vref1)，
    差分放大器電路(100)，具有輸出節點(O100)，用以響應該輸入信號(Vin)與該參考信號(Vref1)之差的放大而產生差分放大器輸出信號(Out1)，
    比較器電路(200)，具有輸出節點(O200)，用以產生比較器輸出信號(Out2)，
    反饋路徑(FP)，佈置於該比較器電路(200)之該輸出節點(O200)與該差分放大器電路(100)之該輸出節點(O100)之間。
  2. 如請求項1所述之峰值比較器電路系統，
    其中，該比較器電路(200)具有參考節點(I200b)，用以施加次級參考信號(Vref2)，
    其中，該比較器電路(200)經組構以響應該差分放大器輸出信號(Out1)與該次級參考信號(Vref2)而產生該比較器輸出信號(Out2)。
  3. 如請求項1或2所述之峰值比較器電路系統，包括：
    反饋電路(500)，佈置於供應端子(VT)與該差分放大器電路(100)之該輸出節點(O100)之間的該反饋路徑(FP)的電流路徑中。
  4. 如請求項3所述之峰值比較器電路系統，包括：
    可控開關(600)，佈置於該反饋電路(500)與該差分放大器電路(100)之該輸出節點(O100)之間的該反饋路徑(FP)的該電流路徑中。
  5. 如請求項3或4所述之峰值比較器電路系統，其中，該反饋電路(500)具有控制節點(C500)，用以施加該比較器輸出信號(Out2)。
  6. 如請求項3或4所述之峰值比較器電路系統，
    其中，該反饋電路(500)包括電晶體，
    其中，該反饋電路(500)之該電晶體具有與該反饋電路(500)之該控制節點(C500)耦接之閘極節點，
    其中，該反饋電路(500)之該電晶體具有與該供應端子(VT)耦接之源極節點以及直接或經由該可控開關(600)與該差分放大器電路(100)之該輸出節點耦接之汲極節點。
  7. 如請求項1至6中任一項所述之峰值比較器電路系統，其中，該比較器電路(200)經組構以產生該比較器輸出信號(Out2)作為電壓信號。
  8. 如請求項1或2所述之峰值比較器電路系統，其中，該比較器電路(200)經組構以產生該比較器輸出信號(Out2)作為電流信號。
  9. 如請求項1至8中任一項所述之峰值比較器電路系統，包括：
    放大器電路(300)，用以響應該差分放大器輸出信號(Out1)而產生放大器輸出信號(Out3)，該放大器電路(300)佈置於該差分放大器電路(100)之該輸出節點(O100)與該比較器電路(200)之間。
  10. 如請求項9所述之峰值比較器電路系統，
    其中，該比較器電路(200)具有輸入節點(I200a)，用以施加該放大器輸出信號(Out3)，
    其中，該比較器電路(200)經組構以響應該放大器輸出信號(Out3)及該次級參考信號(Vref2)而產生該比較器輸出信號(Out2)。
  11. 如請求項10所述之峰值比較器電路系統，包括：
    另一反饋路徑(FP’)，佈置於該放大器電路(300)之輸入節點(I300)與該放大器電路(300)之輸出節點(O300)之間，
    其中，該放大器電路(300)之該輸入節點(I300)與該差分放大器電路(100)之該輸出節點(O100)耦接，且該放大器電路(300)之該輸出節點(O300)與該比較器電路(200)之該輸入節點(I200)耦接。
  12. 如請求項11所述之峰值比較器電路系統，其中，該另一反饋路徑(FP’)包括電晶體(400)或電阻器。
  13. 如請求項1至12中任一項所述之峰值比較器電路系統，
    其中，該差分放大器電路(100)被組構為運算跨導放大器。
  14. 一種感測器裝置，包括：
    電路級(2)，用以提供具有峰值之信號(Vin)，
    如請求項1至13中任一項所述之峰值比較器電路系統(1)，
    其中，該電路級(2)與該峰值比較器電路系統(1)耦接，以將具有該峰值之該信號(Vin)施加於該峰值比較器電路系統(1)之該輸入端子(I100a)。
  15. 如請求項14所述之感測器裝置，
    其中，該感測器裝置被組構為電感式近接感測器。
TW110112168A 2020-04-06 2021-04-01 峰值比較器電路系統 TW202145713A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20168228.3A EP3893393A1 (en) 2020-04-06 2020-04-06 Peak comparator circuitry
EP20168228.3 2020-04-06

Publications (1)

Publication Number Publication Date
TW202145713A true TW202145713A (zh) 2021-12-01

Family

ID=70224255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112168A TW202145713A (zh) 2020-04-06 2021-04-01 峰值比較器電路系統

Country Status (6)

Country Link
US (1) US12095466B2 (zh)
EP (1) EP3893393A1 (zh)
CN (1) CN115362632A (zh)
DE (1) DE112021002171T5 (zh)
TW (1) TW202145713A (zh)
WO (1) WO2021204522A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI839036B (zh) * 2022-08-22 2024-04-11 立錡科技股份有限公司 電流感測放大器電路及其輸入偏移電壓修正方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570052A (en) * 1995-06-07 1996-10-29 Philips Electronics North America Corporation Detection circuit with differential input and hysteresis proportional to the peak input voltage
JP2007096593A (ja) * 2005-09-28 2007-04-12 Toshiba Corp 受信装置
US9628028B2 (en) * 2014-09-09 2017-04-18 Stmicroelectronics S.R.L. Common-mode feedback circuit, corresponding signal processing circuit and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI839036B (zh) * 2022-08-22 2024-04-11 立錡科技股份有限公司 電流感測放大器電路及其輸入偏移電壓修正方法

Also Published As

Publication number Publication date
US20230163755A1 (en) 2023-05-25
EP3893393A1 (en) 2021-10-13
US12095466B2 (en) 2024-09-17
CN115362632A (zh) 2022-11-18
WO2021204522A1 (en) 2021-10-14
DE112021002171T5 (de) 2023-03-02

Similar Documents

Publication Publication Date Title
US7268523B2 (en) Constant voltage power supply circuit and method of testing the same
US7548117B2 (en) Differential amplifier having an improved slew rate
US9483069B2 (en) Circuit for generating bias current
US7557620B2 (en) System and method for controlling input buffer biasing current
US11099081B2 (en) Current generating circuits capable of generating currents with different temperature coefficients and flexibly adjusting slope of the temperature coefficient
US11056169B2 (en) Current comparator for submicron processes
US20060164127A1 (en) High speed peak amplitude comparator
JP6619274B2 (ja) ボルテージレギュレータ
TW202145713A (zh) 峰值比較器電路系統
US8207778B2 (en) Physical quantity sensor
JP2017174336A (ja) 電源回路
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
KR102628843B1 (ko) 정전 검출 회로
US20020175716A1 (en) Ultra high speed clocked limiting preamplifier
CN111175561B (zh) 一种双电源电压检测电路及系统
CN112242823B (zh) 一种差分输入电路及其控制方法以及差分放大器
US9500501B2 (en) Startup circuit, capacitive sensor amplification device having startup circuit, and startup method for amplification device
TWI672002B (zh) 比較器電路系統
US8344779B2 (en) Comparator circuit with hysteresis, test circuit, and method for testing
JP4944134B2 (ja) ラッチ素子
TW201543806A (zh) 電子裝置與其比較器
US20060208768A1 (en) High speed peak amplitude comparator
US20210175880A1 (en) Comparator circuit with low supply noise
JP2016194462A (ja) センサ装置
Štork et al. RLC Ladder Oscillators Controlled by Energy Approach