TW202145494A - 積體晶片、晶圓結合的方法以及在晶圓上形成標記的方法 - Google Patents

積體晶片、晶圓結合的方法以及在晶圓上形成標記的方法 Download PDF

Info

Publication number
TW202145494A
TW202145494A TW109138653A TW109138653A TW202145494A TW 202145494 A TW202145494 A TW 202145494A TW 109138653 A TW109138653 A TW 109138653A TW 109138653 A TW109138653 A TW 109138653A TW 202145494 A TW202145494 A TW 202145494A
Authority
TW
Taiwan
Prior art keywords
wafer
alignment mark
distance
substrate
transparent
Prior art date
Application number
TW109138653A
Other languages
English (en)
Other versions
TWI744073B (zh
Inventor
黃信華
劉丙寅
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI744073B publication Critical patent/TWI744073B/zh
Publication of TW202145494A publication Critical patent/TW202145494A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q17/00—Arrangements for observing, indicating or measuring on machine tools
    • B23Q17/22—Arrangements for observing, indicating or measuring on machine tools for indicating or measuring existing or desired position of tool or work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本公開的實施例是有關於一種積體晶片，所述積體晶片包括：結合結構，直接佈置在第一基底與第二基底之間。第一基底包括第一透明材料以及第一對準標記。第一對準標記佈置在第一基底的外側區上且還包含第一透明材料。第一對準標記由第一基底的佈置在第一基底的最上表面與第一基底的最下表面之間的表面界定。第二基底包括：第二對準標記，位於第二基底的外側區上。第二對準標記直接位於第一對準標記之下且結合結構直接佈置在第一對準標記與第二對準標記之間。

Description

將透明晶圓圖案化以在透明晶圓中形成對準標記
許多當今的電子裝置（例如數位相機、電視及雷射器）包括光學電路。包括光學電路的電子裝置常常被配置成接收或發射光學訊號（例如，光）。因此，在一些應用中，可在透明的晶圓（wafer）上形成光學電路，以使得光學訊號（例如，光）能夠穿行過晶圓。此外，包括光學電路的電子裝置可包括垂直堆疊的多個透明晶圓，以減小印刷電路板上的封裝大小面積。為獲得垂直堆疊且結合的晶圓，可在不損壞裝置的情況下對晶圓表面進行準備（例如，蝕刻、清潔）、並且將晶圓表面對準並結合到彼此。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在、、、之下（beneath）」、「在、、、下方（below）」、「下部的（lower）」、「在、、、上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
包括影像感測器、微機電系統（microelectromechanical system，MEMS）、絕緣體上矽（silicon-on-insulator，SOI）基底等的一些電子裝置可包括堆疊的晶圓。堆疊的晶圓可彼此結合，其中第一晶圓結合到第二晶圓。第一晶圓與第二晶圓可包含相同或不同的材料。第一晶圓可包括靠近第一晶圓的外側區的至少第一對準標記，且第二晶圓可包括靠近第二晶圓的外側區的至少第二對準標記。在一些實施例中，第一對準標記及第二對準標記可包括金屬接觸件或金屬配線。為了將第一晶圓結合到第二晶圓，可首先進行對準方法。在一些實施例中，將第一晶圓裝載到第一晶圓夾盤上，且將第二晶圓裝載到第二晶圓夾盤上，其中第一晶圓面對第二晶圓。可使用第一相機在第一晶圓上定位第一對準標記，且可使用第二相機在第二晶圓上定位第二對準標記。基於第一對準標記及第二對準標記的位置，可通過定位電路移動第一晶圓夾盤及第二晶圓夾盤，使得第一對準標記直接上覆在第二對準標記上或者與第二對準標記對準。然後，可使第一晶圓朝第二晶圓移動且結合到第二晶圓。
然而，在一些實施例中，第一晶圓和/或第二晶圓可包含透明材料。舉例來說，影像感測器、數位相機、雷射器等可包含透明材料，以使得光能夠穿行過所述裝置。在其中第一晶圓包含透明材料的此種實施例中，金屬接觸件或金屬配線可能干擾第一晶圓的透明度。此外，為了第一對準標記的目的在第一晶圓上形成金屬接觸件或金屬配線是昂貴的且可能不是用於第一對準標記的最有效的材料。舉例來說，當第一對準標記包含金屬時，第一相機常常識別邊緣模糊的第一對準標記，且因此，可能降低第一對準標記的位置的精度和/或準確度。
本公開的各種實施例是有關於通過將第一晶圓圖案化而在透明的第一晶圓上形成第一對準標記，使得第一對準標記包括佈置在第一晶圓的第一表面（例如，前側或背側）與第一晶圓的第二表面（例如，背側或前側）之間的表面。因此，在此種實施例中，第一對準標記是通過移除第一晶圓的部分而不是向第一晶圓添加特徵來形成，這會節省材料且因此降低成本。
在一些實施例中，為了在對準製程期間識別第一對準標記，將第一晶圓裝載到包含反射性材料的第一晶圓夾盤上。然後，在此種實施例中，對第一晶圓施加光源且可由第一相機定位第一對準標記。舉例來說，來自光源的光可從第一對準標記的表面及下伏的第一晶圓夾盤反射，且這種反射光可相消地干涉（destructively interfere），而從第一晶圓的第一表面及位於第一晶圓的第一表面之下的第一晶圓夾盤反射的光可相長地干涉（constructively interfere）。因此，當第一相機在光源下拍攝第一晶圓的照片時，第一相機可基於相消干涉（destructive interference）與相長干涉（constructive interference）之間的對比來識別第一對準標記。
在一些實施例中，第一對準標記可被設計成優化相消干涉，使得與假設第一對準標記是金屬接觸件或金屬配線的情況相比，第一相機可更好地識別透明的第一對準標記與透明的第一晶圓之間的邊界。因此，在其中通過移除透明的第一晶圓的部分來形成第一對準標記的此種實施例中，與金屬材料相比，可更精確地定位透明的第一對準標記，從而使得第一晶圓與第二晶圓更可靠的對準，且因此產生整體上更可靠的裝置。
圖1示出包括透明的第一對準標記及透明的第二對準標記的透明晶圓的一些實施例的俯視圖100。
圖1的俯視圖100包括位於透明晶圓102上的第一對準標記104及第二對準標記106。在一些實施例中，從俯視圖100來看，由於第一對準標記104及第二對準標記106包含與透明晶圓102相同的材料，因此第一對準標記104及第二對準標記106可能與透明晶圓102不可區分。因此，第一對準標記104及第二對準標記106在圖1的俯視圖100中用虛線示出。
在一些實施例中，從俯視圖100來看，第一對準標記104佈置在透明晶圓102的第一側上，且第二對準標記106佈置在透明晶圓102的第二側上。總之，在一些實施例中，第一對準標記104及第二對準標記106可佈置在透明晶圓102的外側區上且盡可能靠近透明晶圓102的外邊緣102e。在一些實施例中，製造約束條件會影響第一對準標記104及第二對準標記106中的每一者與透明晶圓102的外邊緣102e的靠近程度。舉例來說，在一些實施例中，如果第一對準標記104及第二對準標記106太靠近透明晶圓102的外邊緣102e，則透明晶圓102可能在形成第一對準標記104及第二對準標記106時破裂。由於第一對準標記104及第二對準標記106靠近透明晶圓102的外邊緣102e佈置，因此第一對準標記104及第二對準標記106不太可能干擾佈置在透明晶圓102上的電路系統和/或半導體裝置。此外，在一些其他實施例中，透明晶圓102可包括第一對準標記104而不是第二對準標記106，或者透明晶圓102可包括比第一對準標記104及第二對準標記106多的對準標記。在一些實施例中，第一對準標記104可具有與第二對準標記106相同的設計。
在一些實施例中，第一對準標記104具有整體十字形形狀或加號形形狀。在一些實施例中，例如，第一對準標記104具有介於近似20微米與近似300微米之間的範圍內的第一高度h1 。第一高度h1 可等於第一對準標記104的最大高度。在一些實施例中，例如，第一對準標記104具有介於近似20微米與近似300微米之間的範圍內的第一寬度w1 。在一些實施例中，第一寬度w1 可大約等於第一高度h1 。應理解，第一高度h1 及第一寬度w1 的其他值也處於本公開的實施例的範圍內。此外，在一些實施例中，第一對準標記104可包括彼此平行地延伸的第一表面108與第二表面110。在此種實施例中，第一表面108佈置在從透明晶圓102的最頂表面朝透明晶圓102的最底表面的第一深度（例如，圖2的第一深度d1 ）處，且第二表面110佈置在從透明晶圓102的最頂表面朝透明晶圓102的最底表面的第二深度（例如，圖2的第二深度d2 ）處。在一些實施例中，第一表面108中的每一者與第二表面110中的每一者交替。應理解，儘管第一表面108與第二表面110在圖1中被示出為不同的陰影，但是第一對準標記104的第一表面108及第二表面110與透明晶圓102包含相同的材料。
此外，在一些實施例中，第一表面108具有第二寬度w2 ，且第二表面110具有第三寬度w3 。在一些實施例中，第二寬度w2 可介於近似0.25微米與近似1.5微米之間的範圍內。在一些實施例中，例如，第二寬度w2 可介於近似0.55微米與近似0.75微米之間的範圍內。在一些實施例中，第三寬度w3 可介於近似0.25微米與近似1.5微米之間的範圍內。在一些實施例中，例如，第三寬度w3 可介於近似0.55微米與近似0.75微米之間的範圍內。在一些實施例中，第二寬度w2 可大約等於第三寬度w3 。應理解，第二寬度w2 及第三寬度w3 的其他值也處於本公開的實施例的範圍內。在一些實施例中，第二寬度w2 及第三寬度w3 是基於在對準期間用於定位第一對準標記104的光源的波長。在此種實施例中，當對第一對準標記104施加光源時，波長與第二寬度w2 及第三寬度w3 之間的關係可提高相消干涉的量，從而得到透明晶圓102上的第一對準標記104的更可靠的識別。應理解，在一些實施例中，第二對準標記106可具有與第一對準標記104相同的設計，且因此第二對準標記106可包括第一表面108及第二表面110。
圖2示出第一對準標記的一些實施例的剖視圖200。在一些實施例中，圖2的剖視圖200與圖1的橫截線（cross-section line）AA’對應。
在一些實施例中，圖2的剖視圖200示出第一對準標記104的第一表面108如何從透明晶圓102的最頂表面102t延伸到第一深度d1 。此外，在一些實施例中，第二表面110可從透明晶圓102的最頂表面102t延伸到第二深度d2 。在一些實施例中，第二深度d2 小於第一深度d1 。此外，第一對準標記104的第一表面108及第二表面110佈置在透明晶圓102的最頂表面102t與透明晶圓102的最底表面102b之間。
在一些其他實施例中，從圖2的剖視圖200來看，第一對準標記104可被闡述為包括從第一對準標記104的第一表面108突起的第一突起202。在一些實施例中，第一突起202可具有由第一對準標記104的第二表面110界定的上表面。此外，第一突起202可各自具有第三寬度w3 且第三寬度w3 彼此由第二寬度w2 間隔開。在一些實施例中，第一突起202從第一表面108突起到第三距離d3 。第三距離d3 等於第一表面108的第一深度d1 與第二表面110的第二深度d2 之間的差。在一些實施例中，第三距離d3 介於例如近似0.25微米與近似1.5微米之間的範圍內。在一些實施例中，例如，第三距離d3 可介於近似0.55微米與近似0.75微米之間的範圍內。應理解，第二深度d2 及第三距離d3 的其他值也可處於本公開的實施例的範圍內。因此，在一些實施例中，第三距離d3 大約等於第二寬度w2 及第三寬度w3 。在一些實施例中，第三距離d3 、第二寬度w2 及第三寬度w3 是基於用於識別第一對準標記104的光源的波長。舉例來說，在一些實施例中，第三距離d3 、第二寬度w2 及第三寬度w3 可等於光源的波長。
在一些實施例中，透明晶圓102包含透明材料，例如（舉例來說）熔融二氧化矽（fused silica）或使得大部分光能夠透過透明晶圓102的一些其他合適的玻璃材料。此外，在一些實施例中，透明晶圓102具有介於例如近似200微米與近似750微米之間的範圍內的第一厚度t1 。應理解，第一厚度t1 的其他值也可處於本公開的實施例的範圍內。
圖3示出第一對準標記104的一些替代實施例的剖視圖300。
在一些實施例中，使用微影（photolithography）及移除（例如，蝕刻）製程的各種步驟來形成第一對準標記104。因此，在一些實施例中，第一對準標記104的第一表面108及第二表面110可分別具有第一平均表面粗糙度及第二平均表面粗糙度。在一些實施例中，第一平均表面粗糙度及第二平均表面粗糙度可大於透明晶圓102的最頂表面102t的第三平均表面粗糙度。在一些實施例中，為了測量平均表面粗糙度，粗糙度測量工具（例如，輪廓儀、原子力顯微鏡（atomic force microscopy，AFM））計算沿著表面的等分線且測量表面上的峰或谷的高度與等分線之間的偏差。在測量整個表面的許多峰及谷處的許多偏差之後，通過取所述許多偏差的平均值來計算平均表面粗糙度，其中偏差是絕對值。在其他實施例中，通過測量總厚度變化（total thickness variation，TTV）來量化表面粗糙度。層的TTV是層的最小厚度與最大厚度之間的差。TTV是在層的整個長度上測量的。
圖4示出第一對準標記104的一些其他替代實施例的剖視圖400。
在一些實施例中，第一對準標記104可包括多於第一表面108及第二表面110。舉例來說，如圖4的剖視圖400中所示，在一些實施例中，第一對準標記104可還包括第三表面402。在一些實施例中，第三表面402可佈置在第一對準標記104的第一表面108及第二表面110下方以及透明晶圓102的最頂表面102t與最底表面102b之間。在一些實施例中，第三表面402可從透明晶圓102的最頂表面102t延伸到第四深度d4 。在一些實施例中，第二深度d2 與第四深度d4 之間的差可等於第五距離d5 。在此種實施例中，第五距離d5 可介於例如近似0.5微米與近似3微米之間的範圍內。在一些實施例中，第五距離d5 可介於近似1.1微米與近似1.3微米之間的範圍內。應理解，第五距離d5 的其他值也處於本公開的實施例的範圍內。因此，在一些實施例中，第五距離d5 可大於第三距離d3 。舉例來說，在一些實施例中，第五距離d5 可等於第三距離d3 的大約兩倍或一些其他整數倍。
在一些實施例中，從圖4的剖視圖400來看，第一對準標記104可被闡述為包括從第一對準標記104的第三表面402突起的第二突起404。在一些實施例中，第二突起404可具有由第二表面110中的一者界定的上表面。在其他實施例中，第二突起404可具有由除第二表面110中的一者之外的某個其他表面界定的上表面。在一些實施例中，第二突起404從第一對準標記104的第三表面402且朝透明晶圓102的最頂表面突起到第五距離d5 。此外，在一些實施例中，第二突起404可佈置在第一突起202中的一者的旁邊。在一些實施例中，第二突起404與第一突起202中的一者由第二寬度w2 間隔開。此外，在一些實施例中，第二突起404具有第四寬度w4 。在一些實施例中，第四寬度w4 介於例如近似0.25微米與近似1.5微米之間的範圍內。在一些實施例中，例如，第四寬度w4 可介於近似0.55微米與近似0.75微米之間的範圍內。應理解，第四寬度w4 的其他值也處於本公開的實施例的範圍內。在一些實施例中，第二突起404的第四寬度w4 可大約等於第一突起的第三寬度w3 。應理解，第一對準標記104中存在的第一表面108的總數目、第二表面110的總數目、第一突起202的總數目及第二突起404的總數目可變化，且具有不同總數目的第一表面108、第二表面110、第一突起202及第二突起404的第一對準標記104的實施例也處於本公開的實施例的範圍內。
圖5示出第一對準標記104的又一些其他替代實施例的剖視圖500。
在一些實施例中，從剖視圖500來看，第一對準標記104具有整體“階梯形（stair-step-like）”輪廓。在此種實施例中，第一對準標記104可包括：第一表面502，佈置在透明晶圓102的最頂表面102t下方；第二表面504，佈置在第一表面502下方；第三表面506，佈置在第二表面504下方；第四表面508，佈置在第三表面506下方；以及第五表面510，佈置在第四表面508下方及透明晶圓102的最底表面102b上方。應理解，在其他實施例中，第一對準標記104可包括比第一表面502、第二表面504、第三表面506、第四表面508、第五表面510多或少的表面。在一些實施例中，第一對準標記104的第一表面502、第二表面504、第三表面506、第四表面508、第五表面510可延伸到第五寬度w5 。在一些實施例中，第五寬度w5 可介於例如近似0.25微米與近似1.5微米之間的範圍內。在一些實施例中，例如，第五寬度w5 可介於近似0.55微米與近似0.75微米之間的範圍內。應理解，第五寬度w5 的其他值也處於本公開的實施例的範圍內。在其他實施例中，第五寬度w5 可在第一對準標記104的第一表面502、第二表面504、第三表面506、第四表面508及第五表面510之間變化。
此外，在一些實施例中，第一對準標記104包括：第一側壁512，將透明晶圓102的最頂表面102t耦合到第一對準標記的第一表面502；第二側壁514，將第一表面502耦合到第二表面504；第三側壁516，將第二表面504耦合到第三表面506；第四側壁518，將第三表面506耦合到第四表面508；以及第五側壁520，將第四表面508耦合到第五表面510。在一些實施例中，第一側壁512、第二側壁514、第三側壁516、第四側壁518及第五側壁520中的每一者具有等於第六距離d6 的高度。在一些實施例中，第六距離d6 可大約等於第五寬度w5 。在一些實施例中，第六距離d6 可介於例如近似0.25微米與近似1.5微米之間的範圍內。在一些實施例中，例如，第六距離d6 可介於近似0.55微米與近似0.75微米之間的範圍內。應理解，第六距離d6 的其他值也處於本公開的實施例的範圍內。在其他實施例中，第一側壁512、第二側壁514、第三側壁516、第四側壁518及第五側壁520可具有彼此不同的高度。
圖6、圖7、圖8及圖9分別示出第一對準標記104及第二對準標記106的一些替代實施例的俯視圖600、俯視圖700、俯視圖800及俯視圖900，第一對準標記104及第二對準標記106是透明的且佈置在透明晶圓102上。
如圖6的俯視圖600中所示，在一些實施例中，第一對準標記104及第二對準標記106可以環形構造呈現整體十字形形狀。舉例來說，在一些實施例中，第一對準標記104包括內周界602及外周界604，且因此可為環形構造。此外，在一些實施例中，第一對準標記104的內周界602及外周界604可各自呈現十字形形狀。在一些實施例中，內周界602與外周界604間隔開第二厚度t2 。在一些實施例中，例如，第一對準標記104包括第一表面108及第二表面110，如針對剖視圖200及剖視圖300所述。在一些其他實施例中，第一對準標記104可包括多於第一表面108及第二表面110。
如圖7的俯視圖700中所示，在一些實施例中，第一對準標記104及第二對準標記106可以環形構造中呈現整體方形形狀。因此，在一些實施例中，第一對準標記104的內周界602是正方形(square)，且第一對準標記104的外周界604是正方形。應理解，在其他實施例中，內周界602及外周界604可呈現其他形狀。
如圖8的俯視圖800中所示，在一些實施例中，第一對準標記104及第二對準標記106可呈現整體圓形形狀。此外，在一些實施例中，第一表面108平行於第二表面110延伸，而在其他實施例中，第一對準標記104的第一表面108與第一對準標記104的第二表面110可以同心圓佈置。在此種實施例中，從剖視圖角度來看，第一表面108可仍具有第二寬度w2 ，且第二表面110可仍具有第三寬度w3 。
如圖9的俯視圖900中所示，在一些實施例中，第一對準標記104及第二對準標記106可呈現整體八邊形形狀。此外，在一些實施例中，第一表面108平行於第二表面110延伸，而在其他實施例中，第一對準標記104的第一表面108與第一對準標記104的第二表面110可以同心八邊形佈置。在此種實施例中，從剖視圖角度來看，第一表面108可仍具有第二寬度w2 ，且第二表面110可仍具有第三寬度w3 。
應理解，在第一對準標記104及第二對準標記106中可包括其他整體形狀和/或設計。舉例來說，在一些實施例中，從俯視圖900角度來看，第一對準標記104及第二對準標記106可呈現三角形、橢圓形、星形、或一些其他多邊形，且第一對準標記104及第二對準標記106可包括多於第一表面108及第二表面110。
圖10示出結合到第二晶圓的第一晶圓的一些實施例的剖視圖1000，且第一晶圓的第一對準標記直接上覆在第二晶圓的第一對準標記上。
在一些實施例中，剖視圖1000包括包含第一透明材料的第一晶圓1002，所述第一晶圓1002結合到包含第二透明材料的第二晶圓1004。在一些實施例中，第一透明材料和/或第二透明材料可為或包含熔融二氧化矽或一些其他合適的玻璃材料。在一些實施例中，第一晶圓1002和/或第二晶圓1004可在第一晶圓1002和/或第二晶圓1004上形成電路和/或半導體裝置之前彼此結合，而在其他實施例中，第一晶圓1002和/或第二晶圓1004可在第一晶圓1002和/或第二晶圓1004上形成電路和/或半導體裝置之後彼此結合。
在一些實施例中，第一晶圓1002包括第一對準標記1016及第二對準標記1018，且第二晶圓1004包括第三對準標記1020及第四對準標記1022。在一些實施例中，第一對準標記1016、第二對準標記1018、第三對準標記1020及第四對準標記1022可包括相同的設計（例如，尺寸、材料、剖視圖等），而在其他實施例中，第一對準標記1016、第二對準標記1018、第三對準標記1020及第四對準標記1022可包括不同的設計。在一些實施例中，第一對準標記1016、第二對準標記1018、第三對準標記1020和/或第四對準標記1022可具有與例如圖1到圖9的第一對準標記104對應的設計。在一些實施例中，第一對準標記1016及第二對準標記1018包含第一透明材料，且第三對準標記1020及第四對準標記1022包含第二透明材料。在一些實施例中，可使用結合結構1006將第一晶圓1002結合到第二晶圓1004。在此種實施例中，結合結構1006可為或包含透明環氧樹脂或一些其他合適的透明膠粘材料。應理解，用於結合結構1006的其他材料也處於本公開的實施例的範圍內。在一些實施例中，結合結構1006可包含一種或多種材料和/或層。此外，在一些實施例中，結合結構1006直接接觸第一對準標記1016、第二對準標記1018、第三對準標記1020及第四對準標記1022。
在一些實施例中，第一晶圓1002的第一對準標記1016直接上覆在第二晶圓1004的第三對準標記1020上且與第二晶圓1004的第三對準標記1020對準。換句話說，第一對準標記1016可具有第一寬度w1 ；第三對準標記1020也可具有第一寬度w1 ；且第一對準標記1016的第一中點1024可直接上覆在第三對準標記1020的第三中點1028上。此外，在一些實施例中，第一晶圓1002的第二對準標記1018直接上覆在第二晶圓1004的第四對準標記1022上且與第二晶圓1004的第四對準標記1022對準。換句話說，第二對準標記1018可具有第一寬度w1 ；第四對準標記1022也可具有第一寬度w1 ；且第二對準標記1018的第二中點1026可直接上覆在第四對準標記1022的第四中點1030上。在一些實施例中，第一中點1024、第二中點1026、第三中點1028及第四中點1030分別被定義為第一對準標記1016、第二對準標記1018、第三對準標記1020及第四對準標記1022的第一寬度w1 的中點。在其他實施例中，應理解，第一對準標記1016與第三對準標記1020的對準以及第二對準標記1018與第四對準標記1022的對準可基於除了第一中點1024、第二中點1026、第三中點1028及第四中點1030之外的特徵的對準。然而，在一些實施例中，當第一對準標記1016與第三對準標記1020對準且當第二對準標記1018與第四對準標記1022對準時，第一晶圓1002的第一邊緣1002e直接上覆在第二晶圓1004的第二邊緣1004e上或者與第二晶圓1004的第二邊緣1004e對準。因此，第一晶圓1002與第二晶圓1004的對準可取決於第一齊標記1016、第二對準標記1018、第三對準標記1020及第四對準標記1022的可檢測性。
圖11示出結合到不透明的第三晶圓的透明的第一晶圓的一些實施例的剖視圖1100。
在一些實施例中，包含第一透明材料的第一晶圓1002可結合到不透明的第三晶圓1106。舉例來說，在一些實施例中，第三晶圓1106是或包含任何類型的半導體本體（例如，矽/互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）塊、矽鍺(SiGe)、絕緣體上矽（SOI）等）（例如半導體晶圓或晶圓上的一個或多個晶粒）、以及形成在其上和/或與其相關聯的任何其他類型的半導體和/或外延層。
在此種實施例中，第三晶圓1106可包括第一金屬對準標記1108及第二金屬對準標記1110，第一金屬對準標記1108及第二金屬對準標記1110分別直接位於第一晶圓1002的第一對準標記1016及第二對準標記1018之下且與第一晶圓1002的第一對準標記1016及第二對準標記1018對準。因此，在一些實施例中，透明對準標記（例如，對準標記1016、對準標記1018）可結合到金屬對準標記（例如，對準標記1108、對準標記1110）。在一些實施例中，第一金屬對準標記1108及第二金屬對準標記1110可各自具有第六寬度w6 。在一些實施例中，第一對準標記1016與第一金屬對準標記1108的對準可意味著第一對準標記1016的第一中點1024直接上覆在第一金屬對準標記1108的第五中點1126上。類似地，在一些實施例中，第二對準標記1018與第二金屬對準標記1110的對準可意味著第二對準標記1018的第二中點1026直接上覆在第二金屬對準標記1110的第六中點1130上。然而，在一些實施例中，當第一對準標記1016與第一金屬對準標記1108對準且當第二對準標記1018與第二金屬對準標記1110對準時，第一晶圓1002的第一邊緣1002e直接上覆在第三晶圓1106的第三邊緣1106e上或者與第三晶圓1106的第三邊緣1106e對準。在此種實施例中，可使用結合結構1006將第一晶圓1002結合到第三晶圓1106。
此外，在一些實施例中，在第一晶圓1002之上可佈置有主動層結構1101。在一些實施例中，主動層結構1101在第一晶圓1002結合到第三晶圓1106之前形成在第一晶圓1002上，而在其他實施例中，主動層結構1101可在第一晶圓1002結合到第三晶圓1106之後形成在第一晶圓1002上。在一些實施例中，主動層結構1101可包括第一主動層1102及第二主動層1104，其中第一主動層1102佈置在第二主動層1104與第一晶圓1002之間。在一些實施例中，第一主動層1102和/或第二主動層1104的實例包括抗反射層、彩色濾光片、透鏡、內連結構等。應理解，第一主動層1102和/或第二主動層1104的其他實例也處於本公開的實施例的範圍內。
圖12A示出第二晶圓上的積體晶片的一些實施例的俯視圖1200A，其中第二晶圓包括第三透明對準標記及第四對準標記。
在一些實施例中，在第二晶圓1004上形成有多個積體晶片1201。在一些實施例中，在第二晶圓1004之上形成多個積體晶片1201之後，第二晶圓1004可經歷切割製程（dicing process），其中沿著所述多個積體晶片1201的邊界1208切割第二晶圓1004。在一些實施例中，第二晶圓1004包含第二透明材料，且包括第三對準標記1020。在一些實施例中，在沿著邊界1208切割之後，所述多個積體晶片1201的邊緣積體晶片1201e將包括第三對準標記1020。在其他實施例中，第三對準標記1020將佈置在所述多個積體晶片1201的邊界1208之外，且因此，在一些其他實施例中，第三對準標記1020可能不存在於邊緣積體晶片1201e中。此外，在一些實施例中，第二晶圓1004還可包括第四對準標記1022。
圖12B、圖12C及圖12D分別示出包括第三對準標記1020的邊緣積體晶片1201e的一些實施例的剖視圖1200B、剖視圖1200C及剖視圖1200D。在一些實施例中，剖視圖1200B、剖視圖1200C及剖視圖1200D可與圖12A的橫截線BB’對應。
如圖12B的剖視圖1200B中所示，在一些實施例中，邊緣積體晶片1201e包括直接位於第一基底1202的第一對準標記1016之下且與第一基底1202的第一對準標記1016對準的第二基底1204的第三對準標記1020。在此種實施例中，第一基底1202可與第一晶圓（圖10的第一晶圓1002）的區對應，且第二基底1204可與第二晶圓（圖10的第二晶圓1004）的區對應。在一些實施例中，第一對準標記1016與第三對準標記1020具有實質上相同的設計（例如，尺寸、材料、剖視圖等）。在一些實施例中，主動層結構1101佈置在第一基底1202之上。在此種實施例中，可在切割製程之前在第一基底1202之上形成主動層結構1101，以形成邊緣積體晶片1201e。
如圖12C的剖視圖1200C中所示，在一些實施例中，邊緣積體晶片1201e包括與第一基底1202的第一對準標記1016對準的第二基底1204的第三對準標記1020。在一些實施例中，第一對準標記1016可具有與第三對準標記1020不同的設計（例如，尺寸、材料、剖視圖等）。然而，第一對準標記1016與第三對準標記1020可彼此實質上對準。
如圖12D的剖視圖1200D中所示，在一些實施例中，邊緣積體晶片1201e包括與第三基底1206上的第一金屬對準標記1108對準的第二基底1204的第三對準標記1020。在一些實施例中，第三基底1206與第三晶圓（圖11的第三晶圓1106）的區對應。因此，在一些實施例中，第二基底1204及第三對準標記1020是透明的，而第三基底1206是不透明的，且第一金屬對準標記1108是金屬。此外，在一些實施例中，主動層結構1101佈置在第三基底1206上，且第二基底1204佈置在主動層結構1101下方。在其他實施例中，可省略主動層結構1101，或者在又一些其他實施例中，例如，主動層結構1101可佈置在第二基底1204及第三基底1206上。
圖13到圖18示出將包括第一對準標記的第一晶圓與包括第三對準標記的第二晶圓對準的方法的一些實施例的各種視圖1300到視圖1800。儘管圖13到圖18是針對一種方法進行闡述，但是應理解，圖13到圖18中公開的結構並不僅限於這種方法，而是可作為獨立於所述方法的結構而單獨存在。
如圖13的剖視圖1300中所示，對準設備可包括第一晶圓夾盤1306、第二晶圓夾盤1308、定位電路1302、第一相機1310及第二相機1312。在一些實施例中，第一相機1310及第二相機1312可識別大於大約100奈米的特徵。在一些實施例中，第一相機1310可佈置在第一晶圓夾盤1306及第二晶圓夾盤1308上方，且第二相機1312可佈置在第一晶圓夾盤1306及第二晶圓夾盤1308下方。在一些其他實施例中，對準設備可包括比第一相機1310及第二相機1312多的相機。在一些實施例中，第一相機1310及第二相機1312可耦合到影像處理電路系統。在一些實施例中，第一相機1310包括：第一透鏡部分1310a，被配置成對第一晶圓夾盤1306上的物體施加光且拍攝所述物體的影像，且第二相機1312包括：第二透鏡部分1312a，被配置成對第二晶圓夾盤1308上的物體施加光且拍攝所述物體的影像。在一些實施例中，第一晶圓夾盤1306被配置成固持第一晶圓1002，且第二晶圓夾盤1308被配置成固持第二晶圓1004。此外，在一些實施例中，定位電路1302耦合到第一晶圓夾盤1306及第二晶圓夾盤1308且被配置成至少在第一方向1314及第二方向1316上移動第一晶圓夾盤1306和/或第二晶圓夾盤1308。在一些實施例中，第一方向1314實質上垂直於第二方向1316。
在一些實施例中，第一晶圓1002佈置在第一晶圓夾盤1306上且包括第一對準標記1016，且第二晶圓1004佈置在第二晶圓夾盤1308上且包括第三對準標記1020。在一些實施例中，第一晶圓1002及第一對準標記1016包含第一透明材料，且第一晶圓夾盤1306包含反射性材料。在一些實施例中，第二晶圓1004及第三對準標記1020可包含第二透明材料，且第二晶圓夾盤1308可包含反射性材料。舉例來說，在一些實施例中，第一晶圓夾盤1306和/或第二晶圓夾盤1308可包含不銹鋼、鋁、或一些其他合適的反射性材料。在一些實施例中，第一對準標記1016佈置在第三對準標記1020之上；然而，第一對準標記1016可能尚未與第三對準標記1020對準。
圖14A到圖16將示出將第一對準標記1016與第三對準標記1020對準以將第一晶圓1002與第二晶圓1004對準的一些實施例。此外，圖17及圖18將示出在將第一對準標記1016與第三對準標記1020對準之後將第一晶圓1002結合到第二晶圓1004的一些實施例。
如圖14A的剖視圖1400A中所示，在一些實施例中，定位電路1302可被配置成在第一方向1314上移動第一晶圓夾盤1306，使得第一晶圓夾盤1306不直接位於第一相機1310與第二晶圓夾盤1308之間。在一些實施例中，第一晶圓夾盤1306可直接上覆在第二晶圓夾盤1308的部分上，而在一些其他實施例中，第一晶圓夾盤1306可不直接上覆在圖14A中的任何第二晶圓夾盤1308上。在一些其他實施例中，第一晶圓夾盤1306及第二晶圓夾盤1308二者可通過定位電路1302沿著第一方向1314移動，使得第一晶圓夾盤1306不直接佈置在第一相機1310與第二晶圓夾盤1308之間。
在一些實施例中，第一相機1310然後可對第二晶圓夾盤1308上的第二晶圓1004施加第一光1402，且第一相機1310可在施加第一光1402的同時拍攝第二晶圓1004的至少第一影像。第一光1402可具有第一波長。在一些實施例中，第一波長可處於例如近似0.5微米與近似0.7微米之間的範圍內。舉例來說，在一些實施例中，第一光1402可為紅光且具有等於大約0.6微米的波長。應理解，第一光1402的其他波長且因此顏色也處於本公開的實施例的範圍內。在一些實施例中，至少在第三對準標記1020之上施加第一光1402。在一些實施例中，在第一相機1310拍攝第二晶圓1004的第一影像的同時，第二相機1312保持關閉。
圖14B示出第一光1402如何與第二晶圓1004的第三對準標記1020及第二晶圓夾盤1308相互作用的一些實施例的示意圖1400B。
如圖14B的示意圖1400B中所示，在一些實施例中，可將第一光1402朝第三對準標記1020引導。圖14B的示意圖1400B包括從第一相機1310且朝第二晶圓1004引導的示例性施加光線1404。在一些實施例中，第一光1402的施加光線1404可作為第一反射光線1406從第二晶圓1004的上表面反射和/或穿行過第二晶圓1004且作為第二反射光線1408從第二晶圓夾盤1308反射。在一些實施例中，可從第一相機1310的第一透鏡部分1310a施加第一光1402，而在其他實施例中，可從獨立於第一相機1310或者佈置在第一相機1310的與第一透鏡部分1310a不同的部分上的光源施加第一光1402。
在一些實施例中，從第三對準標記1020反射的第一反射光線1406和/或穿行過第三對準標記1020且從第二晶圓夾盤1308反射的第二反射光線1408相消地干涉，而從第二晶圓1004的最頂表面1004t反射的第一反射光線1406和/或穿行過第二晶圓1004的最頂表面1004t的第二反射光線1408相長地干涉。可調整第三對準標記1020的設計，以優化第一反射光線1406和/或第二反射光線1408之間的相消干涉，如圖1到圖5所述。舉例來說，圖2中的第一對準標記（圖2的第一對準標記104）具有大約等於第一光1402的波長的第二寬度（圖2的第二寬度w2 ）、第三寬度（圖2的第三寬度w3 ）和/或第三距離（圖2的第三距離d3 ），以優化當對第一對準標記（圖2的第一對準標記104）施加第一光1402時的相消干涉。在其他實施例中，第二寬度（圖2的第二寬度w2 ）、第三寬度（圖2的第三寬度w3 ）和/或第三距離（圖2的第三距離d3 ）可為第一光1402的波長的整數倍。此外，例如，圖5中的第一對準標記（圖5的第一對準標記104）具有“階梯形”輪廓，且每一“階梯形”之間的高度差等於大約第六距離（圖5的第六距離d6 ）。在此種實施例中，第六距離（圖5的第六距離d6 ）可大約等於第一光1402的波長，以優化當對第一對準標記（圖5的第一對準標記104）施加第一光1402時的相消干涉。
圖14C示出由第一相機（圖14B的第一相機1310）拍攝的第一影像的一些實施例的示例性影像1400C。
如圖14C的示例性影像1400C中所示，在一些實施例中，由第一相機（圖14B的第一相機1310）拍攝的第一影像包括第三對準標記1020，第三對準標記1020由與第一影像的亮區1412相比的第一影像中的暗區1410指示。在此種實施例中，暗區1410是由於相消干涉且亮區1412是由於相長干涉。因此，亮區1412可與第二晶圓1004的最頂表面（圖14B的最頂表面1004t）相關聯。在一些實施例中，與第三對準標記1020相關聯的暗區1410可呈現十字形形狀，而在其他實施例中，依據第三對準標記1020的設計而定，與第三對準標記1020相關聯的暗區1410可呈現其他形狀，例如圓形、八邊形、矩形、或一些其他合適的形狀。在一些實施例中，可通過影像處理電路系統來分析第一影像，且可識別第三對準標記1020在第二晶圓1004上且相對於第二晶圓夾盤1308的位置。在一些實施例中，第一相機（圖14B的第一相機1310）要檢測的暗區1410的最小尺寸至少等於大約100奈米。在其他實施例中，第一相機（圖14B的第一相機1310）能夠檢測小於100奈米的特徵。在一些實施例中，影像處理電路系統和/或定位電路（圖14A的定位電路1302）可存儲第三對準標記1020的位置。因此，儘管第二晶圓1004及第三對準標記1020可包含第二透明材料，但是第三對準標記1020可由第一相機（圖14B的第一相機1310）識別。
如圖15的剖視圖1500中所示，在一些實施例中，定位電路1302可被配置成在第一方向1314上移動第二晶圓夾盤1308，使得第二晶圓夾盤1308不直接位於第二相機1312與第一晶圓夾盤1306之間。在一些實施例中，第二晶圓夾盤1308可直接上覆在第一晶圓夾盤1306的部分上，而在一些其他實施例中，第二晶圓夾盤1308可不直接上覆在任何第一晶圓夾盤1306上。在一些其他實施例中，可通過定位電路1302沿著第一方向1314移動第一晶圓夾盤1306及第二晶圓夾盤1308二者，使得第二晶圓夾盤1308不直接佈置在第二相機1312與第一晶圓夾盤1306之間。
在一些實施例中，第二相機1312然後可對第一晶圓夾盤1306上的第一晶圓1002施加第二光1502，且第二相機1312可拍攝第一晶圓1002的至少第二影像。第二光1502可具有第二波長。在一些實施例中，第二波長可介於例如近似0.5微米與近似0.7微米之間的範圍內。舉例來說，在一些實施例中，第二光1502可為紅光且具有等於大約0.6微米的波長。應理解，第二光1502的其他波長且因此顏色也處於本公開的實施例的範圍內。在一些實施例中，第一光（圖14A的第一光1402）的第一波長大約等於第二光1502的第二波長，而在其他實施例中，第一光（圖14A的第一光1402）的第一波長可不同於第二光1502的第二波長。在一些實施例中，第二光1502至少被施加在第一對準標記1016之上。在一些實施例中，在第二相機1312拍攝第一晶圓1002的第二影像的同時，第一相機1310保持關閉。
在一些實施例中，由於第二光1502在第一晶圓1002上、第一晶圓夾盤1306上及第一對準標記1016上的相消干涉與相長干涉之間的對比，可分析第二影像且可確定第一對準標記1016相對於第一晶圓1002及相對於第一晶圓夾盤1306的位置。在一些實施例中，第一對準標記1016的位置可由定位電路和/或影像處理電路存儲。在一些實施例中，第一對準標記1016具有與第三對準標記1020相同的整體形狀，以增加基於第一對準標記1016及第三對準標記1020將第一晶圓1002與第二晶圓1004對準的精度及準確度。
如圖16的剖視圖1600中所示，在一些實施例中，定位電路1302被配置成在第一方向1314上移動第一晶圓夾盤1306和/或第二晶圓夾盤1308以基於第一晶圓1002上的第一對準標記1016的存儲位置及第二晶圓1004上的第三對準標記1020的存儲位置將第一對準標記1016與第三對準標記1020對準。在一些實施例中，在將第一對準標記1016與第三對準標記1020對準之後，第一對準標記1016的第一中點（圖10的第一中點1024）直接上覆在第三對準標記1020的第三中點（圖10的第三中點1028）上。此外，在一些實施例中，在將第一對準標記1016與第三對準標記1020對準之後，第一晶圓1002的第一邊緣1002e直接上覆在第二晶圓1004的第二邊緣1004e上。
如圖17的剖視圖1700中所示，在一些實施例中，在將第一晶圓1002與第二晶圓1004對準之後，可執行結合製程，其中首先，通過定位電路1302在第二方向1316上使第一晶圓夾盤1306與第二晶圓夾盤1308朝彼此移動。為了保持第一晶圓1002與第二晶圓1004的對準，定位電路1302不在第一方向1314上移動第一晶圓夾盤1306及第二晶圓夾盤1308。
如圖18的剖視圖1800中所示，在一些實施例中，可在第一晶圓1002與第二晶圓1004之間應用結合結構1006，以將第一晶圓1002結合到第二晶圓1004。在一些實施例中，在應用結合結構1006期間或之後，定位電路1302進一步在第二方向1316上使第一晶圓夾盤1306與第二晶圓夾盤1308朝彼此移動。在一些實施例中，結合結構1006包含例如透明環氧樹脂或一些其他合適的透明膠粘材料。應理解，在一些其他實施例中，結合結構1006可為非透明的材料。
圖19示出與圖13到圖18對應的方法1900的一些實施例的流程圖。
儘管方法1900在以下被示出及闡述為一系列動作或事件，然而應理解，這些動作或事件的示出次序不應被解釋為具有限制性意義。舉例來說，某些動作可以不同的次序發生，和/或可與除本文中所示和/或所闡述的動作或事件之外的其他動作或事件同時發生。另外，在實施本文說明的一個或多個方面或實施例時可能並非需要所有所示動作。此外，本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。
在動作1902處，將第一晶圓裝載到第一晶圓夾盤上，且將第二晶圓裝載到第二晶圓夾盤上，其中第一晶圓面對第二晶圓。圖13示出與動作1902對應的一些實施例的剖視圖1300。
在動作1904處，使用第一相機拍攝第二晶圓的第一影像。圖14A示出與動作1904對應的一些實施例的剖視圖1400A。
在動作1906處，分析第一影像以識別第二晶圓上的第三對準標記。圖14C示出與動作1906對應的一些實施例的示例性影像1400C。
在動作1908處，使用第二相機拍攝第一晶圓的第二影像。圖15示出與動作1908對應的一些實施例的剖視圖1500。
在動作1910處，分析第二影像以識別第一晶圓上的第一對準標記。
在動作1912處，通過定位電路移動第一晶圓夾盤及第二晶圓夾盤，以將第一晶圓上的第一對準標記與第二晶圓上的第三對準標記對準。圖16示出與動作1912對應的一些實施例的剖視圖1600。
在動作1914處，使第一晶圓夾盤朝第二晶圓夾盤移動。圖17示出與動作1914對應的一些實施例的剖視圖1700。
在動作1916處，將第一晶圓結合到第二晶圓。圖18示出與動作1916對應的一些實施例的剖視圖1800。
圖20A到圖24B示出在透明晶圓上形成透明對準標記的方法的一些實施例的各種視圖2000A到視圖2400B。儘管圖20A到圖24B是針對一種方法進行闡述，但是應理解，圖20A到圖24B中公開的結構並不僅限於這種方法，而是可作為獨立於所述方法的結構而單獨存在。
如圖20A的俯視圖2000A中所示，在一些實施例中，在透明晶圓102之上形成第一遮蔽結構2002。在一些實施例中，第一遮蔽結構2002包括暴露出透明晶圓102的部分的第一開口2004。在一些實施例中，例如，第一開口2004是平行地延伸且彼此間隔開的矩形，以形成圖1的第一對準標記及第二對準標記（第一對準標記104、第二對準標記106）。在其他實施例中，第一開口2004可看起來為彼此間隔開的同心環形結構，例如，以形成圖8的第一對準標記及第二對準標記（第一對準標記104、第二對準標記106）。在一些實施例中，可使用沉積（例如旋轉塗布）、微影、及移除（例如蝕刻）製程來形成第一遮蔽結構2002。在一些實施例中，第一遮蔽結構2002包含光阻材料或硬罩幕材料。
圖20B示出在透明晶圓102之上形成的第一遮蔽結構2002的一些實施例的剖視圖2000B。在一些實施例中，剖視圖2000B與圖20A的橫截線BB’對應。
如圖20B的剖視圖2000B中所示，在一些實施例中，第一遮蔽結構2002的第一開口2004具有第三寬度w3 。在一些實施例中，第一開口2004的第一個第一開口2004f可與第一開口2004的第二個第一開口2004s間隔開第三寬度w3 。在一些實施例中，第二寬度w2 可大約等於第三寬度w3 。
圖21A示出根據第一遮蔽結構2002的第一移除製程（參見圖21B的第一移除製程2102）之後的透明晶圓102的一些實施例的俯視圖2100A。在一些實施例中，從俯視圖2100A來看，透明晶圓102在第一移除製程之後（參見圖21B的第一移除製程2102）看起來與圖21A的俯視圖2100A中所示的第一移除製程之前實質上相同。
圖21B示出根據第一遮蔽結構2002的第一移除製程2102的一些實施例的剖視圖2100B。在一些實施例中，剖視圖2100B與圖21A的橫截線BB’對應。
如圖21B的剖視圖2100B中所示，在一些實施例中，第一移除製程2102移除透明晶圓102的直接位於第一遮蔽結構2002的第一開口2004之下的部分。在一些實施例中，第一移除製程2102界定透明晶圓102的佈置在透明晶圓102的最頂表面102t與透明晶圓102的最底表面102b之間的第二表面110。在一些實施例中，第一移除製程2102進行第一時間週期，使得第二表面110佈置在距透明晶圓102的最頂表面102t的第二深度d2 處。在一些實施例中，第一移除製程可為包括第一乾蝕刻劑的乾式蝕刻製程。
如圖22A的俯視圖2200A中所示，在一些實施例中，移除第一遮蔽結構（圖21A的第一遮蔽結構2002），且在透明晶圓102之上形成第二遮蔽結構2202。在一些實施例中，第二遮蔽結構2202包括暴露出透明晶圓102的第二開口2204。在一些實施例中，第二開口2204佈置在第一遮蔽結構（圖21A的第一遮蔽結構2002）的第一開口2004之間。在一些實施例中，例如，第二開口2204是平行地延伸且彼此間隔開的矩形。應理解，第一遮蔽結構（圖21A的第一遮蔽結構2002）的第一開口2004實際上不存在於圖22A的俯視圖2200A中，且因此，第一開口2004用虛線示出。在一些實施例中，可使用沉積（例如旋轉塗布）、微影、及移除（例如蝕刻）製程來形成第二遮蔽結構2202。在一些實施例中，第二遮蔽結構2202包含光阻材料或硬罩幕材料。
圖22B示出在透明晶圓102之上形成的第二遮蔽結構2202的一些實施例的剖視圖2200B。在一些實施例中，剖視圖2200B與圖22B的橫截線BB’對應。
如圖22B的剖視圖2200B中所示，在一些實施例中，第二遮蔽結構2202的第二開口2204具有第三寬度w3 。此外，在一些實施例中，第二遮蔽結構2202覆蓋透明晶圓102的第二表面110。在一些實施例中，第二遮蔽結構2202的部分可佈置在透明晶圓的最頂表面102t下方。
圖23A示出根據第二遮蔽結構2202的第二移除製程（參見圖23B的第二移除製程2302）之後的透明晶圓102的一些實施例的俯視圖2300A。在一些實施例中，從俯視圖2300A來看，第一晶圓在第二移除製程（參見圖23B的第二移除製程2302）之後看起來與圖22A的俯視圖2200A中的第二移除製程之前實質上相同。
圖23B示出根據第二遮蔽結構2202的第二移除製程2302的一些實施例的剖視圖2300B。在一些實施例中，剖視圖2300B與圖23A的橫截線BB’對應。
如圖23B的剖視圖2300B中所示，在一些實施例中，第二移除製程2302移除透明晶圓102的直接位於第二遮蔽結構2202的第二開口2204之下的部分。在一些實施例中，第二移除製程2302界定透明晶圓102佈置在透明晶圓102的最頂表面102t與透明晶圓102的最底表面102b之間的第一表面108。此外，在一些實施例中，第一表面108佈置在第二表面110與透明晶圓102的最底表面102b之間。在一些實施例中，第二移除製程2302進行第二時間週期，使得第一表面108佈置在距透明晶圓102的最頂表面102t的第一深度d1 處。在一些實施例中，第二移除製程可為包括第二乾蝕刻劑的乾式蝕刻製程。在一些實施例中，第二乾蝕刻劑可與第一乾蝕刻劑相同，且因此，為了使第一深度d1 大於第二深度d2 ，第二時間週期可大於第一時間週期。
如俯視圖2400A中所示，在一些實施例中，可移除第二遮蔽結構（圖23A的第二遮蔽結構2202），且透明晶圓102可包括佈置在透明基底上的第一對準標記104及第二對準標記106。應理解，由於第一對準標記104及第二對準標記106包含與透明晶圓102相同的材料，因此第一對準標記104及第二對準標記106用虛線示出。
圖24B示出佈置在透明晶圓102上的第一對準標記104及第二對準標記106的一些實施例的剖視圖2400B。
應理解，可修改圖20A到圖24B中所示的形成第一對準標記104和/或第二對準標記106的方法以採用其他設計，例如本公開的圖2到圖9中闡述的那些設計。此外，應理解，可修改圖20A到圖24B中所示的方法以適應透明晶圓102上的多於或少於第一對準標記104及第二對準標記106。然而，圖20A到圖24B中所示的方法可提供一種形成也為透明的對準標記的低成本的替代方法，所述對準標記可精確地及準確地定位在透明晶圓上。
圖25示出與圖20A到圖24B對應的方法2500的一些實施例的流程圖。
儘管方法2500在以下被示出及闡述為一系列動作或事件，然而應理解，這些動作或事件的示出次序不應被解釋為具有限制性意義。舉例來說，某些動作可以不同的次序發生，和/或可與除本文中所示和/或所闡述的動作或事件之外的其他動作或事件同時發生。另外，在實施本文說明的一個或多個方面或實施例時可能並非需要所有所示動作。此外，本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。
在動作2502處，可在第一透明晶圓之上形成第一遮蔽結構。圖20B示出與動作2502對應的一些實施例的剖視圖2000B。
在動作2504處，可根據第一遮蔽結構中的第一開口執行第一移除製程。第一移除製程界定透明晶圓的佈置在透明晶圓的最頂表面與最底表面之間的第二表面。圖21B示出與動作2504對應的一些實施例的剖視圖2100B。
在動作2506處，從透明晶圓移除第一遮蔽結構。
在動作2508處，在透明晶圓的第二表面、透明晶圓的最頂表面的外側部分及透明晶圓的最頂表面的中心部分之上形成第二遮蔽結構。圖22B示出與動作2506及動作2508對應的一些實施例的剖視圖2200B。
在動作2510處，根據第二遮蔽結構中的第二開口執行第二移除製程。第二移除製程界定透明晶圓的佈置在透明晶圓的第二表面與最底表面之間的第一表面。圖23B示出與動作2510對應的一些實施例的剖視圖2300B。
在動作2512處，從透明晶圓移除第二遮蔽結構。圖24B示出與動作2512對應的一些實施例的剖視圖2400B。
因此，本公開的實施例是有關於一種在透明基底中形成透明對準標記以及將透明對準標記與另一對準標記對準以使用透明對準標記及所述另一對準標記將透明基底可靠地結合到另一基底的方法。
因此，在一些實施例中，本公開是有關於一種積體晶片，所述積體晶片包括第一基底、第二基底以及結合結構，所述第一基底包括：第一透明材料，以及第一對準標記，位於所述第一基底的外側區上且包含所述第一透明材料，其中所述第一對準標記由所述第一基底的佈置在所述第一基底的最上表面與所述第一基底的最下表面之間的表面界定；所述第二基底包括：第二對準標記，位於所述第二基底的外側區上，其中所述第二對準標記直接位於所述第一對準標記之下，所述結合結構直接佈置在所述第一基底的所述最上表面與所述第二基底的最上表面之間且直接佈置在所述第一對準標記與所述第二對準標記之間。
在其他實施例中，本公開是有關於一種將第一晶圓結合到第二晶圓的方法，所述方法包括：將第一晶圓裝載到第一晶圓夾盤上且將第二晶圓裝載到第二晶圓夾盤上，其中所述第一晶圓面對所述第二晶圓，其中所述第一晶圓包含第一透明材料，且其中所述第一晶圓包括第一對準標記，所述第一對準標記包含所述第一透明材料；對所述第一晶圓施加第一光；在對所述第一晶圓施加所述第一光的同時，使用第一相機拍攝所述第一晶圓的第一影像；分析所述第一影像，以識別所述第一晶圓上的所述第一對準標記；對所述第二晶圓施加第二光；在對所述第二晶圓施加所述第二光的同時，使用第二相機拍攝所述第二晶圓的第二影像；分析所述第二影像，以識別所述第二晶圓上的第二對準標記；使用定位電路移動所述第一晶圓夾盤及所述第二晶圓夾盤，以將所述第一晶圓上的所述第一對準標記與所述第二晶圓上的所述第二對準標記對準；以及將所述第一晶圓結合到所述第二晶圓。
在又一些其他實施例中，本公開是有關於一種在透明晶圓上形成對準標記的方法，所述方法包括：在透明晶圓的最頂表面上形成第一遮蔽結構，其中所述第一遮蔽結構包括第一開口，所述第一開口直接佈置在所述透明晶圓的所述最頂表面的外側區之上；根據所述第一遮蔽結構中的所述第一開口執行第一移除製程，以界定所述對準標記的第一表面，所述第一表面佈置在距所述透明晶圓的所述最頂表面第一距離處；移除所述第一遮蔽結構；在所述對準標記的所述第一表面之上形成第二遮蔽結構，其中所述第二遮蔽結構包括第二開口，所述第二開口佈置在所述透明晶圓的所述最頂表面的位於所述對準標記的所述第一表面之間的部分之上；根據所述第二遮蔽結構的所述第二開口執行第二移除製程，以界定所述對準標記的第二表面，所述第二表面在距所述透明晶圓的所述最頂表面第二距離處；以及移除所述第二遮蔽結構。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100,600,700,800,900,1200A:俯視圖 102:透明晶圓 102b:最底表面 102e:外邊緣 102t,1004t:最頂表面 104:第一對準標記 106:第二對準標記 108,502:第一表面 110,504:第二表面 200,300,400,500,1000,1100,1200B,1200C,1200D:剖視圖 202:第一突起 402,506:第三表面 404:第二突起 508:第四表面 510:第五表面 512:第一側壁 514:第二側壁 516:第三側壁 518:第四側壁 520:第五側壁 602:內周界 604:外周界 1002:第一晶圓 1002e:第一邊緣 1004:第二晶圓 1004e:第二邊緣 1006:結合結構 1016,1018,1020,1022:對準標記 1024:第一中點 1026:第二中點 1028:第三中點 1030:第四中點 1101:主動層結構 1102:第一主動層 1104:第二主動層 1106:第三晶圓 1106e:第三邊緣 1108,1110:金屬對準標記 1126:第五中點 1130:第六中點 1201:積體晶片 1201e:邊緣積體晶片 1202:第一基底 1204:第二基底 1206:第三基底 1208:邊界 1300,1400A,1500,1600,1700,1800,2000B,2100B,2200B,2300B,2400B,2000A,2100A,2200A,2300A,2400A:視圖 1302:定位電路 1306:第一晶圓夾盤 1308:第二晶圓夾盤 1310:第一相機 1310a:第一透鏡部分 1312:第二相機 1312a:第二透鏡部分 1314:第一方向 1316:第二方向 1400B:示意圖 1400C:影像 1402:第一光 1404:施加光線 1406:第一反射光線 1408:第二反射光線 1410:暗區 1412:亮區 1502:第二光 1900,2500:方法 1902,1904,1906,1908,1910,1912,1914,1916,2502,2504,2506,2508,2510,2512:動作 2002:第一遮蔽結構 2004:第一開口 2004f:第一個第一開口 2004s:第二個第一開口 2102:第一移除製程 2202:第二遮蔽結構 2204:第二開口 2302:第二移除製程 AA’,BB’:橫截線 d1 :第一深度 d2 :第二深度 d3 :第三距離 d4 :第四深度 d5 :第五距離 d6 :第六距離 h1 :第一高度 t1 :第一厚度 t2 :第二厚度 w1 :第一寬度 w2 :第二寬度 w3 :第三寬度 w4 :第四寬度 w5 :第五寬度 w6 :第六寬度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出包括第一對準標記及第二對準標記的透明晶圓的一些實施例的俯視圖，第一對準標記及第二對準標記包含與透明晶圓相同的材料。 圖2到圖5示出位於包含透明材料的透明晶圓上的包含透明材料的第一對準標記的各種實施例的剖視圖。 圖6到圖9示出包括第一對準標記及第二對準標記的透明晶圓的替代實施例的俯視圖，第一對準標記及第二對準標記包含與透明晶圓相同的材料。 圖10及圖11示出第一晶圓的一些實施例的剖視圖，所述第一晶圓包含透明材料且包括第一對準標記，所述第一對準標記包含結合到第二晶圓的透明材料。 圖12A示出位於透明晶圓上的積體晶片的一些實施例的俯視圖，其中透明晶圓的邊緣積體晶片包括透明的第一對準標記。 圖12B到圖12D示出圖12A的邊緣積體晶片的各種實施例的剖視圖。 圖13到圖18示出根據位於第一晶圓上的透明的第一對準標記及位於第二晶圓上的透明的第二對準標記將透明的第一晶圓與透明的第二晶圓對準的方法的一些實施例的剖視圖。 圖19示出與圖13到圖18中所示方法對應的一些實施例的流程圖。 圖20A到圖24B示出在第一晶圓中形成第一對準標記的一些實施例的各種視圖，其中第一對準標記是透明的且通過移除第一晶圓的部分來形成。 圖25是與圖20A到圖24B中所示方法對應的一些實施例的流程圖。
1000:剖視圖
1002:第一晶圓
1002e:第一邊緣
1004:第二晶圓
1004e:第二邊緣
1006:結合結構
1016:對準標記
1018:對準標記
1020:對準標記
1022:對準標記
1024:第一中點
1026:第二中點
1028:第三中點
1030:第四中點
w1 :第一寬度

Claims (20)

  1. 一種積體晶片，包括： 第一基底，包括： 第一透明材料，以及 第一對準標記，位於所述第一基底的外側區上且包含所述第一透明材料，其中所述第一對準標記由所述第一基底的佈置在所述第一基底的最上表面與所述第一基底的最下表面之間的表面界定； 第二基底，包括： 第二對準標記，位於所述第二基底的外側區上，其中所述第二對準標記直接位於所述第一對準標記之下；以及 結合結構，直接佈置在所述第一基底的所述最上表面與所述第二基底的最上表面之間且直接佈置在所述第一對準標記與所述第二對準標記之間。
  2. 如請求項1所述的積體晶片，其中所述第二基底及所述第二對準標記包含第二透明材料，且其中所述第二對準標記由所述第二基底的佈置在所述第二基底的所述最上表面與所述第二基底的最下表面之間的表面界定。
  3. 如請求項1所述的積體晶片，其中所述第二對準標記包含金屬。
  4. 如請求項1所述的積體晶片，其中所述第一對準標記包括： 最下表面，佈置在所述第一基底的所述最下表面與所述第一基底的所述最上表面之間，其中所述第一對準標記的所述最下表面的寬度等於第一距離； 第一中間表面，佈置在所述第一對準標記的所述最下表面與所述第一基底的所述最上表面之間，其中所述第一中間表面的寬度等於第二距離； 第一側壁，將所述第一中間表面直接連接到所述第一對準標記的所述最下表面，其中所述第一側壁的高度等於第三距離； 第二中間表面，佈置在所述第一對準標記的所述第一中間表面與所述第一基底的所述最上表面之間，其中所述第二中間表面的寬度等於第四距離；以及 第二側壁，將所述第二中間表面直接連接到所述第一中間表面，其中所述第一側壁的高度等於第五距離。
  5. 如請求項4所述的積體晶片，其中所述第一距離、所述第二距離、所述第三距離、所述第四距離及所述第五距離大約彼此相等。
  6. 如請求項1所述的積體晶片，其中所述第一對準標記包括： 最下表面，佈置在所述第一基底的所述最下表面與所述第一基底的所述最上表面之間； 第一突起，遠離所述第一對準標記的所述最下表面且朝所述第一基底的所述最上表面突起至第一距離，所述第一距離高於所述第一對準標記的所述最下表面；以及 第二突起，遠離所述第一對準標記的所述最下表面且朝所述第一基底的所述最上表面突起至第二距離，所述第二距離高於所述第一對準標記的所述最下表面，其中所述第二突起與所述第一突起由第三距離間隔開。
  7. 如請求項6所述的積體晶片，其中所述第一距離、所述第二距離及所述第三距離彼此大約相等。
  8. 如請求項6所述的積體晶片，其中所述第一距離、所述第二距離及所述第三距離各自介於大約0.5微米與大約0.7微米之間的範圍內。
  9. 一種將第一晶圓結合到第二晶圓的方法，包括： 將第一晶圓裝載到第一晶圓夾盤上且將第二晶圓裝載到第二晶圓夾盤上，其中所述第一晶圓面對所述第二晶圓，其中所述第一晶圓包含第一透明材料，且其中所述第一晶圓包括第一對準標記，所述第一對準標記包含所述第一透明材料； 對所述第一晶圓施加第一光； 在對所述第一晶圓施加所述第一光的同時，使用第一相機拍攝所述第一晶圓的第一影像； 分析所述第一影像，以識別所述第一晶圓上的所述第一對準標記； 對所述第二晶圓施加第二光； 在對所述第二晶圓施加所述第二光的同時，使用第二相機拍攝所述第二晶圓的第二影像； 分析所述第二影像，以識別所述第二晶圓上的第二對準標記； 使用定位電路移動所述第一晶圓夾盤及所述第二晶圓夾盤，以將所述第一晶圓上的所述第一對準標記與所述第二晶圓上的所述第二對準標記對準；以及 將所述第一晶圓結合到所述第二晶圓。
  10. 如請求項9所述的方法，其中所述第一晶圓夾盤包含反射性材料。
  11. 如請求項9所述的方法，其中所述第二晶圓及所述第二對準標記包含第二透明材料。
  12. 如請求項9所述的方法，其中所述第一影像中的所述第一對準標記呈現十字形形狀。
  13. 如請求項9所述的方法，其中所述第一對準標記包括： 第一突起，從所述第一對準標記的下表面且朝所述第一晶圓的最頂表面突起至第一距離，所述第一距離是從所述第一對準標記的所述下表面到所述第一突起的最頂表面進行測量，其中所述第一對準標記的所述下表面佈置在所述第一晶圓的所述最頂表面與所述第一晶圓的最底表面之間；以及 第二突起，從所述第一對準標記的所述下表面且朝所述第一晶圓的所述最頂表面突起至第二距離，所述第二距離是從所述第一對準標記的所述下表面到所述第二突起的最頂表面進行測量，其中所述第二突起與所述第一突起由第三距離間隔開。
  14. 如請求項13所述的方法，其中所述第一距離、所述第二距離及所述第三距離彼此大約相等。
  15. 如請求項13所述的方法，其中所述第一光具有第一波長。
  16. 如請求項15所述的方法，其中所述第一距離、所述第二距離及所述第三距離大約等於所述第一波長。
  17. 一種在透明晶圓上形成對準標記的方法，包括： 在透明晶圓的最頂表面上形成第一遮蔽結構，其中所述第一遮蔽結構包括第一開口，所述第一開口直接佈置在所述透明晶圓的所述最頂表面的外側區之上； 根據所述第一遮蔽結構中的所述第一開口執行第一移除製程，以界定所述對準標記的第一表面，所述第一表面佈置在距所述透明晶圓的所述最頂表面第一距離處； 移除所述第一遮蔽結構； 在所述對準標記的所述第一表面之上形成第二遮蔽結構，其中所述第二遮蔽結構包括第二開口，所述第二開口佈置在所述透明晶圓的所述最頂表面的位於所述對準標記的所述第一表面之間的部分之上； 根據所述第二遮蔽結構的所述第二開口執行第二移除製程，以界定所述對準標記的第二表面，所述第二表面在距所述透明晶圓的所述最頂表面第二距離處；以及 移除所述第二遮蔽結構。
  18. 如請求項17所述的方法，其中所述第一遮蔽結構中的所述第一開口彼此平行地延伸，其中所述第一開口彼此由第三距離間隔開，且其中所述第一開口各自具有大約等於所述第三距離的寬度。
  19. 如請求項17所述的方法，其中所述第一距離與所述第二距離的差大約等於所述第一距離。
  20. 如請求項17所述的方法，其中所述第一距離介於大約0.55微米與大約0.75微米之間的範圍內。
TW109138653A 2020-05-27 2020-11-05 積體晶片、晶圓結合的方法以及在晶圓上形成標記的方法 TWI744073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/884,437 US11721637B2 (en) 2020-05-27 2020-05-27 Patterning a transparent wafer to form an alignment mark in the transparent wafer
US16/884,437 2020-05-27

Publications (2)

Publication Number Publication Date
TWI744073B TWI744073B (zh) 2021-10-21
TW202145494A true TW202145494A (zh) 2021-12-01

Family

ID=77180685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138653A TWI744073B (zh) 2020-05-27 2020-11-05 積體晶片、晶圓結合的方法以及在晶圓上形成標記的方法

Country Status (3)

Country Link
US (2) US11721637B2 (zh)
CN (1) CN113257789A (zh)
TW (1) TWI744073B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809745B (zh) * 2021-12-20 2023-07-21 南亞科技股份有限公司 具有整合去耦合特徵以及對準特徵的半導體元件
TWI817380B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 具有整合對準標記與去耦合特徵的半導體元件及其製備方法
US11791328B2 (en) 2021-12-20 2023-10-17 Nanya Technology Corporation Method for fabricating semiconductor device with integrated decoupling and alignment features
US12113028B2 (en) 2021-12-20 2024-10-08 Nanya Technology Corporation Semiconductor device with integrated decoupling and alignment features

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2943124T3 (es) * 2020-07-02 2023-06-09 Bobst Bielefeld Gmbh Placa de impresión, método para detectar una posición de una placa de impresión, unidad de control para un sistema para detectar una posición de una placa de impresión, sistema para detectar una posición de una placa de impresión, y programa informático
JP2022178157A (ja) * 2021-05-19 2022-12-02 株式会社ジャパンディスプレイ 表示装置の製造方法および保持基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558204B1 (ko) * 2003-10-13 2006-03-10 삼성전자주식회사 반도체 장치 분석용 마크, 마킹 방법 및 분석용 시료 제작방법
JP2009206458A (ja) * 2008-02-29 2009-09-10 Canon Inc 検出装置、露光装置およびデバイス製造方法
KR20100034450A (ko) * 2008-09-24 2010-04-01 삼성전자주식회사 기판접합장치
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
JP2015018919A (ja) * 2013-07-10 2015-01-29 東京エレクトロン株式会社 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
US9553126B2 (en) * 2014-05-05 2017-01-24 Omnivision Technologies, Inc. Wafer-level bonding method for camera fabrication
US10307769B2 (en) * 2016-05-16 2019-06-04 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems relating to dielectrophoretic manipulation of molecules
JP6307730B1 (ja) * 2016-09-29 2018-04-11 株式会社新川 半導体装置の製造方法、及び実装装置
US10410892B2 (en) * 2016-11-18 2019-09-10 Taiwan Semiconductor Manufacturing Company Ltd. Method of semiconductor wafer bonding and system thereof
CN108666207B (zh) * 2017-03-29 2020-12-15 联华电子股份有限公司 制作半导体元件的方法
JP7333710B2 (ja) * 2019-05-28 2023-08-25 東京エレクトロン株式会社 接合装置及び接合方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817380B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 具有整合對準標記與去耦合特徵的半導體元件及其製備方法
TWI809745B (zh) * 2021-12-20 2023-07-21 南亞科技股份有限公司 具有整合去耦合特徵以及對準特徵的半導體元件
US11791328B2 (en) 2021-12-20 2023-10-17 Nanya Technology Corporation Method for fabricating semiconductor device with integrated decoupling and alignment features
US12113028B2 (en) 2021-12-20 2024-10-08 Nanya Technology Corporation Semiconductor device with integrated decoupling and alignment features

Also Published As

Publication number Publication date
US20210375780A1 (en) 2021-12-02
US11854999B2 (en) 2023-12-26
US11721637B2 (en) 2023-08-08
CN113257789A (zh) 2021-08-13
TWI744073B (zh) 2021-10-21
US20220375872A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
TW202145494A (zh) 積體晶片、晶圓結合的方法以及在晶圓上形成標記的方法
US8431946B2 (en) Chip package and method for forming the same
JP6051399B2 (ja) 固体撮像装置及びその製造方法
CN105870142B (zh) 光学指纹识别装置的形成方法
TW202245116A (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
KR20170118650A (ko) 전자 모듈과 그 제조 방법 및 이를 구비하는 카메라 모듈
US20130341747A1 (en) Chip package and method for forming the same
TW202013760A (zh) 影像感測器封裝及其製造方法
KR101763017B1 (ko) 반도체 구조체 및 그 제조 방법
WO2017071649A1 (zh) 感光芯片封装结构及其封装方法
TW202111794A (zh) 半導體裝置及其形成方法
KR20180040657A (ko) 패키지 구조 및 패키징 방법
JP2014022395A (ja) 半導体パッケージ用透明基板および半導体パッケージの製造方法
US7705412B2 (en) SOI substrate and semiconductor acceleration sensor using the same
TW201824528A (zh) 影像感測晶片封裝結構及其封裝方法
TWI628725B (zh) 晶片封裝體及其製造方法
US9105800B2 (en) Method of forming deposited patterns on a surface
CN116040579A (zh) Mems器件的制备方法及mems晶圆
TWI794666B (zh) 晶片封裝體及其製造方法
TWI729779B (zh) 光學晶片封裝體及其製造方法
US20120009394A1 (en) Bonding method and bonding substrate
JP2013012552A (ja) 半導体装置、及び半導体装置の製造方法
KR102069657B1 (ko) 패키지 구조 및 패키징 방법
KR20160132745A (ko) 전자 모듈과 그 제조 방법 및 이를 구비하는 카메라 모듈
TWI847459B (zh) 光學模組及其形成方法