TW202145400A - 用於晶圓檢查臨界區域之產生之方法及系統 - Google Patents

用於晶圓檢查臨界區域之產生之方法及系統 Download PDF

Info

Publication number
TW202145400A
TW202145400A TW110130111A TW110130111A TW202145400A TW 202145400 A TW202145400 A TW 202145400A TW 110130111 A TW110130111 A TW 110130111A TW 110130111 A TW110130111 A TW 110130111A TW 202145400 A TW202145400 A TW 202145400A
Authority
TW
Taiwan
Prior art keywords
wafer
primitives
inspection
primitive
sets
Prior art date
Application number
TW110130111A
Other languages
English (en)
Other versions
TWI771152B (zh
Inventor
普拉山堤 俄帕魯里
拉傑希 馬尼帕里
艾斯霍克 V 庫爾卡尼
賽寶 巴納吉
約翰 柯克蘭德
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW202145400A publication Critical patent/TW202145400A/zh
Application granted granted Critical
Publication of TWI771152B publication Critical patent/TWI771152B/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/0006Industrial image inspection using a design-rule based approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • G06T2207/10061Microscopic image from scanning electron microscope
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本發明揭示一種方法,其包含:接收一或多組晶圓資料;自該一或多組晶圓資料中之一或多個層中之一或多個形狀識別一或多個基元;將該一或多個基元之各者分類為一特定基元類型;識別該一或多個基元之各者之一或多個基元特性;產生該一或多個基元之一基元資料庫;基於該基元資料庫來產生一或多個規則;接收一或多組設計資料;將該一或多個規則應用於該一或多組設計資料以識別一或多個臨界區域;及產生用於一檢查子系統之包含該一或多個臨界區域之一或多個晶圓檢查方案。

Description

用於晶圓檢查臨界區域之產生之方法及系統
本發明係關於晶圓檢查及審查,且更特定言之,本發明係關於基於設計資料、SEM (掃描電子顯微鏡)樣品影像、表示設計意圖之高解析度影像或用於產生一或多個晶圓檢查方案之模擬影像來產生一或多個臨界區域。
製造諸如邏輯及記憶體裝置之半導體裝置通常包含:使用大量半導體製程來處理諸如一半導體晶圓之一基板以形成半導體裝置之各種特徵及多個層級。多個半導體裝置可製造於一單一半導體晶圓上之一配置中且接著分離成個別半導體裝置。 半導體裝置會在製程期間出現缺陷。在一半導體製程期間之各種步驟中執行檢查程序以偵測一樣本上之缺陷。檢查程序係製造諸如積體電路之半導體裝置之一重要部分,隨著半導體裝置之尺寸減小,其變成成功製造可接受半導體裝置之越來越重要部分。例如,隨著半導體裝置之尺寸減小,偵測缺陷已變得非常迫切,此係因為即使缺陷相對較小,亦會引起半導體裝置中之無用像差。 缺陷偵測之方法包含:產生具有一或多個臨界區域之一或多個晶圓檢查方案,該一或多個臨界區域基於晶圓設計資料、表示設計意圖之SEM或高解析度光學檢查影像或模擬影像。然而,界定臨界區域之此等方法會較複雜及/或計算量大,因此需要檢查專業知識。另外,界定臨界區域之此等方法會導致範圍過度受限以可能遺漏缺陷之晶圓檢查方案。此外,此等方法可能會遺漏缺陷,因為一或多個缺陷及信號雜訊係不可分離的(即,缺陷迷失於雜訊中)。因而,將期望提供一種用於改良晶圓檢查及缺陷分類之解決方案以解決製造問題且提供改良晶圓檢查能力。
根據本發明之一或多個實施例,揭示一種用於產生晶圓檢查之一或多個晶圓檢查方案之系統。在一繪示性實施例中,該系統包含一檢查子系統。在另一繪示性實施例中,該系統包含通信地耦合至該檢查子系統之一控制器。在另一繪示性實施例中,該控制器包含經組態以執行儲存於記憶體中之一組程式指令之一或多個處理器。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器接收一或多組晶圓資料。在另一繪示性實施例中,該一或多組晶圓資料包含一或多個層。在另一繪示性實施例中,該一或多個層包含一或多個形狀。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器自該一或多個形狀識別一或多個基元。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器將該一或多個基元分類為一特定基元類型。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器識別該一或多個基元之各者之一或多個基元特性。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器產生該一或多個基元之一基元資料庫。在另一繪示性實施例中,該基元資料庫包含該一或多個基元之各者之該特定基元類型分類及該一或多個基元特性。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器基於該基元資料庫來產生一或多個規則。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器接收一或多組設計資料。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器將該一或多個規則應用於該一或多組設計資料以識別一或多個臨界區域。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器產生用於該檢查子系統之一或多個晶圓檢查方案。在另一繪示性實施例中,該等方案包含該一或多個臨界區域。 根據本發明之一或多個實施例,揭示一種用於產生晶圓檢查之一或多個晶圓檢查方案之方法。在一繪示性實施例中,該方法包含:接收一或多組晶圓資料。在另一繪示性實施例中,該一或多組晶圓資料包含一或多個層。在另一繪示性實施例中,該一或多個層包含一或多個形狀。在另一繪示性實施例中,該方法包含:自該一或多個形狀識別一或多個基元。在另一繪示性實施例中,該方法包含:將該一或多個基元之各者分類為一特定基元類型。在另一繪示性實施例中,該方法包含:識別該一或多個基元之各者之一或多個基元特性。在另一繪示性實施例中,該方法包含:產生該一或多個基元之一基元資料庫。在另一繪示性實施例中,該基元資料庫包含該一或多個基元之各者之該特定基元類型分類及該一或多個經識別基元特性。在另一繪示性實施例中,該方法包含:基於該基元資料庫來產生一或多個規則。在另一繪示性實施例中,該方法包含:接收一或多組設計資料。在另一繪示性實施例中,該方法包含:將該一或多個規則應用於該一或多組設計資料以識別一或多個臨界區域。在另一繪示性實施例中,該方法包含用於檢查子系統之一或多個晶圓檢查方案。在另一繪示性實施例中,該等方案包含該一或多個臨界區域。 根據本發明之一或多個實施例,揭示一種用於產生晶圓檢查之一或多個晶圓檢查方案之系統。在一繪示性實施例中,該系統包含一檢查子系統。在另一繪示性實施例中,該系統包含通信地耦合至該檢查子系統之一控制器。在另一繪示性實施例中,該控制器包含經組態以執行儲存於記憶體中之一組程式指令之一或多個處理器。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器接收一或多組晶圓資料。在另一繪示性實施例中,該一或多組晶圓資料包含一或多個層。在另一繪示性實施例中,該一或多個層包含一或多個形狀。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器自該一或多個形狀識別一或多個基元。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器識別該一或多個基元之各者之一組合分類。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器產生該一或多個基元之一基元資料庫。在另一繪示性實施例中,該基元資料庫包含該一或多個基元之各者之該組合分類。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器基於該基元資料庫來產生一或多個規則。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器接收一或多組設計資料。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器將該一或多個規則應用於該一或多組設計資料以識別一或多個臨界區域。在另一繪示性實施例中,該等程式指令經組態以引起該一或多個處理器產生用於該檢查子系統之一或多個晶圓檢查方案。在另一繪示性實施例中,該等方案包含該一或多個臨界區域。 根據本發明之一或多個實施例,揭示一種用於產生晶圓檢查之一或多個晶圓檢查方案之方法。在一繪示性實施例中,該方法包含:接收一或多組晶圓資料。在另一繪示性實施例中,該一或多組晶圓資料包含一或多個層。在另一繪示性實施例中,該一或多個層包含一或多個形狀。在另一繪示性實施例中,該方法包含:自該一或多個形狀識別一或多個基元。在另一繪示性實施例中,該方法包含:識別該一或多個基元之各者之一組合分類。在另一繪示性實施例中,該方法包含:產生該一或多個基元之一基元資料庫。在另一繪示性實施例中,該基元資料庫包含該一或多個基元之各者之該組合分類。在另一繪示性實施例中,該方法包含:基於該基元資料庫來產生一或多個規則。在另一繪示性實施例中,該方法包含:接收一或多組設計資料。在另一繪示性實施例中,該方法包含:將該一或多個規則應用於該一或多組設計資料以識別一或多個臨界區域。在另一繪示性實施例中,該方法包含用於檢查子系統之一或多個晶圓檢查方案。在另一繪示性實施例中,該等方案包含該一或多個臨界區域。 應瞭解,以上一般描述及以下詳細描述兩者僅供例示及說明且未必限制本發明。併入本說明書中且構成本說明書之一部分的附圖繪示本發明之標的。[實施方式]及圖式一起用於闡釋本發明之原理。
相關申請案之交叉參考 本申請案主張名叫Prasanti Uppaluri、Rajesh Manepalli、Ashok Kulkarni、Saibal Banerjee及John Kirkland之發明者於2016年11月8日申請、名稱為「A METHOD FOR AUTOMATIC GENERATION OF INSPECTION REGIONS FROM DESIGN DATA AND SAMPLE IMAGE EXAMPLES」之印度臨時專利申請案第201641038208號之優先權,該案之全部內容以引用的方式併入本文中。 現將詳細參考附圖中所繪示之揭示標的。 參考圖1至圖4,其揭示根據本發明之一或多個實施例之用於自動產生用於晶圓檢查期間之一或多個臨界區域之一方法及系統。 用於產生用於晶圓檢查期間之一或多個臨界區域之一方法包含:使用一型樣搜尋演算法(例如一快速型樣搜尋演算法)搜尋一關注型樣(POI)。接著,演算法可搜尋與POI匹配之設計以輸出其中存在POI之所有位置之一列表。然而,一型樣搜尋演算法僅可輸出與POI完全匹配之所有位置之一列表,其可能遺漏類似於POI且對晶圓具有相同臨界性之區域(就型樣失效之可能性而言)。用於產生用於晶圓檢查期間之一或多個臨界區域之另一方法包含一基於規則之解決方案,其可用於找到與POI匹配之設計中之所有位置。然而,此等規則必須人工編寫,其需要專業知識、枯燥乏味且易錯。 因而,本發明之實施例係針對用於產生用於晶圓檢查及審查程序中之能夠更廣泛偵測一或多個缺陷之一或多個臨界區域之一改良系統及方法。本發明之實施例亦係針對抑制來自經檢查晶圓上之周圍區域之雜訊。 為了本發明,本文所使用之術語「設計」、「設計資料」及「晶粒設計」係指一積體電路(IC)之實體設計(佈局)及透過複雜模擬或簡單幾何及布林(Boolean)運算自實體設計導出之資料。例如,實體設計可儲存於一資料結構(諸如圖形資料系統(GDS)檔案、任何其他標準機器可讀檔案或本技術中已知之任何其他適合檔案)中。IC佈局資料或晶片設計資料以包含(但不限於) GDSII及OASIS格式之若干格式提供。一GDSII檔案係用於表示設計佈局資料之一類檔案之一者。此等檔案之其他實例包含(但不限於) GL1及OASIS檔案及專屬檔案格式(諸如標線片設計檔案(RDF)資料,其專屬於KLA-Tencor, Milpitas, Calif (「KT」))。 使用特定晶片之製造、邏輯及電意圖編碼設計資料。設計資料可為電子設計自動化(EDA)工具之一輸出。例如,自EDA工具輸出之設計資料可由分析軟體處理且轉換為RDF格式。為了本發明,晶圓資料係表示實際製造及/或印刷之事物之一影像表示。 本文中應注意,由一標線片檢查系統及/或其衍生物獲取之一標線片之一影像可用作為設計之一或若干「代理」。此一標線片影像或其衍生物可在使用一設計之本文所描述之任何實施例中充當設計佈局之一替代物。設計可包含2009年8月4日發佈之美國專利第7,570,796號及2010年3月9日發佈之美國專利第7,676,077號中所描述之任何其他設計資料或設計資料代理,該兩個專利之全部內容以引用的方式併入。另外,設計資料可為標準單元庫資料、整合佈局資料、一或多個層之設計資料、設計資料之衍生物及全部或部分晶片設計資料。 本文中應進一步注意,自一晶圓或標線片模擬或獲取之影像可用作為設計之一代理。影像分析亦可用作為設計分析之一代理。例如,可自印刷於一晶圓及/或標線片上之一設計之一影像擷取設計之形狀或多邊形,假定依足以使設計之多邊形適當成像之解析度獲取該晶圓及/或標線片之影像。 圖1繪示根據本發明之一或多個實施例之用於樣品檢查之一系統100。在一實施例中,系統100包含一檢查子系統102。在另一實施例中,系統100包含用於固定一樣品104之一樣品台106。在另一實施例中,系統100包含一控制器110。在另一實施例中,系統100包含一使用者介面120。 在另一實施例中,檢查子系統102經組態以偵測樣品104中之一或多個缺陷。例如,檢查子系統102可包含本技術中已知之任何適當特性工具,諸如(但不限於)一檢查子系統或審查工具。例如,檢查子系統102可包含(但不限於)一電子束檢查或審查工具(例如一掃描電子顯微鏡(SEM)系統)。舉另一實例而言,檢查子系統102可包含(但不限於)一光學檢查子系統。例如,光學檢查子系統可包含能夠產生表示晶圓104之電意圖之一或多個高解析度影像之一光學檢查子系統。另外,光學檢查子系統可包含一寬頻檢查子系統,其包含(但不限於)一基於雷射持續電漿(LSP)之檢查子系統。此外,光學檢查子系統可包含一窄頻檢查子系統,諸如(但不限於)一雷射掃描檢查子系統。此外,光學檢查子系統可包含(但不限於)一亮場成像工具或一暗場成像工具。本文中應注意,檢查子系統102可包含經組態以收集及分析自一樣品104之一表面反射、散射、繞射及/或輻射之照明之任何光學系統。以下各者中描述檢查子系統之實例:2006年8月8日發佈之美國專利第7,092,082號、2003年9月16日發佈之美國專利第6,621,570號及1998年9月9日發佈之美國專利第5,805,278號,其等之全部內容各以引用的方式併入本文中。亦在以下各者中描述檢查子系統之實例:2014年4月4日發佈之美國專利第8,664,594號、2014年4月8日發佈之美國專利第8,692,204號、2014年4月15日發佈之美國專利第8,698,093號、2014年5月6日發佈之美國專利第8,716,662號、2015年4月29日申請之美國專利申請案第14/699,781號、2015年3月24日申請之美國專利申請案第14/667,235號及2014年8月13日申請之美國專利申請案第14/459,155號,其等之全部內容各以引用的方式併入本文中。 為了本發明,可將一缺陷分類為空隙、短路、顆粒、殘留物、浮渣或本技術中已知之任何其他缺陷。 在另一實施例中,儘管圖中未展示,但檢查子系統102可包含一照明源、一偵測器及用於執行檢查之各種光學組件(例如透鏡、光束分離器及其類似者)。例如,檢查子系統102之照明源可包含本技術中已知之任何照明源。例如,照明源可包含(但不限於)一寬頻光源或一窄頻光源。另外,照明源可經組態以將光導引至安置於樣品台106上之樣品104之表面(經由各種光學組件)。此外,檢查子系統102之各種光學組件可經組態以將自樣品104之表面反射及/或散射之光導引至檢查子系統102之偵測器。舉另一實例而言,檢查子系統102之偵測器可包含本技術中已知之任何適當偵測器。例如,偵測器可包含(但不限於)光電倍增管(PMT)、電荷耦合裝置(CCD)、時間延遲積分(TDI)攝影機及其類似者。另外,偵測器之輸出可通信地耦合至一控制器110,如本文將進一步詳細描述。 在一實施例中,樣品104包含一晶圓。例如,樣品104可包含(但不限於)一半導體晶圓。如本發明中所使用,術語「晶圓」係指由一半導體及/或非半導體材料形成之一基板。例如,一半導體或半導體材料可包含(但不限於)單晶矽、砷化鎵及磷化銦。 在另一實施例中,使用一或多組晶圓設計資料製造樣品104。在另一實施例中,晶圓設計資料組包含一或多組層。例如,此等層可包含(但不限於)一光阻劑、一介電材料、一導電材料及一半導電材料。此等層之諸多不同類型係本技術中已知的,且本文所使用之術語「晶圓」意欲涵蓋其上可形成此等層之所有類型之一晶圓。舉另一實例而言,形成於晶圓上之層可在晶圓內重複一或多次。此等材料層之形成及處理可最終導致完成裝置。諸多不同類型之裝置可形成於一晶圓上,且本文所使用之術語「晶圓」意欲涵蓋其上製造本技術中已知之任何類型之裝置之一晶圓。 在另一實施例中,層組包含一或多組形狀。例如,形狀組可在層組內重複一或多次。舉另一實例而言,形狀組可呈規則或不規則形狀。在另一實施例中,一或多個形狀係一或多個多邊形。在另一實施例中,形狀/多邊形由一或多個基元構成,如本文將進一步詳細討論。以下各者中描述檢查一裝置之設計資料時之多邊形之實施:2014年12月30日發佈之美國專利第8,923,600號及2014年2月12日申請之美國專利申請案第14/178,866號,其等之全部內容各以引用的方式併入本文中。 在另一實施例中,層組包含一或多組單元。例如,單元組可在層組內重複一或多次。舉另一實例而言,單元組可呈規則或不規則形狀。本文中應注意,一特定單元可在晶圓設計資料組之多個層之間重複。 在另一實施例中,晶圓設計資料組包含所關注之一或多個設計。例如,所關注之設計可在晶圓設計資料組內重複一或多次。在另一實施例中,所關注之一特定設計可與定位於晶圓設計資料組內之一特定單元相關聯。 本文中應注意,所關注之一特定設計可對應於晶圓設計資料組之一特定電意圖。如本發明中所使用,一或多組設計資料之電意圖包含(但不限於)一電力線、一接地線、一計時線、一字線、一位元線、一資料線、一邏輯線及其類似者。 在另一實施例中,樣品台106可包含本技術中已知之任何適當機械及/或機器人總成。例如,樣品台106可經組態以將樣品104致動至一選定位置或定向。例如,樣品台106可包含或可機械地耦合至諸如一馬達或伺服器之一或多個致動器,該一或多個致動器經組態以平移或旋轉樣品104以根據一選定檢查或度量演算法定位、聚焦及/或掃描(其等之若干者係本技術中已知的)。 在一實施例中,控制器110包含一或多個處理器112及一記憶體媒體114。在另一實施例中,一或多組程式指令116儲存於記憶體媒體114中。在另一實施例中,一或多個處理器112經組態以執行程式指令組116以實施本發明中所描述之各種步驟之一或多者。 在另一實施例中,使用者介面120通信地耦合至控制器110之一或多個處理器112。在另一實施例中,使用者介面120包含一顯示裝置122。在另一實施例中,使用者介面120包含一使用者輸入件124。 在另一實施例中,控制器110經組態以藉由可包含有線及/或無線部分之一傳輸介質自其他系統或子系統接收及/或獲取資料或資訊(例如,自檢查子系統102或檢查子系統102之任何組件接收及/或獲取一或多組資訊,或接收及/或獲取經由使用者介面120所接收之一或多個使用者輸入)。在另一實施例中,系統100之控制器110經組態以藉由可包含有線及/或無線部分之一傳輸介質將資料或資訊(例如本文所揭示之一或多個程序之輸出)傳輸至一或多個系統或子系統(例如,將一或多個命令傳輸至檢查子系統102或檢查子系統102之任何組件,或傳輸顯示於使用者介面120上之一或多個輸出)。據此而言,傳輸介質可充當控制器110與系統100之其他子系統之間的一資料鏈路。在另一實施例中,控制器110經組態以經由一傳輸介質(例如網路連接)將資料發送至外部系統。 在一實例中,檢查子系統102之一偵測器可依任何適合方式(例如,藉由圖1中所展示之虛線指示之一或多個傳輸介質)耦合至控制器110,使得控制器110可接收由偵測器產生之輸出。舉另一實例而言,若檢查子系統102包含一個以上偵測器,則控制器110可如上文所描述般耦合至多個偵測器。本文中應注意,控制器110可經組態以使用由檢查子系統102收集及傳輸之偵測資料偵測具有晶圓104之缺陷之一或多個位點,其利用本技術中已知之任何方法及/或演算法偵測晶圓104上之具有缺陷之位點。例如,檢查子系統102可經組態以接受來自系統100之另一子系統(其包含(但不限於)控制器110)之指令。在自控制器110接收指令之後,檢查子系統102可在提供指令所識別之樣品104之位置處執行一檢查程序(即,檢查方案)以將檢查程序之結果傳輸至控制器110。 在一實施例中,程式指令組116經程式化以引起一或多個處理器112產生用於檢查樣品104之一或多個晶圓檢查方案。例如,程式指令組116可經程式化以引起一或多個處理器112接收一或多組晶圓資料。例如,一或多組晶圓資料可包含一或多個層。另外,一或多個層可包含一或多個形狀。此外,一或多個形狀可包含一或多個基元。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112自一或多個形狀識別一或多個基元。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112將一或多個基元之各者分類為一特定基元類型。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112識別一或多個基元之各者之一或多個基元特性。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112產生一或多個基元之一基元資料庫。例如,基元資料庫可包含特定基元類型分類及一或多個基元之一或多個經識別基元特性。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112基於基元資料庫來產生一或多個規則。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112接收一或多組設計資料。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112將一或多個規則應用於一或多組設計資料以識別一或多個臨界區域。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112產生一或多個晶圓檢查方案,其中方案包含檢查子系統之一或多個臨界區域。 在另一實施例中,程式指令組116經程式化以引起一或多個處理器112產生用於檢查樣品104之一或多個晶圓檢查方案。例如,程式指令組116可經程式化以引起一或多個處理器112接收一或多組晶圓資料。例如,一或多組晶圓資料可包含一或多個層。另外,一或多個層可包含一或多個形狀。此外,一或多個形狀可包含一或多個基元。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112自一或多個形狀識別一或多個基元。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112識別一或多個基元之各者之一組合分類。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112產生一或多個基元之一基元資料庫。例如,基元資料庫可包含一或多個基元之各者之組合分類。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112基於基元資料庫來產生一或多個規則。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112接收一或多組設計資料。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112將一或多個規則應用於一或多組設計資料以識別一或多個臨界區域。舉另一實例而言,程式指令組116可經程式化以引起一或多個處理器112產生一或多個晶圓檢查方案,其中方案包含檢查子系統之一或多個臨界區域。 在一實施例中,控制器110之一或多個處理器112包含本技術中已知之任何一或多個處理元件。就此而言,一或多個處理器112可包含經組態以執行演算法及/或指令之任何微處理器裝置。例如,一或多個處理器112可由以下各者組成:桌上型電腦、主機電腦系統、工作站、影像電腦、並行處理器、車載電腦、手持電腦(例如平板電腦、智慧型電話或平板手機)或經組態以執行一程式(其經組態以操作系統100)之其他電腦系統(例如網路電腦),如本發明中所描述。應認識到,本發明中所描述之步驟可由一單一電腦系統或替代地,多個電腦系統實施。一般而言,術語「處理器」可經廣義定義以涵蓋具有一或多個處理元件之任何裝置,其執行來自一非暫時性記憶體媒體(例如記憶體114)之程式指令116。再者,系統100之不同子系統(例如檢查子系統102或使用者介面120)可包含適合於實施本發明中所描述之步驟之至少一部分之處理器或邏輯元件。因此,以上描述不應被解譯為對本發明之一限制,而是僅為一繪示。 在一實施例中,控制器110之記憶體媒體114包含適合於儲存可由一或多個相關聯處理器112執行之程式指令116之本技術中已知之任何儲存媒體。例如,記憶體媒體114可包含一非暫時性記憶體媒體。例如,記憶體媒體114可包含(但不限於)一唯讀記憶體、一隨機存取記憶體、一磁性或光學記憶體裝置(例如磁碟)、一磁帶、一固態硬碟及其類似者。在另一實施例中,本文中應注意,記憶體114經組態以將顯示資訊提供至一顯示裝置122及/或提供本文所描述之各種步驟之輸出。應進一步注意,記憶體114可與一或多個處理器112一起容置於一共同控制器外殼中。在一替代實施例中,記憶體114可相對於處理器112及控制器110之實體位置遠端定位。例如,控制器110之一或多個處理器112可存取可透過一網路(例如網際網路、內部網路及其類似者)存取之一遠端記憶體(例如伺服器)。在另一實施例中,記憶體媒體114儲存用於引起一或多個處理器112實施本發明中所描述之各種步驟之程式指令116。 在一實施例中,顯示裝置122包含本技術中已知之任何顯示裝置。例如,顯示裝置可包含(但不限於)一液晶顯示器(LCD)。舉另一實例而言,顯示裝置可包含(但不限於)一基於有機發光二極體(OLED)之顯示器。舉另一實例而言,顯示裝置可包含(但不限於)一CRT顯示器。熟習技術者應認識到,各種顯示裝置可適合於實施於本發明中且顯示裝置之特定選擇可取決於包含(但不限於)外形因數、成本及其類似者之各種因數。一般而言,能夠與使用者輸入裝置(例如觸控螢幕、邊框安裝介面、鍵盤、滑鼠、觸控板及其類似者)整合之任何顯示裝置適合於實施於本發明中。 在一實施例中,使用者輸入裝置124包含本技術中已知之任何使用者輸入裝置。例如,使用者輸入裝置124可包含(但不限於)一鍵盤、一小鍵盤、一觸控螢幕、一操縱桿、一旋鈕、一滾輪、一軌跡球、一開關、一刻度盤、一滑桿、一捲軸、一滑塊、一手柄、一觸控板、一槳、一方向盤、一搖桿、一邊框輸入裝置或其類似者。就一觸控螢幕介面而言,熟習技術者應認識到,大量觸控螢幕介面可適合於實施於本發明中。例如,顯示裝置122可與一觸控螢幕介面(諸如(但不限於)一電容觸控螢幕、一電阻觸控螢幕、一基於表面聲波之觸控螢幕、一基於紅外線之觸控螢幕或其類似者)整合。一般而言,能夠與一顯示裝置之顯示部分整合之任何觸控螢幕介面適合於實施於本發明中。在另一實施例中,使用者輸入裝置124可包含(但不限於)一邊框安裝介面。 圖1中所繪示之系統100之實施例可如本文所描述般經進一步組態。另外,系統100可經組態以執行本文所描述之(若干)系統及方法實施例之任何者之任何其他(若干)步驟。 圖2繪示根據本發明之一或多個實施例之用於產生用於晶圓檢查中之一或多個臨界區域之一系統200。本文中應注意,本文先前所描述之各種系統及方法實施例、組件及架構應被解譯為延用至圖2之系統200。 在一實施例中,系統200包含由控制器110接收之一或多組晶圓資料202。在另一實施例中,晶圓資料組202包含一或多個層。在另一實施例中,層組包含一或多組形狀。在另一實施例中,形狀組包含一或多個基元212。本文中應注意,形狀可為一多邊形。 本文中應注意,晶圓資料202可包含一或多個缺陷位點。例如,一或多個缺陷位點可表示其中已觀察到型樣失效之晶圓104上之位置。舉另一實例而言,一或多個缺陷位點可表示被認為「薄弱」或「潛在失效位點」之位置(例如可能失效之晶圓上之位置及/或型樣配置)。 在另一實施例中,晶圓資料組202包含一或多組設計片段204。例如,設計片段組204可呈二進位影像格式。例如,設計片段組204可轉換為用於型樣之值1及用於背景之值0,自此形成一或多個二進位設計影像片段204。舉另一實例而言,設計片段204可描述於一或多個文字描述中,其中文字描述將設計片段204描述為多邊形。在此實例中,文字描述可由控制器110接收。 在另一實施例中,晶圓資料組202中之一或多個缺陷位點可經由一檢查子系統定位或由自一檢查子系統獲取之一資訊庫定位。在另一實施例中,晶圓資料組202包含一樣品104之一選定區域之一或多個檢查影像206。在另一實施例中,檢查影像206可由檢查子系統102收集。例如,檢查子系統102可包含(但不限於)能夠產生表示晶圓104之電意圖之一或多個高解析度影像之一電子束檢查或審查工具(例如SEM系統)或一光學檢查子系統。舉另一實例而言,樣品104之選定區域可為整個樣品104。舉另一實例而言,樣品104之選定區域可為樣品104之一部分。在另一實施例中,由光學檢查系統產生之表示晶圓104之電意圖之一或多個高解析度影像轉換為晶圓資料202。 在另一實施例中,晶圓資料組202包含自一模擬子系統(其包含(但不限於) KLA-Tencor, Milpitas, Calif (「KT」)之PROLITH™)接收之一或多組模擬資料208。在另一實施例中,模擬資料組208係基於設計資料。在另一實施例中,模擬資料組208預測晶圓資料組202。 本文中應注意,晶圓資料202可僅包含一特定晶圓104之資料之一部分。例如,資料之部分可包含晶圓104上之一或多個潛在失效位點,該部分含於晶圓104之一設計片段204、一高解析度檢查影像206或模擬資料組208之任何者中。 在另一實施例中,系統200包含控制器110中之一基元擷取引擎210。在另一實施例中,基元擷取引擎210接收晶圓資料組202。在另一實施例中,基元擷取引擎210自晶圓資料組202擷取基元212。在另一實施例中,基元擷取引擎210將基元212之各者分類為一基元類型214。例如,一基元類型214可包含(但不限於)一線或一角。在另一實施例中,基元擷取引擎210識別基元212之各者之一或多個特性216。例如,一或多個特性216可包含(但不限於)一線之寬度(例如粗、粗細適中或細)、一線之長度、一線之部分(例如,長邊係一線「側」,短邊係一線「端」)、角方向(例如凸角或凹角)或基元212相對於晶圓104之一或多個空間位置、基元212相對於晶圓104之空間定向(例如一2D影像上之水平或垂直佈局)或晶圓104上之兩個或兩個以上基元212之間的間距。本文中應注意,2016年11月18日申請之美國專利申請案第15/355,606號中進一步描述用於晶圓檢查及審查之基元類型214及基元特性216之應用,該案之全部內容以引用的方式併入本文中。 儘管本發明之實施例係針對為基元212之單獨資訊組之基元類型214及基元特性216,但本文中應注意,可識別基元212之各者之一組合分類。例如,組合分類可包含(但不限於)一「粗線」、一「粗細適中線」、一「細線」、一「凸角」或一「凹角」。舉另一實例而言,組合分類可包含(但不限於)一或多個形狀交互作用,其包含(但不限於)基元212相對於晶圓104之空間位置、基元212相對於晶圓104之空間定向(例如一2D影像上之水平或垂直佈局)或晶圓104上之兩個或兩個以上基元212之間的間距。 圖3A至圖3C繪示根據本發明之一或多個實施例之一晶圓上之特定形狀交互作用。 在一實施例中,圖3A繪示晶圓104上之一可能型樣300。在另一實施例中,型樣300包含由一間距301分離之一組302之一或多個密集細線。在另一實施例中,型樣300包含一單獨結構304。在另一實施例中,型樣300包含一形狀交互作用306。例如,形狀交互作用306可界定為垂直於密集細線組302之側之單獨結構304之一線端之間的交互作用。 在一實施例中,圖3B繪示晶圓104上之一可能型樣310。在另一實施例中,型樣310包含由一間距311分離之一組312之一或多個密集細線。在另一實施例中,型樣310包含一單獨結構314。在另一實施例中,型樣310包含一形狀交互作用316。例如,形狀交互作用316可界定為平行於密集細線組312之側之單獨結構314之一線端之間的交互作用。 在一實施例中,圖3C繪示晶圓104上之一可能型樣320。在另一實施例中,型樣320包含一第一結構322。在另一實施例中,型樣320包含一第二結構324。在另一實施例中,第二結構324之一凸角由第一結構322之一凹角包圍,使得第一結構322及第二結構324由一間距321分離。在另一實施例中,型樣300包含一形狀交互作用326。例如,形狀交互作用326可界定為結構324之凸角與結構322之凹角之間的交互作用。 本文中應注意,形狀交互作用不限於為所體現之交互作用306、316、326,而是可包含任何數目個額外形狀交互作用。 在另一實施例中,基元擷取引擎210將關於基元212之資訊記錄至一基元資料庫218中。例如,基元資料庫218可包含各基元212之基元類型214及特性216。舉另一實例而言,基元資料庫218可包含各基元212之組合分類。舉另一實例而言,基元資料庫218可包含(但不限於)列表、表或格式化文字資料檔案。 在另一實施例中,系統200包含一規則腳本產生器220。在另一實施例中,規則腳本產生器220接收基元212之基元資料庫218。在另一實施例中,規則腳本產生器220分析基元212之基元資料庫218以產生一或多個規則222。在另一實施例中,一或多個規則222使一或多個型樣化配置中之基元212之一或多者與一或多個潛在失效位點相關聯。例如,一或多個潛在失效位點可包含可能失效之晶圓104之電意圖。 在另一實施例中,規則腳本產生器220自一或多個規則222產生一或多個可執行腳本224。在另一實施例中,可執行腳本224之語法取決於執行可執行腳本224之一規則腳本執行引擎230之類型。例如,可執行腳本224可呈SVRF®格式,其中規則腳本執行引擎230係專屬於Mentor Graphics, Wilsonville, Oregon之一DRC引擎。然而,本文中應注意,亦可藉由修改藉由執行規則腳本產生器220所產生之可執行腳本224之格式來採用任何其他規則引擎作為規則腳本執行引擎230。 在另一實施例中,系統200包含規則腳本執行引擎230。在另一實施例中,規則腳本執行引擎230接收可執行腳本224。在另一實施例中,規則腳本執行引擎230接收被接收至控制器110中之一或多組設計資料232。在另一實施例中,規則腳本執行引擎230將一或多個可執行腳本224應用於一或多組設計資料232以識別一或多個臨界區域234。在另一實施例中,臨界區域234經識別為滿足可執行腳本224中之一或多個約束之設計資料組232中之位置。例如,一或多個約束可與一或多個潛在失效位點有關。據此而言,臨界區域234係設計資料232之一子集。 本文中應進一步注意,設計資料232可包含一特定晶圓104之整個設計資料。例如,設計資料232可為待印刷之晶圓104之一理想表示。 在另一實施例中,產生一或多個晶圓檢查方案240。在另一實施例中,所產生之晶圓檢查方案240包含自規則腳本執行引擎230輸出之臨界區域234。在另一實施例中,控制器110實施晶圓檢查方案240以定位自檢查子系統102接收之一檢查晶圓之一或多個影像中之一或多個缺陷。在另一實施例中,一或多個晶圓檢查方案240藉由控制器110傳輸至檢查子系統102。 本發明之優點包含:分析晶圓資料組202以基於失效之可能性來判定所關注之特定幾何形狀或形狀交互作用。本發明之優點亦包含:產生一或多個規則222,該一或多個規則包含一或多組晶圓資料中之潛在失效型樣之一通用描述而非潛在失效型樣之一組或一系列特定組件。通用描述包含比先前方法更可能旗標可能失效之一較大組設計型樣之一組「模糊」規則。 本文中應注意,基元擷取引擎210、規則腳本產生器220或規則腳本執行引擎230之一或多者之執行可由控制器110自動執行。因而,本發明之優點亦包含:自動產生用於旗標一晶圓之關注區域之基元資料庫218、規則222、可執行腳本224或臨界區域234之一或多者。據此而言,可無需人為制定一或多個規則,因此消除錯誤之潛在來源且無需理解用於制定規則之臨界形狀交互作用所需之專業知識。 然而,本文中應進一步注意,基元擷取引擎210、規則腳本產生器220或規則腳本執行引擎230之一或多者之實施可由控制器110依循一使用者之一提示或命令來執行。 圖4繪示用於基於一或多個臨界區域來產生一或多個晶圓檢查方案之一方法400。方法400亦可包含可由本文所描述之輸出獲取子系統及/或(若干)電腦子系統或系統執行之任何其他(若干)步驟。步驟可由可根據本文所描述之實施例之任何者來組態之一或多個電腦系統執行。本文中應注意,方法400之步驟可完全或部分由系統100實施。然而,應認識到,方法400不受限於系統100,此係因為額外或替代系統級實施例可實施方法400之所有或部分步驟。 在步驟402中,接收一或多組晶圓資料202。例如,晶圓資料組202可由控制器110接收。在一實施例中,一或多個影像包含一或多個層。在另一實施例中,一或多個層包含一或多個形狀。在另一實施例中,一或多個形狀包含一或多個基元212。本文中應注意,晶圓資料組202可包含具有晶圓104之缺陷之一或多個位點。 在另一實施例中,晶圓資料組202包含一或多組設計片段204。例如,設計片段204可呈二進位影像格式。在另一實施例中,設計片段204描述於一或多個文字描述中,文字描述由控制器110接收。在另一實施例中,晶圓資料組202包含樣品104之選定區域之一或多個檢查影像206。例如,檢查影像206可由檢查子系統102收集。例如,檢查子系統102可包含(但不限於)能夠產生表示晶圓104之電意圖之一或多個高解析度影像之一電子束檢查或審查工具(例如SEM系統)或一光學檢查子系統。在另一實施例中,晶圓資料組202包含自一模擬子系統接收之一或多組模擬資料208。在另一實施例中,模擬資料組208係基於設計資料。在另一實施例中,模擬資料組208預測晶圓資料組202。 在步驟404中,產生晶圓資料組202中之基元212之一基元資料庫218。在一實施例中,一基元擷取引擎210識別基元212。在另一實施例中,基元擷取引擎210將各基元212分類為一特定基元類型214 (例如線、角及其類似者)。在另一實施例中,基元擷取引擎210識別基元212之各者之一或多個基元特性216。例如,一或多個特性216可包含(但不限於)一線之寬度(例如粗、粗細適中或細)、一線之長度、一線之部分(例如,長邊係一線「側」,短邊係一線「端」)、角方向(例如凸角或凹角)或基元212相對於晶圓104之一或多個空間位置、基元212相對於晶圓104之空間定向(例如一2D影像上之水平或垂直佈局)或晶圓104上之兩個或兩個以上基元212之間的間距。 替代地,基元擷取引擎210可識別基元212之各者之一組合分類。例如,針對一特定基元212所擷取之資訊組可包含一組合分類,諸如(但不限於)「粗線」、「粗細適中線」、「細線」、「凸角」或「凹角」。另外,組合分類可包含(但不限於)一或多個形狀交互作用,其包含(但不限於)基元212相對於晶圓104之空間位置、基元212相對於晶圓104之空間定向(例如一2D影像上之水平或垂直佈局)或晶圓104上之兩個或兩個以上基元212之間的間距。 在另一實施例中,藉由執行基元擷取引擎210來產生基元212之基元資料庫218。例如,基元212之基元資料庫218可包含基元212之各者之基元類型214及基元特性216之單獨資訊組。舉另一實例而言,基元資料庫218可包含基元212之各者之組合分類。 在一步驟406中,基於基元資料庫218來產生一或多個規則222。在一實施例中,藉由執行規則腳本產生器220來產生規則222。在另一實施例中,規則222係基於基元212之基元資料庫218。在另一實施例中,一或多個規則222使一或多個型樣化配置中之基元212之一或多者與一或多個潛在失效位點相關聯。例如,一或多個潛在失效位點可包含可能失效之晶圓104之一或多個電意圖。 在一步驟408中,接收一或多組設計資料232。在另一實施例中,一或多組設計資料232由控制器110接收。在另一實施例中,一或多組設計資料232由規則腳本執行引擎230經由控制器110來接收。 在一步驟410中,將一或多個規則222應用於一或多組設計資料232以識別一或多個臨界區域234。在一實施例中,藉由執行規則腳本產生器220來自規則222產生一或多個可執行腳本224。在另一實施例中,可執行腳本224由規則腳本執行引擎230接收。在另一實施例中,臨界區域234經識別為滿足可執行腳本224中之一或多個約束之接收設計資料組232中之位置。例如,一或多個約束可與一或多個潛在失效位點有關。據此而言,臨界區域234係設計資料232之一子集。 在一步驟412中,產生一或多個晶圓檢查方案240。在一實施例中,晶圓檢查方案240包含自規則腳本執行引擎230輸出之臨界區域234。在另一實施例中,晶圓檢查方案240藉由控制器110傳輸至檢查子系統102。在另一實施例中,晶圓檢查方案240由控制器110實施以定位自檢查子系統102接收之一檢查晶圓之一或多個影像中之一或多個缺陷。 本文中應注意,本發明之結果(例如包含臨界區域234之晶圓檢查方案240)可由控制器110 (或另一控制器、一使用者或一遠端伺服器)用於將回饋或前饋資訊提供至一半導體裝置生產線之一或多個處理工具。據此而言,由系統100觀察或量測之一或多個結果可用於調整半導體裝置生產線之先前階段(回饋)或後續階段(前饋)中之程序條件。 本文所描述之所有方法可包含:將方法實施例之一或多個步驟之結果儲存於一儲存媒體中。結果可包含本文所描述之結果之任何者且可依本技術中已知之任何方式儲存。儲存媒體可包含本文所描述之任何儲存媒體或本技術中已知之任何其他適合儲存媒體。在已儲存結果之後,結果可存取於儲存媒體中且由本文所描述之方法或系統實施例之任何者使用,經格式化以顯示給一使用者,由另一軟體模組、方法或系統使用,等等。此外,結果可被「永久」儲存、「半永久」儲存、暫時儲存或儲存一段時間。例如,儲存媒體可為隨機存取媒體(RAM)且結果可無需無限期地存留於儲存媒體中。 熟習技術者應認識到,最新技術已發展至系統之態樣之硬體與軟體實施方案之間幾乎無差別之程度;使用硬體或軟體一般(但非總是,因為在某些情境中硬體與軟體之間的選擇會變得很重要)為表示成本與效率之權衡之一設計選擇。熟習技術者應瞭解,存在可藉由其來實現本文所描述之程序及/或系統及/或其他技術之各種媒介物(例如硬體、軟體及/或韌體)且較佳媒介物將隨其中部署程序及/或系統及/或其他技術之情境而變動。例如,若一實施者判定速度及準確度係最重要的,則實施者可主要選擇一硬體及/或韌體媒介物;替代地,若靈活性係最重要的,則實施者可主要選擇一軟體實施方案;或替代地,實施者亦可選擇硬體、軟體及/或韌體之某種組合。因此,存在可藉由其來實現本文所描述之程序及/或裝置及/或其他技術之若干可能媒介物,其等本身不優於其他媒介物,因為待利用之任何媒介物係取決於其中將部署媒介物之情境及實施者之特別關注(例如速度、靈活性或可預測性)(其等之任何者會變動)之一選擇。熟習技術者應認識到,實施方案之光學態樣通常將採用光學定向硬體、軟體及/或韌體。 熟習技術者應認識到,在本技術內,通常以本文所闡述之方式描述裝置及/或程序,且其後使用工程實務來將此等描述裝置及/或程序整合至資料處理系統中。即,本文所描述之裝置及/或程序之至少一部分可經由合理實驗量來整合至一資料處理系統中。熟習技術者應認識到,一典型資料處理系統大體上包含以下之一或多者:一系統單元外殼、一視訊顯示裝置、一記憶體(諸如揮發性及非揮發性記憶體)、處理器(諸如微處理器及數位信號處理器)、計算實體(諸如作業系統、驅動程式、圖形使用者介面及應用程式)、一或多個交互作用裝置(諸如一觸控板或螢幕)及/或控制系統(其包含回饋迴路及控制馬達(例如用於感測位置及/或速度之回饋;用於移動及/或調整組件及/或數量之控制馬達))。可利用任何適合市售組件(諸如常見於資料計算/通信及/或網路計算/通信系統中之組件)來實施一典型資料處理系統。 據信,將藉由以上描述來理解本發明及其諸多伴隨優點,且應明白,可在不背離本發明或不犧牲其所有材料優點之情況下對組件之形式、構造及配置作出各種改變。所描述之形式僅供說明,且以下申請專利範圍意欲涵蓋及包含此等改變。 儘管已繪示本發明之特定實施例,但應明白,熟習技術者可在不背離本發明之範疇及精神之情況下進行本發明之各種修改及實施例。相應地,本發明之範疇應僅受限於其隨附申請專利範圍。
100:系统 102:检查子系统 104:樣品/晶圓 106:樣品台 110:控制器 112:處理器 114:記憶體媒體/記憶體 116:程式指令 120:使用者介面 122:顯示裝置 124:使用者輸入件/使用者輸入裝置 200:系統 202:晶圓資料 204:設計片段 206:檢查影像 208:模擬資料 210:基元擷取引擎 212:基元 214:基元類型 216:基元特性 218:基元資料庫 220:規則腳本產生器 222:規則 224:可執行腳本 230:規則腳本執行引擎 232:設計資料 234:臨界區域 240:晶圓檢查方案 300:型樣 301:間距 302:密集細線組 304:單獨結構 306:形狀交互作用 310:型樣 311:間距 312:密集細線組 314:單獨結構 316:形狀交互作用 320:型樣 321:間距 322:第一結構 324:第二結構 326:形狀交互作用 400:方法 402:步驟 404:步驟 406:步驟 408:步驟 410:步驟 412:步驟
熟習技術者可藉由參考附圖來較佳理解本發明之諸多優點,其中: 圖1繪示根據本發明之一或多個實施例之用於晶圓檢查之一系統之一方塊圖。 圖2繪示根據本發明之一或多個實施例之用於產生用於一或多個晶圓檢查方案中之一或多個臨界區域之一方塊圖。 圖3A繪示根據本發明之一或多個實施例之一晶圓型樣中之一形狀交互作用。 圖3B繪示根據本發明之一或多個實施例之一晶圓型樣中之一形狀交互作用。 圖3C繪示根據本發明之一或多個實施例之一晶圓型樣中之一形狀交互作用。 圖4繪示根據本發明之一或多個實施例之用於自動產生用於一或多個晶圓檢查方案中之一或多個臨界區域之一程序流程圖。
110:控制器
200:系統
202:晶圓資料
204:設計片段
206:檢查影像
208:模擬資料
210:基元擷取引擎
212:基元
214:基元類型
216:基元特性
218:基元資料庫
220:規則腳本產生器
222:規則
224:可執行腳本
230:規則腳本執行引擎
232:設計資料
234:臨界區域
240:晶圓檢查方案

Claims (4)

  1. 一種用於產生晶圓檢查之一或多個晶圓檢查方案之系統,其包括: 一檢查子系統;及 一控制器,其通信地耦合至該檢查子系統,其中該控制器包含經組態以執行儲存於記憶體中之一組程式指令之一或多個處理器,其中該等程式指令經組態以引起該一或多個處理器: 接收一或多組晶圓資料,其中該一或多組晶圓資料包含一或多個層,其中該一或多個層包含一或多個形狀; 自該一或多個形狀識別一或多個基元; 藉由執行一基元擷取引擎來識別該一或多個基元之各者之一組合分類; 產生該一或多個基元之一基元資料庫,其中該基元資料庫包含該一或多個基元之各者之該組合分類; 基於該基元資料庫來產生一或多個規則; 接收一或多組設計資料; 將該一或多個規則應用於該一或多組設計資料以識別一或多個臨界區域;及 產生用於該檢查子系統之一或多個晶圓檢查方案,其中該一或多個晶圓檢查方案包含該一或多個臨界區域。
  2. 如請求項1之系統,其中該組合分類包括: 一粗線、一粗細適中線、一細線、一凸角或一凹角或一形狀交互作用之至少一者, 其中該形狀交互作用包含該一或多個基元之一空間位置、該一或多個基元之一空間定向或兩個或兩個以上基元之間的一間距之至少一者。
  3. 一種用於產生晶圓檢查之一或多個晶圓檢查方案之方法,其包括: 接收一或多組晶圓資料,其中該一或多組晶圓資料包含一或多個層,其中該一或多個層包含一或多個形狀; 自該一或多個形狀識別一或多個基元; 藉由執行一基元擷取引擎來識別該一或多個基元之各者之一組合分類; 產生該一或多個基元之一基元資料庫,其中該基元資料庫包含該一或多個基元之各者之該組合分類; 基於該基元資料庫來產生一或多個規則; 接收一或多組設計資料; 將該一或多個規則應用於該一或多組設計資料以識別一或多個臨界區域;及 產生用於一檢查子系統之一或多個晶圓檢查方案,其中該一或多個晶圓檢查方案包含該一或多個臨界區域。
  4. 如請求項3之方法,其中該組合分類包括: 一粗線、一粗細適中線、一細線、一凸角或一凹角或一形狀交互作用之至少一者, 其中該形狀交互作用包含該一或多個基元之一空間位置、該一或多個基元之一空間定向或兩個或兩個以上基元之間的一間距之至少一者。
TW110130111A 2016-11-08 2017-11-08 用於晶圓檢查臨界區域之產生之方法及系統 TWI771152B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN201641038208 2016-11-08
IN201641038208 2016-11-08
US15/394,545 2016-12-29
US15/394,545 US10706522B2 (en) 2016-11-08 2016-12-29 System and method for generation of wafer inspection critical areas

Publications (2)

Publication Number Publication Date
TW202145400A true TW202145400A (zh) 2021-12-01
TWI771152B TWI771152B (zh) 2022-07-11

Family

ID=62064731

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106138586A TWI755442B (zh) 2016-11-08 2017-11-08 用於晶圓檢查臨界區域之產生之方法及系統
TW110130111A TWI771152B (zh) 2016-11-08 2017-11-08 用於晶圓檢查臨界區域之產生之方法及系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106138586A TWI755442B (zh) 2016-11-08 2017-11-08 用於晶圓檢查臨界區域之產生之方法及系統

Country Status (7)

Country Link
US (2) US10706522B2 (zh)
KR (1) KR102515237B1 (zh)
CN (2) CN109952635B (zh)
IL (1) IL265904B (zh)
SG (1) SG11201903722YA (zh)
TW (2) TWI755442B (zh)
WO (1) WO2018089216A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10565702B2 (en) * 2017-01-30 2020-02-18 Dongfang Jingyuan Electron Limited Dynamic updates for the inspection of integrated circuits
WO2020250402A1 (ja) * 2019-06-13 2020-12-17 株式会社Nttドコモ 端末及び無線通信方法
US11379972B2 (en) * 2020-06-03 2022-07-05 Applied Materials Israel Ltd. Detecting defects in semiconductor specimens using weak labeling

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL102659A (en) * 1992-07-27 1997-07-13 Orbot Instr Ltd Apparatus and method for comparing and aligning two digital representations of an image
US5805278A (en) 1995-02-09 1998-09-08 Inspex, Inc. Particle detection method and apparatus
US6621570B1 (en) 1999-03-04 2003-09-16 Inspex Incorporated Method and apparatus for inspecting a patterned semiconductor wafer
US7092082B1 (en) 2003-11-26 2006-08-15 Kla-Tencor Technologies Corp. Method and apparatus for inspecting a semiconductor wafer
JP5519936B2 (ja) * 2005-08-26 2014-06-11 スモルテック エービー ナノ構造体に基づく相互接続および熱の散逸体
WO2007026361A2 (en) * 2005-09-01 2007-03-08 Camtek Limited A method and a system for establishing an inspection recipe
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7877722B2 (en) 2006-12-19 2011-01-25 Kla-Tencor Corp. Systems and methods for creating inspection recipes
US8698093B1 (en) 2007-01-19 2014-04-15 Kla-Tencor Corporation Objective lens with deflector plates immersed in electrostatic lens field
TW200832533A (en) * 2007-01-31 2008-08-01 Inotera Memories Inc A method for categorizing wafers and related method for production
US8139844B2 (en) * 2008-04-14 2012-03-20 Kla-Tencor Corp. Methods and systems for determining a defect criticality index for defects on wafers
US8339449B2 (en) * 2009-08-07 2012-12-25 Globalfoundries Singapore Pte. Ltd. Defect monitoring in semiconductor device fabrication
US8699784B2 (en) 2010-08-10 2014-04-15 Camtek Ltd. Inspection recipe generation and inspection based on an inspection recipe
TWI475187B (zh) * 2010-10-27 2015-03-01 Hitachi High Tech Corp Image processing devices and computer programs
US8656323B2 (en) 2011-02-22 2014-02-18 Kla-Tencor Corporation Based device risk assessment
US8664594B1 (en) 2011-04-18 2014-03-04 Kla-Tencor Corporation Electron-optical system for high-speed and high-sensitivity inspections
US8692204B2 (en) 2011-04-26 2014-04-08 Kla-Tencor Corporation Apparatus and methods for electron beam detection
US20140177940A1 (en) 2011-08-03 2014-06-26 Hitachi High-Technologies Corporation Recipe generation apparatus, inspection support apparatus, inspection system, and recording media
KR101939701B1 (ko) * 2012-02-14 2019-01-18 삼성전자주식회사 전원 공급 회로 및 전원 공급 방법
US8716662B1 (en) 2012-07-16 2014-05-06 Kla-Tencor Corporation Methods and apparatus to review defects using scanning electron microscope with multiple electron beam configurations
US9098891B2 (en) * 2013-04-08 2015-08-04 Kla-Tencor Corp. Adaptive sampling for semiconductor inspection recipe creation, defect review, and metrology
US9558858B2 (en) 2013-08-14 2017-01-31 Kla-Tencor Corporation System and method for imaging a sample with a laser sustained plasma illumination output
US9941655B2 (en) 2014-03-25 2018-04-10 Kla-Tencor Corporation High power broadband light source
US10032620B2 (en) 2014-04-30 2018-07-24 Kla-Tencor Corporation Broadband light source including transparent portion with high hydroxide content
US9965848B2 (en) 2015-12-23 2018-05-08 Kla-Tencor Corporation Shape based grouping

Also Published As

Publication number Publication date
US11410291B2 (en) 2022-08-09
TW201834098A (zh) 2018-09-16
TWI771152B (zh) 2022-07-11
WO2018089216A1 (en) 2018-05-17
US20200334807A1 (en) 2020-10-22
IL265904B (en) 2021-07-29
TWI755442B (zh) 2022-02-21
CN116705637A (zh) 2023-09-05
SG11201903722YA (en) 2019-05-30
KR20190069588A (ko) 2019-06-19
CN109952635A (zh) 2019-06-28
IL265904A (en) 2019-06-30
KR102515237B1 (ko) 2023-03-28
CN109952635B (zh) 2023-06-09
US20180130195A1 (en) 2018-05-10
US10706522B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
US20220230293A1 (en) Method and system for mixed mode wafer inspection
JP5341769B2 (ja) 欠陥レビューの間にレビューされるべきウェーハ上の位置を決定する方法、設計、欠陥レビュー・ツールおよびシステム
US11410291B2 (en) System and method for generation of wafer inspection critical areas
US10339262B2 (en) System and method for defining care areas in repeating structures of design data
US10209628B2 (en) System and method for defect classification based on electrical design intent
CN108886007B (zh) 用于基于电设计意图的缺陷分类的系统及方法
TWI732803B (zh) 用於儲存動態層內容於一設計檔案中之方法、系統及非暫時性電腦可讀媒體
WO2017180399A1 (en) System and method for defect classification based on electrical design intent
TW202300900A (zh) 以經呈現設計影像之設計照護區域之分段