TW202145222A - 包括包括共用預載入線和共用啟動線的記憶體位元單元的積體設備 - Google Patents

包括包括共用預載入線和共用啟動線的記憶體位元單元的積體設備 Download PDF

Info

Publication number
TW202145222A
TW202145222A TW110101853A TW110101853A TW202145222A TW 202145222 A TW202145222 A TW 202145222A TW 110101853 A TW110101853 A TW 110101853A TW 110101853 A TW110101853 A TW 110101853A TW 202145222 A TW202145222 A TW 202145222A
Authority
TW
Taiwan
Prior art keywords
transistor
memory bit
coupled
memory
line
Prior art date
Application number
TW110101853A
Other languages
English (en)
Other versions
TWI776360B (zh
Inventor
中澤 王
彥東 高
霞 李
葉 盧
曉中 朱
曉南 陳
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202145222A publication Critical patent/TW202145222A/zh
Application granted granted Critical
Publication of TWI776360B publication Critical patent/TWI776360B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]

Abstract

一種記憶體電路，包括記憶體位元單元。記憶體位元單元包括六電晶體電路配置；第一電晶體，其耦接到六電晶體電路配置；第二電晶體，其耦接到第一電晶體；第三電晶體，其耦接到第二電晶體；以及電容器，其耦接到第二電晶體和第三電晶體。該記憶體電路包括讀取字線，其耦接到第三電晶體；讀取位元線，其耦接到第三電晶體；以及啟動線，其耦接到第二電晶體。記憶體位元單元可以被配置為作為NAND記憶體位元單元操作。記憶體位元單元可以被配置為作為NOR記憶體位元單元操作。

Description

包括包括共用預載入線和共用啟動線的記憶體位元單元的積體設備
各種特徵涉及積體設備，但更具體地涉及包括記憶體位元單元的積體設備，該記憶體位元單元包括共用預載入線和共用啟動線。
積體設備包括被配置為執行邏輯功能的邏輯電路。積體設備可以包括以特定佈局或配置組織的數千個邏輯電路或數百萬個邏輯電路。這些邏輯電路在積體設備中的佈局非常複雜，並且對於用於製造積體設備的製造程序而言可能不太理想，亦並非最佳。提供具有改進佈局的邏輯電路是持續的需求，其可以導致更好地執行積體設備以及針對積體設備製造程序而優化的佈局。
各種特徵涉及積體設備，但更具體地涉及包括記憶體位元單元的積體設備，該記憶體位元單元包括共用預載入線和共用啟動線。
一個實例提供了一種記憶體電路，其包括記憶體位元單元。記憶體位元單元包括六電晶體電路配置；第一電晶體，其耦接到六電晶體電路配置；第二電晶體，其耦接到第一電晶體；第三電晶體，其耦接到第二電晶體；以及電容器，其耦接到第二電晶體和第三電晶體。該記憶體電路包括讀取字線，其耦接到第三電晶體；讀取位元線，其耦接到第三電晶體；以及啟動線，其耦接到第二電晶體。記憶體位元單元可以被配置為作為NAND記憶體位元單元操作。記憶體位元單元可以被配置為作為NOR記憶體位元單元操作。
另一實例提供了一種記憶體電路，其包括第一記憶體位元單元、第二記憶體位元單元、第三記憶體位元單元、以及第四記憶體位元單元。第一記憶體位元單元、第二記憶體位元單元、第三記憶體位元單元和第四記憶體位元單元各自包括六電晶體電路配置；第一電晶體，其耦接到六電晶體電路配置；第二電晶體，其耦接到第一電晶體；第三電晶體，其耦接到第二電晶體；以及電容器，其耦接到第二電晶體和第三電晶體。該記憶體電路包括第一讀取字線，其耦接到第一記憶體位元單元的第三電晶體和第三記憶體位元單元的第三電晶體。該記憶體電路包括第一讀取位元線，其耦接到第一記憶體位元單元的第三電晶體和第三記憶體位元單元的第三電晶體。該記憶體電路包括第一啟動線，其耦接到第一記憶體位元單元的第二電晶體和第二記憶體位元單元的第二電晶體。該記憶體電路包括第二讀取字線，其耦接到第二記憶體位元單元的第三電晶體和第四記憶體位元單元的第三電晶體。該記憶體電路包括第二讀取位元線，其耦接到第二記憶體位元單元的第三電晶體和第四記憶體位元單元的第三電晶體。該記憶體電路包括第二啟動線，其耦接到第三記憶體位元單元的第二電晶體和第四記憶體位元單元的第二電晶體。
另一實例提供了一種積體設備，其包括基板以及位於該基板之上的記憶體位元單元。記憶體位元單元包括六電晶體電路配置；第一電晶體，其耦接到六電晶體電路配置；第二電晶體，其耦接到第一電晶體；第三電晶體，其耦接到第二電晶體；以及電容器，其耦接到第二電晶體和第三電晶體。積體設備包括位於基板之上的讀取字線，其中讀取字線耦接到第三電晶體。積體設備包括位於基板之上的讀取位元線，其中讀取位元線耦接到第三電晶體。積體設備包括位於基板之上的啟動線，其中啟動線耦接到第二電晶體。
另一實例提供了一種積體設備，該積體設備包括基板以及位於該基板之上的記憶體位元單元。記憶體位元單元包括用於電晶體電路操作的構件；用於電晶體操作的第一構件，其耦接到用於電晶體電路操作的構件；用於電晶體操作的第二構件，耦接到用於電晶體操作的第一構件；用於電晶體操作的第三構件，其耦接到用於電晶體操作的第二構件；以及用於電容的構件，其耦接到用於電晶體操作的第二構件和用於電晶體操作的第三構件。積體設備包括位於基板之上的讀取字線，其中讀取字線耦接到用於電晶體操作的第三構件。該積體設備包括位於基板之上的讀取位元線，其中讀取位元線耦接到用於電晶體操作的第三構件。該積體設備包括位於基板之上的啟動線，其中該啟動線耦接到用於電晶體操作的第二構件。
在以下描述中，給出具體細節以提供對本公開的各個態樣的透徹理解。然而，本領域普通技術人員應當理解，可以在沒有這些具體細節的情況下實踐各態樣。例如，可以以方塊圖示出電路，以便避免在不必要細節上模糊各態樣。在其他實例中，可能不會詳細示出公知電路、結構和技術，以免使本公開的各態樣晦澀難懂。
本公開描述了一種積體設備，該積體設備包括基板以及位於該基板之上的記憶體位元單元。記憶體位元單元包括六電晶體電路配置；第一電晶體，其耦接到六電晶體電路配置；第二電晶體，其耦接到第一電晶體；第三電晶體，其耦接到第二電晶體；以及電容器，其耦接到第二電晶體和第三電晶體。積體設備包括位於基板之上的讀取字線，其中讀取字線耦接到第三電晶體。積體設備包括位於基板之上的讀取位元線，其中讀取位元線耦接到第三電晶體。積體設備包括位於基板之上的啟動線，其中啟動線耦接到第二電晶體。記憶體位元單元可以被配置為作為NAND記憶體位元單元操作。記憶體位元單元可以被配置為作為NOR記憶體位元單元操作。二進位值或多位元值可以用於向記憶體位元單元提供預載入值和/或啟動值。積體設備可以包括幾個記憶體位元單元，並且記憶體位元單元中的一些記憶體位元單元可以共用讀取位元線、讀取字線和/或啟動線，這可以説明減小所有記憶體位元單元和積體設備的整體尺寸。具有預載入電壓和啟動電壓的實例性記憶體位元單元
圖1圖示了被配置為執行邏輯操作的記憶體位元單元100的電路圖。記憶體位元單元100被配置為NAND閘以執行NAND操作。記憶體位元單元100可以為記憶體中計算（CIM）位元單元（例如，CIM NAND位元單元）。記憶體位元單元100包括預充電能力。記憶體位元單元100可以包括九個電晶體（9T）和一個電容器（1C）記憶體位元單元。記憶體位元單元100可以在積體設備中實施。記憶體位元單元100可以是積體設備中的多個記憶體位元單元中的一個記憶體位元單元。記憶體位元單元100可以是用於積體設備的記憶體電路的一部分。
記憶體位元單元100包括六（6）電晶體電路配置120、第一電晶體112、第二電晶體114、第三電晶體116、以及電容器118。第一電晶體112耦接到六電晶體電路配置120。第二電晶體114耦接到第一電晶體112。第三電晶體116耦接到第二電晶體114。電容器118耦接到第二電晶體114和第三電晶體116。第一電晶體112、第二電晶體114和第三電晶體116可以串聯耦接。記憶體位元單元100還包括讀取字線102（例如，RWL），其耦接到第三電晶體116；讀取位元線106（例如，RBL），其耦接到第三電晶體116；以及啟動線104，其耦接到第二電晶體114。讀取位元線106耦接到類比數位轉換器108。一個或多個電晶體（例如，112、114、116）可以為用於電晶體操作的構件（例如，用於電晶體操作的第一構件、用於電晶體操作的第二構件、用於電晶體操作的第三構件等）。電容器118可以為用於電容的構件。
六電晶體電路配置120包括電晶體132、電晶體134、電晶體136、電晶體138、電晶體142、電晶體144、字線150、位元線160、位元線170（例如，補位元線）。電晶體136和電晶體138可以為P型金屬氧化物半導體（PMOS）電晶體。電晶體132和電晶體134可以為N型金屬氧化物半導體（NMOS）電晶體。電晶體132和電晶體136可以被配置為第一反相器。電晶體134和電晶體138可以被配置為第二反相器。六電晶體電路配置可以為六（6）電晶體靜態隨機存取記憶體（SRAM）。六電晶體電路配置120可以為用於電晶體電路操作的構件。
字線150耦接到電晶體142和電晶體144。字線150可以控制電晶體142和電晶體144。電晶體142耦接到位元線160，而電晶體144耦接到位元線170。可以經由將字線150設置為高態（例如，1）來執行“1”的寫入操作，這使得電晶體142和電晶體144“導通”或啟動。位元線160被強制為“1”並且位元線170被強制為“0”，這使得值“1” 被儲存。可以經由將字線150設置為高態（例如，1）來執行“0”的寫入操作，這使得電晶體142和電晶體144“導通”或啟動。位元線160被強制為“0”並且位元線170被強制為“1”，這使得值“0”被儲存。
為了執行讀取操作，可以使用Vdd 對位元線160和位元線170進行預先充電。字線150被啟動（例如，設置為高態1），這使得電晶體142和電晶體144“導通”或啟動。當位元線160為“0”並且位元線170為“1”時，所儲存的值為“0”。在至少一個實施方式中，儲存在六電晶體電路配置120處的值可以為提供給第一電晶體112以啟動或導通第一電晶體112的值（或電壓）。六電晶體電路配置120所提供的值（或電壓）可以為加權值。加權值可以為二進位值。六電晶體電路配置120的位元線160和/或位元線170可以耦接（例如，電耦接）到第一電晶體112，以將值（或電壓）提供給第一電晶體112。
六電晶體電路配置120、第一電晶體112和第二電晶體114可以被配置為操作為八（8）電晶體電路配置110。八電晶體電路配置110可以為八電晶體靜態隨機存取記憶體（SRAM）。下文還對記憶體位元單元100的操作進行描述。
圖2圖示了圖200，其圖示了用於記憶體位元單元100的各個線和元件的電壓值。然而，如下文所進一步描述的，圖200可以適用於其他記憶體位元單元，諸如記憶體位元單元500。圖2圖示了在記憶體位元單元的操作中，在讀取字位元線102處施加預載入控制訊號或預載入控制電壓220。在讀取位元線處施加預載入電壓260。在完成預充電或預載入之後，關斷預載入控制電壓220和預載入電壓260。在計算階段中，然後在啟動線104處施加啟動電壓242。在計算階段之後，然後關斷啟動電壓242。在累積階段中，然後在讀取字線102處施加控制訊號或電壓226。這可能使得電壓266在讀取位元線106處累積。在電壓266在讀取位元線106中累積期間，類比數位轉換器（ADC）可以具有輸入電壓286，該輸入電壓286可能由電壓266引起。下文還關於記憶體位元單元100對圖200進行詳細描述。
圖3（其包括圖3A至圖3C）圖示了記憶體位元單元100可能如何操作以讀取和/或寫入資料的實例性次序。圖3A的階段1圖示了在讀取字線102處提供（例如，施加）訊號或電壓220之後的狀態。階段1可以為記憶體位元單元100的預充電狀態。訊號或電壓220可以為施加在讀取字線102處的預載入控制訊號或預載入控制電壓。電壓220可以使得第三電晶體116啟動（例如，導通）。在讀取位元線106處提供（例如，施加）預載入電壓260，這使得電容器118因為第三電晶體116由於電壓220而被啟動而具有電荷（例如，預充電）。如下文還在至少圖8、圖10和圖12中所描述的，電壓260或預載入電壓可以以二進位格式（例如，0或1）使用或可以以多位元格式使用。
圖3B的階段2圖示了在啟動線104處提供（例如，施加）啟動電壓242之後的狀態。啟動電壓242可以提供啟動值。如下文所進一步描述的，啟動值可以為二進位啟動值或多位元啟動值。階段2可以為記憶體位元單元100的計算狀態或電腦階段（computer phase）。啟動電壓242可以被認為是輸入電壓。啟動電壓242可以啟動（例如，導通）第二電晶體114。依據六電晶體電路配置120的狀態（其是加權值），啟動電壓242可以使得電容器118的值改變。當經由六電晶體電路配置120的電壓（或值）啟動（例如，導通）第一電晶體112時，來自電容器118的電流可以流過第二電晶體114和第一電晶體112。在至少一個實施方式中，當第一電晶體112未被啟動時，電容器118處的電荷可以保持相對相同。如下文還至少在圖8、圖10和圖12中所描述的，啟動電壓242可以以二進位格式（例如，0或1）使用或可以以多位元格式使用。
圖3C的階段3圖示了在讀取字位元線102處提供（例如，施加）電壓226之後的狀態。階段3可以為記憶體位元單元100的累積狀態或累積階段。電壓226可以使得第三電晶體116啟動或導通，並且在讀取位元線106處引起電壓266。儲存在電容器118處的電荷可能在讀取位元線106處引起電壓266。若電容器118處沒有儲存電荷，則讀取位元線106處可能不存在電壓266。讀取位元線106處的電壓266提供給ADC 108，這在ADC 108處引起電壓286。
圖8、圖10和圖12圖示了用於記憶體位元單元100的具有不同的預載入電壓、啟動電壓和加權值的實例性表。記憶體位元單元的實例性陣列
圖4圖示了記憶體位元單元的陣列400。該陣列400包括第一記憶體位元單元410、第二記憶體位元單元420、第三記憶體位元單元430和第四記憶體位元單元440。陣列400為記憶體位元單元的2×2陣列。然而，不同的實施方式可以具有帶有不同數目的記憶體位元單元的陣列。第一記憶體位元單元410、第二記憶體位元單元420、第三記憶體位元單元430和第四記憶體位元單元440中的每個記憶體位元單元可以為記憶體位元單元100。陣列400可以在積體設備中實施。陣列400可以是用於積體設備的記憶體電路的一部分。積體設備可以包括多個陣列400。
陣列400包括第一讀取字位元線102、第二讀取字位元線202、第一讀取位元線106、第二讀取位元線206、第一啟動線104和第二啟動線204。如圖4所示，記憶體位元單元中的一些記憶體位元單元（例如，410、420、430、440）可以共用讀取位元線、讀取字位元線、啟動線和/或ADC。
第一讀取字位元線102耦接到第一記憶體位元單元410和第三記憶體位元單元430。第一讀取位元線106耦接到第一記憶體位元單元410和第三記憶體位元單元430。第一讀取位元線106耦接到第一ADC108。第二讀取字位元線202耦接到第二記憶體位元單元420和第四記憶體位元單元440。第二讀取位元線206耦接到第二記憶體位元單元420和第四記憶體位元單元440。第二讀取位元線206耦接到第二ADC 208。第一啟動線104耦接到第一記憶體位元單元410和第二記憶體位元單元420。第二啟動線204耦接到第三記憶體位元單元430和第四記憶體位元單元440。
如圖4所示，第一記憶體位元單元410、第二記憶體位元單元420、第三記憶體位元單元430和第四記憶體位元單元440各自包括（i）六電晶體電路配置120；（ii）第一電晶體112，其耦接到六電晶體電路配置120；（iii）第二電晶體114，其耦接到第一電晶體112；（iv）第三電晶體116，其耦接到第二電晶體114；以及（v）電容器118，其耦接到第二電晶體114和第三電晶體116。第一讀取字線102耦接到第一記憶體位元單元410的第三電晶體116和第三記憶體位元單元430的第三電晶體116。第一讀取位元線106耦接到第一記憶體位元單元410的第三電晶體116和第三記憶體位元單元430的第三電晶體116。第一啟動線104耦接到第一記憶體位元單元410的第二電晶體114和第二記憶體位元單元420的第二電晶體114。第二讀取字線202耦接到第二記憶體位元單元420的第三電晶體116和第四記憶體位元單元440的第三電晶體116。第二讀取位元線206耦接到第二記憶體位元單元420的第三電晶體116和第四記憶體位元單元440的第三電晶體116。第二啟動線204耦接到第三記憶體位元單元430的第二電晶體114和第四記憶體位元單元440的第二電晶體114。
在一些實施方式中，當啟動電壓施加到啟動線104時，啟動電壓可以提供給第一記憶體位元單元410和第二記憶體位元單元420。在一些實施方式中，當啟動電壓施加到啟動線204，啟動電壓可以提供給第三記憶體位元單元430和第四記憶體位元單元440。
在一些實施方式中，當在讀取字位元線102處施加預載入控制電壓時，預載入電壓可以提供給第一記憶體位元單元410和第三記憶體位元單元430。在一些實施方式中，當在讀取字位元線202處施加預載入控制電壓時，預載入電壓可以提供給第二記憶體位元單元420和第四記憶體位元單元440。在至少一些實施方式中，讀取字位元線102和讀取字位元線202可以是該電路的同一讀取字位元線的一部分。例如，施加到第一讀取字位元線102的電壓還可以施加到第二讀取字位元線202，反之亦然。讀取字位元線102可以耦接到讀取字位元線202。
在一些實施方式中，讀取位元線106處存在的電壓可能受到第一記憶體位元單元410和第三記憶體位元單元430的影響。在一些實施方式中，讀取位元線206處存在的電壓可能受到第二記憶體位元單元420和第四記憶體位元單元440的影響。
包括記憶體位元單元（例如，410、420、430、440）的陣列400的操作方式可以與圖3A至圖3C中所描述的記憶體位元單元100的操作方式類似。陣列400的記憶體位元單元可以共用位元讀取線、位元字線和啟動線，如此，施加在各種線處的電壓可以一次啟動（例如，導通）來自不同記憶體位元單元的多於一個的電晶體。具有預載入電壓和啟動電壓的實例性記憶體位元單元
圖5圖示了被配置為執行邏輯操作的記憶體位元單元500的電路圖。記憶體位元單元500被配置為NOR閘以執行NOR操作。記憶體位元單元500可以為記憶體中計算（CIM）位元單元（例如，CIM NOR位元單元）。記憶體位元單元500包括預充電能力。記憶體位元單元500可以包括九電晶體（9T）和一電容器（1C）記憶體位元單元。記憶體位元單元500可以在積體設備中實施。記憶體位元單元500可以是用於積體設備的記憶體電路的一部分。記憶體位元單元500可以是積體設備中的多個記憶體位元單元中的一個位單元。
記憶體位元單元500包括六（6）電晶體電路配置120、第一電晶體512、第二電晶體514、第三電晶體116、以及電容器118。第一電晶體512耦接到六電晶體電路配置120。第二電晶體514耦接到第一電晶體512。第一電晶體512和第二電晶體514可以並聯耦接。第三電晶體116耦接到第二電晶體514。電容器118耦接到第二電晶體514和第三電晶體116。記憶體位元單元500還包括讀取字線102，其耦接到第三電晶體116；讀取位元線 106，其耦接到第三電晶體116；以及啟動線104，其耦接到第二電晶體514。讀取位元線106耦接到類比數位轉換器108。電晶體（例如，512、514、116）中的一個或多個電晶體可以為用於電晶體操作的構件（例如，用於電晶體操作的第一構件、用於電晶體操作的第二構件、用於電晶體操作的第三構件）。電容器118可以為用於電容的構件。
六電晶體電路配置120包括電晶體132、電晶體134、電晶體136、電晶體138、電晶體142、電晶體144、字線150、位元線160、以及位元線170 （例如，補位元線）。六電晶體電路配置120的操作與針對記憶體位元單元100所描述的六電晶體電路配置120的操作類似。
圖6（其包括圖6A至圖6C）圖示了記憶體位元單元500可能如何操作以讀取和/或寫入資料的實例性次序。圖6A的階段1圖示了在讀取字線102處提供（例如，施加）訊號或電壓220之後的狀態。階段1可以為記憶體位元單元500的預充電狀態。電壓220可以為施加在讀取字線102處的預載入電壓。電壓220可以使得第三電晶體116啟動（例如，導通）。在讀取位元線106處提供（例如，施加）預載入電壓260，這使得電容器118因為第三電晶體116由於電壓220而被啟動而具有電荷（例如，預充電）。在至少一個實施方式中，依據六電晶體電路配置120的狀態（其是加權值），第一電晶體512可以是啟動的（例如，導通）。在此種實例中，不會在電容器118處儲存任何電荷。若第一電晶體512是不啟動的（例如，關斷），則預載入電壓260可以導致電容器118具有電荷（例如，預充電）。如下文至少還在圖9、圖11和圖13中所描述的，電壓260或預載入電壓可以以二進位格式（例如，0或1）使用或可以以多位元格式使用。
圖6B的階段2圖示了在啟動線104處提供（例如，施加）啟動電壓242之後的狀態。啟動電壓242可以提供啟動值。啟動值可以為二進位啟動值或多位元啟動值。階段2可以為記憶體位元單元500的計算狀態或計算階段。啟動電壓242可以被認為是輸入電壓。啟動電壓242可以啟動（例如，導通）第二電晶體514。依據六電晶體電路配置120的狀態（其是加權值），啟動電壓242可以使得電容器118的值改變。來自電容器118的電流可以流過第二電晶體514和/或第一電晶體512（當經由六電晶體電路配置120的電壓（或值）啟動（例如，導通）第一電晶體512時）。在至少一個實施方式中，當第一電晶體112未被啟動時，電容器118處的電荷可以保持相對相同。如在圖9、圖11和圖13中進一步所描述的，啟動電壓242可以以二進位格式（例如，0或1）使用或可以以多位元格式使用。
圖6C的階段3圖示了在讀取字位元線102處提供（例如，施加）電壓226之後的狀態。階段3可以是記憶體位元單元100的累積狀態或累積階段。電壓226可以使得第三電晶體116啟動（例如，導通），並且在讀取位元線106處引起電壓266。儲存在電容器118處的能量（例如，電荷、電壓）可以在讀取位元線處引起電壓266。若電容器118處沒有儲存能量，則電壓266可能不存在。讀取位元線106處的電壓266提供給ADC 108，這在ADC 108處引起電壓286。圖9、圖11和圖13圖示了具有用於記憶體位元單元500的不同的預載入電壓、啟動電壓和加權值的實例性表。記憶體位元單元的實例性陣列
圖7圖示了記憶體位元單元的陣列700。陣列700包括第一記憶體位元單元710、第二記憶體位元單元720、第三記憶體位元單元730和第四記憶體位元單元740。陣列700為記憶體位元單元的2×2陣列。然而，不同的實施方式可以具有帶有不同數目的記憶體位元單元的陣列。第一記憶體位元單元710、第二記憶體位元單元720、第三記憶體位元單元730和第四記憶體位元單元740中的每個記憶體位元單元可以為記憶體位元單元500。陣列700可以在積體設備中實施。陣列700可以是用於積體設備的記憶體電路的一部分。積體設備可以包括多個陣列700。
陣列700包括第一讀取字線102、第二讀取字線202、第一讀取位元線106、第二讀取位元線206、第一啟動線104、以及第二啟動線204。如圖7所示，記憶體位元單元（例如，710、720、730、740）中的一些記憶體位元單元可以共用讀取位元線、讀取字線、啟動線和/或ADC。在至少一些實施方式中，讀取字位元線102和讀取字位元線202可以是該電路的同一讀取字位元線的一部分。例如，施加到第一讀取字位元線102的電壓亦可以施加到第二讀取字位元線202，反之亦然。讀取字位元線102可以耦接到讀取字位元線202。
第一讀取字線102耦接到第一記憶體位元單元710和第三記憶體位元單元730。第一讀取位元線106耦接到第一記憶體位元單元710和第三記憶體位元單元730。第一讀取位元線106耦接到第一ADC108。第二讀取字線202耦接到第二記憶體位元單元720和第四記憶體位元單元740。第二讀取位元線206耦接到第二記憶體位元單元720和第四記憶體位元單元740。第二讀取位元線206耦接到第二ADC 208。第一啟動線104耦接到第一記憶體位元單元710和第二記憶體位元單元720。第二啟動線204耦接到第三記憶體位元單元730和第四記憶體位元單元740。
如圖7所示，第一記憶體位元單元710、第二記憶體位元單元720、第三記憶體位元單元730和第四記憶體位元單元740各自包括（i）六電晶體電路配置120；（ii）第一電晶體512，其耦接到六電晶體電路配置120；（iii）第二電晶體514，其耦接到第一電晶體512；（iv）第三電晶體116，其耦接到第二電晶體514；以及（v）電容器118，其耦接到第二電晶體514和第三電晶體116。第一讀取字線102耦接到第一記憶體位元單元710的第三電晶體116和第三記憶體位元單元730的第三電晶體116。第一讀取位元線106耦接到第一記憶體位元單元710的第三電晶體116和第三記憶體位元單元730的第三電晶體116。第一啟動線104耦接到第一記憶體位元單元710的第二電晶體514和第二記憶體位元單元720的第二電晶體514。第二讀取字線202耦接到第二記憶體位元單元720的第三電晶體116和第四記憶體位元單元740的第三電晶體116。第二讀取位元線206耦接到第二記憶體位元單元720的第三電晶體116和第四記憶體位元單元740的第三電晶體116。第二啟動線204耦接到第三記憶體位元單元730的第二電晶體514和第四記憶體位元單元740的第二電晶體514。
在一些實施方式中，當啟動電壓施加到啟動線104時，啟動電壓可以提供給第一記憶體位元單元710和第二記憶體位元單元720。在一些實施方式中，當啟動電壓施加到啟動線204時，啟動電壓可以提供給第三記憶體位元單元730和第四記憶體位元單元740。
在一些實施方式中，當在讀取字線102處施加預載入電壓時，預載入電壓可以提供給第一記憶體位元單元710和第三記憶體位元單元730。在一些實施方式中，當在讀取字線202處施加預載入電壓時，預載入電壓可以提供給第二記憶體位元單元720和第四記憶體位元單元740。
在一些實施方式中，讀取位元線106處存在的電壓可能受到第一記憶體位元單元710和第三記憶體位元單元730的影響。在一些實施方式中，讀取位元線206處存在的電壓可能受到第二記憶體位元單元720和第四記憶體位元單元740的影響。
包括記憶體位元單元（例如，710、720、730、740）的陣列700的操作方式可以與圖6A至圖6C中所描述的記憶體位元單元500的操作方式類似。陣列700的記憶體位元單元可以共用位元讀取線、位元字線和啟動線，因此，施加在各個線處的電壓可一次啟動（例如，導通）來自不同記憶體位元單元的多於一個的電晶體。
積體設備可以包括多個位單元100、多個陣列400、多個位單元500、多個陣列700、和/或其組合。使用二進位值和多位元值的記憶體位元單元
已經對各個記憶體位元單元的各個操作進行了描述。下文對可以各個記憶體位元單元所生成的值的實例進行描述。如上文所提及的，用於記憶體位元單元（例如，100、500）的值可以包括二進位值（例如，0、1）或多位元值。二進位值可以為預載入二進位值或二進位預載入值。多位元值可以包括多位元預載入值。
圖8圖示了被配置為作為NAND記憶體位元單元操作的記憶體位元單元100的表800。表800圖示了二進位預載入電壓（例如，260）的實例性值，二進位預載入啟動電壓（例如，242）的實例性值，以及電晶體電路配置120處的二進位加權值（或加權電壓）的實例性值，電容器118處的值的實例性值，以及讀取位元線106處的值的實例性值。該實施方式中的二進位值意味著該值可以為1或0，其中Vdd 值等於1。然而，Vdd 值可以不同。作為一個實例，當預載入電壓260等於1時，二進位預載入值為1。當預載入電壓260等於1時，啟動電壓242等於1並且來自波形序列（來自電路配置120）的二進位權重等於0，電容器118處的電壓為1，而讀取位元線106處的電壓為1。這意味著在該實例中，電荷或電壓儲存在電容器118處，並且因此在累積階段，在讀取位元線106處提供電荷或電壓。
圖9圖示了被配置為作為NOR記憶體位元單元操作的記憶體位元單元500的表900。表900圖示了二進位預載入電壓（例如，260）的實例性值，二進位預載入啟動電壓（例如，242）的實例性值，以及電晶體電路配置120處的二進位加權值（或加權電壓）的實例性值，電容器118處的值的實例性值，以及讀取位元線106處的值的實例性值。該實施方式中的二進位值意味著該值可以為1或0，其中Vdd 值等於1。然而，Vdd 值可以不同。作為一個實例，當預載入電壓260等於1時，二進位預載入值為1。當讀取字線102等於1時，啟動電壓242等於1並且來自波形序列（來自電路配置120）的二進位權重等於0，電容器118處的電壓為0，而讀取位元線106處不存在電荷或電壓（例如，0）。這意味著在該實例中，電容器118處沒有儲存電荷或電壓，並且因此在累積階段，讀取位元線106處沒有提供電荷或電壓。
圖10圖示了被配置為作為NAND記憶體位元單元操作的記憶體位元單元100的表1000。表1000圖示了多位元預載入電壓（例如，使用電壓260）的實例性值，二進位啟動電壓（例如，242）的實例性值，電晶體電路配置120處的二進位加權值（或加權電壓）的實例性值，電容器118處的值的實例性值，以及讀取位元線106處的值的實例性值。在該實施方式中，多位元值意味著該值/級可以不止1或0。在多位元環境中，可以任意設置值的範圍。在該實例中，預載入值的多位元環境被設置為256級（若它為8位元）。這意味著，預載入值的值/級可以介於0與255之間。然而，不同的實施方式可以使用不同範圍的位值/級（例如，對於128級，使用7位元）。在該實例中，Vdd 值等於1。然而，Vdd 值可以不同。作為一個實例，當預載入電壓260等於約0.51V時，預載入值/級可以為130。當預載入電壓260等於0.51V時，啟動電壓242等於1並且（來自電路配置120的）二進位權重等於0，電容器118處的電壓為0.508V，並且讀取位元線106處的電壓為0.508V。這意味著，在該實例中，電容器118處儲存電荷或電壓，並且因此在讀取位元線106處提供電荷或電壓。在至少一些實施方式中，當（電路配置120處的）二進位權重為1時，則（電容器118處的）電容器電壓為0，而（讀取位元線106處的）電壓（例如，RBL輸出）為0。
圖11圖示了被配置為作為NOR記憶體位元單元操作的記憶體位元單元500的表1100。表1100圖示了多位元預載入電壓（例如，使用電壓260）的實例性值，二進位啟動電壓（例如，242）的實例性值，電晶體電路配置120處的二進位加權值（或加權電壓）的實例性值，電容器118處的值的實例性值，以及讀取位元線106處的值的實例性值。在該實施方式中，多位元值意味著該值/級可以不止1或0。在多位元環境中，可以任意設置值/級的範圍。在此實例中，預載入值的多位元環境被設置為8位元/256級。這意味著，預載入值/級的值/級可能介於0與255之間。然而，不同的實施方式可以使用不同範圍的位值/級（例如，對於128級，使用7位元）。在該實例中，Vdd 值等於1。然而，Vdd 值可以不同。作為一個實例，當預載入電壓260等於約0.51V時，預載入值/級可以為130。當預載入電壓260等於0.51V時，啟動電壓242等於1並且（來自電路配置120的）二進位權重等於0，電容器118處的電壓為0，讀取位元線106處的電荷或電壓為0。這意味著，在該實例中，電容器118處沒有儲存電荷或電壓，並且因此讀取位元線106處沒有提供電荷或電壓。
圖12圖示了被配置為作為NAND記憶體位元單元操作的記憶體位元單元100的表1200。表1200圖示了多位元預載入電壓（例如，使用電壓260）的實例性值，二進位啟動電壓（例如，242）的實例性值，電晶體電路配置120處的二進位加權值（或加權電壓）的實例性值，電容器118處的值的實例性值，以及讀取位元線106處的值的實例性值。在該實施方式中，多位元值意味著該值/級可以不止1或0。在多位元環境中，可以任意設置值/級的範圍。在該實例中，預載入值的多位元環境被設置為8位元/256級。這意味著，預載入值的值/級可能介於0與255之間。然而，不同的實施方式可以使用不同範圍的位值（例如，7位元/128級）。同樣，啟動值/級的多位元環境可以為8位元/256級。在該實例中，Vdd 值等於1。然而，Vdd 值可以不同。作為一個實例，當預載入電壓260等於約0.51V時，預載入值/級可以為130。當預載入電壓260等於0.51V時，啟動電壓242等於0.5078（130級）並且（來自電路配置120的）二進位權重等於1，電容器118處的電壓為0.258V，並且讀取位元線106處的電壓為0.258V。這意味著，在該實例中，電容器118處儲存電荷或電壓，並且因此讀取位元線106處提供電荷/電壓。
圖13圖示了被配置為作為NOR記憶體位元單元操作的記憶體位元單元500的表1300。表1300圖示了多位元預載入電壓（例如，使用電壓260）的實例性值，二進位啟動電壓（例如，242）的實例性值，電晶體電路配置120處的二進位加權值（或加權電壓）的實例性值，電容器118的值的實例性值，以及讀取位元線106處的值的實例性值。在該實施方式中，多位元值意味著該值/級可以不止1或0。在多位元環境中，可以任意設置值/級的範圍。在該實例中，預載入值的多位元環境被設置為8位元/256級。這意味著，預載入值/級的值/級可能介於0與255之間。然而，不同的實施方式可以使用不同範圍的位元值（例如，7位元/128級）。同樣，啟動值/級的多位元環境可以為8位元/256級。在該實例中，Vdd 值等於1。然而，Vdd 值可能不同。作為一個實例，當預載入電壓260等於約0.51V時，預載入值/級可以為130。當預載入電壓260等於0.51V時，啟動電壓242等於0.5078（130級）並且（來自電路配置120的）二進位權重等於1，電容器118處的電壓為0.258V，而讀取位元線106處的電壓為0.258V。這意味著，在該實例中，電容器118處儲存電荷或電壓，並且因此讀取位元線106處提供電荷/電壓。
應當指出，圖8至圖13僅是各種記憶體位元單元可以使用和/或生成的值/級的實例。圖8至圖13並非意味著所有可能值的所有包含表。其他電壓和/或值亦是可能的。包括記憶體位元單元的實例性積體設備
圖14至圖17圖示了包括一個或多個記憶體位元單元（例如，100、500）的積體設備的佈局1400的實例性平面圖。圖14圖示了包括第一位單元1410、第二位元單元1420、第三位元單元1430和第四位元單元1440的積體設備的佈局1400。第一位單元1410、第二位元單元1420、第三位元單元1430和第四位元單元1440彼此相鄰，並且如下文所進一步描述的，位元單元（例如，1410、1420、1430、1440）中的至少一些位元單元可以共用一個或多個位元線和/或一個或多個讀取字線。例如，位元單元（例如，1410、1420、1430、1440）可以共用讀取字線1470（其包括接觸在內）。讀取字線1470可以表示讀取字線102和/或202。應當注意，圖14至圖17僅是多個記憶體位元單元的可能佈局的實例。不同的實施方式可能具有不同的佈局。
位元單元陣列1450可以包括第一位單元1410、第二位元單元1420、第三位元單元1430和第四位元單元1440。佈局1400可以表示形成在基板之上的積體設備的元件。佈局1400可以包括多於所示的四個位單元。在一些實施方式中，佈局1400可以包括至少數千個圖14所示的位元單元和/或數百萬個圖14所示的位元單元。在一些實施方式中，佈局1400可以包括至少數千個圖14所示的位元單元陣列1450和/或數百萬個圖14所示的位元單元陣列1450。佈局1400可以圖示積體設備的前段製程（FEOL）部分。
每個位元單元（例如，1410、1420、1430、1440）可以包括至少一個井、至少一個主動區1460、多個閘極1462、以及多個接觸1464。如本公開中所描述的，至少一個井、至少一個主動區1460、多個閘極1462和/或多個接觸1464可以界定一個或多個電晶體。圖14圖示了第三位元單元1430可以包括第一電晶體112、第二電晶體114、第三電晶體116、電容器118、電晶體132、電晶體134、電晶體136、電晶體138、電晶體142、以及電晶體144。每個位元單元（例如，1410、1420、1430、1440）可以包括其自己的相應第一電晶體112、第二電晶體114、第三電晶體116、電容器118、電晶體132、電晶體134、電晶體136、電晶體138、電晶體142、以及電晶體144。位元單元（例如，1410、1420、1430、1440）可以與圖4的位元單元（例如，410、420、430、440）或圖7的位元單元（例如，710、720、730、740）相對應。如本公開中所描述的，位元單元（例如，1410、1420、1430、1440）可以被配置為NAND位元單元或NOR位元單元。為了清楚起見，第二位元單元1420和第三位元單元1430的電晶體、閘極和主動區被標記，但第一位單元1410和第四位元單元1440的電晶體、閘極和主動區沒有被標記。然而，用於第一位單元1410和第四位元單元1440的電晶體、閘極和主動區的佈置可以以類似方式（例如，把可能翻轉或鏡像配置考慮在內）來佈置和/或標記。
如圖14所示，電晶體中的一些電晶體可以共用相同的主動區和/或相同的閘極。例如，電晶體134和電晶體138可以共用閘極1462a。電晶體132、電晶體136和電晶體112可以共用閘極1462b。電晶體114和電晶體116可以共用閘極1462c。電晶體134和電晶體144可以共用主動區1460a。電晶體132和電晶體142可以共用主動區1460b。電晶體112和電晶體114可以共用主動區1460c。不同的實施方式可以以不同方式配置閘極、主動區、接觸、和/或井。
位元單元陣列1450中的位元單元（例如，1410、1420、1430、1440）可以被配置為對稱佈置。例如，位元單元1410可以包括第一配置，位元單元1420可以包括第二配置，位元單元1430可以包括第三配置，並且位元單元1440可以包括第四配置。位元單元1420的第二配置可以為沿著Y軸的位元單元1410的第一配置的鏡像配置（例如，翻轉配置）。位元單元1430的第三配置可以為沿著X軸的位元單元1410的第一配置的鏡像配置（例如，翻轉配置）。位元單元1440的第四配置可以為沿著X軸的位元單元1420的第二配置的鏡像配置（例如，翻轉配置）。位元單元1440的第四配置可以為沿著Y軸的位元單元1430的第三配置的鏡像配置（例如，翻轉配置）。鏡像配置（例如，翻轉配置）可以是一個配置與另一配置相同或相似的情況，除了該配置已經翻轉（例如，沿著X方向或Y方向）和/或在不同方向上對齊之外。應當指出，積體設備的製造程序可能導致配置並非完全相同，而是通常具有相似配置（例如，相似佈置、位置、尺寸、和/或形狀）。因此，例如，鏡像配置和/或翻轉配置可能與另一配置並非完全相同，但包括相似配置。如圖14所示，各個元件可以被配置為提供用於功率（例如，Vcc、Vdd）、接地（例如，Vss）、讀取位元線、讀取字線和啟動線的電氣路徑。
圖15圖示了包括第一金屬層1552（M1金屬層）的佈局1400。第一金屬層1552可以耦接到多個接觸1464。第一金屬層1552可以形成在積體設備的後段製程（BEOL）部分中。第一金屬層1552可以包括在Y方向和/或X方向上行進的互連。第一金屬層1552可以包括在與至少一個主動區1460相同的方向上對齊的互連。第一金屬層1552可以形成在積體設備的FEOL部分之上。
圖16圖示了包括第二金屬層1652（M2金屬層）的佈局1400。第二金屬層1652可以耦接到第一金屬層1552（M1金屬層）。第二金屬層1652可以形成在積體設備的後段製程（BEOL）部分中。第二金屬層1652可以包括在Y方向和/或X方向上行進的互連。第二金屬層1652可以包括在與多個閘極1462相同的方向上對齊的互連。第二金屬層1652可以包括與第一金屬層1552的互連垂直對齊的互連。來自第二金屬層的互連1652可以經由多個貫孔（不可見）耦接到來自第一金屬層1552的互連。第二金屬層1652可以形成在積體設備的FEOL部分之上。為了清楚起見，圖16中未示出FEOL部分（其包括位元單元在內）。
圖17圖示了包括第三金屬層1752（M3金屬層）的佈局1400。第三金屬層1752可以耦接到第二金屬層1652（M2金屬層）。來自第三金屬層1752的互連可以經由多個貫孔（不可見）耦接到來自第二金屬層1652的互連。第三金屬層1752可以形成在積體設備的後段製程（BEOL）部分中。第三金屬層1752可以包括在Y方向和/或X方向上行進的互連。為了清楚起見，圖17中未示出FEOL部分（其包括位元單元在內）。包括記憶體位元單元的實例性積體設備
圖18圖示了包括一個或多個記憶體位元單元（例如，100、500）的積體設備1800的剖面圖。積體設備1800包括基板1820、多個設備級單元1822（例如，邏輯單元）、互連部分1804、以及封裝部分1806。多個設備級單元1822形成在基板1820之上。設備級單元1822可以形成積體設備1800的設備級層。在一些實施方式中，多個設備級單元1822可以包括基板1820的各部分。在一些實施方式中，基板1820和多個設備級單元1822可以稱為積體設備1800的基板部分1802。
多個設備級單元1822可以包括記憶體位元單元（例如，100、500）和/或包括多個記憶體位元單元的陣列（例如，400、700）。不同的實施方式可以具有不同數目和/或佈置的記憶體單元。記憶體位元單元可以包括電晶體（例如，半導體電晶體）。不同的實施方式可以使用不同類型的電晶體，諸如場效應電晶體（FET）、平面FET、finFET、以及閘極全環FET。
互連部分1804形成在基板部分1802之上。特別地，互連部分1804形成在多個設備級單元1822之上。互連部分1804包括佈線層。互連部分1804包括多個互連1840（例如，走線、焊盤、貫孔）和至少一個介電層1842。互連部分1804可以在多個記憶體位元單元之間提供互連。
封裝部分1806形成在互連部分1804之上。封裝部分1806包括鈍化層1860、凸塊下金屬化（UBM）層1862、以及焊料互連1864。應當指出，積體設備1800的大小和形狀是實例性的。而且，所示的積體設備1800的元件可能並非按比例繪製。用於製造包括記憶體位元單元的積體設備的實例性次序
在一些實施方式中，製造包括記憶體位元單元的積體設備包括幾個過程。圖19（其包括圖19A至圖19B）圖示了用於提供或製造包括記憶體位元單元的積體設備的實例性次序。在一些實施方式中，圖19A至圖19B的序列可以用於提供或製造圖18的積體設備和/或本公開中所描述的其他積體設備。
應當指出，圖19A至圖19B的序列可以組合一個或多個階段，以便簡化和/或闡明用於提供或製造包括記憶體位元單元的積體設備的序列。在一些實施方式中，可以改變或修改過程的次序。在一些實施方式中，在沒有背離本公開的精神的情況下，可以替換或替代過程中的一個或多個過程。
如圖19A所示，階段1圖示了提供基板1820之後的狀態。不同的實施方式可以向基板1820提供不同的材料。在一些實施方式中，基板1820可以包括矽（Si）。基板可以包括井（例如，N井、P井）。
階段2圖示了在設備級層形成在基板1820上之後的狀態。設備級層包括多個設備級單元1822。因此，階段2圖示了多個設備級單元1822形成在基板1820上之後的狀態。在一些實施方式中，前段製程（FEOL）過程可以用於製造設備級層（例如，多個設備級單元1822）。來自多個設備級單元的一個或多個單元可以包括記憶體位元單元（例如，100、500）。
階段3圖示了形成互連部分1804之後的狀態。互連部分1804可以包括多個互連1840和至少一個介電層1842。在一些實施方式中，後段製程（BEOL）過程可以用於製造互連部分1804。互連部分1804可以被配置為電耦接記憶體位元單元。
如圖19B所示，階段4圖示了鈍化層1860和凸塊下金屬化（UBM）層1862形成在互連部分1804上之後的狀態。
階段5圖示了在焊料互連耦接到凸塊下金屬化（UBM）層1862之後的狀態。階段18可以圖示圖18的積體設備1800。用於製造包括記憶體位元單元的積體設備的方法的實例性流程圖
在一些實施方式中，提供包括記憶體位元單元的積體設備包括幾個過程。圖20圖示了用於提供或製造包括記憶體位元單元的積體設備的方法2000的實例性流程圖。在一些實施方式中，圖20的方法2000可以用於提供或製造圖18的積體設備和/或本公開中所描述的其他積體設備。
應當指出，為了簡化和/或闡明用於提供或製造包括記憶體位元單元的積體設備的方法，圖20的序列可以組合一個或多個過程。在一些實施方式中，可以改變或修改過程的次序。
該方法提供（在2005處）基板（例如，1520）。不同的實施方式可以向基板提供不同的材料。在一些實施方式中，基板可以包括矽（Si）。基板可以摻雜有N型摻雜劑或P型摻雜劑。提供基板可以包括：在基板中形成井（例如，N井、P井）。
該方法（在2010處）在基板之上形成設備級層（例如，多個設備級單元1822）。在一些實施方式中，前段製程（FEOL）過程可以用於製造設備級層（例如，多個設備級單元1822）。設備級層可以包括多個記憶體位元單元（例如，100、500）。設備級單元可以包括一個或多個主動設備（例如，電晶體）。如本公開中所描述的，一個或多個設備級單元可以包括具有NMOS電晶體和/或PMOS電晶體的結構。形成設備級層可以包括：形成一個或多個NMOS電晶體和/或一個或多個PMOS電晶體。在一些實施方式中，形成設備級層包括：在基板上形成第一電晶體。形成第一電晶體可以包括：在基板上形成第一源極，在基板上形成第一汲極，在第一源極和第一汲極之間形成第一多個通道。形成第一電晶體還可以包括：形成包圍通道的第一閘極。
該方法（在2015處）在設備級層（例如，多個設備級單元1822）和/或基板1820上形成互連部分1804。互連部分1804可以包括多個互連1840和至少一個介電層1842。在一些實施方式中，後段製程（BEOL）過程可以用於形成互連部分1904。互連部分1804可以被配置為電耦接一個或多個電晶體和/或一個或多個CMOS結構，該一個或多個CMOS結構具有NMOS電晶體和PMOS電晶體。
該方法（在2020處）在互連部分1904上形成封裝部分1806。封裝部分1506可以包括鈍化層1860和凸塊下金屬化（UBM）層1862。鈍化層1860和凸塊下金屬化（UBM）層1862形成在互連部分1804上。
該方法提供（在2025處）焊料互連1864。在一些實施方式中，焊料互連1864耦接到凸塊下金屬化（UBM）層1862。
還應當指出，圖20的方法2000可以用於在晶圓上製造（例如，同時製造）幾個積體設備。然後，使晶片單片化（例如，切割）成單獨積體設備。然後，這些經單片化積體設備可以耦接到其他積體設備和/或印刷電路板（PCB）。實例性電子設備
圖21圖示了可以與以下各項中的任一項整合的各個電子設備：前述電晶體、CMOS、NMOS電晶體、PMOS電晶體、設備、位元單元、記憶體位元單元、記憶體電路、積體設備、積體電路（IC）封裝、積體電路（IC）設備、半導體器件、積體電路、晶粒、插入器、封裝、或封裝上封裝（PoP）。例如，行動電話設備2102、膝上型電腦設備2104、固定位置終端設備2106或可穿戴式設備2108可以包括如本文中所描述的設備2100。該設備2100可以例如是本文中所描述的設備和/或積體電路（IC）封裝中的任一項。圖21中所圖示的設備2102、2104、2106和2108僅是實例性的。其他電子設備亦可以以設備2100為特徵，這些電子設備包括但不限於設備（例如，電子設備）組，該設備組包括行動設備、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助手）、使用全球定位系統（GPS）的設備、導航設備、機上盒、音樂播放機、視頻播放機、娛樂單元、固定位置資料單元（諸如讀表裝備）、通訊設備、智慧型電話、平板電腦、電腦、可穿戴式設備（例如，手錶、眼鏡）、物聯網（IoT）設備、伺服器、路由器、在機動車輛（例如，自主車輛）中實施的電子設備、或儲存或取回資料或電腦指令的任何其他設備、或其任何組合。
可以把圖1至圖2、圖3A至圖3C、圖4、圖5、圖6A至圖6C、圖7至圖18、圖19A至圖19B和/或圖20至圖21中所圖示的元件、過程、特徵和/或功能中的一個或多個元件、過程、特徵和/或功能重新佈置和/或組合為單個元件、過程、特徵和/或功能，或以多個元件、過程或功能體現。在沒有背離本公開的情況下，還可以添加附加元件、元件、過程和/或功能。還應當指出，圖1至圖2、圖3A至圖3C、圖4、圖5、圖6A至圖6C、圖7至圖18、圖19A至圖19B和/或圖20至圖21及其在本公開中的對應描述不局限於晶粒和/或IC。在一些實施方式中，圖1至圖2、圖3A至圖3C、圖4、圖5、圖6A至圖6C、圖7至圖18、圖19A至圖19B和/或圖20至圖21及其對應描述可以用於製造、創建、提供和/或生產設備和/或積體設備。在一些實施中，設備可以包括晶粒、積體設備、積體被動設備（IPD）、晶粒封裝、積體電路（IC）設備、設備封裝、積體電路（IC）封裝、晶圓、半導體器件、封裝上封裝（PoP）設備、和/或仲介層。
應當指出，本公開中的附圖可以表示各個零件、元件、物件、設備、封裝、積體設備、積體電路和/或電晶體的實際表示和/或概念表示。在一些實例中，附圖可能未按比例繪製。在一些實例中，為了清楚起見，並非示出所有元件和/或零件。在一些實例中，附圖中各個零件和/或元件的地點、位置、大小和/或形狀可以是實例性的。在一些實施方式中，附圖中的各個元件和/或零件可能是可選的。詞語“實例性”在本文中用來意指“用作示例、實例或說明”。本文中被描述為“實例性”的任何實施方式或態樣不必被解釋為比本公開的其他態樣優選或有利。同樣，術語“各態樣”並不要求本公開的所有態樣皆包括所討論的特徵、優點或操作模式。術語“耦接” 本文中用於是指兩個物件之間的直接耦接或間接耦接。例如，若物件A物理觸碰物件B，而物件B觸碰物件C，則即使物件A和C彼此沒有直接物理觸碰，它們仍然可以視為彼此耦接。還應當指出，如在本申請中在一個元件位於另一元件上的上下文中使用的術語“在......上”可以用於意指一個元件在另一元件上和/或另一元件中（例如，元件的表面上或嵌入元件中）。因此，例如，在第二元件上的第一元件可能意指（1）第一元件在第二元件上，但不直接觸碰第二元件；（2）第一元件在第二元件上（例如，第二元件的表面上）；和/或（3）第一元件在第二元件中（例如，嵌入第二元件中）。術語“第一”、“第二”、“第三”和“第四”（以及高於第四的任何數）的使用皆是任意的。所描述的元件中的任何元件可以是第一、第二、第三或第四。例如，被稱為第二元件的元件可以是第一元件、第二元件、第三元件或第四元件。本公開中指定的方向是任意的。例如，X軸、Y軸、Z軸、Y方向、X方向、Z方向、垂直方向、水準方向的使用皆是任意的。不同的實施方式可以針對不同的實施方式以不同方式指定方向。術語蝕刻可以包括乾式蝕刻或濕式蝕刻，並且可以牽涉到遮罩的使用。形成或設備金屬可以包括鍍覆過程、化學氣相沉積（CVP）過程、和/或原子層沉積（ALD）過程。在一些實施方式中，形成一個或多個介電層和/或Si可以包括一個或多個沉積過程。
此外，應當指出，本文中包含的各個公開可以被描述為過程，該過程被描繪為流程圖表、流程圖、結構圖或方塊圖。儘管流程圖表可以將操作描述為順序過程，但是操作中的許多操作可以並行或同時執行。另外，可以重新佈置操作的次序。當其操作完成時，終止過程。
在沒有背離本公開的情況下，可以在不同的系統中實施本文描述的本公開的各種特徵。應當指出，本公開的前述態樣僅是實例，並不應被解釋為限制本公開。本公開的各態樣的描述旨在是說明性的，並非限制請求項的範圍。如此，本教導可以容易應用於其他類型的裝置，並且對於本領域通常知識者而言，許多備選物、修改和變化將是顯而易見的。
100:記憶體位元單元 102,202:讀取字線 104,204:啟動線 106,206:讀取位元線 108,208:類比數位轉換器（ADC） 112,114,116,132,134,136,138,142,144,512,514:電晶體 118:電容器 120:六（6）電晶體電路配置 150:字線（WL） 160,170:位元線（BL） 200:圖 220,226,242,260,266,286:電壓 400:陣列 410,420,430,440:記憶體位元單元 500:記憶體位元單元 700:陣列 710,720,730,740:記憶體位元單元 800,900,1000,1100,1200,1300:表 1400:佈局 1410,1420,1430,1440:位元單元 1450:位元單元陣列 1460,1460a,1460b,1460c:主動區 1462:閘極 1464:接觸 1470:讀取字線 1552,1652,1752:金屬層 1800:積體設備 1802:基板部分 1804:互連部分 1806:封裝部分 1820:基板 1822:設備級單元 1840:互連 1842:介電層 1860:鈍化層 1862:凸塊下金屬化（UBM）層 1864:焊料互連 2000:方法 2005,2010,2015,2020,2025:步驟 2100:設備 2102:行動電話設備 2104:膝上型電腦設備 2106:固定位置終端設備 2108:可穿戴式設備
當結合附圖考慮時，根據下文所闡述的具體實施方式，各種特徵、性質和優點可能變得顯而易見，在這些附圖中，相同的附圖標記始終對應標識。
圖1圖示了記憶體中計算（CIM）NAND位元單元的電路圖。
圖2圖示了經由操作的CIM位元單元的不同線和元件的電壓圖。
圖3（包括圖3A至圖3C）圖示了在CIM NAND位元單元的操作期間不同線和元件兩端的電壓序列。
圖4圖示了記憶體中計算（CIM）NAND位元單元的2×2陣列的電路圖。
圖5圖示了記憶體中計算（CIM）NOR位元單元的電路圖。
圖6（包括圖6A至圖6C）圖示了CIM NOR位元單元的不同元件可以如何操作的序列。
圖7圖示了記憶體中的計算（CIM）NOR位元單元的2×2陣列的電路圖。
圖8圖示了具有二進位預載入電壓和二進位啟動電壓的NAND位元單元的表。
圖9圖示了具有二進位預載入電壓和二進位啟動電壓的NOR位元單元的表。
圖10圖示了具有多位元預載入電壓和二進位啟動電壓的NAND位元單元的表。
圖11圖示了具有多位元預載入電壓和二進位啟動電壓的NOR位元單元的表。
圖12圖示了具有多位元預載入電壓和多位元啟動電壓的NAND位元單元的表。
圖13圖示了具有多位元預載入電壓和多位元啟動電壓的NOR位元單元的表。
圖14圖示了包括2×2位元單元陣列的積體設備的佈局。
圖15圖示了包括M1層和2×2位元單元陣列的積體設備的佈局。
圖16圖示了包括M1層和M2層的積體設備的佈局。
圖17圖示了包括M1層、M2層和M3層的積體設備的佈局。
圖18圖示了包括記憶體位元單元的積體設備的剖面圖。
圖19（包括圖19A至圖19B）圖示了用於製造包括用於位元單元的電晶體的積體設備的實例性次序。
圖20圖示了用於製造包括用於位元單元的電晶體的積體設備的方法的實例性流程圖。
圖21圖示了可以整合本文中所描述的記憶體電路、晶粒、積體設備、積體被動設備（IPD）、設備封裝、封裝、積體電路和/或PCB的各種電子設備。
102,202:讀取字線
104,204:啟動線
106,206:讀取位元線
108,208:類比數位轉換器(ADC)
112,114,116:電晶體
118:電容器
120:六(6)電晶體電路配置
400:陣列
410,420,430,440:記憶體位元單元

Claims (26)

  1. 一種記憶體電路，包括： 記憶體位元單元，包括： 六電晶體電路配置； 第一電晶體，耦接到該六電晶體電路配置； 第二電晶體，耦接到該第一電晶體； 第三電晶體，耦接到該第二電晶體；以及 電容器，耦接到該第二電晶體和該第三電晶體； 讀取字線，耦接到該第三電晶體； 讀取位元線，耦接到該第三電晶體；以及 啟動線，耦接到該第二電晶體。
  2. 如請求項1所述之記憶體電路， 其中該第一電晶體串聯耦接到該第二電晶體，以及 其中該記憶體位元單元被配置為作為NAND記憶體位元單元操作。
  3. 如請求項1所述之記憶體電路， 其中該第一電晶體並聯耦接到該第二電晶體，以及 其中該記憶體位元單元被配置為作為NOR記憶體位元單元操作。
  4. 如請求項1所述之記憶體電路， 其中該讀取字線被配置為向該記憶體位元單元提供二進位預載入值，以及 其中該啟動線被配置為向該記憶體位元單元提供二進位啟動值。
  5. 如請求項1所述之記憶體電路， 其中該讀取字線被配置為向該記憶體位元單元提供多位元預載入值，以及 其中該啟動線被配置為向該記憶體位元單元提供二進位啟動值。
  6. 如請求項1所述之記憶體電路， 其中該讀取字線被配置為向該記憶體位元單元提供多位元預載入值，以及 其中該啟動線被配置為向該記憶體位元單元提供多位元啟動值。
  7. 如請求項1所述之記憶體電路，其中該記憶體電路在積體設備中實施。
  8. 一種記憶體電路，包括： 第一記憶體位元單元； 第二記憶體位元單元； 第三記憶體位元單元； 第四記憶體位元單元； 其中該第一記憶體位元單元、該第二記憶體位元單元、該第三記憶體位元單元和該第四記憶體位元單元各自包括： 六電晶體電路配置； 第一電晶體，耦接到該六電晶體電路配置； 第二電晶體，耦接到該第一電晶體； 第三電晶體，耦接到該第二電晶體；以及 電容器，耦接到該第二電晶體和該第三電晶體； 第一讀取字線，耦接到該第一記憶體位元單元的該第三電晶體與該第三記憶體位元單元的該第三電晶體； 第一讀取位元線，耦接到該第一記憶體位元單元的該第三電晶體與該第三記憶體位元單元的該第三電晶體； 第一啟動線，耦接到該第一記憶體位元單元的該第二電晶體和該第二記憶體位元單元的該第二電晶體； 第二讀取字線，耦接到該第二記憶體位元單元的該第三電晶體和該第四記憶體位元單元的該第三電晶體； 第二讀取位元線，耦接到該第二記憶體位元單元的該第三電晶體與該第四記憶體位元單元的該第三電晶體；以及 第二啟動線，耦接到該第三記憶體位元單元的該第二電晶體和該第四記憶體位元單元的該第二電晶體。
  9. 如請求項8所述之記憶體電路， 其中該第一電晶體串聯耦接到該第二電晶體，以及 其中該第一記憶體位元單元、該第二記憶體位元單元、該第三記憶體位元單元和該第四記憶體位元單元各自被配置為作為NAND記憶體位元單元操作。
  10. 如請求項8所述之記憶體電路， 其中該第一電晶體並聯耦接到該第二電晶體，以及 其中該第一記憶體位元單元、該第二記憶體位元單元、該第三記憶體位元單元和該第四記憶體位元單元各自被配置為作為NOR記憶體位元單元操作。
  11. 如請求項8所述之記憶體電路， 其中該第一記憶體位元單元包括第一配置， 其中該第二記憶體位元單元包括第二配置，以及 其中該第二配置是該第一配置沿著Y軸的翻轉配置。
  12. 如請求項11所述之記憶體電路， 其中該第三記憶體位元單元包括第三配置， 其中該第四記憶體位元單元包括第四配置， 其中該第三配置是該第一配置沿著X軸的翻轉配置，以及 其中該第四配置是該第二配置沿著X軸的翻轉配置。
  13. 如請求項8所述之記憶體電路，其中該第一讀取字線耦接到該第二讀取字線。
  14. 如請求項8所述之記憶體電路，其中該記憶體電路在積體設備中實施。
  15. 一種積體設備，包括： 基板； 記憶體位元單元，位於該基板之上，該記憶體位元單元包括： 六電晶體電路配置； 第一電晶體，耦接到該六電晶體電路配置； 第二電晶體，耦接到該第一電晶體； 第三電晶體，耦接到該第二電晶體；以及 電容器，耦接到該第二電晶體和該第三電晶體； 讀取字線，位於該基板之上，其中該讀取字線耦接到該第三電晶體； 讀取位元線，位於該基板之上，其中該讀取位元線耦接到該第三電晶體；以及 啟動線，位於該基板之上，其中該啟動線耦接到該第二電晶體。
  16. 如請求項15所述之積體設備， 其中該第一電晶體串聯耦接到該第二電晶體，以及 其中該記憶體位元單元被配置為作為NAND記憶體位元單元操作。
  17. 如請求項15所述之積體設備， 其中該第一電晶體並聯耦接到該第二電晶體，以及 其中該記憶體位元單元被配置為作為NOR記憶體位元單元操作。
  18. 如請求項15所述之積體設備， 其中該第一電晶體和該第二電晶體共用同一主動區，以及 其中該第二電晶體和該第三電晶體共用同一閘極。
  19. 如請求項15所述之積體設備，其中該第一電晶體和來自該六電晶體電路配置的至少一個電晶體共用同一閘極。
  20. 如請求項15所述之積體設備，還包括多個記憶體位元單元，其中每個相應記憶體位元單元包括： 相應六電晶體電路配置； 相應第一電晶體，耦接到該相應六電晶體電路配置； 相應第二電晶體，耦接到該相應第一電晶體； 相應第三電晶體，耦接到該相應第二電晶體；以及 相應電容器，耦接到該相應第二電晶體和該相應第三電晶體。
  21. 一種積體設備，包括： 基板； 記憶體位元單元，位於該基板之上，該記憶體位元單元包括： 用於電晶體電路操作的構件； 用於電晶體操作的第一構件，耦接到用於電晶體電路操作的該構件。 用於電晶體操作的第二構件，耦接到用於電晶體操作的該第一構件； 用於電晶體操作的第三構件，耦接到用於電晶體操作的該第二構件；以及 用於電容的構件，耦接到用於電晶體操作的該第二構件和用於電晶體操作的該第三構件； 讀取字線，位於該基板之上，其中該讀取字線耦接到用於電晶體操作的該第三構件； 讀取位元線，位於該基板之上，其中該讀取位元線耦接到用於電晶體操作的該第三構件；以及 啟動線，位於該基板之上，其中該啟動線耦接到用於電晶體操作的該第二構件。
  22. 如請求項21所述之積體設備， 其中用於電晶體操作的該第一構件串聯耦接到用於電晶體操作的該第二構件，以及 其中該記憶體位元單元被配置為作為NAND記憶體位元單元操作。
  23. 如請求項21所述之積體設備， 其中用於電晶體操作的該第一構件並聯耦接到用於電晶體操作的該第二構件，以及 其中該記憶體位元單元被配置為作為NOR記憶體位元單元操作。
  24. 如請求項21所述之積體設備， 其中用於電晶體操作的該第一構件和用於電晶體操作的該第二構件共用同一主動區，以及 其中用於電晶體操作的該第二構件和用於電晶體操作的該第三構件共用同一閘極。
  25. 如請求項21所述之積體設備，其中用於電晶體操作的該第一構件以及來自用於電晶體電路操作的該構件的至少一個電晶體共用同一閘極。
  26. 如請求項21所述之積體設備，其中該積體設備被併入選自由以下各項組成的群組的設備：音樂播放機、視頻播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助手、固定位置終端、平板電腦、電腦、可穿戴式設備、膝上型電腦、伺服器、物聯網（IoT）設備、以及機動車輛中的設備。
TW110101853A 2020-02-06 2021-01-18 包括包括共用預載入線和共用啟動線的記憶體位元單元的積體設備 TWI776360B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/784,149 2020-02-06
US16/784,149 US10964380B1 (en) 2020-02-06 2020-02-06 Integrated device comprising memory bitcells comprising shared preload line and shared activation line

Publications (2)

Publication Number Publication Date
TW202145222A true TW202145222A (zh) 2021-12-01
TWI776360B TWI776360B (zh) 2022-09-01

Family

ID=74562035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101853A TWI776360B (zh) 2020-02-06 2021-01-18 包括包括共用預載入線和共用啟動線的記憶體位元單元的積體設備

Country Status (6)

Country Link
US (1) US10964380B1 (zh)
EP (1) EP4100951A1 (zh)
KR (1) KR102570146B1 (zh)
CN (1) CN115053290B (zh)
TW (1) TWI776360B (zh)
WO (1) WO2021158341A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230078079A1 (en) * 2021-09-10 2023-03-16 Qualcomm Incorporated Hybrid compute-in-memory
US20230297335A1 (en) * 2022-03-15 2023-09-21 Qualcomm Incorporated Hybrid Compute-in-Memory

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421265B1 (en) * 2001-03-22 2002-07-16 Integrated Devices Technology, Inc. DRAM-based CAM cell using 3T or 4T DRAM cells
US20050226079A1 (en) * 2004-04-08 2005-10-13 Yiming Zhu Methods and apparatus for dual port memory devices having hidden refresh and double bandwidth
US8185851B2 (en) * 2009-08-12 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Memory building blocks and memory design using automatic design tools
US8339838B2 (en) * 2011-01-31 2012-12-25 Freescale Semiconductor, Inc. In-line register file bitcell
US9666286B2 (en) * 2014-09-28 2017-05-30 Aplus Flash Technology, Inc. Self-timed SLC NAND pipeline and concurrent program without verification
CN105957552B (zh) * 2016-04-21 2018-12-14 华为技术有限公司 存储器
TWI579847B (zh) * 2016-11-16 2017-04-21 修平學校財團法人修平科技大學 ７ｔ雙埠靜態隨機存取記憶體
US9947389B1 (en) * 2016-11-30 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Single ended memory device
US10521229B2 (en) * 2016-12-06 2019-12-31 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10249362B2 (en) * 2016-12-06 2019-04-02 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US11263522B2 (en) * 2017-09-08 2022-03-01 Analog Devices, Inc. Analog switched-capacitor neural network
US10304550B1 (en) * 2017-11-29 2019-05-28 Sandisk Technologies Llc Sense amplifier with negative threshold sensing for non-volatile memory
US11379714B2 (en) * 2018-05-29 2022-07-05 British Cayman Islands Intelligo Technology Inc. Architecture of in-memory computing memory device for use in artificial neuron
US11061646B2 (en) * 2018-09-28 2021-07-13 Intel Corporation Compute in memory circuits with multi-Vdd arrays and/or analog multipliers

Also Published As

Publication number Publication date
EP4100951A1 (en) 2022-12-14
US10964380B1 (en) 2021-03-30
TWI776360B (zh) 2022-09-01
CN115053290B (zh) 2023-09-15
KR20220113549A (ko) 2022-08-12
WO2021158341A1 (en) 2021-08-12
CN115053290A (zh) 2022-09-13
KR102570146B1 (ko) 2023-08-23

Similar Documents

Publication Publication Date Title
US10381070B2 (en) Integrated circuit
US9871103B2 (en) Semiconductor device
US20210111179A1 (en) 3d-ferroelectric random access memory (3d-fram)
US9502469B2 (en) Electrically reconfigurable interposer with built-in resistive memory
US6693820B2 (en) Soft error resistant semiconductor memory device
JP2022528592A (ja) プロセッサおよびダイナミック・ランダムアクセス・メモリを有する接合半導体デバイスおよびそれを形成する方法
US9659130B2 (en) Layout design system for generating layout design of semiconductor device
TWI776360B (zh) 包括包括共用預載入線和共用啟動線的記憶體位元單元的積體設備
US11605671B2 (en) Double selector element for low voltage bipolar memory devices
US11075203B2 (en) Semiconductor structure
WO2019022732A1 (en) BILOUCHE SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
KR102570946B1 (ko) Sram 및 레지스터 파일 비트 셀을 위한 균일한 레이아웃
US9305919B2 (en) Semiconductor devices including cell-type power decoupling capacitors
EP4016625A1 (en) Plate line architectures for 3d-ferroelectric random access memory (3d-fram)
US11195839B2 (en) 2S-1C 4F2 cross-point DRAM array
CN111508927A (zh) 具有完全在单元内部的电源轨的标准单元架构
WO2019182591A1 (en) Selector element with negative differential resistance (ndr) element for low voltage bipolar memory devices
WO2019117965A1 (en) 1s-1r memory cell with non-linear ballast
WO2023166376A1 (ja) 半導体装置
Pillarisetty et al. 2S-1C 4F 2 cross-point DRAM array
CN116683905A (zh) 半导体器件、电子设备

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent