CN111508927A - 具有完全在单元内部的电源轨的标准单元架构 - Google Patents

具有完全在单元内部的电源轨的标准单元架构 Download PDF

Info

Publication number
CN111508927A
CN111508927A CN201911392160.4A CN201911392160A CN111508927A CN 111508927 A CN111508927 A CN 111508927A CN 201911392160 A CN201911392160 A CN 201911392160A CN 111508927 A CN111508927 A CN 111508927A
Authority
CN
China
Prior art keywords
cell
power
cell boundary
power rail
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911392160.4A
Other languages
English (en)
Inventor
S·C·加迪加特拉
R·库马尔
M·内伯斯
Q·潘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111508927A publication Critical patent/CN111508927A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种集成电路结构，其包括金属级上的单元，所述单元由单元边界限定。多个基本平行的互连线在单元边界内部。第一电源轨和第二电源轨都专用于电源，并且在金属级上完全位于单元边界内部，而沿单元边界没有任何电源轨。

Description

具有完全在单元内部的电源轨的标准单元架构
技术领域
本公开的实施例涉及集成电路结构领域，并且特别地，涉及一种具有完全在单元内部的电源轨的标准单元架构。
背景技术
在过去几十年中，集成电路中特征的缩放已成为日益增长的半导体工业背后的驱动力。缩放到越来越小的特征能够在半导体芯片的有限芯片面积上增加功能单元的密度。
例如，缩小晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，使得制造出具有更大容量的产品。然而，对越来越大容量的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。然而，缩放多栅极晶体管并非没有结果。随着微电子电路的这些基本构建块的尺寸减小并且随着在给定区域中制造的基本构建块的绝对数量的增加，对用于制造这些构建块的半导体工艺的约束变得难以承受。
常规的和现有技术制造工艺的变化性可能限制将它们进一步延伸到10纳米或亚10纳米范围的可能性。因此，未来技术节点所需的功能部件的制造可能需要引入新的方法学或将新技术集成到当前制造工艺中或替代当前制造工艺。可以引入新的布局来适应这样的未来技术节点或实现这样的未来技术节点。
附图说明
图1示出了具有共享电源轨(Vcc/Vss)的示例性单元布局的物理实施方式。
图2示出了SPCA单元中的示例性反转布局，示出了SPCA单元的器件或Poly级和M0级中的部件。
图3示出了具有最大器件尺寸Yf的一列SPCA单元的示例性布局和在该列中跨顶部/底部单元边界的电源轨和电源TCN连接。
图4示出了具有减小的最大器件尺寸Yfl的一列SPCA单元的示例性布局。
图5示出了具有共享电源轨(Vcc/Vss)的SPCA1单元布局，其与SPCA相比具有增大的单元高度Y1。
图6示出了具有尺寸Yf的器件的一列SPCA1单元的示例性布局。
图7示出了具有尺寸Yf2的器件的一列SPCA1单元的示例性布局。
图8进一步示出了图6中所示的尺寸Yf的较小器件与SPCA1一起使用。
图9示出了具有窄电源VCT(与SPCA1相比)的SPCA2单元中的示例性反转布局。
图10示出了具有仅对准到电源轨的一侧的窄电源VCT的一列SPCA2单元的示例性布局。
图11进一步示出了具有解决方案2中指定的窄电源VCT的SPCA2的使用。
图12示出了具有可以用于电源(Vcc/Vss)的附加内部电源轨的SPCA3单元布局。
图13示出了具有边界电源轨和可以用于电源或信号的至少一个附加内部电源轨的一列SPCA3单元的示例性布局。
图14进一步示出了具有边界电源轨和至少一个附加内部电源轨的SPCA3的使用。
图15示出了SPCA中的NAND2布局。
图16示出了SPCA3中的相同NAND2布局，其中Vcc和Vss都耦合到该单元内部的电源轨。
图17示出了SPCA3中的NAND2布局，其中在单元边界上具有电源轨并且在单元边界内具有单个电源轨。
图18示出了内部电源单元架构(IPCA)，其中用于Vcc和Vss两者的电源轨完全位于单元内部，而沿单元边界没有任何电源轨。
图19示出了IPCA单元中的示例性反转布局，示出IPCA单元的器件级和M0级中的部件。
图20示出了具有最大器件尺寸Yf的一列IPCA单元的示例性布局，以及在该列中与单元边界的顶部/底部相邻的电源轨和电源TCN连接；
图21示出了IPCA中的示例性NAND2布局，其中电源轨完全处于单元边界内部，而沿单元边界没有任何电源轨。
图22A和图22B是根据本文公开的一个或多个实施例的包括具有完全在单元内部的电源轨的标准单元架构的芯片和管芯的俯视图。
图23示出了根据本公开的实施例的电子系统的框图。
图24是根据本文公开的一个或多个实施例的可以包括具有完全在单元内部的电源轨的标准单元架构的集成电路(IC)器件组件的截面侧视图。
图25示出了根据本公开的一种实施方式的计算设备。
具体实施方式
描述了用于提高单元性能的具有完全在单元内部的电源轨的标准单元架构。在以下描述中，阐述了许多具体细节，例如具体的材料和工具方案，以便提供对本公开的实施例的透彻理解。对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其它实例中，未详细描述诸如单或双镶嵌处理的公知特征，以免不必要地使本公开的实施例晦涩难懂。此外，应当理解，附图中示出的各种实施例是说明性表示，并且不一定按比例绘制。在一些情况下，以对理解本公开最有帮助的方式将各种操作依次描述为多个离散的操作，然而，描述的顺序不应被解释为暗示这些操作必然是顺序相关的。特别地，这些操作不需要按照所呈现的顺序执行。
某些术语也可以在以下描述中仅出于参考的目的而使用，并且因此不旨在进行限制。例如，诸如“上部”、“下部”、“上方”、“下方”、“底部”和“顶部”的术语是指附图中所参考的方向。诸如“前面”、“背面”、“后面”和“侧面”之类的术语描述了在一致但任意的参考系内的部件的部分的取向和/或位置，通过参考描述所讨论的部件的文本和相关联的附图来清楚地描述所述取向和/或位置。这样的术语可以包括以上具体提到的词、其派生词以及相似含义的词。
本文所述的实施例可以针对前道工序(FEOL)半导体处理和结构。FEOL是集成电路(IC)制造的第一部分，其中在半导体衬底或层中将各个器件(例如，晶体管、电容器、电阻器等)图案化。FEOL通常覆盖直到(但不包括)金属互连层沉积的所有内容。在最后的FEOL操作之后，结果通常是具有隔离的晶体管的晶圆(例如，没有任何线路)。
以下描述的实施例可以适用于FEOL处理和结构、BEOL处理和结构、或FEOL和BEOL处理和结构两者。特别地，尽管可以使用FEOL处理场景来说明示例性处理方案，但是这样的方法也可以适用于BEOL处理。同样，尽管可以使用BEOL处理场景来说明示例性处理方案，但是这样的方法也可以适用于FEOL处理。
本文描述的一个或多个实施例针对标准单元架构，该标准单元架构由库单元(library cell)设计限定以具有其中电源轨和电源沟槽接触部两者都完全在集成电路中的单元边界内部的内部电源单元架构。在一个实施例中，电源轨是用于库单元的电源起源的固定位置。更具体地，公开了一种包括金属级(metal level)上的单元的集成电路，其中该单元由单元边界限定。多个基本平行的互连线在单元边界内部。第一电源轨和第二电源轨都专用于电源，并且在金属级上完全位于单元边界内部，而沿单元边界没有任何电源轨。在金属级上，该单元还可以包括沿单元边界的相对侧的块级布线互连。实施例可以针对10纳米或更小的技术节点。实施例可以包括或针对相对于先前技术节点在相同或更小的占用空间中使得更高性能的单元成为可能的单元布局。
标准单元是实施简单功能并具有预先设计的内部布局的逻辑模块。单元库限定可用于使用特定技术节点的物理实施方式中的单元，并且指定那些单元的特征。单元库通常包括不同尺寸的标准单元布局。在集成电路设计中，将标准单元放置在基板之上，作为用于在各种层或级上实施的电路的构建块，所述各种层或级例如是Poly/器件、金属0(M0)、金属1(M1)、金属2(M2)、金属3(M3)等。在一个实施例中，作为示例，本文描述的单元主要存在于M0上。但是，在其它实施例中，该单元可以存在于任何金属级上，这意味着针对M0所示出的任何单元设计可以在任何其它金属级上完成。
用于形成块的单元的自动放置和布线是现代超大规模集成(VLSI)器件的重要方面。在放置期间，放置工具从单元库存取单元布局，并将单元放置成行。单元的集合可以形成块。然后，布线器工具通过在可用的金属层中进行布线来在块级创建单元之间的连接。通常，将单元设计为使用尽可能少的布线层，以便可以在单元的顶部执行更高级的布线，以进行单元间布线。例如，将Poly/M0/M1用于单元级，而将例如M2-M6的上级用于块级的单元间布线。对于每个铸造厂/技术，块到块边界可以改变。
为提供上下文，图1示出了在共享电源单元架构(SPCA)中具有共享电源轨(Vcc/Vss)的示例性单元布局的物理实施方式。图1示出了用于SPCA单元100的M0级结构。单元100由单元边界102限定，并且包括多个沿第一方向基本平行的互连线104(在本文中被称为信号轨)、输入引脚和/或输出引脚。图1示出在M0级上，单元100典型地包括分别用于Vcc和Vss的沿顶部单元边界(TCB)和底部单元边界(BCB)的一组电源轨106A和106B。TCB和BCB之间的距离为该单元限定了单元高度(Y)。在SPCA单元中，典型地在相邻的单元之间共享沿TCB和BCB的电源轨106A和106B(统称为电源轨106)，以获得对信号线104的最佳使用。
图2示出了SPCA单元101中的示例性反转布局，示出了SPCA单元101的器件或Poly级和M0级中的部件。示出了在M0级下方的器件级上在单元边界102内的两个器件108A和108B(统称为器件108)。示出了多晶硅栅极110和信号沟槽接触部(TCN)112，多晶硅栅极110和信号沟槽接触部(TCN)112在大致正交于电源轨106的方向上跨两个器件108延伸。
电源轨106分别经由电源过孔接触部(VCT)114A和114B以及相应的电源沟槽接触部(TCN)116A和116B向器件108供电。电源过孔接触部(VCT)114A和114B(统称为电源VCT)是穿过一个或多个相邻级以提供导电连接的小开口。电源VCT 114可以位于器件级和M0之间的过孔级上，以通过器件级上的电源沟槽接触部(TCN)116A和116B(统称为电源TCN)将器件108连接到M0上的电源轨106。由于电源VCT 114必须位于电源轨106之下，并且器件108位于单元边界102内，所以VCT 114不能直接着陆在器件108之上。由于电流必须通过电源TCN116从VCT 114的中心向器件108的中心行进额外的距离117，这导致电阻增加，因此这种情况对于单元性能而言并不理想。
在集成电路设计中，单元被布置在网格中，其中诸如晶体管的器件被布置在行和列中，如图3所示。
图3示出了具有最大器件尺寸Yf的一列SPCA单元101A-101C的示例性布局以及在该列中跨顶部/底部单元边界的电源轨和电源TCN连接。两个相邻的SPCA单元101A-101C的布局关于其x轴和y轴反转，并且共享顶部/底部单元边界102。在SPCA中，如果封装在单元中的器件的最大器件尺寸为Yf，并且如果这样的单元跨顶部/底部单元边界与自身邻接，这将导致在VCT 114下进行接触的电源TCN 116和信号TCN 112之间发生短路。作为示例，虚线圆118示出在单元101A和单元101B之间的单元边界处，单元101B中的Vcc与单元101A中的信号TCN 112之间存在短路。虚线圆119示出在单元101B与单元101C之间的单元边界处，单元101B中的Vss与单元101C中的信号TCN 112之间存在短路。发生短路是因为电源TCN116必须延伸到顶部/底部单元边界102之外，以为电源VCT 114提供适当的着陆部，并且这些延伸会导致与来自邻接的单元的信号TCN 112(在器件之上)短路。
在一个实施例中，可以通过将最大器件尺寸从Yf减小到Yf1(其中Yf1<Yf)并将较小的器件封装到标准单元高度Y中来避免上述短路问题，如图4所示。
图4示出了具有减小的最大器件尺寸Yfl的一列SPCA单元101D-101F的示例性布局。如所示，一旦最大器件尺寸减小到Yf1，则在SPCA中跨顶部/底部单元边界102的信号TCN112和电源TCN 116之间没有短路。但是，具有减小的最大器件尺寸Yf1的SPCA单元101D-101F的一个问题是，在给定单元高度Y的情况下，可能的驱动的量(与器件尺寸成正比)减小。因此，该实施例对于整体单元性能而言也不是理想选择。
总之，SPCA单元具有三个不同的问题，即单元性能损失、短路和驱动减小。存在三种解决这些问题的解决方案，但是这些解决方案仅部分解决了这些问题或引入了新的复杂性。
解决方案1
解决方案1限定了具有增大的单元高度的SPCA，其在本文中被称为SPCA1，如图5所示。
图5示出了具有共享电源轨(Vcc/Vss)的SPCA1单元布局，其具有增大的单元高度Y1，其中，与SPCA相比，Y1>Y。SPCA1单元500由单元边界502限定。在M0级上，SPCA1单元500包括多个基本平行的互连线504或信号轨，以及分别用于Vcc和Vss的沿顶部单元边界(TCB)和底部单元边界(BCB)502的一组电源轨506A和506B(统称为电源轨506)。TCB和BCB之间的距离限定了单元500的单元高度(Y1)，该高度大于图1-图4中所示的SPCA单元架构的单元高度Y。
图6示出了具有尺寸Yf的器件608的一列SPCA1单元600A-600C的示例性布局。图3示出，当Yf的器件尺寸与具有单元高度Y的SPCA单元101一起使用时，产生短路。但是，当尺寸Yf的器件608用在具有单元高度Y1(其中Y1>Y)的SPCA1单元600A-600C中时，SPCA1中增大的单元高度会提供更多空间，从而使得相邻单元中的电源TCN和信号TCN不邻接，因而避免它们之间的短路。而且，在该解决方案中，SPCA1单元600A-600C能够使用尺寸Yf的较大器件(与图4中所示的SPCA中的Yf1的最大器件尺寸相比)，这也解决了驱动减小的问题。
图7示出了具有尺寸Yf2的器件708的一列SPCA1单元700A-700C的示例性布局，其中Yf2>Yf。较大的SPCA1单元700A-700C有助于封装比SPCA中可能的那些更大的器件708。但是，SPCA1仍然不能封装Yf2的最大器件尺寸，其中Yf2>Yf，这可能是由于单元高度更高而造成的，因为Yf2的最大器件尺寸会产生短路，如虚线圆718和719所示，与尺寸Yf的器件108在SPCA中产生短路的方式相同，如图3所示。而且，SPCA1中的单元面积增大，而没有获得针对单元性能的全部益处，因此不能完全实现该单元的全部潜力。
图8进一步示出了图6中所示的尺寸Yf的较小器件608与SPCA1一起使用。即使当与尺寸Yf的器件608一起使用时，解决方案1仍无法解决单元性能损失的问题，因为电源VCT114不会直接着陆在器件608之上，并且电流必须从顶部/底部单元边界上的电源VCT 114并且通过电源TCN116向每个器件608行进额外的距离117。
解决方案2
解决方案2限定了SPCA，其在本文中被称为SPCA2，其具有较窄的电源VCT(与SPCA1相比)，每个电源VCT仅对准到电源轨的高度的一半，如图9所示。
图9示出了具有窄电源VCT 914(与SPCA1相比)的SPCA2单元900中的示例性反转布局。沿单元边界902的顶部/底部的共享电源轨906通过电源VCT 914和相应的电源TCN 916连接到器件908。SPCA2单元900具有的单元高度为Y。如所示，在一个实施例中，电源VCT 914是共享电源轨906的高度的一半，并且仅对准到电源轨906的一侧(例如，顶部/底部的一半)。
尽管具有尺寸Yf的器件的SPCA单元会产生短路问题，如图3所示，但是当在SPCA2中实施同一单元并且电源VCT仅对准到电源轨的一侧时，可以使用较小的电源VCT 914，这反过来减小了电源TCN 916在顶部/底部单元边界902外的延伸。
图10示出了具有仅对准到电源轨906的一侧的窄电源VCT 914的一列SPCA2单元900A-900C的示例性布局。当SPCA2单元900A-900C邻接时，电源TCN 916和信号TCN 912之间具有更大间隙，因此避免了短路，如所示。在解决方案2中，SPCA2单元900A-900C能够使用尺寸Yf的较大器件(与SPCA中可能的最大器件尺寸Yf1相比)，这也解决了SPCA中遇到的驱动减小的问题。以此方式，SPCA2既解决了短路问题又减少了驱动问题，而不增加单元高度。
图11进一步示出了具有解决方案2中指定的窄电源VCT 914的SPCA2的使用。尽管上述解决方案2有很多好处，但是解决方案2仍然无法解决单元性能损失问题。这是因为电源VCT 914不直接着陆在器件908之上，并且电流必须从顶部/底部单元边界902上的电源VCT 914并且通过电源TCN 916向每个器件908行进额外的距离917，如图11所示。此外，仅对准到宽电源轨906的一侧的电源VCT 914当在单元900被邻接之后在电源轨906的边缘上重复时，会引入可制造性的复杂性。
解决方案3
解决方案3限定了SPCA，其在本文中被称为SPCA3，其具有如SPCA中的边界电源轨，但具有可以用于电源网络或信号布线的电源/信号轨的附加组合，如图12所示。
图12示出了SPCA3单元布局以及可以用于电源(Vcc/Vss)或信号的其它内部电源/信号轨。SPCA3单元1200由单元边界1202限定。在M0级上，SPCA3单元1200包括多个基本平行的互连线1204或信号轨，以及分别用于Vcc和Vss的沿顶部单元边界(TCB)和底部单元边界(BCB)1202的一组电源轨1206A和1206B(统称为电源轨1206)。TCB和BCB之间的距离限定了单元1200的单元高度Y。SPCA3单元1200具有如SPCA中的边界电源轨，并且还包括至少一个或多个内部电源/信号轨1209，其可以用于电源网或者用于由于单元设计权衡而必需的单元内部的信号布线。由于附加内部电源/信号轨1209可以用于电源或信号布线，因此内部电源/信号轨1209不会像边界电源轨1206一样专用于电源。
图13示出了具有边界电源轨1206和可以用于电源或信号的至少一个附加内部电源/信号轨1209的一列SPCA3单元1200A-1200C(统称为单元1200)的示例性布局。在SPCA3中，最大器件尺寸为Yf，与在SPCA中相同。然而，具有器件尺寸Yf的SPCA产生短路问题，如图3所示。但是，当在SPCA3中包括相同的单元时，电源VCT 1314被放置在该单元内部的附加电源/信号轨1209上，这使电源VCT 1314保持完全在单元1200内部。因此，当两个单元1200邻接时，在一个单元的信号TCN 1312与顶部/底部邻接单元的电源TCN 1316之间存在更大的间隙。SPCA3的结果是干净的单元邻接，其避免了短路。在解决方案3中，SPCA3单元1200能够使用尺寸等于Yf的较大器件(与SPCA中可能的最大器件尺寸相比)，这解决了SPCA遇到的驱动减小的问题。
图14进一步示出了具有边界电源轨1206和一组附加内部电源/信号轨1209的SPCA3的使用。具有单元高度Y和尺寸Yf的器件1308的SPCA3减少了由于电源VCT 1314直接着陆在器件1308上而导致的性能损失。这显著减小了电源VCT 1314与穿过电源TCN 1316的器件1308的中心之间的距离1417，如图14所示。
如果SPCA3单元1200内部的其它电源/信号轨1209专用于电源，则SPCA3解决了与SPCA相关联的三个问题。然而，解决方案3具有缺点。一个问题是，SPCA3减少了用于单元内布线的可用互连线1204信号轨的数量，并且可能增加某些类型的逻辑单元在X方向上的尺寸，如图15和图16所示。
图15示出了SPCA中的NAND2布局1500，而图16示出了SPCA3中的相同NAND2布局1600，其中，单元内部的其它电源/信号轨1209用于Vcc和Vss两者。从视觉上的比较可以看出，图16中的SPCA3中的NAND2布局1600在X方向上尺寸增加。
在增加单元的面积不是可行选择的应用中，然后一个实施例适时地利用单元内部的附加电源/信号轨，其中沿单元边界的电源轨用于Vss并且单元边界内的另一个电源/信号轨用于Vcc，如图17所示。
图17示出了SPCA3中的NAND2布局1700，其中在单元边界1702上具有电源轨1706，并且在单元边界1702内具有电源/信号轨1709。在一个示例中，单元边界上的电源轨1706用于Vss，并且单元边界内的电源/信号轨1709用于Vcc，其中电源轨1706和1709分别通过电源VCT 1714耦合到电源TCN 1716。然而，所示实施例要求必须减小器件1708的尺寸以避免短路，如图4所示。例如，器件1708可能需要尺寸Yf1，而不是尺寸Yf，其中Yf1＜Yf。问题是减小器件尺寸减小了单元1700的驱动，并且重新引入了驱动减小的问题。因此，在该实施例中，必须牺牲该架构中的驱动来节省单元面积。而且，随着在单元内部需要布线的信号的数量增加(如在逻辑单元NAND3、AOI等中)，该单元内部的两个附加电源/信号轨1209将必须用于信号布线以节省面积。然后，仅沿单元边界的电源轨1706可用于Vcc和Vss，其然后将SPCA3基本上转换为SPCA。
根据所公开的实施例，提出了一种标准单元架构，其中专用于Vcc和Vss的电源轨在同一金属级上完全位于单元内部，而沿单元边界没有任何电源轨。因此，电源TCN和电源VCT也完全位于单元内部。因此，所公开的实施例的标准单元架构在本文中被称为内部电源单元架构(IPCA)。如下所述，IPCA解决了上述所有三个问题，而不会使制造需求复杂化和/或增加制造成本。
图18示出了IPCA单元布局，其中用于Vcc和Vss两者的电源轨在同一金属级上完全位于单元内部，而沿单元边界没有任何电源轨。金属级(例如，M0)上的IPCA单元1800由具有单元高度Y的单元边界1802限定。在M0级上，IPCA单元1800包括在单元边界1802内部的多个基本平行的互连线1804或信号轨。根据所公开的实施例，代替沿顶部单元边界(TCB)和底部单元边界(BCB)的电源轨，IPCA单元1800包括专用于电源(Vcc和Vss)并且在金属级(例如，M0)上完全位于单元边界1802内部的电源轨1806A和1806B，而沿单元边界1802没有任何电源轨。在一个实施例中，互连线1804位于电源轨1806A与1806B(统称为电源轨1806)之间。在另一个实施例中，IPCA单元1800包括分别沿单元边界(即，TCB和BCB)的相对侧的块级布线互连1803A和1803B。
图19示出了IPCA单元1801中的示例性反转布局，其示出了用于IPCA单元1801的器件级和M0级中的部件。在一个实施例中，用于IPCA单元1801的M0级包括与TCB相邻的Vcc电源轨1806A和与BCB相邻的Vss电源轨1806B。IPCA单元1801被示为还包括在M0级下方的器件级上的单元边界1802内部的两个器件1908A和1908B。在器件级上，多晶硅栅极1910和信号沟槽接触部(TCN)1912被示为在大致正交于电源轨1806方向的方向上跨两个器件1908延伸。
在单元边界1802内，电源沟槽接触部(TCN)1916A耦合到器件级上的器件1908A，并且电源TCN 1916B耦合到器件级上的器件1908B。在器件层上(例如，在诸如晶体管的器件之上或上)沉积电介质层或介电常数低于SiO2的介电常数的材料(例如，低k电介质材料)之后，并且在穿过电介质层向器件图案化出开口之后，可以形成电源TCN 1916A和1916B(统称为电源TCN 1916)。电源TCN 1916可以通过化学或物理沉积工艺形成。在用于沟槽接触部的铜材料的情况下，这样的接触部可以通过穿过电介质层形成开口以暴露器件的期望区域、然后进行电沉积工艺来形成，在电沉积工艺中，在电介质层的开口中形成可选的阻挡层，然后对开口进行晶种并在开口中沉积铜材料。用于电源TCN 1916的钨材料可以通过物理沉积工艺来沉积。
在金属级和器件级之间的过孔级上的电源过孔接触部(VCT)1914A和1914B分别通过电源TCN 1916A和1916B将电源轨1806A和1806B耦合到器件1908A和1908B。更具体地，电源VCT 1914A耦合在电源轨1806A与电源TCN 1916A之间，并且电源VCT 1914B耦合在电源轨1806B与电源TCN 1916B之间。
在所公开的实施例的IPCA中，由于电源轨1806完全在单元边界1802内部，因此电源VCT 1914直接着陆在器件1908之上，从而显著减小了电源VCT 1914的中心与器件1908的中心之间的距离1917，如图19所示。
在集成电路设计中，单元布置在网格中，其中诸如晶体管的器件被布置成行和列，如图20所示。
图20示出了具有最大器件尺寸Yf的一列IPCA单元1801A-1801C的示例性布局，以及在该列中与单元边界1802的顶部/底部相邻的电源轨和电源TCN连接。两个相邻的IPCA单元1801的布局关于其x轴和y轴反转，并且共享顶部/底部单元边界1802。在IPCA中，如果封装在单元中的器件的最大器件尺寸为Yf，并且如果这样的单元跨顶部/顶部单元边界与其自身邻接，则由于在垂直方向上相邻的电源TCN 1916和信号TCN 1912之间存在的间隙，因而在它们之间不存在短路，如虚线圆2000和2002之下的区域所示。虚线圆2000突出显示了单元1801A与单元1801B之间的单元边界，并且示出了单元1801A中的信号TCN 1912与单元1801B中的Vcc电源TCN1916之间不存在短路。虚线圆2002突出显示了单元1801B与单元1801C之间的单元边界，并且示出了在单元1801B中的Vss电源TCN 1916与单元1801B中的信号TCN 1912之间不存在短路。
此外，当与SPCA1比较时，IPCA单元1801能够使用尺寸Yf的相同的较大器件，而无需增加单元高度。因此，与SPCA1相比，IPCA为短路问题和驱动减小问题提供了一种改进的解决方案。
SPCA2具有较窄的电源VCT(与SPCA1相比)，每个电源VCT仅对准到电源轨的一半，如图9所示。这样，SPCA2还解决了短路问题和驱动减小问题，而不增加单元高度。但是SPCA2无法解决单元性能损失问题，如图11所示。但是，在IPCA中，由于电源VCT 1914直接着陆在器件1908之上(因为电源轨1806完全在单元内部)，电源VCT 1914和器件1908之间的距离显著减少。IPCA还解决了单元性能损失问题，这使得与SPCA2相比，IPCA是更好的替代物。
由于广泛使用了对准到边界电源轨的一侧的电源VCT，因此SPCA2还具有可制造性问题。对准到电源轨的一侧的这种类型的电源VCT的制造不能被精确地控制，这会导致较大的电源VCT电阻变化，并且进而导致较大的整体单元性能变化。但是IPCA总是使用对准到内部电源轨1806的相对侧的电源VCT 1914，其可以以更高的精确度制造，从而导致较低的过孔电阻和整体较低的单元性能变化。以此方式，在可制造性方面，IPCA优于SPCA2。
这造成了SPCA3和IPCA之间的比较。如图14所示，SPCA3具有如SPCA中的边界电源轨，但是还具有可以用于电源网络或信号布线的附加的内部电源轨。这样，SPCA3还解决了短路问题、单元性能损失和驱动减小问题。像IPCA一样，SPCA3也是始终将电源VCT对准到电源轨的整个宽度，这也缺少可制造性问题。但是，SPCA3的主要缺点是互连线或信号轨的损失，互连线或信号轨需要被去除以为内部电源轨让出空间。SPCA3通常使用较宽的边界轨迹来供电(甚至其它共享电源架构，例如SPCA、SPCA1和SPCA2也使用较宽的边界轨迹来供电)。这样的较宽的边界轨迹将处于较低的电阻，并且当两个单元邻接时可以有效地为两个单元提供电源。但是，由于较宽的边界电源轨在单元高度中占据更多空间，所以可用于信号线的空间减少。除此之外，如图16所示，在SPCA3中，单元内部还有一个轨用于电源布线，这进一步减少了单元内部可用于布线的轨的数量。
然而，在IPCA中，在单元设计中未使用与电源轨1806处于同一级上的边界电源轨。因此，边界轨的宽度可以做得尽可能窄，因为它将不会用于在单元内部对电源进行布线。而且，还可以使IPCA中的单元内部的电源轨1806窄于SPCA、SPCA1、SPCA2和SPCA3中的边界电源轨的宽度，因为IPCA中的电源轨1806仅需支撑一个单元而不是两个邻接的单元。减小电源轨宽度也不会影响单元性能，因为只需要向一个单元供电。这两个特征将为互连(信号轨)1804提供更多空间，并且不会减少可用于在单元内部进行布线的互连(信号轨)的数量。
图21示出了IPCA中的示例性NAND2布局，其中电源轨1806A和1806B完全位于单元边界1802内部，而沿单元边界1802没有任何电源轨。IPCA中的NAND2布局2100清楚地示出了IPCA中互连线1804的数量没有减少，并且与SPCA、SPCA1和SPCA2中保持相同。图21还示出，与图16所示的SPCA3中的相同的NAND2布局相比，IPCA中的NAND2布局2100的面积更小(X方向的尺寸减小)。
因此，IPCA解决了单元性能损失、短路和驱动减小这三个SPCA问题，而不会引入单元面积增长和其它制造复杂性。
通常，制造实施IPCA的集成电路结构的方法包括在金属级上形成单元，该单元由单元边界限定。在单元边界内部形成多个基本平行的互连线。在金属级上形成专用于电源并且完全位于单元边界内部的第一电源轨和第二电源轨，而沿单元边界没有任何电源轨。
更具体地，一种制造用于集成电路结构的布局的方法可以包括在器件级上在单元边界内部形成第一器件和第二器件。在单元边界内部的第一器件上形成第一电源沟槽接触部(TCN)。在单元边界内部的第二器件上形成第二电源TCN。在单元边界内部在直接处于第一器件之上的第一电源TCN上形成第一电源过孔接触部(VCT)。在单元边界内部在直接处于第二器件之上的第二电源TCN上形成第二电源过孔接触(VCT)。在器件级上方的金属级上形成单元，其中该单元由单元边界限定，并且包括在单元边界内部的多个基本平行的互连线、以及专用于电源、并且完全在金属级上的单元边界内部的第一电源轨和第二电源轨。
本文描述的集成电路结构可以被包括在电子器件中。作为一个这样的装置的示例，图22A和图22B是根据本文公开的一个或多个实施例的包括具有完全在单元内部的电源轨的标准单元架构的晶圆和管芯的俯视图。
参考图22A和图22B，晶圆2200可以由半导体材料组成并且可以包括具有在晶圆2200的表面上形成的集成电路(IC)结构的一个或多个管芯2202。管芯2202中的每个可以是包括任何合适的IC(例如，包括具有完全在单元内部的电源轨的标准单元架构的IC，例如如上所述的IC)的半导体产品的重复单元。在完成半导体产品的制造后，晶圆2200可以经历单一化工艺，其中管芯2202中的每个彼此分开以提供半导体产品的分立的“芯片”。特别是，包括具有本文中公开的独立缩放的选择器的嵌入式非易失性存储器结构的结构可以采用晶圆2200(例如，未单一化的)的形式或管芯2202(例如，单一化的)的形式。管芯2202可以包括基于独立缩放的选择器和/或支持用于对电信号布线的电路的一个或多个嵌入式非易失性存储器结构、以及任何其它IC部件。在一些实施例中，晶圆2200或管芯2202可以包括附加的存储器器件(例如，静态随机存取存储器(SRAM)器件)、逻辑器件(例如，与、或、与非、或者或非门)、或者任何其它合适的电路元件。这些器件中的多个器件可以组合在单个管芯2202上。例如，由多个存储器器件形成的存储器阵列可以与处理器件或被配置为存储存储器器件中的信息或执行存储在存储器阵列中的指令的其它逻辑单元形成在同一管芯2202上。
本文公开的实施例可以用于制造各种各样的不同类型的集成电路和/或微电子器件。这样的集成电路的示例包括但不限于处理器、芯片组部件、图形处理器、数字信号处理器、微控制器等。在其它实施例中，可以制造半导体存储器。此外，集成电路或其它微电子器件可以用在本领域中已知的各种电子器件中。例如，在计算机系统(例如，台式机、膝上型计算机、服务器)、蜂窝电话、个人电子器件等中。集成电路可以与总线和系统中的其它部件耦合。例如，处理器可以通过一个或多个总线耦合到存储器、芯片组等。处理器、存储器和芯片组中的每一个可以潜在地使用本文公开的方法来制造。
图23示出了根据本公开的实施例的电子系统2300的框图。电子系统2300可以对应于例如便携式系统、计算机系统、过程控制系统、或利用处理器和相关联的存储器的任何其它系统。电子系统2300可以包括微处理器2302(具有处理器2304和控制单元2306)、存储器器件2308和输入/输出器件2310(应当理解，在各种实施例中，电子系统2300可以具有多个处理器、控制单元、存储器器件单元和/或输入/输出器件)。在一个实施例中，电子系统2300具有一组指令，这些指令限定将由处理器2304对数据执行的操作以及处理器2304、存储器器件2308和输入/输出器件2310之间的其它事务。控制单元2306通过循环通过使得指令从存储器器件2308被检索并执行的一组操作来协调处理器2304、存储器器件2308和输入/输出器件2310的操作。存储器器件2308可以包括如本说明书中所述的非易失性存储单元。在实施例中，如图23所示，存储器器件2308被嵌入在微处理器2302中。在实施例中，处理器2304或电子系统2300的另一个部件包括具有完全在单元内部的电源轨的标准单元架构，如本文所述的那些。
图24是根据本文公开的一个或多个实施例的集成电路(IC)器件组件的截面侧视图，该IC器件组件可以包括具有完全在单元内部的电源轨的标准单元架构。
参考图24，IC器件组件2400包括具有本文所述的一个或多个集成电路结构的部件。IC器件组件2400包括设置在电路板2402(其可以是例如母板)上的多个部件。IC器件组件2400包括设置在电路板2402的第一面2440上和电路板2402的相对的第二面2442上的部件。通常，部件可以设置在面2440和面2442中的一个面或这两个面上。特别地，IC器件组件2400的部件中的任何合适的部件可以包括(包括多个)具有完全在单元内部的电源轨的标准单元架构，如本文所公开的那些。
在一些实施例中，电路板2402可以是包括多个金属层的印刷电路板(PCB)，该多个金属层通过电介质材料层彼此分开并且通过导电过孔互连。可以以期望的电路图案形成金属层中的任何一个或多个，以在耦合到电路板2402的部件之间布线电信号(可选地与其它金属层结合)。在其它实施例中，电路板2402可以是非PCB基板。
图24所示的IC器件组件2400包括内插器上封装结构2436，其通过耦合部件2416耦合到电路板2402的第一面2440。耦合部件2416可以将内插器上封装结构2436电气地和机械地耦合到电路板2402，并且可以包括焊球(如图24所示)、插座的公和母部分、粘合剂、底部填充材料、和/或任何其它合适的电气和/或机械耦合结构。
内插器上封装结构2436可以包括通过耦合部件2424耦合到内插器2404的IC封装2420。耦合部件2424可以采用用于该应用的任何合适的形式，例如以上参考耦合部件2416所讨论的形式。尽管在图24中示出了单个IC封装2420，但是多个IC封装可以耦合到内插器2404。应当理解，可以将附加的内插器耦合到内插器2404。内插器2404可以提供用于桥接电路板2402和IC封装2420的中间衬底。IC封装2420可以是或包括例如管芯(图22B的管芯2202)或任何其它合适的部件。通常，内插器2404可以将连接扩展到更宽的间距，或者将连接重新布线到不同的连接。例如，内插器2404可以将IC封装2420(例如，管芯)耦合到耦合部件2416的球栅阵列(BGA)，以耦合到电路板2402。在图24所示的实施例中，IC封装2420和电路板2402附接到内插器2404的相对侧。在其它实施例中，IC封装2420和电路板2402可以附接到内插器2404的同一侧。在一些实施例中，三个或更多个部件可以通过内插器2404互连。
内插器2404可以由环氧树脂、玻璃纤维增强的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施方式中，内插器2404可以由替代的刚性或柔性材料形成，刚性或柔性材料可以包括上述用于半导体衬底中的相同材料，例如硅、锗以及其它III-V族和IV族材料。内插器2404可以包括金属互连2410和过孔2408，包括但不限于穿硅过孔(TSV)2406。内插器2404还可以包括嵌入式器件，包括无源和有源器件。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器器件。诸如射频(RF)器件、电源放大器、电源管理器件、天线、阵列、传感器和微机电系统(MEMS)器件之类的更复杂的器件也可以形成在内插器2404上。内插器上封装结构2436可以采用本领域已知的任何内插器上封装结构的形式。
IC器件组件2400可以包括通过耦合部件2422耦合到电路板2402的第一面2440的IC封装2424。耦合部件2422可以采用以上参考耦合部件2416讨论的任何实施例的形式，并且IC封装2424可以采用以上参考IC封装2420讨论的任何实施例的形式。
图24中所示的IC器件组件2400包括通过耦合部件2428耦合到电路板2402的第二面2442的层叠封装结构2434。层叠封装结构2434可以包括IC封装2426和IC封装2432，IC封装2426和IC封装2432通过耦合部件2430耦合在一起，使得IC封装2426设置在电路板2402和IC封装2432之间。耦合部件2428和2430可以采用以上讨论的耦合部件2416的任何实施例的形式，并且IC封装2426和2432可以采用以上讨论的IC封装2420的任何实施例的形式。层叠封装结构2334可以根据本领域已知的任何层叠封装结构进行配置。
图25示出了根据本公开的一种实施方式的计算设备2500。计算设备2500容纳板2502。板2502可以包括多个部件，包括但不限于处理器2504和至少一个通信芯片2506。处理器2504物理地和电气地耦合到板2502。在至少一个实施方式中，至少一个通信芯片2506也物理地和电气地耦合到板2502。在其它实施方式中，通信芯片2506是处理器2504的部分。
取决于其应用，计算设备2500可以包括可以或可以不物理地和电气地耦合到板2502的其它部件。这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字通用磁盘(DVD)等)。
通信芯片2506能够实现向和从计算设备2500传送数据的无线通信。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用经调制的电磁辐射来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的器件不包含任何导线，尽管在某些实施例中它们可能不包含。通信芯片2506可以实施多种无线标准或协议中的任何一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G及更高版本的任何其它无线协议。计算设备2500可以包括多个通信芯片2506。例如，第一通信芯片2506可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，并且第二通信芯片2506可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等的较长距离无线通信。
计算设备2500的处理器2504包括封装在处理器2504内的集成电路管芯。在本公开的一些实施方式中，处理器的集成电路管芯包括根据本公开的实施例的实施方式的具有完全在单元内部的电源轨的标准单元架构。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片2506也包括封装在通信芯片2506内的集成电路管芯。根据本公开的实施例的另一种实施方式，通信芯片的集成电路管芯包括根据本公开的实施例的实施方式的具有完全在单元内部的电源轨的标准单元架构。
在其它实施方式中，被容纳在计算设备2500内的另一部件可以包含包括根据本公开的实施例的实施方式的具有完全在单元内部的电源轨的标准单元架构的集成电路管芯。
在各种实施方式中，计算设备2500可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字录像机。在其它实施方式中，计算设备2500可以是处理数据的任何其它电子设备。
因此，本文描述的实施例包括具有完全在单元内部的电源轨的标准单元架构。包括摘要中描述的内容在内的本公开的实施例的所示实施方式的以上描述并不旨在是详尽的或将本公开限制于所公开的精确形式。尽管本文出于说明性目的描述了本公开的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开的范围内各种等效修改都是可能的。
可以根据以上详细描述对本公开进行这些修改。在所附权利要求中使用的术语不应被解释为将本公开限制于说明书和权利要求中所公开的特定实施方式。而是，本公开的范围将完全由所附权利要求来确定，所附权利要求将根据权利要求解释所建立的原则来解释。
示例性实施例1：一种集成电路结构包括在金属级上的单元，该单元由单元边界限定。多个基本平行的互连线在单元边界内部。第一电源轨和第二电源轨都专用于电源，并且第一电源轨和第二电源轨在金属级上完全位于单元边界内部，而沿单元边界没有任何电源轨。
示例性实施例2：示例性实施例1的集成电路结构，其中该单元还包括在金属级上沿单元边界的相对侧的块级布线互连。
示例性实施例3：示例性实施例1或2的集成电路结构，还包括在金属级下方的器件级上、处于单元边界内部的器件。电源沟槽接接触部(TCN)在器件级上、在单元边界内部耦合到器件。电源过孔接触部(VCT)耦合在电源TCN与第一电源轨或第二电源轨之间，其中电源VCT位于金属级和器件级之间的过孔级上、在单元边界内部。
示例性实施例4：示例性实施例1、2或3的集成电路结构，其中第一电源轨包括Vss电源轨，并且第二电源轨包括Vcc电源轨。
示例性实施例5：示例性实施例4的集成电路结构，其中Vss电源轨位于与顶部单元边界(TCB)和底部单元边界(BCB)中的一个相邻的位置，并且Vcc电源轨位于与单元边界中相对的一个相邻的位置。
示例性实施例6：示例性实施例5的集成电路结构，其中互连线位于Vss电源轨和Vcc电源轨之间。
示例性实施例7：示例性实施例1、2、3、4、5或6的集成电路结构，其中电源VCT直接着陆在器件之上。
示例性实施例8：一种集成电路结构包括在金属级上的单元，该单元由单元边界限定。多个基本平行的互连线在单元边界内部。第一电源轨和第二电源轨都专用于电源，并且在金属级上完全位于单元边界内部。第一器件和第二器件在金属级下方的器件级上、处于单元边界内部。第一电源沟槽接触部(TCN)在器件级上、在单元边界内部耦合到第一器件。第二电源TCN在器件级上、在单元边界内部耦合到第二器件。第一电源过孔接触部(VCT)耦合在第一电源TCN和第一电源轨之间，其中第一电源VCT位于单元边界内部并且在金属级与器件级之间的过孔级上。第二电源过孔接触部(VCT)耦合在第二电源TCN和第二电源轨之间，其中第二电源VCT位于单元边界内部并且在金属级与器件级之间的过孔级上。
示例性实施例9：示例性实施例8的集成电路结构，其中该单元还包括在金属级上沿单元边界的相对侧的块级布线互连。
示例性实施例10：示例性实施例8或9的集成电路结构，其中第一电源轨包括Vss电源轨，并且第二电源轨包括Vcc电源轨。
示例性实施例11：示例性实施例10的集成电路结构，其中Vss电源轨位于与顶部单元边界(TCB)和底部单元边界(BCB)中的一个相邻的位置，并且Vcc电源轨位于与所述单元边界中相对的一个相邻的位置。
示例性实施例12：示例性实施例11的集成电路结构，其中互连线位于Vss电源轨和Vcc电源轨之间。
示例性实施例13：示例性实施例8、9、10、11或12的集成电路结构，其中第一电源VCT直接着陆在第一器件之上，并且第二电源VCT直接着陆在第二器件之上。
示例性实施例14：示例性实施例8、9、10、11、12或13的集成电路结构，还包括：栅极和信号沟槽接触部(TCN)，栅极和信号沟槽接触部(TCN)在器件层上在大致正交于第一电源轨和第二电源轨的方向的方向上跨第一器件和第二器件延伸。
示例性实施例15：一种制造集成电路结构的布局的方法，包括在金属级上形成单元，该单元由单元边界限定。在单元边界内部形成多个基本平行的互连线。形成第一电源轨和第二电源轨，第一电源轨和第二电源轨都专用于电源并且在金属级上完全位于单元边界内部，而沿单元边界没有任何电源轨。
示例性实施例16：示例性实施例15的方法，还包括：在金属级上沿单元边界的相对侧形成块级布线互连。
示例性实施例17：示例性实施例15或16的方法，还包括：在金属级下方的器件级上在单元边界内部形成器件。在器件级上在单元边界内部形成耦合到器件的电源沟槽接触部(TCN)。形成耦合在电源TCN和第一电源轨或第二电源轨之间的电源过孔接触部(VCT)，其中电源VCT在金属级和器件级之间的过孔级上位于单元边界内部。
示例性实施例18：根据示例性实施例15、16或17的方法，该方法还包括：在器件层上在大致正交于第一电源轨和第二电源轨的方向的方向上跨第一器件和第二器件延伸的栅极和信号沟槽接触部(TCN)。
示例性实施例19：示例性实施例15的方法，还包括：将第一电源轨形成为Vss电源轨，并将第二电源轨形成为Vcc电源轨。
示例性实施例20：示例性实施例19的方法，还包括：将Vss电源轨定位为与顶部单元边界(TCB)和底部单元边界(BCB)中的一个相邻，以及将Vcc电源轨定位为与所述单元边界中的相对的一个相邻。
示例性实施例21：示例性实施例20的方法，还包括：在Vss电源轨和Vcc电源轨之间形成互连线。
示例性实施例22：示例性实施例15、16、17、18、19、20或21的方法，还包括：形成电源VCT以直接着陆在器件之上。
示例性实施例23：一种制造用于集成电路结构的布局的方法，包括在器件级上在单元边界内部形成第一器件和第二器件。在单元边界内部在第一器件上形成第一电源沟槽接触部(TCN)。在单元边界内部在第二器件上形成第二电源TCN。在单元边界内部在直接处于第一器件之上的第一电源TCN上形成第一电源过孔接触部(VCT)。在单元边界内部在直接处于第二器件之上的第二电源TCN上形成第二电源过孔接触部(VCT)。在器件级上方的金属级上形成单元，其中，该单元由单元边界限定，并且包括处于单元边界内部的多个基本平行的互连线以及第一电源轨和第二电源轨，第一电源轨和第二电源轨都用于电源并且在金属级上完全位于单元边界内部。
示例性实施例24：示例性实施例23的方法，还包括：在金属级上沿单元边界的相对侧形成块级布线互连。
示例性实施例25：示例性实施例23或24的方法，还包括：将第一电源轨形成为Vss电源轨，并且将第二电源轨形成为Vcc电源轨。

Claims (25)

1.一种集成电路结构，包括：
金属级上的单元，所述单元由单元边界限定；
所述单元边界内部的多个基本平行的互连线；以及
第一电源轨和第二电源轨，所述第一电源轨和所述第二电源轨都专用于电源，并且在所述金属级上完全位于所述单元边界内部，而沿所述单元边界没有任何电源轨。
2.根据权利要求1所述的集成电路结构，其中，所述单元还包括在所述金属级上沿所述单元边界的相对侧的块级布线互连。
3.根据权利要求1或2所述的集成电路结构，还包括：
器件，其在所述金属级下方的器件级上、处于所述单元边界内部；
电源沟槽接触部(TCN)，其在所述器件级上在所述单元边界内部耦合到所述器件；以及
电源过孔接触部(VCT)，其耦合在所述电源TCN和所述第一电源轨或所述第二电源轨之间，其中，所述电源VCT在所述金属级和所述器件级之间的过孔级上位于所述单元边界内部。
4.根据权利要求1或2所述的集成电路结构，其中，所述第一电源轨包括Vss电源轨，并且所述第二电源轨包括Vcc电源轨。
5.根据权利要求4所述的集成电路结构，其中，所述Vss电源轨位于与顶部单元边界(TCB)和底部单元边界(BCB)中的一个相邻的位置，并且所述Vcc电源轨位于与所述单元边界中的相对的一个相邻的位置。
6.根据权利要求5所述的集成电路结构，其中，互连线位于所述Vss电源轨和所述Vcc电源轨之间。
7.根据权利要求1或2所述的集成电路结构，其中，所述电源VCT直接着陆在所述器件之上。
8.一种集成电路结构，包括：
金属级上的单元，所述单元由单元边界限定；
所述单元边界内部的多个基本平行的互连线；
第一电源轨和第二电源轨，所述第一电源轨和所述第二电源轨都专用于电源并且在所述金属级上完全位于所述单元边界内部；
第一器件和第二器件，所述第一器件和所述第二器件在所述金属级下方的器件级上处于所述单元边界内部；
第一电源沟槽接触部(TCN)，其在所述器件级上在所述单元边界内部耦合到所述第一器件；
第二电源TCN，其在所述器件级上在所述单元边界内部耦合到所述第二器件；
第一电源过孔接触部(VCT)，其耦合在所述第一电源TCN和所述第一电源轨之间，其中，所述第一电源VCT位于所述单元边界内部并且在所述金属级和所述器件级之间的过孔级上；以及
第二电源过孔接触部(VCT)，其耦合在所述第二电源TCN和所述第二电源轨之间，其中，所述第二电源VCT位于所述单元边界内部并且在所述金属级和所述器件级之间的过孔级上。
9.根据权利要求8所述的集成电路结构，其中，所述单元还包括在所述金属级上沿所述单元边界的相对侧的块级布线互连。
10.根据权利要求8或9所述的集成电路结构，其中，所述第一电源轨包括Vss电源轨，并且所述第二电源轨包括Vcc电源轨。
11.根据权利要求10所述的集成电路结构，其中，所述Vss电源轨位于与顶部单元边界(TCB)和底部单元边界(BCB)中的一个相邻的位置，并且所述Vcc电源轨位于与所述单元边界中的相对的一个相邻的位置。
12.根据权利要求11所述的集成电路结构，其中，互连线位于所述Vss电源轨和所述Vcc电源轨之间。
13.根据权利要求8或9所述的集成电路结构，其中，所述第一电源VCT直接着陆在所述第一器件之上，并且所述第二电源VCT直接着陆在所述第二器件之上。
14.根据权利要求8或9所述的集成电路结构，还包括：在所述器件级上、在大致与所述第一电源轨和所述第二电源轨的方向正交的方向上跨所述第一器件和所述第二器件延伸的栅极和信号沟槽接触部(TCN)。
15.一种制造用于集成电路结构的布局的方法，所述方法包括：
在金属级上形成单元，所述单元由单元边界限定；
在所述单元边界内部形成多个基本平行的互连线；以及
形成第一电源轨和第二电源轨，所述第一电源轨和所述第二电源轨都专用于电源并且在所述金属级上完全位于所述单元边界内部，而沿所述单元边界没有任何电源轨。
16.根据权利要求15所述的方法，还包括：在所述金属级上沿所述单元边界的相对侧形成块级布线互连。
17.根据权利要求15或16所述的方法，还包括：
在所述金属级下方的器件级上在所述单元边界内部形成器件；
在所述器件级上在所述单元边界内部形成耦合到所述器件的电源沟槽接触部(TCN)；以及
形成耦合在所述电源TCN和所述第一电源轨或所述第二电源轨之间的电源过孔接触部(VCT)，其中，所述电源VCT在所述金属级和所述器件级之间的过孔级上位于所述单元边界内部。
18.根据权利要求15或16所述的方法，还包括：在所述器件级上形成在与所述第一电源轨和所述第二电源轨的方向大致正交的方向上跨所述器件延伸的栅极和信号沟槽接触部(TCN)。
19.根据权利要求15或16所述的方法，还包括：将所述第一电源轨形成为Vss电源轨，并且将所述第二电源轨形成为Vcc电源轨。
20.根据权利要求19所述的方法，还包括：将所述Vss电源轨定位为与顶部单元边界(TCB)和底部单元边界(BCB)中的一个相邻，并且将所述Vcc电源轨定位为与所述单元边界中的相对的一个相邻。
21.根据权利要求20所述的方法，还包括：在所述Vss电源轨和所述Vcc电源轨之间形成互连线。
22.根据权利要求15或16所述的方法，还包括：形成所述电源VCT以直接着陆在所述器件之上。
23.一种制造用于集成电路结构的布局的方法，所述方法包括：
在器件级上在单元边界内部形成第一器件和第二器件；
在所述单元边界内部在所述第一器件上形成第一电源沟槽接触部(TCN)；
在所述单元边界内部在所述第二器件上形成第二电源TCN；
在所述单元边界内部在直接处于所述第一器件之上的所述第一电源TCN上形成第一电源过孔接触部(VCT)；以及
在所述单元边界内部在直接处于所述第二器件之上的所述第二电源TCN上形成第二电源过孔接触部(VCT)；以及
在所述器件级上方的金属级上形成单元，其中，所述单元由所述单元边界限定，并且所述单元包括在所述单元边界内部的多个基本平行的互连线、以及都专用于电源并且在所述金属级上完全位于所述单元边界内部的第一电源轨和第二电源轨。
24.根据权利要求23所述的方法，还包括：在所述金属级上沿所述单元边界的相对侧形成块级布线互连。
25.根据权利要求23或24所述的方法，还包括：将所述第一电源轨形成为Vss电源轨，并且将所述第二电源轨形成为Vcc电源轨。
CN201911392160.4A 2019-01-31 2019-12-30 具有完全在单元内部的电源轨的标准单元架构 Pending CN111508927A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/263,093 US11682664B2 (en) 2019-01-31 2019-01-31 Standard cell architecture with power tracks completely inside a cell
US16/263,093 2019-01-31

Publications (1)

Publication Number Publication Date
CN111508927A true CN111508927A (zh) 2020-08-07

Family

ID=68072108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911392160.4A Pending CN111508927A (zh) 2019-01-31 2019-12-30 具有完全在单元内部的电源轨的标准单元架构

Country Status (3)

Country Link
US (1) US11682664B2 (zh)
EP (1) EP3690942A1 (zh)
CN (1) CN111508927A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682665B2 (en) * 2019-06-19 2023-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor layout with different row heights

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308307B1 (en) * 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
US7989849B2 (en) * 2006-11-15 2011-08-02 Synopsys, Inc. Apparatuses and methods for efficient power rail structures for cell libraries
US7821039B2 (en) 2008-06-23 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for improving circuit performance
US8513978B2 (en) * 2011-03-30 2013-08-20 Synopsys, Inc. Power routing in standard cell designs
US9502351B1 (en) * 2015-09-15 2016-11-22 Qualcomm Incorporated Multiple split rail standard cell library architecture
US11189569B2 (en) * 2016-09-23 2021-11-30 Advanced Micro Devices, Inc. Power grid layout designs for integrated circuits
WO2019132944A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Power shared cell architecture

Also Published As

Publication number Publication date
US11682664B2 (en) 2023-06-20
US20200251464A1 (en) 2020-08-06
EP3690942A1 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
US10892215B2 (en) Metal on both sides with power distributed through the silicon
US20210111179A1 (en) 3d-ferroelectric random access memory (3d-fram)
US11469189B2 (en) Inductor and transmission line with air gap
US9691437B2 (en) Compact microelectronic assembly having reduced spacing between controller and memory packages
US11114471B2 (en) Thin film transistors having relatively increased width and shared bitlines
CN113161286A (zh) 堆叠中介层结构及相关微电子装置组合件、方法及电子系统
US11476241B2 (en) Interposer, microelectronic device assembly including same and methods of fabrication
KR102594535B1 (ko) 전력 공유 셀 아키텍처
KR102570146B1 (ko) 공유 프리로드 라인 및 공유 활성화 라인을 포함한 컴퓨트 인 메모리 (cim) nand 또는 nor 8t-sram 비트셀들의 어레이를 포함하는 집적 디바이스
CN111508927A (zh) 具有完全在单元内部的电源轨的标准单元架构
US11710636B2 (en) Metal and spacer patterning for pitch division with multiple line widths and spaces
US11764219B2 (en) Metal space centered standard cell architecture to enable higher cell density
US11430778B2 (en) Differential trench fill for ease of layout design
US11824002B2 (en) Variable pitch and stack height for high performance interconnects
US11409935B2 (en) Pin must-connects for improved performance
WO2019005135A1 (en) USE OF TRENCH CONTACT IN DEADLY MEMORY PROGRAMMING

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination