TW202139461A - 半導體裝置及結晶成長方法 - Google Patents

半導體裝置及結晶成長方法 Download PDF

Info

Publication number
TW202139461A
TW202139461A TW110105212A TW110105212A TW202139461A TW 202139461 A TW202139461 A TW 202139461A TW 110105212 A TW110105212 A TW 110105212A TW 110105212 A TW110105212 A TW 110105212A TW 202139461 A TW202139461 A TW 202139461A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
electrode
crystal growth
crystal
semiconductor device
Prior art date
Application number
TW110105212A
Other languages
English (en)
Inventor
河原克明
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW202139461A publication Critical patent/TW202139461A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584—Bidirectional converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

作為半導體裝置的一實施態樣，半導體裝置至少包含具有剛玉結構的半導體層；以及分別設置在所述半導體層的第一面側的第1電極和第2電極，且構成為電流在從所述第1電極朝向所述第2電極的第一方向上流動，其中，所述半導體層的m軸方向平行於所述第一方向。又，作為半導體裝置的另一實施態樣，半導體裝置至少包含具有剛玉結構的半導體層、設置在所述半導體層的第一面側的第1電極、以及設置在所述第一面側之相反側的第二面側的第2電極，其中，所述第一面為m面，所述第2電極至少在第一方向上比第1電極長，且所述第一方向為所述半導體層的c軸方向。又，作為本發明結晶成長方法一實施態樣的一示例，在結晶基板的c面上，使具有剛玉結構的結晶進行結晶成長，其中所述結晶基板為具有剛玉結構的結晶成長用的結晶基板，所述結晶基板上設有凹凸部以使伴隨結晶成長而來的差排相較於在a軸方向上更在m軸方向上伸展。又，作為本發明實施態樣的一示例，使用結晶成長用的結晶基板，而使具有剛玉結構的結晶進行結晶成長，在所述結晶基板的結晶成長面側，設有凹凸部以使在所述結晶之m軸方向上伸展的差排，從所述結晶成長的方向移動。

Description

半導體裝置及結晶成長方法
本發明係關於有用於功率元件等的半導體裝置。而且，本發明還涉及一種能夠獲得可用於功率元件等的結晶的結晶成長方法。
以往在異種基板上進行結晶成長時，具有產生裂縫或晶格缺陷的問題。針對此問題，研究將基板與膜的晶格常數及熱膨脹係數整合等。又在發生未整合的情況中，亦研究了ELO之類的成膜方法等。
專利文獻1中記載一種方法，係在異種基板上形成緩衝層，並在前述緩衝層上使氧化鋅系半導體層進行結晶成長的方法。專利文獻2記載了在異種基板上形成奈米點的遮罩，然後形成單晶半導體材料層。非專利文獻1中記載了在藍寶石上透過GaN的奈米柱使GaN結晶成長的方法。非專利文獻2中使用周期性的SiN中間層而使GaN在Si(111)上結晶成長以減少孔洞等缺陷的方法。
然而，任一技術中，成膜速度皆不佳，且會在基板上產生裂縫、差排、翹曲等，而且會在磊晶膜上產生差排或裂縫等，難以得到高品質的磊晶膜，亦阻礙了基板的大尺寸化及磊晶膜的厚膜化。
又，使用了能隙大之氧化鎵(Ga2 O3 )的半導體裝置，作為可實現高耐壓、低損失及高耐熱的次世代開關元件而受到矚目，期待將其應用於反向器（inverter）等電力用半導體裝置。而且因為寬能隙而亦被期待用來作為LED或感測器等受發光裝置。藉由分別使用銦或鋁或是其組合以進行混晶，可對於該氧化鎵進行能隙控制，其作為InAlGaO系半導體而構成極具魅力的材料系統。此處InAlGaO系半導體表示InX AlY GaZ O3 (0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z=1.5～2.5)，可將其視為內含氧化鎵的同一材料系統。
然而，氧化鎵其最穩定相為β-加利亞（β-gallia）結構，因此若不使用特殊的成膜法，則難以形成剛玉結構的結晶膜，在結晶品質等方面仍存在許多的課題。對此，目前針對具有剛玉結構的結晶性半導體的成膜進行了一些研究。 專利文獻3記載了使用鎵或銦之溴化物或碘化物，並藉由霧化CVD法來製造氧化物結晶薄膜的方法。專利文獻4～6中記載了在具有剛玉型結晶結構的底層基板上積層具有剛玉型結晶結構之半導體層與具有剛玉型結晶結構之絕緣膜而成的多層結構體。
又，最近如專利文獻7～9所記載，亦有人研究使剛玉結構的氧化鎵膜進行ELO成長等。根據專利文獻7～9記載的方法雖可得到品質良好的剛玉結構的氧化鎵膜，但即使是專利文獻7記載的使用熱膨脹係數差的ELO成膜方法等，若實際分析結晶膜，則具有刻面(facet)成長的傾向，亦具有因為該刻面成長而造成差排（dislocation）或裂縫等課題，又如專利文獻10所記載，亦有人研究通過表面方向提高電氣特性。 另外，專利文獻3～10皆係關於本案申請人的專利或專利申請案的公報。 [現有技術文獻] [專利文獻]
[專利文獻1]日本特開第2010-2326223號 [專利文獻2]日本特表第2010-516599號 [專利文獻3] 日本專利第5397794號 [專利文獻4] 日本專利第5342224號 [專利文獻5] 日本專利第5397795號 [專利文獻6]日本特開第2014-72533號 [專利文獻7]日本特開第2016-98166號 [專利文獻8]日本特開第2016-100592號 [專利文獻9]日本特開第2016-100593號 [專利文獻10]日本特開第2018-082144號 [非專利文獻]
[非專利文獻1] Kazuhide Kusakabe., et al., “Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy”, Journal of Crystal Growth 237-239 (2002) 988-992 [非專利文獻2] K. Y. Zang., et al.，”Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)”, Journal of Applied Physics 101, 093502 (2007)
[發明所欲解決之課題]
作為本發明的一實施態樣之目的是提供一種半導體特性優異的半導體裝置。作為本發明的另一個實施態樣之目的是提供一種能夠在工業上有利地形成減少差排的結晶的方法。 [解決課題之方法]
本案發明人為了達成上述目的而詳細研究的結果得知，作為半導體裝置的一實施態樣，具有剛玉結構的氧化鎵結晶的結晶軸與電流的流動方向的關係中，電特性具有異向性。因而，成功創作了一種半導體裝置，至少包含半導體層；以及分別設置在所述半導體層的第一面側的第1電極和第2電極，且構成為在所述半導體層中電流在從所述第1電極朝向所述第2電極的第一方向上流動，其中，所述半導體層具有剛玉結構，所述半導體層的m軸方向平行於所述第一方向。
又，本案發明人還得知，作為半導體裝置的另一實施態樣，具有剛玉結構的氧化鎵結晶的結晶軸與電流的流動方向的關係中，電特性具有異向性。因而，成功創作了一種半導體裝置，至少包含具有剛玉結構的半導體層、設置在所述半導體層的第一面側的第1電極、以及設置在所述第一面側之相反側的第二面側的第2電極，其中，所述第2電極至少在第一方向上比第1電極長，所述第一面為m面，且所述第一方向為所述半導體層的c軸方向。
並且，發現這樣的半導體裝置其半導體特性、尤其是電特性優良，而能夠一舉解決上述以往的問題。
再者，本案發明人發現一種結晶成長方法，作為前述半導體裝置所包含之結晶的成長方法之一，該方法在結晶基板的c面上，使具有剛玉結構的結晶進行結晶成長，其中所述結晶基板為具有剛玉結構的結晶成長用的結晶基板，所述結晶基板上設有凹凸部以使伴隨結晶成長而來的差排相較於在a軸方向上更在m軸方向上伸展。並且，發現這種結晶成長方法，通過活用差排的異向性而可以減少差排，在得到上述見解後進一步反覆研究，進而完成本發明。另外，藉由前述結晶成長方法，可使結晶成長為結晶膜及/或結晶性氧化物半導體層(亦稱為半導體層)，而可作為本發明之半導體裝置的半導體層。
亦即，本發明係關於以下的發明。 [1]一種半導體裝置，至少包含半導體層；以及分別設置在所述半導體層的第一面側的第1電極和第2電極，且構成為在所述半導體層中電流在從所述第1電極朝向所述第2電極的第一方向上流動，其中，所述半導體層具有剛玉結構，所述半導體層的m軸方向平行於所述第一方向。 [2]一種半導體裝置，至少包含具有剛玉結構的半導體層、設置在所述半導體層的第一面側的第1電極、以及設置在所述第一面側之相反側的第二表面側的第2電極，其中，所述第一面為m面，所述第2電極比第1電極至少在第一方向上長，且所述第一方向為所述半導體層的c軸方向。 [3]如前述[1]或[2]所述之半導體裝置，其中所述半導體層含有包含選自鎵、銦、銠、銥及鋁中至少一種金屬的金屬氧化物。 [4]如前述[1]或[2]所述之半導體裝置，其中所述半導體層係以至少含鎵的金屬氧化物作為主成分。 [5]如前述[1]所述之半導體裝置，其中所述半導體層的載子濃度在1×1019 /cm3 以下。 [6]如前述[1]所述之半導體裝置，其中所述第一面為c面。 [7]如前述[1]至[6]中任一項所述之半導體裝置，其為功率元件。 [8]如前述[7]所述之半導體裝置，其為功率模組、反向器(inverter)或轉換器(converter)。 [9]如前述[7]所述之半導體裝置，其為功率卡。 [10]如前述[8]所述之半導體裝置，其更包含冷卻器及絕緣構件，其中，所述半導體層的兩側至少隔著所述絕緣構件分別設有所述冷卻器。 [11]如前述[9]所述之半導體裝置，其中所述半導體層的兩側分別設有散熱層，其中，所述散熱層的外側至少隔著所述絕緣構件分別設有所述冷卻器。 [12]一種半導體系統，其具備半導體裝置，其中所述半導體裝置為如前述[1]至[10]中任一項所述之半導體裝置。 [13]一種結晶成長方法，在結晶基板的c面上，使具有剛玉結構的結晶進行結晶成長，其中所述結晶基板為具有剛玉結構的結晶成長用的結晶基板，所述結晶基板上設有凹凸部以使伴隨結晶成長而來的差排相較於在a軸方向上更在m軸方向上伸展。 [14]一種結晶成長方法，使用結晶成長用的結晶基板，而使具有剛玉結構的結晶進行結晶成長，在所述結晶基板的結晶成長面側，設有凹凸部以使在所述結晶之m軸方向上伸展的差排，從所述結晶成長的方向移動。 [15]如前述[13]或[14]所述之結晶成長方法，其中所述凹凸部的凸部為包含TiO2 的遮罩。 [16]如前述[14]所述之結晶成長方法，其中設有所述凹凸部的所述結晶基板的主面為c面。 [17]如前述[13]至[16]中任一項所述之結晶成長方法，其中所述結晶含有具有選自鎵、銦、銠、銥及鋁之中的至少一種金屬的金屬氧化物。 [18]如前述[13]至[17]中任一項所述之結晶成長方法，其中所述結晶係以至少含鎵之金屬氧化物作為主成分。 [19]如前述[13]至[18]中任一項所述之結晶成長方法，其中，以選自CVD法、MOCVD法、MOVPE法、霧化CVD法、霧化/磊晶法、MBE法、HVPE法、脈衝成長法及ALD法之中的至少一種方法，進行所述的結晶成長。 [20]如前述[13]至[19]中任一項所述之結晶成長方法，其中，所述凹凸部至少含有2個以上相鄰的m面之斜面。 [21]如前述[13]至[20]中任一項所述之結晶成長方法，其中，所述凹凸部至少含有2個以上相向的m面之斜面。 [22]如前述[13]至[21]中任一項所述之結晶成長方法，其中，所述結晶成長的方向包含c軸方向、a軸方向及m軸方向。 [23]如前述[13]至[22]中任一項所述之結晶成長方法，其中，所述結晶基板包含c面藍寶石基板、以及設置在所述c面藍寶石基板上的氧化鎵。 [24]如前述[13]至[23]中任一項所述之結晶成長方法，其中，所述凹凸部的凸部為遮罩層，所述凹凸部的凹部是貫穿所述遮罩層的多個開口部。 [25]如前述[24]所述之結晶成長方法，其中，所述多個開口部之中心位於三角形格子之頂點，所述三角形格子的一邊配置為與a軸方向平行。 [26]如前述[24]所述之結晶成長方法，其中，所述多個開口部之中心位於三角形格子之頂點，所述三角形格子的一邊配置為與m軸方向平行。 [27]如前述[13]至[26]中任一項所述之結晶成長方法，其中，所述結晶為結晶膜。 [發明之效果]
根據本發明的一態樣的結晶成長方法，可以在工業上有利地形成減少差排的結晶、結晶膜和/或半導體層。此外，根據本發明的一態樣中的半導體裝置，其半導體特性尤其是電特性優良。
本發明實施樣態之一的半導體裝置，至少包含半導體層；以及分別設置在所述半導體層的第一面側的第1電極和第2電極，且構成為在所述半導體層中電流在從所述第1電極朝向所述第2電極的第一方向上流動，其特長為，所述半導體層具有剛玉結構，所述半導體層的m軸方向平行於所述第一方向。
又，本發明的其他實施樣態的半導體裝置，至少包含具有剛玉結構的半導體層、設置在所述半導體層的第一面側的第1電極、以及設置在所述第一面側之相反側的第二表面側的第2電極，其特長為，所述第一面為m面，所述第2電極比第1電極至少在第一方向上長，且所述第一方向為所述半導體層的c軸方向。
本發明的實施態樣中，前述半導體層含有包含選自鎵、銦、銠、銥及鋁中至少1種金屬的金屬氧化物。又，本發明的實施態樣中，前述半導體層係以至少含鎵的金屬氧化物作為主成分，此點在高耐壓等之中可發揮更優良的半導體特性。另外，前述「主成分」係指相對於前述半導體層中的所有成分，以原子比計，含有50%以上的前述金屬氧化物，較佳為含有70%以上，更佳為含有90%以上，根據實施態樣亦可為100%。又，前述金屬氧化物係至少含鎵，進一步優選包含銦、銠或銥。前述金屬氧化物係至少含鎵，進一步優選包含銦或/及鋁。前述金屬氧化物至少含鎵，可使例如開關特性等作為功率元件的特性更為優良，因而更佳。又，本發明實施樣態中，前述第1面為c面可使電特性更優良，因而較佳。
再者，作為本發明之結晶成長方法的實施態樣之一例，可舉出一種結晶成長方法，其包含在結晶基板的c面上使具有剛玉結構的結晶進行結晶成長的步驟，該結晶基板係具有剛玉結構的結晶成長用之結晶基板，該結晶基板上設有凹凸部以使伴隨前述結晶成長而來之差排相較於在a軸方向上更在m軸方向上伸展。又，作為本發明之實施態樣的一例，可列舉一種結晶成長方法，其係使用結晶成長用的結晶基板使具有剛玉結構的結晶進行結晶成長的方法，其特徵為：在前述結晶基板的結晶成長面側設有凹凸部以使前述在結晶之m軸方向上伸展的差排從前述結晶成長的方向移動。本發明的實施態樣中，前述凹凸部的凸部較佳為遮罩。又，前述遮罩較佳為包含TiO2 的遮罩。再者，設有前述凹凸部的前述結晶基板的主面較佳為c面。作為實施態樣的一例，前述結晶較佳係含有具有選自鎵、銦、銠、鉻、銥及鋁之中的至少1種金屬的金屬氧化物，前述結晶更加為含有具有選自鎵、銦、銠、銥及鋁之中的至少1種金屬的金屬氧化物。另外，本發明的實施態樣中，前述結晶更加係以至少含鎵之金屬氧化物作為主成分。又，較佳係以選自CVD法、MOCVD法、MOVPE法、霧化CVD法、霧化/磊晶法、MBE法、HVPE法、脈衝成長法及ALD法之中的至少1種方法進行前述的結晶成長。又，作為本發明的另一實施態樣之一例，前述凹凸部至少含有2個以上相鄰的m面之斜面亦較佳。此實施態樣中，前述凹凸部至少含有2個以上相向的m面之斜面亦較佳。前述結晶成長的方向包含c軸方向、a軸方向及m軸方向，藉由使具有剛玉結構的結晶進行結晶成長，可輕易得到差排在a軸方向上減少的結晶。
本發明的較佳之實施態樣中的結晶成長方法有利於得到半導體特性優良的結晶，可適當地將前述結晶用作半導體裝置中的半導體層。
前述半導體層為結晶性氧化物半導體層，較佳係包含結晶性氧化物半導體。前述結晶性氧化物半導體包含前述金屬氧化物，如上所述，較佳係至少含鎵，更佳係含有氧化鎵及其混晶作為主成分。又，前述結晶性氧化物半導體的結晶結構等並未特別限定，但本發明中較佳係前述結晶性氧化物半導體包含具有剛玉結構的金屬氧化物以作為主成分。前述金屬氧化物並未特別限定，但較佳係至少包含周期表第4周期～第6周期的1種或2種以上的金屬，更佳為至少含鎵、銦、銠或銥，最佳為含鎵。又，本發明中，前述金屬氧化物含有鎵與銦或/及鋁亦較佳。作為含鎵的前述金屬氧化物，可列舉例如：α-Ga2 O3 或其混晶等。含有這種較佳之金屬氧化物作為主成分的半導體層，其結晶性及散熱性更為優良，半導體特性亦變得更加優良。例如，前述金屬氧化物為α-Ga2 O3 的情況，α-Ga2 O3 只要以前述半導體層所包含的鎵的原子比相對於前述半導體層中的所有金屬成分為50%以上的比例包含於前述半導體層中即可。本發明中，相對於前述半導體層中的所有金屬成分，前述半導體層之金屬成分中的鎵的原子比較佳為70%以上，更佳為80%以上。另外，前述半導體層可為單晶，亦可為多晶。又，前述半導體層通常為膜狀，但只要不阻礙本發明之目的則未特別限定，可為板狀，亦可為片狀。
前述半導體層中亦可含有摻雜物。前述摻雜物只要不阻礙本發明之目的則未特別限定。可為n型摻雜物，亦可為p型摻雜物。作為前述n型摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等。載子濃度可適當設定，具體可為例如約1×1016 /cm3 ～1×1022 /cm3 ，又亦可使載子濃度為例如約1×1017 /cm3 以下的低濃度。又，再者，作為實施態樣的一例，例如，亦可以使半導體層的載子濃度為約1×1020 /cm3 以上的高濃度含有該摻雜物，但本發明的實施態樣中，降低半導體層的載子濃度可使異向性更有效果，而使半導體特性更為良好，因此例如較佳為1×1019 /cm3 以下，更佳為5×1018 /cm3 以下，最佳為1×1018 /cm3 以下。
前述半導體層，例如可藉由下述較佳的成膜方法而得。例如，使用第2邊比第1邊更短的結晶基板，藉由霧化CVD法或霧化/磊晶法，以使m軸方向為第一方向，電流在從所述第1電極朝向所述第2電極的第一方向上流動的方式，進行磊晶結晶成長，而形成前述半導體層，藉此可製作半導體裝置。
＜結晶基板＞ 前述結晶基板，只要不阻礙本發明之目的則未特別限定，可為習知的基板。可為絕緣體基板，亦可為導電性基板，亦可為半導體基板。可為單晶基板，亦可為多晶基板。作為前述結晶基板，可列舉例如：包含具有剛玉結構之結晶物作為主成分的基板。另外，前述「主成分」，以基板中的組成比計，係指包含50%以上的前述結晶物者，較佳為包含70%以上，更佳為包含90%以上。作為具有前述剛玉結構的結晶基板，可列舉例如：藍寶石基板、α型氧化鎵基板、或α型的混晶基板其包含Ga2 O3 和Al2 O3 且Al2 O3 為大於0wt％且60wt％以下等。
本發明中，前述結晶基板較佳為藍寶石基板。作為前述藍寶石基板，可列舉例如：c面藍寶石基板、m面藍寶石基板、a面藍寶石基板、r面藍寶石基板等。在本發明的實施樣態中，較佳地使用c面藍寶石基板、或c面α-Ga2 O3 基板。又，前述藍寶石基板亦可具有偏離角。前述偏離角並未特別限定，例如為0.01°以上，較佳為0.2°以上，更佳為0.2°～12°。前述藍寶石基板較佳為具有0.2°以上之偏離角的c面藍寶石基板。 另外，前述結晶基板的厚度並未特別限定，通常為10μm～20mm，更佳為10～1000μm。
又，本發明中，亦可使用ELO遮罩控制結晶成長的方向等，而容易在前述半導體層中使第2邊比第1邊更短、使第1結晶軸方向的線熱膨脹係數小於第2結晶軸方向的線熱膨脹係數、使第1邊方向與第1結晶軸方向平行或大致平行、使第2邊方向與第2結晶軸方向平行或大致平行。 作為前述結晶基板的適當形狀，可列舉例如：三角形、四角形(例如長方形或梯形等)、五角形或六角形等多角形、U字形、倒U字形、L形或コ字形等。
另外，本發明中，亦可在前述結晶基板上設置緩衝層或應力緩和層等其他層。作為緩衝層，可列舉：具有與前述結晶基板或前述半導體層之結晶結構相同之結晶結構的金屬氧化物所構成的層等。又，作為應力緩和層，可列舉：ELO遮罩層等。
以下使用圖式說明本發明中適用的結晶基板之較佳的樣態。 圖19係顯示設於本發明中的結晶基板之結晶成長面上的凹凸部之一態樣。圖19的凹凸部係由結晶基板401與遮罩層404所構成。圖20係顯示從頂面方向觀看的圖19所示之凹凸部的表面。如圖19及圖20所得知，遮罩層404係作為凸部402a而形成於結晶基板401的結晶成長面上，點狀的凹部402b表示設於遮罩層的開口部。遮罩層404的點狀凹部402b為開口部，藉此使結晶基板401從開口部露出，其係以點狀凹部402b之中心位於三角形格子之頂點的方式所形成。另外，前述點的圓，分別係每隔著一定周期400a之間隔設置。周期400a並未特別限定，但本發明中較佳為1μm～1mm，更佳為5μm～300μm。此處，周期400a係指鄰接之點的圓其端部彼此之間的距離。另外，遮罩層404可藉由在使遮罩層404的構成材料成膜後，使用微影等習知手段加工成既定形狀而形成。又，作為遮罩層404的構成材料，可列舉例如：Si、Ge、Ti、Zr、Hf、Ta、Sn、Al等氧化物、氮化物或碳化物、碳、鑽石、金屬或此等的混合物等。本發明中，前述遮罩層404較佳為包含過渡金屬的金屬氧化物，更佳為包含周期表第4族之金屬，最佳為包含氧化鈦。藉由以這種較佳的材料作為前述遮罩層404的構成材料，可使結晶性氧化物層的結晶性更為優良。又，遮罩層404的成膜手段並未特別限定，亦可為習知的手段。作為前述遮罩層404的成膜手段，可列舉例如：真空蒸鍍法、CVD法或濺鍍法等。本發明中，前述遮罩層404包含氧化鈦的情況，使用濺鍍法可更佳地在遮罩層404上形成多結晶氧化物，因而較佳，更佳為使用反應性濺鍍法，最佳為使用在O2 氣體供給下的反應性濺鍍法。
又，圖21係本發明的結晶成長方法的實施態樣之一，示意顯示形成於所使用之基板的表面上的凹凸部的表面的俯視立體圖，圖22係圖21所示之基板的凹凸部之凸部的說明圖，其顯示以將基板的凹凸部橫切的方式切斷的部分剖面圖。本實施態樣中，基板401可為PSS(Patterned Sapphire Substrate)，其係藍寶石基板並且在基板401表面401a具有互相平行配置的凹凸部。與圖19、20所示之前述凹凸部不同，本實施態樣中，凹凸部只要包含相鄰的斜面405及/或相向的斜面405中的至少1種即可，本實施態樣中，前述斜面405較佳為m面。另外，圖21中所示的基板，凸部402a及/或凹部402b的剖面形狀為三角形，其頂角的尺寸係設定為60°。如圖21所示，藉由使凸部402a的剖面為具有三角形的山脊狀，如圖22的箭號B所示，可使隨著結晶成長而來的差排在相對前述斜面405垂直的方向(m軸方向)上伸展，而可避免隨著結晶成長而來的差排在箭號A所示的結晶成長方向上伸展。又，基板之凹凸部的凹部402b中，如圖23的箭號B所示，使隨著前述結晶成長而來的差排在相對與前述凹部402b對向之斜面405垂直的方向(m軸方向)上伸展而互相接近以促進差排成對消滅，可減少在a軸方向上延伸的差排密度及差排區域。如此可得到在前述結晶成長方向上差排被減少之大範圍的結晶。
前述磊晶結晶成長的方法，只要不阻礙本發明之目的則未特別限定，亦可為習知的方法。作為前述磊晶結晶成長方法，可列舉例如：CVD法、MOCVD法、MOVPE法、霧化CVD法、霧化/磊晶法、MBE法、HVPE法、脈衝成長法或ALD法等。本發明中，前述磊晶結晶成長方法較佳為霧化CVD法或霧化/磊晶法。
前述的霧化CVD法或霧化/磊晶法係藉由下述步驟進行：使包含金屬的原料溶液霧化(霧化步驟)、使液滴飄浮，以載氣載持所得之霧化液滴而將其運送至前述結晶基板附近(運送步驟)，然後使前述霧化液滴進行熱反應(成膜步驟)。
(原料溶液) 原料溶液，只要包含金屬作為成膜原料並且可霧化則未特別限定，可含無機材料，亦可含有機材料。前述金屬可為金屬單質，亦可為金屬化合物，只要不阻礙本發明之目的則未特別限定，可列舉：選自鎵(Ga)、銥(Ir)、銦(In)、銠(Rh)、鋁(Al)、金(Au)、銀(Ag)、鉑(Pt)、銅(Cu)、鐵(Fe)、錳(Mn)、鎳(Ni)、鈀(Pd)、鈷(Co)、釕(Ru)、鉻(Cr)、鉬(Mo)、鎢(W)、鉭(Ta)、鋅(Zn)、鉛(Pb)、錸(Re)、鈦(Ti)、錫(Sn)、鎂(Mg)、鈣(Ca)及鋯(Zr)中的1種或2種以上的金屬等，但本發明中，前述金屬較佳為至少包含周期表第4周期～第6周期中的1種或2種以上之金屬，更佳為至少包含鎵、銦、銠或銥。又，本發明中前述金屬較佳為包含鎵與銦或/及鋁。藉由使用這種較佳的金屬，可形成更適合用於半導體裝置等的前述半導體層。
本發明中，可適當地使用以錯合物或鹽的形態使前述金屬溶解或分散於有機溶劑或水中的溶液，以作為前述原料溶液。作為錯合物的形態，可列舉例如：乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。作為鹽的形態，可列舉例如：有機金屬鹽(例如乙酸金屬鹽、乙二酸金屬鹽、檸檬酸金屬鹽等)、硫化金屬鹽、硝化金屬鹽、磷氧化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
前述原料溶液的溶劑只要不阻礙本發明之目的則未特別限定，可為水等的無機溶劑，亦可為醇等有機溶劑，亦可為無機溶劑與有機溶劑的混合溶劑。本發明中較佳係前述溶劑包含水。
又，亦可在前述原料溶液中混合氫鹵酸或氧化劑等添加劑。作為前述氫鹵酸，可列舉例如：氫溴酸、鹽酸、氫碘酸等。作為前述氧化劑，可列舉例如：過氧化氫(H2 O2 )、過氧化鈉(Na2 O2 )、過氧化鋇(BaO2 )、過氧化苯甲醯(C6 H5 CO)2 O2 等過氧化物、次氯酸(HClO)、過氯酸、硝酸、臭氧水、過乙酸或硝基苯等有機過氧化物等。
前述原料溶液中亦可包含摻雜物。前述摻雜物只要不阻礙本發明之目的則未特別限定。作為前述摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等n型摻雜物或p型摻雜物等。摻雜物的濃度通常可為約1×1016 /cm3 ～1×1022 /cm3 ，又亦可使摻雜物的濃度為例如約1×1017 /cm3 以下的低濃度。又，再者，根據本發明，亦可以約1×1020 /cm3 以上的高濃度含有摻雜物。
(霧化步驟) 前述霧化步驟，係製備含金屬之原料溶液，使前述原料溶液霧化，使液滴飄浮而產生霧化液滴。前述金屬的摻合比例並未特別限定，相對於原料溶液整體，較佳為0.0001mol/L～20mol/L。霧化裝置，只要可使前述原料溶液霧化則未特別限定，可為習知的霧化裝置，但本發明中較佳為使用超音波振動的霧化裝置。本發明中所使用的霧係飄浮於空中，更佳為例如非以噴射形成噴霧而是初速為零而可作為飄浮進行運送的霧。霧化液滴尺寸並未特別限定，可為數mm左右的液滴，但較佳為50μm以下，更佳為1至10μm。
(運送步驟) 前述運送步驟中，藉由前述載氣將前述霧化液滴運送至前述基板。作為載氣的種類，只要不阻礙本發明之目的則未特別限定，作為較佳例，可列舉例如：氧、臭氧、非活性氣體(例如氮或氬等)、或還原氣體(氫氣或合成氣體等)等。又，載氣的種類可為1種，亦可為2種以上，亦可將改變載氣濃度的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣使用。又，載氣的供給處可不僅1處而是2處以上。載氣的流量並未特別限定，較佳為1LPM以下，更佳為0.1至1LPM。
(成膜步驟) 成膜步驟中，使前述霧化液滴反應而在前述結晶基板上成膜。前述反應，只要是從前述霧化液滴形成膜的反應則未特別限定，本發明中較佳為熱反應。前述熱反應，只要以熱使前述霧化液滴反應即可，只要不阻礙本發明之目的，反應條件等亦未特別限定。本步驟中，通常係以原料溶液之溶劑的蒸發溫度以上的溫度進行前述熱反應，但較佳為不過高的溫度以下，更佳為650℃以下。又，只要不阻礙本發明之目的，則熱反應可在真空下、非氧環境下、還原氣體環境下及氧環境下的任一環境下進行，又可在大氣壓下、加壓下及減壓下的任一條件下進行，但本發明中，從蒸發溫度的計算更簡單、設備等可簡易化等的觀點來看，較佳係在大氣壓下進行。又，膜厚可藉由調整成膜時間來設定。
以下使用圖式說明適用於本發明的成膜裝置19。圖1的成膜裝置19具備：載氣源22a，供給載氣；流量調節閥23a，用以調節從載氣源22a送出之載氣的流量；載氣(稀釋)源22b，供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)源22b送出之載氣(稀釋)的流量；霧氣產生源24，收納原料溶液24a；容器25，放入有水25a；超音波振動器26，安裝於容器25的底面；成膜室30；石英製的供給管27，從霧氣產生源24連接至成膜室30；及加熱板(加熱器)28，設置於成膜室30內。加熱板28上設置有基板20。
然後如圖1所記載，將原料溶液24a收納於霧氣產生源24內。接著使用基板20，將其設置於加熱板28上，使加熱板28運作而使成膜室30內的溫度升溫。接著，開啟流量調節閥23(23a、23b)從載氣源22(22a、22b)將載氣供給至成膜室30內，以載氣充分將成膜室30的環境進行取代後，分別調節載氣的流量與載氣(稀釋)的流量。接著使超音波振動器26振動，並將該振動透過水25a傳播至原料溶液24a，藉此使原料溶液24a微粒子化而生成霧化液滴24b。此霧化液滴24b由載氣導入成膜室30內，被運送至基板20，然後在大氣壓下霧化液滴24b於成膜室30內進行熱反應，而在基板20上形成膜(半導體層)。
又，使用圖2所示的霧化CVD裝置19作為成膜裝置亦較佳。圖2的霧化CVD裝置19具備：載置台21，載置基板20；載氣供給裝置22a，供給載氣；流量調節閥23a，用以調節從載氣供給裝置22a送出的載氣之流量；載氣(稀釋)供給裝置22b，供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)供給裝置22b送出的載氣之流量；霧氣產生源24，收納原料溶液24a；容器25，放入有水25a；超音波振動器26，安裝於容器25的底面；供給管27，由內徑40mm的石英管所構成；加熱器28，設置於供給管27的周邊部；及排氣口29，將熱反應後的霧氣、液滴及排氣氣體排出。載置台21由石英所構成，載置基板20的面相對於水平面傾斜。成為成膜室的供給管27與載置台21皆由石英所製作，藉此抑制源自裝置的雜質混入形成於基板20上的膜內。此霧化CVD裝置19可與前述的成膜裝置19相同地操作。
若使用前述的較佳成膜裝置，則可更輕易地在前述結晶基板的結晶成長面上形成前述半導體層。另外，前述半導體層通常係由磊晶結晶成長所形成。
前述半導體層可用於半導體裝置、尤其是功率元件。作為使用前述半導體層而形成的半導體裝置，可列舉：MIS或HEMT等電晶體或TFT、利用半導體‐金屬接合的肖特基能障二極體、JBS、與其他P層組合而成的PN或PIN二極體、受發光元件等。本發明中，使前述結晶性氧化物半導體成長形成半導體層，而因應所需將其與前述結晶基板剝離等，而可作為半導體層（膜）用於半導體裝置。前述半導體層，例如亦可配置於導熱性比前述結晶基板高的基板上來加以使用。
又，前述半導體裝置較佳地適用於在半導體層的單面側形成有電極的橫型元件(橫向元件) 。作為前述半導體裝置的較佳例，可列舉例如：肖特基能障二極體(SBD)、接面能障肖特基二極體(JBS)、金屬半導體場效電晶體(MESFET)、高電子移動率電晶體(HEMT)、金屬氧化物半導體場效電晶體(MOSFET)、靜電感應電晶體(SIT)、接合場效電晶體(JFET)、絕緣閘雙極電晶體(IGBT)或發光二極體(LED)等。
以下，使用圖式說明，將本發明的實施樣態中的半導體層適用於n型半導體層(n+型半導體層或n-半導體層等)時的前述半導體裝置之較佳例，但本發明不限於此等的例子。
圖6顯示半導體裝置為橫型的金屬氧化物半導體場效電晶(MOSFET)時的一示例，作為本發明一實施態樣中的半導體裝置的一示例。本發明實施態樣的半導體裝置100至少具有至少一個半導體層（例如131a）；以及分別設置在半導體裝置100的第一面側100a，亦即前述半導體層的第一面側的第1電極（例如135b）和第2電極（例如135c）。構成為在半導體層中，電流在從第1電極朝向第2電極的第一方向上流動。半導體層具有剛玉結構，並且半導體層的m軸的方向平行於前述第一方向。這裡，「半導體層的m軸方向平行於前述第一方向」是指從第1電極朝向第2電極的第一方向，平行於半導體層的m軸方向，其還包括相對於m軸方向在5°以內的角度範圍的方向。另外，由於當電流從第1電極135b向第2電極135c流動的方向可以平行於m軸方向，因此可以獲得一種即使有在m軸方向上延伸的差排時，也會禁止電流的流動的半導體裝置。而且，在本發明的實施樣態中，半導體層的第一面優選地是c平面，並且根據這樣的優選實施樣態，可以使半導體裝置100的電特性更為良好。詳細地，圖6的MOSFET具體地包含：n－型半導體層131a、第一n +型半導體層131b、第二n +型半導體層131c、閘極絕緣膜134、閘電極135a、源電極135b、汲電極135c、緩衝層138和半絕緣體層139。此外例如，如圖6所示，n+型半導體層可以埋入於n－型半導體層，相較於其他橫型的MOSFET，可以良好地使電流流動。
電極的材料可以是已知的電極材料，作為電極材料，可以舉出例如Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等的金屬或該些的合金、氧化錫、氧化鋅、氧化錸、氧化銦、氧化銦錫（ITO）、氧化鋅銦（IZO）等的金屬氧化物導電膜、例如聚苯胺、聚噻吩或聚吡咯等的有機導電性化合物、或該等的混合物及積層體等。
電極的形成可以例如通過例如真空蒸鍍法或濺鍍法等的已知的方式進行。更具體地，例如利用下述步驟進行，當使用前述金屬中兩種類型的第一金屬和第二金屬形成電極時，積層由第一金屬製成的層和由第二金屬製成的層，並且使用微影方法，對由第一金屬製成的層和由第二金屬製成的層，施加圖案化。
圖7係顯示用以說明主要部的概略的俯視圖的一部分，作為本發明一實施態樣中的半導體裝置的一示例。關於半導體裝置的電極的數量、形狀和佈置，可以適當地選擇。
圖8是用以說明主要部的概略的部分剖面圖，作為本發明一實施態樣中的半導體裝置的一示例，其例如顯示圖7之A-A剖面。本發明實施態樣的半導體裝置200至少具有至少一個半導體層（例如為2個）；以及分別設置在半導體裝置200的第一面側200a，亦即前述半導體層2的第一面側的第1電極（例如5b）和第2電極（例如5c）。構成為在半導體層中，電流在從第1電極朝向第2電極的第一方向上流動。半導體層具有剛玉結構，並且半導體層的m軸的方向平行於前述第一方向。而且，在本發明的實施樣態中，半導體層的第一面優選地是c平面，並且根據這樣的優選實施樣態，可以使半導體裝置的電特性更為良好。半導體裝置200具有氧化物半導體膜作為半導體層2，氧化物半導體膜包含結晶，且該結晶至少含有氧化鎵。半導體層2包含反轉通道區域2a。該結晶含有氧化鎵作為主成分，並且該結晶可以是混晶。半導體裝置200在與反轉通道區域2a接觸的位置處具有氧化物膜2b。
圖9係用以說明具體例以作為本發明之實施態樣中的半導體裝置之一例的概略剖面圖，其顯示例如圖7之具體的A-A剖面的一例。本發明的實施態樣中的半導體裝置300至少具有至少1個半導體層(例如2)、分別配置於前述半導體層2之第1面側的第1電極(例如5b)與第2電極(例如5c)。前述半導體層係以使電流在從前述第1電極往前述第2電極的第1方向上流動的方式所構成。前述半導體層具有剛玉結構，前述半導體層的m軸方向與前述第1方向平行。另外，本發明的實施態樣中，前述半導體層的第1面較佳為c面，根據這種較佳的態樣，可使前述半導體裝置的電特性更為良好。半導體裝置300包含具有至少含氧化鎵之結晶的氧化物半導體膜以作為半導體層2，前述半導體層2包含反轉通道區域2a。前述結晶具有剛玉結構。再者，半導體裝置300具有第1半導體區域1a與第2半導體區域1b。本實施態樣中，如圖9所示，反轉通道區域2a在俯視下位於第1半導體區域1a與第2半導體區域1b之間。若對於半導體裝置300施加電壓，則前述半導體層2的反轉通道區域反轉，藉此使第1半導體區域1a與第2半導體區域1b通電。又，本實施態樣中，第1半導體區域1a與第2半導體區域1b係位於前述半導體層2內，其係以第1半導體區域1a的上表面、第2半導體區域1b的上表面與反轉通道區域2a的上表面成為同一平面的方式配置於前述半導體層2內。在半導體裝置300的第1面側300a，亦即前述半導體層2的第1面側(圖中上側)中，第1半導體區域1a、前述半導體層2其係為包含反轉通道區域2a的氧化物半導體膜、與第2半導體區域1b構成平坦面，藉此使包含電極配置的設計變得容易，亦有助於半導體裝置的薄化。另外，如以下所示，氧化物半導體膜具有與反轉通道區域2a接觸而設置之氧化膜2b以作為半導體層2的情況，亦被包含於第1半導體區域1a、作為包含反轉通道區域2a之半導體層2的氧化物半導體膜與第2半導體區域1b具有平坦面的情況中。第1半導體區域1a與第2半導體區域1b可埋入前述半導體層2，亦可藉由離子注入配置於前述半導體層2內。又，本實施態樣中的前述半導體層2為p型半導體膜，第1半導體區域1a與第2半導體區域1b為n型。前述半導體層2亦可含有p型摻雜物。再者，半導體裝置300亦可具有配置於反轉通道區域2a上的氧化膜2b。本發明的實施態樣中，氧化膜2b具有屬於剛玉結構所屬之三方晶系的結晶結構亦較佳。氧化膜2b含有周期表第15族元素的至少一種元素，較佳為含磷。又，作為其他實施態樣，氧化膜2b亦可更包含周期表第13族之元素中的至少一種元素，半導體裝置300具有與第1半導體區域1a電性連接的第1電極5b以及與第2半導體區域1b電性連接的第2電極5c。再者，半導體裝置300在第1電極5b與第2電極5c之間具有第3電極5a其藉由絕緣膜4a而與反轉通道區域2a隔開。又，如圖式所示，第1電極5b、第2電極5c、及第3電極5a配置於半導體裝置300的第1面側300a，亦即前述半導體層2的第1面側。詳細而言，半導體裝置300具有配置於反轉通道區域2a上之氧化膜2b上的絕緣膜4a，第3電極5a係配置於絕緣膜4a上。又，半導體裝置300中，第1電極5b與第1半導體區域1a電性連接，但亦可具有部分地位於第1電極5b與第1半導體區域1a之間的絕緣膜4b。又，第2電極5c與第2半導體區域1b雖電性連接，但亦可具有部分地位於第2電極5c與第2半導體區域1b之間的絕緣膜4b。再者，半導體裝置300中，在半導體裝置300的第2面側300b、亦即前述半導體層2的第2面側(圖中下側)亦可具有其他層，如圖9所示，亦可具有基板9。又，如圖7所示，前述第1半導體區域1a在俯視下具有與第1電極5b重疊的部分以及與第3電極5a重疊的部分。又，第2半導體區域1b在俯視下具有與第2電極5c重疊的部分以及與第3電極5a重疊的部分。本實施態樣中，若對於第3電極5a施加相對第1電極5b為正的電壓，則半導體層2的反轉通道區域2a從p型反轉成n型而形成n型的通道層，第1半導體區域1a與第2半導體區域1b導通，電子從源電極流入汲電極。又，藉由使第3電極5a的電壓為零，在反轉通道區域2a中通道層失效而關閉。本實施態樣中，例如亦可為第1電極5b為源電極、第2電極5c為汲電極、第3電極5a為閘電極。此情況中，絕緣膜4a為閘極絕緣膜、絕緣膜4b為場絕緣膜(field isolation film)。
圖10係顯示肖特基能障二極體(SBD)之一示例，作為本發明實施態樣的半導體裝置120。半導體裝置120具有設置在半導體層121的第一面側120a的第1電極125a、和設置在第一面側120a之相反側的第2面側120b的第2電極125b。在本實施樣態中，半導體層121包含：作為第一半導體層121a的n－型半導體層；以及配置為接觸於該第一半導體層121a的、作為第二半導體層121b的n +型半導體層。設置在第一半導體層121a上的第一電極121a是肖特基電極125a。設置在第二半導體層121b上的第二電極是歐姆電極125b。在本實施例中，第一面是m面，第二電極至少在第一方向上比第一電極長，第一方向是半導體層的c軸方向。此外，由於從第一電極121a朝向第二電極125b的電流的流動方向，可以平行於m軸方向，因此可以獲得一種即使有在m軸方向上延伸的差排時，也會禁止電流的流動的半導體裝置。
肖特基電極及歐姆電極的材料可為習知的電極材料，作為前述電極材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等的合金、氧化錫、氧化鋅、氧化錸、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物，或此等的混合物以及積層體等。
肖特基電極及歐姆電極的形成，例如可藉由真空蒸鍍法或濺鍍法等習知方法來進行。更具體而言，例如可藉由下述方法進行：使用前述金屬中2種的第1金屬與第2金屬來形成肖特基電極的情況，將第1金屬所構成的層與第2金屬所構成的層加以積層，以微影的方法對於第1金屬所構成的層及第2金屬所構成的層實施圖案化。
對於圖10的SBD施加反向偏壓的情況中，耗盡層(圖中未顯示)擴散到n－型半導體層121a之中，因此成為高耐壓的SBD。又，施加正向偏壓的情況中，電子從歐姆電極125b朝向肖特基電極125a流動。如此，使用了前述半導體結構的SBD，用於高耐壓、大電流時優良，而且開關速度亦快，具有優異的耐壓性/可靠度。
(MOSFET) 圖11顯示金屬氧化物半導體場效電晶體(MOSFET)，作為本發明實施樣態的半導體裝置140。半導體裝置140具有設置在半導體層（稱為半導體膜）141的第一面側140a之相反側的第2面側140b的第2電極145c。圖11的MOSFET為溝槽（trench）型的MOSFET。在本實施樣態中，半導體層141具有被積層的多個層。半導體裝置140包含作為第一電極145b的源電極、作為第二電極145c的汲電極、及作為第三電極145a的閘電極。
從圖11的底部來說明，汲電極145c上形成有例如厚度100nm～100μm的n+型半導體層141b，前述n+型半導體層141b上形成有例如厚度100nm～100μm的n－型半導體層141a。然後，進一步於前述n－型半導體層141a上形成有n+型半導體層141c，於前述n+型半導體層141c上形成有源電極145b。
半導體層141具有至少一個溝槽（trench）143，並且該至少一個溝槽143的深度方向是平行於半導體層的m軸的方向。在本發明的實施樣態中，半導體層141具有多個半導體層，並且配置多個溝槽143。半導體層141具有：作為第一半導體層141a的n－型半導體層；配置且接觸於該第一半導體層141a的第二面側的、作為第二半導體層141b的n +型半導體層；以及配置且接觸於該第一半導體層141a的第1面的、作為第三半導體層141c的n +型半導體層。在本實施樣態中，溝槽143貫穿第三半導體層（n +半導體層）141c，並且形成了多個溝槽143，該些溝槽143的深度達到第一半導體層（n－型半導體層）141a的途中。例如隔著厚度為10nm至1μm的閘極絕緣膜144，形成埋入在溝槽143內的閘電極145a。
圖11的MOSFET的on狀態中，若在前述源電極145b與前述汲電極145c之間施加電壓，並在前述閘電極145a對於前述源電極145b施予正電壓，則在前述n－型半導體層131a的側面形成通道層，電子注入前述n－型半導體層141a，因而開啟。off狀態係藉由使前述閘電極的電壓為0V，藉此使通道層失效，而n－型半導體層141a成為被耗盡層填滿的狀態，因而關閉。
(IGBT) 圖12係顯示絕緣閘型雙極電晶體(IGBT)之一較佳示例，作為本發明實施態樣的半導體裝置150。半導體裝置150具有半導體層153（也稱為半導體膜）。半導體裝置150具有設置在半導體層（也稱為半導體膜）153的第一面側150a的第一電極155b、第三電極155b、和設置在第一面側150a之相反側的第2面側150b的第2電極155c。半導體層153具有至少一個溝槽156，並且該至少一個溝槽156的深度方向是平行於半導體層的m軸的方向。在本發明的實施樣態中，半導體層153具有多個半導體層，並且配置多個溝槽156。半導體層153配置有作為第一半導體層151a的n－型半導體層、以及溝槽156。溝槽156具有從第一半導體層（在本實施樣態為n－型半導體層）151a的第一面側朝向第二面側的途中的深度。p型半導體區域152a設置在溝槽156內，並且n+型半導體區域151b設置在p型半導體區域152a內。半導體裝置150還具有：設置在第一半導體層151a的第二面側且接觸於第一半導體層151a的第二半導體層151（在本實施樣態中為n型半導體層151）；以及設置且接觸於第二半導體層151的第二面的第三半導體層152b（在本實施樣態中為p型半導體層）。在本實施樣態中，閘極絕緣膜154設置在半導體層153的第一面側150a，並且閘電極155a設置在閘極絕緣膜154上，在半導體層153的第一面側150a具有設置在p型半導體區域152上的射電極155b，並且本實施樣態中還具有作為第二電極155c的集電極，第二電極155c設置且接觸於位在半導體層153的第二面側150b的p型半導體層152b。
圖13係顯示接面能障肖特基二極體(JBS) ，作為本發明之實施態樣的半導體裝置160。半導體裝置160具有半導體層163（也稱為半導體膜）。半導體裝置160具有設置在半導體層163的第一面側160a的第一電極162、和設置在半導體層163的第一面側160a之相反側的第2面側160b的第2電極164。半導體層163具有至少一個溝槽166，並且該至少一個溝槽166的深度方向是平行於半導體層的m軸的方向。在本發明的實施樣態中，半導體層163具有多個半導體層，並且配置多個溝槽166。本發明較佳的實施樣態之一的圖13的半導體裝置，包含：半導體層163；能障電極162，設於前述半導體層163上且可與前述半導體層163之間形成肖特基能障；以及能障高度調整層161，設於能障電極162（第一電極）與半導體層163之間，且其與前述半導體層163之間可形成肖特基能障，該肖特基能障的能障高度大於能障電極162之肖特基能障的能障高度。另外，能障高度調整層161埋入於形成在半導體層163的溝槽166。本實施樣態中，較佳係隔著既定間隔設置能障高度調整區域161，更佳係在前述能障電極162的兩端與前述半導體層163之間分別設置前述能障高度調整區域161。藉由這種較佳態樣，能夠以熱穩定性及密著性更優良、漏電流進一步減少、而且耐壓等半導體特性更優良的方式形成JBS。另外，圖13的半導體裝置中，在半導體層163上具備歐姆電極164（第二電極）。
圖13的半導體裝置之各層的形成方法，只要不阻礙本發明之目的則未特別限定，亦可為習知的方法。可列舉例如：在以真空蒸鍍法、CVD法、濺鍍法、或各種塗布技術等成膜後，藉由微影法進行圖案化的方法，或使用印刷技術等直接進行圖案化的方法等。
圖14係顯示接面能障肖特基二極體(JBS) ，作為本發明之實施態樣的半導體裝置167。半導體裝置167具有半導體層163（也稱為半導體膜）。半導體裝置167具有設置在半導體層163的第一面側160a的第一電極162、和設置在半導體層163的第一面側160a之相反側的第2面側160b的第2電極164。半導體層163具有至少一個溝槽161，並且該至少一個溝槽161的深度方向是平行於半導體層163的m軸的方向。在本發明的實施樣態中，半導體層163可以具有多個半導體層，並且配置多個溝槽161。圖14的半導體裝置與圖13的半導體裝置的差異點在於：保護環165設置在能障電極的外周邊部。藉由如此構成，可得到耐壓等半導體特性更優良的半導體裝置。另外，本發明中，藉由將保護環165的一部分各別地埋入半導體層163的第1面，可更有效地使耐壓更為優良。又，藉由進一步將能障高度高的金屬用於保護環，可配合能障電極的形成而在工業上有利地設置保護環，可在不太影響半導體區域而且導通電阻亦未惡化的情況下形成保護環。
前述保護環通常係使用能障高度高的材料。作為前述保護環中所使用的材料，可列舉例如：能障高度在1eV以上的導電性材料等，亦可為與前述電極材料相同的材料。本發明中，用於前述保護環的材料較佳為前述金屬，因為其能夠使耐壓結構的設計自由度高，可以設置多個保護環，並且可以靈活地使耐壓更加良好。又，保護環的形狀並未特別限定，可列舉例如：口字形、圓狀、コ字形、L形或帶狀等。保護環的數量並未特別限定，較佳為3個以上，更佳為6個以上。
藉由使用磊晶結晶成長之方法進行成膜，可得到含有具有氧化鎵之結晶的氧化物半導體膜及/或含有具有剛玉結構之結晶的氧化物半導體膜。前述磊晶結晶成長的方法只要不阻礙本發明之目的則未特別限定，可為習知的手段。作為前述磊晶結晶成長的方法，可列舉例如：化學氣相沉積法(CVD，Chemical Vapor Deposition)、有機金屬化學氣相沉積法(MOCVD，Metal Organic Chemical Vapor Deposition)、有機金屬氣相磊晶法(MOVPE，Metal Organic Vapor-phase Epitaxy)法、霧化CVD法、霧化/磊晶法、分子束磊晶法(MBE，Molecular Beam Epitaxy)、氫化物氣相磊晶(HVPE，Hydride Vapor Phase Epitaxy)法或脈衝成長法等。本發明的實施態樣中，藉由前述磊晶結晶成長形成氧化物半導體膜的情況，較佳係使用霧化CVD法或霧化/磊晶法。
作為第1電極、第2電極及/或第3電極的材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等的合金、氧化錫、氧化鋅、氧化錸、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或是此等的混合物等。電極的製膜法並未特別限定，可考量與前述材料的適性而以適當選自印刷方式、噴霧法、塗布方式等濕式方式、真空蒸鍍法、濺鍍法、離子植入法等物理方式、CVD、電漿CVD法等化學方式等之中的方法形成於前述基板上。
本發明實施樣態的半導體裝置，除了上述事項以外，可進一步使用習知的方法而適當地用作功率模組、反向器或轉換器，再者，例如適用於使用電源裝置的半導體系統等。前述電源裝置可藉由一般方法連接於配線圖案等，而從前述半導體裝置製得前述電源裝置，或是製得的前述電源裝置作為前述半導體裝置。圖3中，使用多個前述電源裝置171、172與控制電路173構成電源系統170。前述電源系統，如圖4所示，可將電子電路181與電源系統182組合而用於系統裝置180。另外，電源裝置的電源電路圖的一例顯示於圖5。圖5係顯示功率電路與控制電路所構成的電源裝置的電源電路，藉由反向器192(由MOSFET A～D所構成)以高頻切換DC電壓而轉換成AC後，以變壓器193實施絕緣及變壓，以整流MOSFET194進行整流後，以DCL195(平滑用線圈L1、L2)與電容器進行平滑，並輸出直流電壓。此時藉由電壓比較器197將輸出電壓與基準電壓比較，以PWM控制電路196控制反向器192及整流MOSFET194，以成為預期的輸出電壓。
本發明中前述半導體裝置較佳為功率卡，且包含冷卻器及絕緣構件，更佳為在前述半導體層的兩側分別至少隔著前述絕緣構件設置前述冷卻器，最佳為在前述半導體層的兩側分別設置散熱層，而在散熱層的外側至少隔著前述絕緣構件分別設置前述冷卻器。圖15係顯示本發明之較佳實施態樣之一的功率卡。圖15的功率卡為兩面冷卻型功率卡201，具備：冷媒管202、間隔器203、絕緣板(絕緣間隔器)208、密封樹脂部209、半導體晶片301a、金屬散熱板(突出端子部)302b，散熱器(heatsink)及電極303、金屬散熱板(突出端子部)303b、焊接層304、控制電極端子305、接合線308。冷媒管202的厚度方向剖面具有多個流路222，其係以互相隔著既定間隔在流路方向上延伸的多個分隔壁221所劃分而成。根據這種較佳的功率卡可實現更高的散熱性，而可達到更高的可靠度。
半導體晶片301a係以焊接層104接合於金屬散熱板302b內側的主面上，而金屬散熱板(突出端子部)302b以焊接層304接合於半導體晶片301a剩餘的主面上，藉此使續流二極體(flywheel diode)的陽電極面和陰電極面，以所謂的逆並聯連接至IGBT的射電極面和集電極面。作為金屬散熱板(突出端子部)302b及303b的材料，可列舉例如：Mo或W等。金屬散熱板(突出端子部)302及303b具有厚度差以吸收半導體晶片101a、101b之厚度差，藉此金屬散熱板102的外表面成為平面。
樹脂密封部209例如由環氧樹脂所構成，覆蓋該等金屬散熱板302b及303b的側面並加以模製成型，半導體晶片301a用樹脂密封部209而模製成型。其中，金屬散熱板302b及303b的外主面、亦即接觸受熱面完全露出。在圖15中，金屬散熱板(突出端子部)302b及303b從樹脂密封部209往右側突出，作為所謂引線框架端子的控制電極端子305，例如將形成有IGBT的半導體晶片301a之閘極(控制)電極面與控制電極端子305連接。
作為絕緣間隔器的絕緣板208，例如係以氮化鋁膜所構成，但亦可為其他絕緣膜。絕緣板208完全覆蓋金屬散熱板302b及303b而進行密合，但絕緣板208與金屬散熱板302b及303b亦可僅接觸，亦可塗布矽潤滑脂(silicon grease)等良好的導熱材料，亦可以各種方法將此等接合。又，亦可以陶瓷噴鍍等形成絕緣層，亦可將絕緣板208接合於金屬散熱板上，亦可接合或形成於冷媒管上。
以拉擠成形法或擠製成形法使鋁合金成形為板材，再將其裁切成需要的長度，以製作冷媒管202。冷媒管202的厚度方向剖面具有多個流路222，其係以互相隔著既定間隔而在流路方向上延伸的多個分隔壁221劃分而成。間隔器203，例如可為焊接合金等軟質的金屬板，但亦可為藉由塗布等而形成於金屬散熱板302b及303b之接觸面的膜(film)。此軟質之間隔器3的表面可輕易變形而配合絕緣板208的微小凹凸或翹曲、冷媒管202的微小凹凸或翹曲以降低熱阻。另外，亦可在間隔器203的表面等塗布習知的良熱傳導性油脂等，亦可省略間隔器203。
(實施例1) 1.ELO遮罩的形成 使用表面形成有α-Ga2 O3 層的藍寶石基板(c面，偏離角0.25°)作為基板，使用濺鍍法在基板上形成由氧化鈦所構成之遮罩層，然後使用微影法，將所形成之遮罩層加工成既定形狀的遮罩。另外，具體而言，藉由濺鍍法一邊流入O2 氣體與Ar氣體一邊形成氧化鈦(TiO2 )的遮罩層(厚度50nm)。又，使用微影法形成多個開口部(點狀的開口部)(直徑：3μm)。多個開口部，係以從各開口部之中心到最接近之開口部中心為止的距離成為25μm的方式、又以開口部之中心位於三角形格子(本實施例中為正三角形的三角形格子)之頂點而配置於基板上的方式，對於遮罩層進行加工。
2.結晶的形成 2-1.HVPE裝置 使用圖18說明本實施例中所使用之氫化物氣相磊晶(HVPE)裝置50。HVPE裝置50具備反應室51、將金屬源57加熱的加熱器52a、及將固定於基板固持具56的基板加熱的加熱器52b，進一步在反應室51內具備含氧之原料氣體供給管55b、反應性氣體供給管54b、及設置基板的基板固持具56。然後，在反應性氣體供給管54b內，具備含金屬之原料氣體(金屬鹵化物氣體)供給管53b，其形成雙重管結構。另外，含氧之原料氣體供給管55b與含氧之原料氣體供給源55a連接，以可將含氧之原料氣體從含氧之原料氣體供給源55a透過含氧之原料氣體供給管55b供給至固定於基板固持具56之基板的方式，構成含氧之原料氣體的流路。又，反應性氣體供給管54b與反應性氣體供給源54a連接，以可將反應性氣體從反應性氣體供給源54a透過反應性氣體供給管54b供給至固定於基板固持具56之基板的方式，構成反應性氣體的流路。含金屬之原料氣體供給管53b與含鹵素之原料氣體供給源53a連接，含鹵素之原料氣體供給至金屬源而成為含金屬之原料氣體，含金屬之原料氣體供給至固定於基板固持具56的基板。反應室51內設有將使用過的氣體排出的氣體排出部59，再者，反應室51的內壁具備用以防止反應物析出的保護片58。
2-2.成膜準備 在含金屬之原料氣體供給管53b內部配置鎵(Ga)金屬源57(純度99.99999%以上)，在反應室51內的基板固持具56上設置上述1.中所得之附遮罩層的藍寶石基板以作為基板。之後，使加熱器52a及52b運作而將反應室51內的溫度升溫至570℃(Ga金屬源附近)及540℃(基板固持具附近)。
2-3.成膜 從含鹵素之原料氣體供給源53a，對於含金屬原料之氣體供給管53b內部所配置的鎵(Ga)金屬57供給氯化氫(HCl)氣體(純度99.999%以上)。藉由Ga金屬與氯化氫(HCl)氣體的化學反應而生成氯化鎵(GaCl/GaCl3 )。將所得之氯化鎵(GaCl/GaCl3 )與從含氧之原料氣體供給源55a所供給之O2 氣體(純度99.99995%以上)通過反應性氣體供給管54b供給至前述基板上。然後，在HCl氣體的流通下使氯化鎵(GaCl/GaCl3 )及O2 氣體在基板上於大氣壓下、540℃反應，而在基板上成膜。此處，使從含鹵素之原料氣體供給源53a所供給之HCl氣體的流量維持在10sccm，使從反應性氣體供給源54a所供給之HCl氣體的流量維持在10sccm，使從含氧之原料氣體供給源55a所供給之O2 氣體的流量維持在100sccm。
2-4.評價 對於上述2-3.中所得之積層結構體進行表面研磨及清洗後，以原子力顯微鏡(AFM，Atomic Force  Microscope)進行觀察。結果顯示於圖16，此外，圖16的中央部的局部放大圖顯示於圖17。從圖16及17可以清楚得知，確認了差排未在a軸方向上伸展而且差排在m軸方向上伸展的異向性。再者，因為差排在m軸方向上伸展，因此可知c軸方向的差排亦減少。
(實施例2) 1.ELO遮罩的形成 使用表面形成有α-Ga2 O3 層的藍寶石基板(c面，偏離角0.25°)，與實施例1相同地形成遮罩層(厚度50nm)。另外，實施例2中形成多個開口部(點狀開口部)(直徑：3μm)。多個開口部係以從各開口部之中心到最接近的開口部之中心為止的距離成為10μm的方式、又開口部之中心位於三角形格子(本實施例中為正三角形的三角形格子)之頂點而排列於基板上的方式，對於遮罩層進行加工。 如圖24-b所示，本實施例中係以下述方式排列：設於遮罩層的多個開口部之中心位於三角形格子(本實施例中為正三角形的三角形格子)的頂點，且如圖24-b所示，前述三角形格子的三角形的一邊與a軸方向平行。如上所述，使遮罩的開口部之中心配置於正三角形之三角形格子的頂點，又使前述三角形格子的三角形的一邊與軸向平行排列，藉此可控制差排減少之區域的形狀及尺寸。
2.結晶的形成 與上述實施例1的2-1.～2-3.相同地使結晶成長並使其會合，得到積層結構體。 2-4.評價 對於所得之積層結構體進行表面研磨及清洗後，以AFM(Atomic Force Microscope)進行觀察。結果顯示於圖24-c。又，將圖24-c所示之AFM影像中，在俯視用虛線顯示出形成有遮罩之開口部的位置的說明圖，顯示於圖24-d。從圖24-c及圖24-d可以清楚得知，確認了差排未在a軸方向上伸展而且差排在m軸方向上伸展的異向性。如圖24-d所示，可知相較於菱形頂點附近的區域，在菱形內側區域差排減少。前述菱形之對角線的長邊與a軸方向一致。進一步可知因為差排在m軸方向上伸展，隨著結晶成長，c軸方向的差排亦減少。
(實施例3) 1.ELO遮罩的形成 使用表面形成有α-Ga2 O3 層的藍寶石基板(c面，偏離角0.25°)作為基板，使用濺鍍法與實施例1及2相同地在基板上形成遮罩層(厚度50nm)。另外，實施例3中形成多個開口部(點狀的開口部)(直徑：3μm)。多個開口部，係以從各開口部之中心到最接近之開口部中心為止的距離成為10μm的方式、又以開口部之中心位於三角形格子(本實施例中為正三角形的三角形格子)的頂點而配置於基板上的方式對於遮罩層進行加工。又，本實施例中係以下述方式排列：設於遮罩層的多個開口部之中心位於三角形格子的頂點，如圖25-b所示，前述三角形格子的三角形之一邊與m軸方向平行。
2.結晶的形成 與上述實施例1的2-1.～2-3.相同地使結晶成長並使其會合，得到積層結構體。 2-4.評價 對於所得之積層結構體進行表面研磨及清洗後，以AFM (Atomic Force Microscope)進行觀察。結果顯示於圖25-c。又，將圖25-c所示之AFM影像中，在俯視用虛線顯示出形成有遮罩之開口部的位置的說明圖，顯示於圖25-d。從圖25-c及圖25-d可以清楚得知，確認了差排未在a軸方向上伸展而且差排在m軸方向上伸展的異向性。如圖25-d所示，得到了差排減少的三角形區域(Triangular areas)。前述三角形的頂點，在俯視下與遮罩層的開口部之中心重合，可知相較於前述三角形頂點附近的區域，三角形的內側區域差排減少。再者，因為差排在m軸方向上伸展，可知c軸方向的差排亦減少。如上所述，藉由以將遮罩的點狀開口部配置於三角形格子的正三角形之頂點並將前述正三角形的一邊與軸向平行排列，可控制結晶之差排減少區域的形狀及尺寸。
根據本發明的實施態樣，可得到具有以a軸方向為中心而差排經減少之區域的氧化鎵的半導體結晶，如此可得到差排經減少的大範圍之半導體結晶。 [產業上的可利用性]
本發明的半導體元件可用於半導體(例如化合物半導體電子元件等)、電子零件/電力設備零件、光學/電子影像相關裝置、工業構件等所有區域，但對於功率元件尤其有用。
1a:第一半導體區域 1b:第二半導體區域 2:半導體層 2a:反轉通道區域 2b:氧化膜 4a:絕緣膜 4b:絕緣膜 5a:第三電極 5b:第一電極 5c:第二電極 9:基板 19:霧化裝置 20:基板 21:載置台 22a:載氣供給源 22b:載氣(稀釋)供給源 23a:載氣流量調節閥 23b:載氣(稀釋)流量調節閥 24:霧氣產生源 24a:原料溶液 24b:霧化液滴 25:容器 25a:水 26:超音波振動器 27:供給管 28:加熱板（加熱器） 29:排氣口 30:成膜室 50:氫化物氣相成長（HVPE）裝置 51:反應室 52a:加熱器 52b:加熱器 53a:含鹵素原料氣體供給源 53b:含金屬的原料氣體（金屬鹵化物氣體）供給管 54a:反應氣供給源 54b:活性氣體供給管 55a:含氧原料氣體供給源 55b:含氧原料氣體供給管 56:基板固持具 57:金屬源 58:保護片 59:氣體排出部 70:基板（結晶基板） 71:藍寶石基板 72:氧化鎵層 73:遮罩層 74:貫穿遮罩層的開口部 100:半導體裝置 100a:第一面側 120:半導體裝置 120a:第一面側 120b:第二面側 121:半導體層 121a:第一半導體層 121b:第二半導體層 125a:肖特基電極 125b:歐姆電極 131a:n－型半導體層 131b:第一n+型半導體層 131c:第二n+型半導體層 132:p型半導體層 132a:p+型半導體層 134:閘極絕緣膜 135a:閘電極 135b:源電極 135c:汲電極 139:基板 140:半導體裝置 140a:半導體層的第一面側 140b:半導體層的第二面側 141:半導體層 141a:第一半導體層 141b:第二半導體層 141c:第三半導體層 143:通道 145a:第三電極 145b:第一電極 145c:第二電極 150:半導體裝置 150a:半導體層的第一面側 150b:半導體層的第二面側 151a:第一半導體層 151:第二半導體層 152a:p型半導體區域 152b:第三半導體層 153:半導體層 154:閘極絕緣膜 155a:閘電極 160:半導體裝置 161:能障高度調整區域 162:第一電極 163:半導體層 164:第二電極 165:保護環 166:通道 170:電源系統 171:電源裝置 172:電源裝置 173:控制電路 180:系統裝置 181:電子電路 182:電源系統 192:反向器 193:變壓器 194:整流MOSFET 195:DCL 196:PWM控制電路 197:電壓比較器 200:半導體裝置 200a:第一面側 200b:第二面側 201:兩面冷卻型功率卡 202:冷媒管 203:間隔器 208:絕緣板(絕緣間隔器) 209:密封樹脂部 221:隔壁 222:流路 300:半導體裝置 300a:第一面側 300b:第二面側 301a:半導體晶片 302b:金屬散熱板(突出端子部) 303:散熱器及電極 303b:金屬散熱板(突出端子部) 304:焊接層 305:控制電極端子 308:接合線 400a:週期 401:基板（結晶基板） 401a:基板表面 402a:凸部 402b:凹部 404:遮罩層 405:斜面
圖1顯示成膜裝置的概略構成圖，作為本發明一實施態樣中所使用的成膜裝置的一示例。 圖2顯示本發明一實施態樣中所使用的、與圖1不同態樣的成膜裝置（霧CVD）的概略構成圖。 圖3係示意顯示電源系統之較佳例的圖。 圖4係示意顯示系統裝置之較佳例的圖。 圖5係示意顯示電源裝置的電源電路圖之較佳例的圖。 圖6係示意顯示金屬氧化物半導體場效電晶(MOSFET)的一示例的圖，作為本發明一實施態樣中的半導體裝置的一態樣。 圖7係顯示概略的俯視圖的一部分，作為本發明一實施態樣中的半導體裝置的一態樣。 圖8係概略的部分剖面圖，作為本發明一實施態樣中的半導體裝置的一態樣，其例如顯示圖7之A-A剖面的一示例的概略圖。 圖9係顯示具體例的部分剖面圖，作為本發明一實施態樣中的半導體裝置的一態樣，其例如顯示圖7之具體的A-A剖面的一示例的概略圖。 圖10係示意顯示使用了長方形半導體層的肖特基能障二極體(SBD)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖11係示意顯示使用了長方形半導體層的金屬氧化物半導體場效電晶體(MOSFET)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖12係示意顯示使用了長方形半導體層的絕緣閘雙極電晶體(IGBT)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖13係示意顯示使用了長方形半導體層的接面能障肖特基二極體(JBS，Junction Barrier Schottky)之較佳例的圖，其係顯示長邊方向的剖面圖。 圖14係示意顯示使用了長方形半導體層的接面能障肖特基二極體(JBS)之較佳例係顯示的圖，其係顯示長邊方向的剖面圖。 圖15係示意顯示功率卡之較佳例的圖。 圖16係顯示實施例1之結果的圖。 圖17顯示圖16的中央部的局部放大圖。 圖18係說明本發明之實施態樣中適用的氫化物氣相成長(HVPE)裝置。 圖19係示意顯示本發明之一實施態樣中適用的基板表面上所形成之凹凸部的表面的圖。 圖20係示意顯示本發明之一實施態樣中適用的基板表面上所形成之凹凸部的表面的示意圖。 圖21係示意顯示本發明之一實施態樣中適用的基板表面上所形成之凹凸部的表面的俯視立體圖。 圖22係圖21所示之基板的凹凸部之凸部的說明圖，其顯示以橫切將基板的凹凸部截斷的部分剖面圖。 圖23係圖21所示之基板的凹凸部之凸部的說明圖，其顯示以橫切將基板的凹凸部截斷的部分剖面圖。 圖24-a是示意性顯示本發明的實施例2中使用的基板和遮罩的立體圖。 圖24-b是圖24-a的平面圖，顯示從遮罩的頂面朝向底面貫穿的多個開口部的中心，位於三角形格子之頂點的概略圖。 圖24-c是顯示實施例2之結果的AFM（原子力顯微鏡）影像。 圖24-d是顯示圖24-c所示之AFM影像中，在俯視用虛線顯示出形成有遮罩之開口部的位置的概略說明圖。 圖25-a是示意性顯示本發明的實施例3中使用的基板和遮罩的立體圖。 圖25-b是圖25-a的平面圖，顯示從遮罩的頂面朝向底面貫穿的多個開口部的中心，位於三角形格子之頂點的概略圖。 圖25-c是顯示實施例3之結果的AFM（原子力顯微鏡）影像。 圖25-d是顯示圖25-c所示之AFM影像中，在俯視用虛線顯示出形成有遮罩之開口部的位置的概略說明圖。

Claims (27)

  1. 一種半導體裝置，至少包含半導體層；以及分別設置在所述半導體層的第一面側的第1電極和第2電極，且構成為在所述半導體層中電流在從所述第1電極朝向所述第2電極的第一方向上流動，其中， 所述半導體層具有剛玉結構，所述半導體層的m軸方向平行於所述第一方向。
  2. 一種半導體裝置，至少包含具有剛玉結構的半導體層、設置在所述半導體層的第一面側的第1電極、以及設置在所述第一面側之相反側的第二表面側的第2電極，其中， 所述第一面為m面，所述第2電極至少在第一方向上比第1電極長，且所述第一方向為所述半導體層的c軸方向。
  3. 如請求項1或2所述之半導體裝置，其中所述半導體層含有包含選自鎵、銦、銠、銥及鋁中至少一種金屬的金屬氧化物。
  4. 如請求項1或2所述之半導體裝置，其中所述半導體層係以至少含鎵的金屬氧化物作為主成分。
  5. 如請求項1所述之半導體裝置，其中所述半導體層的載子濃度在1×1019 /cm3 以下。
  6. 如請求項1所述之半導體裝置，其中所述第一面為c面。
  7. 如請求項1至6中任一項所述之半導體裝置，其為功率元件。
  8. 如請求項7所述之半導體裝置，其為功率模組、反向器(inverter)或轉換器(converter)。
  9. 如請求項7所述之半導體裝置，其為功率卡。
  10. 如請求項8所述之半導體裝置，其更包含冷卻器及絕緣構件，其中，所述半導體層的兩側至少隔著所述絕緣構件分別設有所述冷卻器。
  11. 如請求項9所述之半導體裝置，其中所述半導體層的兩側分別設有散熱層，其中，所述散熱層的外側至少隔著所述絕緣構件分別設有所述冷卻器。
  12. 一種半導體系統，其具備半導體裝置，其中所述半導體裝置為如請求項1至10中任一項所述之半導體裝置。
  13. 一種結晶成長方法，在結晶基板的c面上，使具有剛玉結構的結晶進行結晶成長，其中所述結晶基板為具有剛玉結構的結晶成長用的結晶基板，所述結晶基板上設有凹凸部以使伴隨結晶成長而來的差排相較於在a軸方向上更在m軸方向上伸展。
  14. 一種結晶成長方法，使用結晶成長用的結晶基板，而使具有剛玉結構的結晶進行結晶成長，在所述結晶基板的結晶成長面側，設有凹凸部以使在所述結晶之m軸方向上伸展的差排，從所述結晶成長的方向移動。
  15. 如請求項13或14所述之結晶成長方法，其中所述凹凸部的凸部為包含TiO2 的遮罩。
  16. 如請求項14所述之結晶成長方法，其中設有所述凹凸部的所述結晶基板的主面為c面。
  17. 如請求項13至16中任一項所述之結晶成長方法，其中所述結晶含有具有選自鎵、銦、銠、銥及鋁之中的至少一種金屬的金屬氧化物。
  18. 如請求項13至17中任一項所述之結晶成長方法，其中所述結晶係以至少含鎵之金屬氧化物作為主成分。
  19. 如請求項13至18中任一項所述之結晶成長方法，其中，以選自CVD法、MOCVD法、MOVPE法、霧化CVD法、霧化/磊晶法、MBE法、HVPE法、脈衝成長法及ALD法之中的至少一種方法，進行所述的結晶成長。
  20. 如請求項13至19中任一項所述之結晶成長方法，其中，所述凹凸部至少含有2個以上相鄰的m面之斜面。
  21. 如請求項13至20中任一項所述之結晶成長方法，其中，所述凹凸部至少含有2個以上相向的m面之斜面。
  22. 如請求項13至21中任一項所述之結晶成長方法，其中，所述結晶成長的方向包含c軸方向、a軸方向及m軸方向。
  23. 如請求項13至22中任一項所述之結晶成長方法，其中，所述結晶基板包含c面藍寶石基板、以及設置在所述c面藍寶石基板上的氧化鎵。
  24. 如請求項13至23中任一項所述之結晶成長方法，其中，所述凹凸部的凸部為遮罩層，所述凹凸部的凹部是貫穿所述遮罩層的多個開口部。
  25. 如請求項24所述之結晶成長方法，其中，所述多個開口部之中心位於三角形格子之頂點，所述三角形格子的一邊配置為與a軸方向平行。
  26. 如請求項24所述之結晶成長方法，其中，所述多個開口部之中心位於三角形格子之頂點，所述三角形格子的一邊配置為與m軸方向平行。
  27. 如請求項13至26中任一項所述之結晶成長方法，其中，所述結晶為結晶膜。
TW110105212A 2020-02-18 2021-02-17 半導體裝置及結晶成長方法 TW202139461A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020-025274 2020-02-18
JP2020025273 2020-02-18
JP2020025274 2020-02-18
JP2020025275 2020-02-18
JP2020-025273 2020-02-18
JP2020-025275 2020-02-18

Publications (1)

Publication Number Publication Date
TW202139461A true TW202139461A (zh) 2021-10-16

Family

ID=77391933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110105212A TW202139461A (zh) 2020-02-18 2021-02-17 半導體裝置及結晶成長方法

Country Status (4)

Country Link
US (1) US20220406943A1 (zh)
JP (1) JPWO2021166917A1 (zh)
TW (1) TW202139461A (zh)
WO (1) WO2021166917A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024048710A1 (ja) * 2022-08-31 2024-03-07 株式会社Flosfia 結晶膜および結晶膜の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794822B2 (ja) * 2004-03-24 2011-10-19 三菱電機株式会社 パワー半導体装置
JP6539906B2 (ja) * 2014-09-25 2019-07-10 株式会社Flosfia 結晶性積層構造体の製造方法および半導体装置
JP7166522B2 (ja) * 2017-08-21 2022-11-08 株式会社Flosfia 結晶膜の製造方法
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統

Also Published As

Publication number Publication date
US20220406943A1 (en) 2022-12-22
WO2021166917A1 (ja) 2021-08-26
JPWO2021166917A1 (zh) 2021-08-26

Similar Documents

Publication Publication Date Title
JP7315137B2 (ja) 結晶性酸化物膜
JP7315136B2 (ja) 結晶性酸化物半導体
WO2020013259A1 (ja) 半導体装置および半導体装置を含む半導体システム
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2022172066A (ja) 結晶性酸化物半導体膜および半導体装置
TW202139461A (zh) 半導體裝置及結晶成長方法
JP7462143B2 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
WO2021141126A1 (ja) 半導体装置
WO2021141125A1 (ja) 半導体装置
WO2020013260A1 (ja) 半導体装置および半導体装置を含む半導体システム
JP2021111712A (ja) 半導体装置
WO2022080335A1 (ja) 半導体装置
WO2022080336A1 (ja) 半導体装置
JP2021118266A (ja) 半導体装置
JP2022011781A (ja) 結晶性酸化物膜および半導体装置