TW202136554A - 製造半導體元件的設備 - Google Patents

製造半導體元件的設備 Download PDF

Info

Publication number
TW202136554A
TW202136554A TW110103319A TW110103319A TW202136554A TW 202136554 A TW202136554 A TW 202136554A TW 110103319 A TW110103319 A TW 110103319A TW 110103319 A TW110103319 A TW 110103319A TW 202136554 A TW202136554 A TW 202136554A
Authority
TW
Taiwan
Prior art keywords
protective cover
ring
cover
cover ring
offset
Prior art date
Application number
TW110103319A
Other languages
English (en)
Inventor
吳宗晟
吳昇穎
林明賢
陳濬甫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202136554A publication Critical patent/TW202136554A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/3299—Feedback systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

為了減少電流警報在一半導體蝕刻或沉積製程中出現，一控制器判定一蓋環及在一晶圓上方的一防護罩在一真空腔室內的相對位置的一偏移。該控制器在該偏移大於一預定值或在可接受值的一範圍外時提供一位置警報及/或調整該蓋環或該防護罩的位置。

Description

製造半導體元件的設備及方法
無
諸如蝕刻及材料沉積的一些半導體元件處理操作係在真空腔室中執行。在真空腔室中執行的各種此等製程使用自動電容性調諧器(auto capacitive tuner；ACT)組件以修改離子能量，以便例如控制沉積的膜的應力。此等製程有時候遭受範圍ACT電流警報，該範圍ACT電流警報由故障偵測控制(fault detection control；FDC)監測。此可能隨機地發生或在腔室的阻抗由於各種誤差而不均勻時發生。真空腔室的任何不穩定或不均勻阻抗接著可不良地導致沉積的或蝕刻的膜的異常性質。
無
以下揭示內容提供用於實施本揭露的不同特徵的許多不同實施例或實例。組件及配置的特定實施例或實例將在下文描述以簡化本揭露。當然，此等各者僅為實例且不欲為限制性的。舉例而言，元件的尺寸不限於所揭示的範圍或值，但可視元件的處理條件及/或所要性質而定。此外，在隨後描述中的第一特性在第二特徵上方或上形成可包括第一及第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可介於第一特徵與第二特徵之間形成，使得第一及第二特徵不可直接接觸的實施例。為簡單及清楚起見，各種特徵可按不同標度任意地繪製。在附圖中，為簡單起見，可省略一些層/特徵。
此外，為了方便描述如圖中圖示的一個元件或特徵與另一元件或特徵的關係，在本文中可使用空間相對術語，諸如「在……下面」、「在……之下」、「下部」、「在……之上」、「上部」及類似術語。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的元件在使用或操作時的不同定向。設備可另外定向(旋轉90度或處於其他定向)，且本文中所使用的空間相關描述符可類似地加以相應解釋。另外，術語「由……製成」可意味「包含」或「由……組成」。此外，在以下製造製程中，在所描述的操作中/之間可存在一或多個額外操作，且操作的次序可改變。在本揭露中，片語「A、B及C中的一者」意味「A、B及/或C」(A、B、C、A及B、A及C、B及C或A、B及C)，且不意味來自A的一個元件、來自B的一個元件及來自C的一個元件，除非另外描述。與關於一個實施例描述的材料、組態、尺寸、製程及/或操作相同或類似的材料、組態、尺寸、製程及/或操作可在其他實施例中使用，且可省略詳細解釋。
物理氣相沉積(physical vapor deposition；PVD)或濺射沉積係在製造諸如處理器或控制器晶片的半導體元件時頻繁使用的處理技術。該處理技術涉及在諸如晶圓的工件的表面上沉積金屬層，接著將該工件順序地變換成半導體元件。PVD技術亦被稱為濺射技術。在一些實施例中，濺射技術用於沉積來自源材料(諸如鎢(W)、氮化鎢(WN)、鈦(Ti)及氮化鈦(TiN))的金屬層。
在濺射製程中，惰性氣體粒子(諸如氦氣、氬氣或氮氣的粒子)首先在電場中電離以在濺射腔室中產生氣體電漿。電漿接著被吸引至源或靶，在源或靶處，氣體粒子的能量實體地驅逐(即，濺射出)金屬或其他源材料的原子。濺射技術用途非常多，此係因為不僅利用射頻而且利用直流(direct current；DC)電源來沉積各種材料。
在一些實施例中，濺射腔室包括：一不銹鋼腔室，該不銹鋼腔室為真空密封的且配備氣體洩漏偵測器；一真空泵，該真空泵具有將腔室壓力減小至至少10-6 托或更小的容量；各種壓力計；一濺射源或靶；一RF或DC電源供應器；一晶圓支撐台；一腔室防護罩；及一壓環或蓋環。濺射源在一些實施例中安裝在腔室的頂上，使得濺射源面向定位在腔室的中心的晶圓支撐台。濺射源包含用於一製程的Ti、W、TiW、鎳(Ni)、鉭(Ta)或錫(Sn)圓盤，在該製程中濺射此等金屬層。在一些實施例中，濺射製程在氮氣環境中形成以形成金屬氮化物層。在一些實施例中，晶圓支撐台包括具有內部電阻加熱器的台座。
在一些實施例中，壓環在濺射製程期間有兩個目的。第一目的為將晶圓夾緊至台座加熱器。壓環在正氣體壓力被施加在加熱器與台座之間時將晶圓原位固持在台座上，使得熱有效地自加熱器傳導至晶圓。壓環提供的第二目的為允許包括氬氣或氮氣的氣體流自在晶圓下流至濺射腔室中。在一些實施例中，壓環構造成具有定向開孔的圓形形狀以匹配晶圓的平坦輪廓。套筒(hood)建置至壓環中且用於陰影化用途以保護壓環的端緣不被濺射的金屬粒子塗佈。端緣部分亦允許壓環的力均勻地分散在晶圓周圍。
在第1圖中展示了例示性濺射腔室10的橫截面圖。在一些實施例中，濺射腔室10由以下各者構造：真空密閉的不銹鋼腔室主體12；Ti、W、TiW、Ta、Ni或Sn的濺射靶16；配備加熱器22的晶圓支撐台20 (或台座)；晶圓提升機構24；晶圓埠28；泵送埠32；壓環(clamp ring)30；及腔室防護罩34。在各種實施例中，DC或RF電源供應器25經由電極21及濺射腔室10的導電部分(諸如腔室壁18或腔室防護罩34)連接至濺射靶16，由此在接地的腔室壁18與靶16之間建立電壓電位。在各種實施例中，DC晶圓偏壓電路23連接至壓環30且因此施加DC偏壓至晶圓(未示出)。
如第1圖所示，腔室防護罩34為安置在濺射腔室10內的組件。該腔室防護罩形成壓環30與腔室主體12之間的密封件，使得來自濺射靶16的濺射粒子在濺射製程期間不污染腔室壁18。壓環30的套筒36保護壓環30的尖端部分38不被濺射粒子塗佈。應注意，在濺射製程期間，晶圓支撐台20將會抬升至一升高位置，而晶圓支撐台20上的加熱器22觸碰壓環30的尖端部分38。為了達成腔室壁18的緊密密封，在壓環30與腔室防護罩34之間維持小縫隙。
在Ti、W、TiW、Sn、Ta、Ni或其他金屬靶在濺射腔室10中使用的一些金屬濺射製程中，金屬的濺射粒子的發射經整形具有正向餘弦分佈，因此達成更理想的沉積，使得金屬粒子均勻地沉積在晶圓的中心及邊緣處。
在一些實施例中，替代第1圖所示的壓環30，使用蓋環(cover ring)42，如第2圖所示且在第3圖至第5圖中更詳細地描述。不同於壓環30，第2圖所示的蓋環42未夾緊至晶圓44的表面。在其他實施例中，腔室10包括用於施加磁場至靶16的表面的磁性裝置26，諸如磁控管。由磁性裝置26產生的磁場約束靶16附近的電子以便保持在濺射製程期間在腔室10內產生的電漿。
在各種實施例中，腔室10包括沉積環31、自動電容性調諧器(auto-capacitive tuner；ACT) 33及具有加熱器的靜電吸盤(electrostatic chuck；ESC) 35。沉積環31在與蓋環42合作時減少濺射沉積物在晶圓的周邊邊緣上的形成。沉積環31由諸如以下各者的陶瓷或金屬材料製造：石英、氧化鋁、不銹鋼、鈦或其他合適的材料。ESC 35用於在處理期間支撐晶圓且將晶圓保持在腔室10內。ESC 35包括陶瓷圓片，在該陶瓷圓片中具有一或多個電極。夾持電壓經施加至該些電極及加熱器以用靜電將晶圓固持至ESC 35。ACT 33控制電流以便維持腔室阻抗，腔室阻抗反過來用以控制晶圓的膜性質。若腔室阻抗變得不受控制，則此將導致ACT 33的輸出電流變得不穩定，從而產生來自監測濺射製程的FDC的ACT電流警報。
在各種實施例中，腔室10在其中亦安置有一或多個位置感測器90，該些位置感測器判定防護罩34、蓋環42及晶圓支撐台20的相對位置，且判定防護罩34、蓋環42及晶圓支撐台20的位置的任何偏移。在各種實施例中，位置調整裝置92或機構安置在腔室10中以改變防護罩34、蓋環42、沉積環31或晶圓支撐台20中的一或多者的位置，使得大於臨限值或在如本文中規定的範圍外的該一或多者之間的任何量測的偏移得到校正。
隨著半導體元件變得更小，變得難以達成介層孔及溝槽的臨界尺寸。諸如鉭(Ta)及鈦(Ti)的金屬及諸如氮化鉭(TaN)及氮化鈦(TiN)的金屬化合物為提供積體電路(integrated circuit；IC)製造者提供形成小的介層孔及溝槽的臨界尺寸。金屬及金屬化合物在用於形成溝槽及介層孔的許多製程中亦被用作抗反射塗層及/或阻障層。在使用用於低k/介電材料的溝槽/介層孔蝕刻的TiN沉積的金屬硬遮罩(metal hard mask；MHM)製程中，此等製程隨機地遭受FDC範圍ACT電流警報。此將反過來導致經處理的晶圓的膜性質及厚度變得異常。已發現，在許多例子中，當腔室10遭受此警報時，蓋環42及防護罩34偏移且不能恰當對準。舉例而言，在沉積環31或蓋環42與防護罩34之間的縫隙在約2.1毫米至約2.5毫米(mm)範圍內的製程中，ACT警報在蓋環42及防護罩34的偏移在一或多個方向上大於0.3 mm時出現。因此，有必要精細調諧ESC 35與防護罩34的中心調整，使得蓋環42至防護罩34的偏移的範圍維持在0與約0.3 mm之間，以便成功地維持ACT的電流範圍以防止由FDC發出的電流範圍警報。在其他實施例中，替代化學氣相沈積(chemical vapor deposition；CVD)設備，濺射腔室10為電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition；PECVD)設備、大氣壓力化學氣相沉積(atmospheric pressure chemical vapor deposition；APCVD)設備、低壓化學氣相沉積(low-pressure CVD；LPCVD)設備、高密度電漿化學氣相沉積(high density plasma CVD；HDPCVD)設備、原子層沉積(atomic layer deposition；ALD)設備及/或其他此設備。在此等製程中，蓋環42的大小的值及對準的偏移不相同。
在一些實施例中，蓋環42配備對準標記防護罩46，如第3圖所示，該些對準標記防護罩自蓋環42的內周邊48徑向地向內延伸。對準標記防護罩46的功能為覆蓋位於晶圓的頂表面44上的對準標記(未示出)及防止金屬粒子沉積在該些對準標記上。
轉至第4圖，當晶圓提升器24升高以使安裝在頂部上的晶圓碰到蓋環42時。蓋環42恰當地坐落在晶圓台座20上以便提供對準標記的恰當遮蔽。蓋環42有一開口，使該開口與防護罩34對準，使得晶圓的頂表面44經由此開口暴露，使得對晶圓執行濺射製程。
當腔室10已長時間操作時或當腔室10在預防性維護程序期間已經過清潔時，不能確保有用的對準。當蓋環42未恰當地做了或與晶圓台座20不對準時，蓋環42與腔室防護罩34之間的過量金屬粒子沉積可在濺射期間導致彼等兩個組件之間的電弧作用。此外，金屬粒子可進一步穿透通過形成於該兩個組件之間的縫隙且沉積在腔室10的底部上，此可導致腔室中的嚴重污染物問題。發現蓋環42、腔室防護罩34及ESC 35的對準的不匹配(如稍後在下文論述的在第13A圖中示出的偏移的實例)亦導致範圍ACT電流警報。
在第5圖中展示了恰當對準的蓋環42及防護罩34的側視圖。在一些實施例中，提供用於在濺射腔室10中將蓋環42自對準至晶圓支撐台20的設備。晶圓支撐台20在其外周邊上呈圓形盤的形狀。環形形狀的蓋環42具有配備在內周邊上的一向內水平延伸的端緣及至少一個向下垂直延伸的端緣，該內周邊具有至少兩個母對準部件，該些母對準部件經調適用於在晶圓支撐台20升高而碰到蓋環42時收納至少兩個公對準部件。
蓋環42係以環形形狀提供，該蓋環具有配備在內周邊上的一向內水平延伸的端緣及至少一個向下垂直延伸的端緣，及至少兩個母對準部件(諸如凹陷槽)，該些母對準部件經調整用於在支撐台升高以嚙合蓋環42時收納晶圓支撐台20上的至少兩個公對準部件。
第6圖至第8圖圖示晶圓支撐台20及晶圓支撐台/蓋環組合件的實施例的俯視圖及側視圖。在一些實施例中，如第6圖所示，晶圓支撐台20具備四個公對準部件52，在各種實施例中，該些公對準部件為四個突起片。能夠看到，突起片52有利地以L形狀提供，其中「L」的一個腿54機械嚙合提供在晶圓支撐台20的底表面中的凹部。L形狀的突起片52藉由機械方式(藉由螺釘60穿過突起片52中的安裝孔(未示出)及晶圓支撐台20中的安裝孔(未示出))有利地緊固至晶圓支撐台20。亦能夠利用其他安裝方式，諸如摩擦嚙合或槽榫嚙合。在第7圖及第8圖的橫截面圖中展示了用於將突起片52機械地緊固至晶圓支撐台20的螺釘60。在第7圖中亦展示，在晶圓支撐台20的頂部上有晶圓定位導引件66，所述晶圓定位導引件以圓形方式安裝在頂表面上以定位待安裝在晶圓支撐台上的晶圓(未示出)。
在第7圖及第8圖中亦展示了蓋環42的另一實施例。如第8圖中的放大圖所示，蓋環42進一步包括向下延伸的端緣74中的表面72。應注意，表面72幫助在晶圓支撐台20被提高以嚙合蓋環42時導引及收納突起片52的向上豎立腿68。表面72以在蓋環42的向下延伸的端緣74中的凹陷槽的所有三個表面提供。應注意，在第8圖中，僅展示一個維度中的表面72，而未展示其他兩個維度中的表面。亦應注意，表面72在一些實施例中為漸縮表面。
為了維持跨濺射腔室10的穩定阻抗，希望將蓋環42至腔室防護罩34的對準偏移控制為在0至約0.3 mm的範圍內。在一些實施例中，腔室防護罩34及蓋環42以徑向偏移改變0.3 mm或更少的對準維持。維持此對準降低在晶圓製造製程中觸發範圍ACT電流警報的可能性且亦維持金屬膜厚度及均勻性。
在第9圖中展示了根據各種實施例的防護罩/蓋環/晶圓支撐台配置的詳細視圖。在一些實施例中，沉積環31安置在晶圓支撐台20上方且蓋環42安置在沉積環31上方。在一些實施例中，蓋環42用以容納沉積環31上的突出部。沉積環31及蓋環42彼此合作以減少濺射沉積物在晶圓支撐台20的周邊邊緣及晶圓基板的懸垂邊緣上的形成。蓋環42亦與腔室防護罩34嚙合。在一些實施例中，晶圓支撐台20包括ESC 35。ESC 35用於在處理期間支撐晶圓基板且將晶圓基板保持在處理腔室10內。ESC 35在吸收及冷卻/加熱晶圓時起到重要作用，且提供無邊緣去除、高可靠性、晶圓平面性及粒子減少的技術優點。
沉積環31、防護罩34及蓋環42的徑向偏移距離可用多種技術中的任一者來量測。在徑向偏移係描述為在蓋環42與防護罩34之間的本文中的各種實施例中，藉由將蓋環42、沉積環31及防護罩34中的任何兩者的位置進行比較來執行徑向偏移。舉例而言，在各種實施例中，藉由比較蓋環42及防護罩34的位置量測的徑向偏移被替換為對沉積環31與防護罩34進行比較。在一些實施例中，藉由將沉積環31及蓋環42的位置進行比較來量測徑向偏移。在一些實施例中，藉由位置感測器定位蓋環42的開口的內周邊的邊緣及防護罩34的外緣來量測徑向偏移距離。在一些實施例中，藉由位置感測器定位防護罩34的開口的內周邊的邊緣及蓋環42的開口的內周邊的邊緣來量測徑向偏移距離。在一些實施例中，藉由位置感測器定位蓋環42的外緣及防護罩34的外緣來量測徑向偏移距離。在各種實施例中，徑向偏移距離係在兩個方向上量測。在各種實施例中，徑向偏移距離係在兩個正交方向上量測。
在第10圖中圖示了防護罩34及沉積環31的實體對準的由上而下照相視圖。在所述照相視圖中圖示了水平對準偏移S1及S3及垂直對準偏移S2及S4。方向S1至S3及方向S2至S4可彼此正交。在沉積環31與防護罩34之間的縫隙80 (參見第11A圖及第11B圖)在約2.1 mm至2.5 mm的範圍內的各種實施例中，S1-S3的絕對值及S2-S4的絕對值應維持在小於0.3 mm。換言之，|S1-S3|及|S2-S4| ＜ 0.3 mm。在各種實施例中，S1的延伸線穿過蓋環42的中心，S1的延伸線與S3的延伸線對準(平行)，及/或S1的延伸線實質上垂直於S2的延伸線。
第11A圖展示沉積環31與防護罩34的由上而下對準的照相視圖，以及偏移距離S1至S4。第11B圖展示蓋環42及防護罩34的由上而下照相視圖。在各種實施例中，防護罩34與沉積環31或蓋環42之間存在縫隙80。在本文中描述的各種實施例中，縫隙80在約2.1毫米與2.5毫米之間。
第11A圖、第11B圖及第12圖展示沉積環31及防護罩34以及將該兩者分開的縫隙80。各種實施例中的目視指示器(諸如如所示的尺子)或斜角羅盤用於監測及校正任何偏移。位置感測器可使用多種方法中的任一者以判定位置及偏移。對準操作可以反復地執行，直至徑向偏移經校正至在如本文中描述的臨限容限內。
第13A圖及第13B圖為根據本揭露的各種實施例的在透視圖中的防護罩/蓋環/晶圓支撐台(例如ESC 35)對準的示意性圖解。在第13A圖中，圖示防護罩34與蓋環42之間的不穩定的偏移對準，即偏移距離|S1 – S3|大於約0.3 mm的情況。在第13B圖中，圖示了恰當對準，其中根據本揭露的實施例，維持距離S1及S3，使得偏移距離|S1 – S3| ＜= 0.3 mm。
第14圖及第15圖圖示根據本揭露的一些實施例的用於控制設備的FCD控制器及類似物。第14圖為控制第1圖的設備的電腦系統800的示意圖。在一些實施例中，電腦系統800經程式化以進行以下操作：判定防護罩34、蓋環42及晶圓支撐台20的相對位置；判定防護罩34、蓋環42及晶圓支撐台20的對準的偏移是否在一容忍範圍內；及在對準的偏移不在一容忍範圍內時調整防護罩34、蓋環42或晶圓支撐台20的位置。使用電腦硬體及在電腦硬體上執行的專用電腦程式來實現先前實施例的製程、方法及/或操作的全部或一部分。在第14圖中，電腦系統800具備電腦801，該電腦包括光碟唯讀記憶體(例如，CD-ROM或DVD-ROM)驅動器805及磁碟機806、鍵盤802、滑鼠803及監視器804。
第15圖為展示電腦系統800的內部組態的圖。在第15圖中，除了光碟機805及磁碟機806之外，電腦801亦具備：一或多個處理器811，諸位微處理器單元(micro-processor unit；MPU)；ROM 812，諸如啟動程式的程式儲存在該ROM中；隨機存取記憶體(random access memory；RAM) 813，該RAM連接至處理器811且應用程式程式的命令暫時儲存在該RAM中且提供暫時性電子儲存區；硬碟814，應用程式程式、作業系統程式及資料儲存在影碟中；及資料通信匯流排815，該資料通信匯流排連接處理器811、ROM 812及類似物。請注意，電腦801可包括一網路卡(未示出)，該網路卡用於提供至電腦網路(諸如區域網路(local area network；LAN)、廣域網路(wide area network；WAN)或任何其他有用電腦網路)的連接以用於傳達供計算系統800使用的資料。
用於使電腦系統800執行用於控制第1圖至第2圖的設備的程序及/或執行根據本文中揭示的實施例的製造半導體元件的方法的程序的程式儲存在插入至光碟機805或磁碟機806中的光碟821或磁碟822中，且傳輸至硬碟814。替代地，該程式可經由網路(未示出)傳輸至電腦系統800且儲存在硬碟814中。在執行時，該程式被載入至RAM 813中。該程式可自光碟821或磁碟822載入，或直接自網路載入。該程式可包括如先前描述的FDC，在其他功能中，FDC在ACT電流臨限值被超過時提供超出電流範圍的警報。當腔室的阻抗不均勻時，此等情況下的電流值為約0.145安培(A)或更高。儲存的程式不必必須包括例如作業系統(operating system；OS)或第三方程式以使電腦801執行本文中揭示的方法。在一些實施例中，該程式可僅包括用於在受控模式下調用恰當函數(模組)且獲得所要結果的命令部分。在本文中所描述的各種實施例中，電腦801與一或多個位置感測器90通信，該一或多個位置感測器判定防護罩34、蓋環42及晶圓支撐台20的相對位置且判定防護罩34、蓋環42及晶圓支撐台20的位置的偏移。在各種實施例中，電腦801亦與位置調整裝置92或機構操作地通信，該位置調整裝置或機構改變防護罩34、蓋環42、沉積環31或晶圓支撐台20中的一或多者的位置，使得大於一臨限值或在如本文中規定的範圍外的該一或多者之間的任何量測的偏移藉由使用位置調整機構92來校正。
在一些實施例中，該程式在對腔室10中的晶圓或工件的處理操作期間及在執行處理操作之前或期間執行以下步驟。該程式進行以下操作：判定防護罩34、蓋環42或晶圓支撐台20的相對位置；使用恰當的感測器裝置(未示出)判定防護罩34、蓋環42或晶圓支撐台20的對準的偏移是否在一容忍範圍內；及在對準的偏移不在規定的容忍範圍內時調整防護罩34、蓋環42或晶圓支撐台20的位置。
在一些實施例中，該程式執行以下操作：判定防護罩34、蓋環42或晶圓支撐台20在處理腔室10中的相對位置；判定防護罩34、蓋環42或晶圓支撐台20的對準的偏移是否在規定的容忍範圍內；及在對準的偏移不在容忍範圍內時調整防護罩34、蓋環42或晶圓支撐台20的位置。在一些實施例中，防護罩34及蓋環42經對準，使得防護罩34及蓋環42的徑向對準的偏移小於0.3 mm。
轉至第16圖，其中結合上述的腔室10的實施例描繪了例示性製程900。在操作902，對安置在腔室10中的晶圓支撐台20上的一工件執行一處理操作。在操作904，在該工件上方安置防護罩34。在操作906，在防護罩34上方安置蓋環42，使得防護罩34中的開口與蓋環42中的開口對準以便暴露晶圓支撐台20。接著，在操作908，使防護罩34與蓋環42對準，使得防護罩34中的開口與蓋環42中的開口的徑向對準偏移小於可產生自動電容性電流警報的一偏移臨限值。在各種實施例中，該徑向對準偏移為0至0.3 mm (即，|S1-S3| ＜ 0.3 mm；|S2-S4| ＜ 0.3 mm；或|S1-S3|及|S2-S4|同時小於0.3 mm)。在製程900後，可將工件製造成膜或厚度異常的機會減少的半導體元件。在一些實施例中，上述的操作(900至908)係由控制器800執行。
轉至第17圖，其中結合上述的腔室10的實施例描繪了例示性製程950。在操作952，判定安置在晶圓支撐台20上方的防護罩34及蓋環42在處理腔室10內的相對位置。在一些實施例中，位置感測器90用於判定相對位置。在操作954，判定防護罩34及蓋環42的相對位置的任何偏移是否在一容忍範圍內。在一些實施例中，容忍範圍為0至0.3 mm (即，|S1-S3|＜ 0.3 mm；|S2-S4| ＜ 0.3 mm；或|S1-S3|及|S2-S4|同時小於0.3 mm)。在操作956，在偏移不在容忍範圍內時調整防護罩34及蓋環42中的至少一者的位置，使得防護罩34及蓋環42的偏移在容忍範圍內。在一些實施例中，位置調整機構92用於調整防護罩34及該蓋環中的至少一者的位置。在各種實施例中，位置調整機構92亦用於調整晶圓支撐台20及沉積環31中的至少一者的位置。在一些實施例中，操作952至956係由控制器800執行。
在各種實施例中，一晶圓製造製程包括：起始一PVD製程。若ACT電流警報出現(例如，在量測的輸出電流超過0.145A的情況下)，則停止PVD製程。起始一對準程序以校正沉積環31、防護罩34及/或蓋環42的徑向偏移距離。對準測試可反復地執行，直至達成恰當對準。在一些實施例中，在任何一或多個方向上的徑向偏移小於0.3 mm時達成恰當對準。在對準後，只要沒有後續ACT警報及/或量測的電流低於約0.145A或更小，PVD製程即重新開始且繼續。
在各種實施例中，一種用於製造一半導體的製程包括：將一晶圓移動至腔室10中且處於晶圓台20上方；藉由一位置感測器來執行對準測試以量測徑向偏移距離(諸如，如本文中揭示的S1至S3或S2至S4)，判定徑向偏移距離是否在一臨限值內，且若在該臨限值內，則開始一半導體製造製程，諸如PVD或蝕刻。
本揭露提供的益處包括防止由於防護罩、蓋環及沉積環的不對準而在半導體製造製程期間出現的ACT警報。額外益處包括基板上的更均勻的濺射沉積、對濺射沉積的層的厚度變化的控制改良及所得的半導體元件的良率增大。
本揭露的一實施例係一種設備，該設備包括腔室10及在腔室10內、用於支撐一晶圓的晶圓支撐台20。防護罩34安置在腔室10內、安置在晶圓支撐台20上方，其中防護罩34具有暴露晶圓支撐台20的一開口。蓋環42安置在防護罩34上方，其中蓋環42具有暴露晶圓支撐台20的一開口。防護罩34及蓋環42經對準，使得防護罩34及蓋環42的徑向對準的偏移不大於一預定值或在一規定範圍(諸如0至0.3 mm)內。在一實施例中，腔室10包括位置感測器90，該位置感測器用以藉由量測該防護罩的一外周邊與該第二開口的一邊緣之間的一距離來判定防護罩34及蓋環42是否對準。來自位置感測器90的信號在徑向偏移大於既定值時觸發對應於該設備的一警報。提供用於調整/中心化蓋環42或晶圓支撐台20的位置調整裝置92。在一實施例中，蓋環42包括一或多個對準標記。在一實施例中，腔室10為一真空腔室。在一實施例中，該設備包括調整機構92，該調整機構用於基於由位置感測器90判定的徑向偏移來重新對準防護罩34及蓋環42。在一實施例中，腔室10為一材料沉積設備或一蝕刻設備。在一實施例中，腔室10為一物理氣相沉積設備。在一實施例中，腔室10包括濺射靶16，該濺射靶安置在該晶圓支撐台上方。在一實施例中，該設備包括用於感測蓋環42、防護罩34及晶圓支撐台20的相對位置的感測器。在一實施例中，該設備包括控制器800，其中該控制器經程式化以進行以下操作：判定防護罩34、蓋環42及/或晶圓支撐台20的相對位置；判定防護罩34、蓋環42及晶圓支撐台20的對準的偏移是否在一容忍範圍內；及在對準的偏移不在該容忍範圍內時調整防護罩34、蓋環42或晶圓支撐台20中的至少一者的位置。在一實施例中，該設備包括沉積環31，該沉積環在該腔室內安置在蓋環42與防護罩34之間。
本揭露的另一實施例係一種製造一半導體元件的方法，該方法包括對腔室10中的工件執行一處理操作，其中該工件安置在腔室10中的晶圓支撐台20上。防護罩34安置在晶圓支撐台20之上且圍繞晶圓支撐台20及所支撐的晶圓，且蓋環42安置在防護罩34上方。防護罩34中的開口及蓋環42中的開口暴露晶圓支撐台20，且防護罩34與蓋環42對準，使得該防護罩及該蓋環的徑向對準的一偏移小於一偏移臨限值，諸如約0.3 mm。在一實施例中，量測防護罩34、蓋環42及/或晶圓支撐台20的相對位置，且判定防護罩34、蓋環42及晶圓支撐台20的對準的偏移是否在一容忍範圍(諸如0至0.3 mm)內。在對準的偏移不在該容忍範圍內時調整防護罩34、蓋環42或晶圓支撐台20的位置。在一實施例中，該處理操作為一蝕刻操作。在一實施例中，該處理操作為一材料沉積操作。在一實施例中，該處理操作為一物理氣相沉積操作。在一實施例中，該腔室包括用於調整/中心化蓋環42或晶圓支撐台20的一機構。在一實施例中，蓋環42包括一或多個對準標記。在一實施例中，腔室10為一真空腔室。在一實施例中，腔室10包括用於感測蓋環42、防護罩34及晶圓支撐台20的相對位置的一或多個位置感測器。
本揭露的另一實施例係一種方法，該方法包括以下步驟：判定安置在晶圓支撐台20上方的防護罩34及蓋環42在處理腔室10中的相對位置；判定防護罩34、蓋環42或晶圓支撐台20的對準的偏移是否在一容忍範圍內；及在對準的偏移不在該容忍範圍內時調整防護罩34、蓋環42或晶圓支撐台20的位置。防護罩34及蓋環42經對準使得防護罩34及蓋環42的徑向對準的偏移小於0.3 mm。在一實施例中，該方法包括蝕刻安置於晶圓支撐台20上的一工件。在一實施例中，該容忍範圍為0至0.3 mm。在一實施例中，該方法包括在安置於晶圓支撐台20上的一工件上沉積一材料。在一實施例中，沉積一材料的該步驟為一物理氣相沉積操作。在一實施例中，該工件為一晶圓。在一實施例中，腔室10為一真空腔室。
前述內容概述幾個實施例的特徵，使得熟習此項技術者可更好地理解本揭露的態樣。熟習此項技術者應瞭解，該些技術者可容易將本揭露用作為設計或修改用於實現與本文中介紹的實施例的相同目的及/或達成與本文中介紹的實施例的相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此等等效構造不背離本揭露的精神及範疇，且該些技術者可在不離本揭露的精神及範疇的情況下作出本文中的各種改變、取代及改動。
10:濺鍍腔室 12:腔室主體 16:濺鍍靶 18:腔室壁 20:晶圓支撐台 21:電極 22:加熱器 23:DC晶圓偏壓電路 24:晶圓提升機構/晶圓提升器 25:DC或RF電源供應器 26:磁性裝置 28:晶圓埠 30:壓環 31:沉積環 32:泵送埠 33:自動電容性調諧器(ACT) 34:腔室防護罩 35:靜電吸盤(ESC) 36:套筒 38:尖端部分 42:蓋環 44:晶圓的頂表面 46:對準標記防護罩 48:內周邊 52:公對準部件/突起片 54,68:腿 60:螺釘 66:晶圓定位導引件 72:表面 74:向下延伸的端緣 80:縫隙 90:位置感測器 92:位置調整裝置/位置調整機構 S1,S3:水平對準偏移/方向 S2,S4:垂直對準偏移/方向 800:電腦系統/控制器 801:電腦 802:鍵盤 803:滑鼠 804:監視器 805:光碟唯讀記憶體驅動器 806:磁碟機 811:處理器 812:ROM 813:隨機存取記憶體(RAM) 814:硬碟 815:資料通信匯流排 821:光碟 822:磁碟 900,950:製程 902,904,906,908,952,954,956:操作
本揭露的態樣將結合附圖閱讀時自以下詳細描述最佳地瞭解。請注意，根據產業中的標準方法，各種特徵未按比例繪製。實際上，為了論述清楚起見，各種特徵的尺寸可以任意地增大或減小。 第1圖及第2圖展示根據本揭露的實施例的製造設備。 第3圖、第4圖及第5圖展示根據本揭露的防護罩及蓋環配置的透視圖及側視圖。 第6圖、第7圖及第8圖展示根據本揭露的防護罩及蓋環配置的俯視圖及側視圖。 第9圖展示根據本揭露的額外防護罩及蓋環配置的示意圖。 第10圖、第11A圖、第11B圖及第12圖圖示根據本明的防護罩及蓋環配置。 第13A圖及第13B圖展示根據本揭露的腔室配置偏移的示意圖。 第14圖及第15圖展示根據本揭露的控制器。 第16圖及第17圖為描繪根據本揭露的例示性製程的流程圖。
31:沉積環
34:腔室防護罩
35:靜電吸盤(ESC)
42:蓋環

Claims (20)

  1. 一種設備，包含： 一腔室； 一晶圓支撐台，該晶圓支撐台在該腔室內、用於支撐一晶圓； 一防護罩，該防護罩安置在該晶圓支撐台上方，該防護罩具有暴露該晶圓支撐台的至少一部分的一第一開口； 一蓋環，該蓋環安置在該防護罩上方，該蓋環具有暴露該晶圓支撐台的該部分的一第二開口；及 一位置感測器，該位置感測器用於判定該防護罩及該蓋環是否對準，使得一徑向偏移小於一既定值，其中來自該位置感測器的一信號在該徑向偏移大於該既定值時觸發一警報。
  2. 如請求項1所述之設備，其中該位置感測器用以藉由量測該防護罩的一外周邊與該第二開口的一邊緣之間的一距離來判定該防護罩及該蓋環是否對準。
  3. 如請求項1所述之設備，該設備進一步包含一調整機構，該調整機構用於基於由該位置感測器判定的該徑向偏移來重新對準該防護罩及該蓋環。
  4. 如請求項1所述之設備，其中該設備為一材料沉積設備及一蝕刻設備中的至少一者。
  5. 如請求項1所述之設備，其中該設備為一物理氣相沉積設備。
  6. 如請求項1所述之設備，該設備進一步包含一位置調整機構，該位置調整機構用於調整該蓋環相對於該防護罩及該晶圓支撐台中的至少一者的一相對位置。
  7. 如請求項6所述之設備，該設備進一步包含一控制器，該控制器經程式化以進行以下操作： 使用該位置感測器來判定該蓋環與該防護罩的該相對位置的一偏移； 將該偏移與儲存在一電子記憶體中的該既定值進行比較；及 在該偏移大於該既定值時，命令該位置調整機構調整該防護罩及該蓋環中的至少一者的一位置。
  8. 如請求項1所述之設備，該設備進一步包含一沉積環，該沉積環在該腔室內安置在該蓋環與該防護罩之間。
  9. 如請求項8所述之設備，其中該位置感測器用以進一步判定沉積環與該防護罩及該蓋環中的至少一者是否對準，使得一徑向偏移小於該既定值。
  10. 一種製造一半導體元件的方法，該方法包含以下步驟： 將一工件安置在一腔室中的一支撐台上； 在該工件上方安置一防護罩； 在該防護罩上方安置一蓋環，使得該防護罩中的一開口與該蓋環中的一開口對準以便暴露該支撐台； 使該防護罩與該蓋環對準，使得該防護罩與該蓋環的一徑向對準的一偏移小於一偏移臨限值；及 在判定該防護罩與該蓋環的一徑向對準的該偏移小於該偏移臨限值之後，對該工件開始一半導體製造製程。
  11. 如請求項10所述之方法，其中該偏移臨限值為0.3毫米(mm)。
  12. 如請求項10所述之方法，其中該腔室進一步包含一位置感測器及一位置調整機構以用於： 使用該位置感測器來判定該蓋環與該防護罩的該相對位置的一偏移； 將該偏移與該偏移臨限值進行比較，其中該偏移臨限值儲存在一電子記憶體中；及 在該偏移實質上大於該偏移臨限值時，命令該位置調整機構調整該防護罩及該蓋環中的至少一者的一位置。
  13. 如請求項12所述之方法，其中反復地執行該比較步驟及該命令步驟，直至該偏移小於該偏移臨限值。
  14. 如請求項10所述之方法，其中該處理操作為一蝕刻操作及一物理氣相沉積操作中的至少一者。
  15. 如請求項10所述之方法，該方法進一步包含以下步驟： 在該腔室內在該蓋環與該防護罩之間安置一沉積環；及 判定沉積環與該防護罩及該蓋環中的至少一者是否對準，使得一徑向偏移小於既定值。
  16. 如請求項10所述之方法，該方法進一步包含以下步驟： 在該偏移小於該偏移臨限值時開始該處理操作。
  17. 一種方法，該方法包含以下步驟： 將一工件安置在一處理腔室中的一支撐台上方； 判定安置在該支撐台上方的一防護罩與一蓋環的一相對位置； 判定該防護罩與該蓋環的該相對位置的一偏移是否在一容忍範圍內； 在該偏移不在該容忍範圍時調整該防護罩及該蓋環中的至少一者的一位置；及 在確認該防護罩及該蓋環的該偏移在該容忍範圍內之後，對該工件執行一半導體元件處理操作。
  18. 如請求項17所述之方法，其中該半導體元件處理操作為蝕刻安置在該支撐台上的該工件及在安置於該支撐台上的該工件上沉積一材料中的至少一者。
  19. 如請求項18所述之方法，其中該沉積一材料的步驟為一物理氣相沉積操作。
  20. 如請求項17所述之方法，其中該容忍範圍在0毫米與0.3毫米之間。
TW110103319A 2020-01-31 2021-01-28 製造半導體元件的設備 TW202136554A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062968613P 2020-01-31 2020-01-31
US62/968,613 2020-01-31
US17/141,751 US11935728B2 (en) 2020-01-31 2021-01-05 Apparatus and method of manufacturing a semiconductor device
US17/141,751 2021-01-05

Publications (1)

Publication Number Publication Date
TW202136554A true TW202136554A (zh) 2021-10-01

Family

ID=77061516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103319A TW202136554A (zh) 2020-01-31 2021-01-28 製造半導體元件的設備

Country Status (3)

Country Link
US (1) US11935728B2 (zh)
CN (1) CN113284820A (zh)
TW (1) TW202136554A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10831110B2 (en) * 2018-05-29 2020-11-10 Taiwan Semiconductor Manufacturing Company Ltd. Lithographic overlay correction and lithographic process
US20230068139A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Clamp ring and method of using clamp ring
US11898236B2 (en) 2021-10-20 2024-02-13 Applied Materials, Inc. Methods and apparatus for processing a substrate
CN115896738B (zh) * 2023-03-10 2023-05-30 上海陛通半导体能源科技股份有限公司 环形屏蔽件及薄膜沉积设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6652357B1 (en) * 2000-09-22 2003-11-25 Lam Research Corporation Methods for controlling retaining ring and wafer head tilt for chemical mechanical polishing
KR20030048407A (ko) * 2000-09-22 2003-06-19 램 리서치 코포레이션 캐리어 헤드, 리테이닝 링 및 패드 조절기의 기울기를제어하기 위한 화학기계연마장치 및 방법
US20080257263A1 (en) * 2007-04-23 2008-10-23 Applied Materials, Inc. Cooling shield for substrate processing chamber
US8139219B2 (en) * 2008-04-02 2012-03-20 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor wafer alignment
JP2010087473A (ja) * 2008-07-31 2010-04-15 Canon Anelva Corp 基板位置合わせ装置及び基板処理装置
WO2011019566A2 (en) * 2009-08-11 2011-02-17 Applied Materials, Inc. Process kit for rf physical vapor deposition
CN102371535B (zh) * 2010-08-11 2014-07-23 中国电子科技集团公司第四十五研究所 应用于化学机械抛光设备中的硅片定位装载装置
US20160336149A1 (en) * 2015-05-15 2016-11-17 Applied Materials, Inc. Chamber component with wear indicator
US9478455B1 (en) * 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
CN107787377A (zh) * 2015-07-03 2018-03-09 应用材料公司 具有高沉积环及沉积环夹具的处理配件
US11049755B2 (en) * 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
TWM593655U (zh) * 2019-05-10 2020-04-11 美商蘭姆研究公司 半導體製程模組的中環
US11913777B2 (en) * 2019-06-11 2024-02-27 Applied Materials, Inc. Detector for process kit ring wear
TWM602283U (zh) * 2019-08-05 2020-10-01 美商蘭姆研究公司 基板處理系統用之具有升降銷溝槽的邊緣環
US20210238741A1 (en) * 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Cover ring and ground shield for physical vapor deposition chamber
US11339466B2 (en) * 2020-03-20 2022-05-24 Applied Materials, Inc. Heated shield for physical vapor deposition chamber
US11996315B2 (en) * 2020-11-18 2024-05-28 Applied Materials, Inc. Thin substrate handling via edge clamping

Also Published As

Publication number Publication date
US11935728B2 (en) 2024-03-19
CN113284820A (zh) 2021-08-20
US20210241999A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
TW202136554A (zh) 製造半導體元件的設備
TWI720059B (zh) 藉由電測量以偵測電漿不穩定性之系統及方法
US10748747B2 (en) Edge exclusion control with adjustable plasma exclusion zone ring
US11387081B2 (en) Wafer chuck and processing arrangement
US9021984B2 (en) Plasma processing apparatus and semiconductor device manufacturing method
CN109509694B (zh) 等离子体处理装置和等离子体处理方法
WO2013108750A1 (ja) 基板載置台及びプラズマ処理装置
US20200234928A1 (en) Semiconductor plasma processing equipment with wafer edge plasma sheath tuning ability
US8986522B2 (en) Angled sputtering physical vapor deposition apparatus with wafer holder and wafer holder for an angled sputtering physical vapor deposition apparatus
US20170025254A1 (en) Plasma processing apparatus
US6676812B2 (en) Alignment mark shielding ring without arcing defect and method for using
US11862439B2 (en) Substrate processing apparatus and charge neutralization method for mounting table
TW202041107A (zh) 電漿處理裝置及環構件之位置偏移測定方法
US20240242942A1 (en) Apparatus and method of manufacturing a semiconductor device
JP7246451B2 (ja) プラズマ処理装置及びプラズマ処理方法
US7214552B2 (en) Eliminating systematic process yield loss via precision wafer placement alignment
JP5302916B2 (ja) 基板処理装置
JP5295994B2 (ja) 基板処理装置及び基板処理装置におけるアーキング発生監視方法
CN117321727A (zh) 用于处理基板的方法和装置
CN114318272A (zh) 减少磁控溅射工艺中基板电弧放电的方法
CN114641857A (zh) 用于处理基板的方法和设备
KR20070034701A (ko) 정전척 높이조절이 가능한 화학기상증착장치