TW202135305A - 半導體元件及電子設備 - Google Patents

半導體元件及電子設備 Download PDF

Info

Publication number
TW202135305A
TW202135305A TW109138549A TW109138549A TW202135305A TW 202135305 A TW202135305 A TW 202135305A TW 109138549 A TW109138549 A TW 109138549A TW 109138549 A TW109138549 A TW 109138549A TW 202135305 A TW202135305 A TW 202135305A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
electrode
light
region
Prior art date
Application number
TW109138549A
Other languages
English (en)
Inventor
松本良輔
萬田周治
丸山俊介
高地泰三
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202135305A publication Critical patent/TW202135305A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

本發明提供一種光偵測裝置。該光偵測裝置包含：一元件基板，其包含一元件區域及一周邊區域；及一電路基板，其面向該元件基板且透過第一佈線層電連接至半導體層。該元件區域包含一第一佈線層及一半導體層。該半導體層包含一化合物半導體材料，且該周邊區域在一平面圖中在該元件區域外部。該元件基板之一外邊界不同於該電路基板之一外邊界。

Description

半導體元件及電子設備
本發明係關於一種半導體元件及一種包含半導體元件之電子設備。例如，半導體元件用於一紅外感測器中。
在一紅外區域內具有靈敏度之影像感測器或紅外感測器已市售。例如，PTL 1揭示一種半導體元件。在半導體元件中，一元件基板及一電路基板透過Cu-Cu接合彼此接合。在元件基板中，一化合物半導體層及一佈線層彼此層疊。 [引用清單] [專利文獻]
[PTL 1]國際公開案第WO2018/194030號
[技術問題]
在如上文描述之此一半導體元件中，現要求經改良可靠性。
可期望提供一種可改良可靠性之半導體元件及電子設備。 [問題之解決方案]
根據本發明之一實施例，提供一種光偵測裝置。該光偵測裝置包含：一元件基板，其包含一元件區域及一周邊區域；及一電路基板，其面向該元件基板且透過第一佈線層電連接至半導體層。該元件區域包含一第一佈線層及一半導體層。該半導體層包含一化合物半導體材料，且該周邊區域在一平面圖中在該元件區域外部。該元件基板之一外邊界不同於該電路基板之一外邊界。
根據本發明之另一實施例，提供一種電子設備。該電子設備包含一光偵測裝置。該光偵測裝置包含：一元件基板，其包含一元件區域及一周邊區域；及一電路基板，其面向該元件基板且透過第一佈線層電連接至半導體層。該元件區域包含一第一佈線層及一半導體層。該半導體層包含一化合物半導體材料，且該周邊區域在一平面圖中在該元件區域外部。該元件基板之一外邊界不同於該電路基板之一外邊界。
相關申請案之交叉參考
本申請案主張2019年12月04日申請之日本優先權專利申請案JP 2019-219713之優先權，該案之全部內容以引用的方式併入本文中。
在下文中，參考隨附圖式詳細描述本發明之一些實施例。下文描述之實施例係本發明之特定但非限制性實例，且本發明不限於下文描述之態樣。本發明亦不限於圖式中繪示之組件之配置、大小、尺寸比率及其他因素。應注意，按以下順序給出描述。 1.實施例：具有在周邊區域中之周邊部分上之溝槽之光接收元件之實例 1-1.光接收元件之組態 1-2.光接收元件之製造方法 1-3.光接收元件之操作 1-4.工作及效應 2.修改實例 2-1.修改實例1：具有鄰近周邊區域中之周邊部分之溝槽或複數個溝槽之光接收元件之實例 2-2.修改實例2：具有在周邊區域中之周邊部分上且鄰近周邊區域中之周邊部分之複數個溝槽之光接收元件之實例 2-3.修改實例3：具有在周邊區域中之周邊部分之各自側上或鄰近該等各自側或在該等各自側上且鄰近該等各自側兩者自讀出電路基板提供之溝槽或複數個溝槽之光接收元件之實例 2-4.修改實例4：具有鄰近光入射面之彩色濾光器層及晶片上透鏡之光接收元件之實例 3.應用實例 4.經應用實例 (1.實施例)
圖1示意性地繪示根據本發明之一實施例之一半導體元件(一光接收元件1)之一橫截面組態實例。圖2示意性地繪示圖1中繪示之光接收元件1之一平面組態實例。如圖2中繪示，一元件基板10之一外邊界不同於讀出電路基板20之一外邊界。圖3示意性地繪示圖1中繪示之光接收元件1之另一平面組態實例。應注意，圖1繪示沿著圖2中繪示之一線I-I’獲取之一橫截面組態。例如，光接收元件1應用至包含一化合物半導體材料(諸如一III-V族半導體)之一紅外線感測器。光接收元件1將光光電轉換為在自一可見區域(例如，自380 nm或以上至低於780 nm)至一短紅外區域(例如，自780 nm或以上至低於2400 nm)之一區域內之一波長下之光。例如，光接收元件1具有用作經二維配置之像素P之複數個光接收單元區域。
(1-1.光接收元件之組態)
光接收元件1具有一元件基板10及一讀出電路基板20之一層壓結構，如圖1中繪示。元件基板10具有用作一光入射面S1之一個表面及與光入射面S1相對且用作與讀出電路基板20之一接合面S2之另一面。
自鄰近讀出電路基板20之一位置，元件基板10依序包含一佈線層10W、第一電極11、一半導體層10S、一第二電極15及鈍化膜16A及16B。半導體層10S具有面向佈線層10W之一相對表面及端面(側表面)。相對面及端面覆蓋有絕緣膜17A及17B。讀出電路基板20係一所謂的讀出積體電路(ROIC)。讀出電路基板20包含與元件基板10之接合面S2接觸之一佈線層20W、一多層佈線層22C及一半導體基板21。半導體基板21跨佈線層20W及多層佈線層22C面向元件基板10。
元件基板10在其中心部分中具有一元件區域R1。元件區域R1用作一光接收區域。半導體層10S安置於元件區域R1中。換言之，元件區域R1表示其中提供半導體層10S之一區域。元件區域R1包含鄰近一周邊區域R2定位且覆蓋有一導電膜15B之一光學黑色(OPB)區域R1B。提供OPB區域R1B以包圍光接收區域。OPB區域R1B用於獲取一黑色位準之一像素信號。
周邊區域R2經設置於元件區域R1外部且包圍元件區域R1。在元件基板10之周邊區域R2中，提供一埋藏層18以及絕緣膜17A及17B。在周邊區域R2中，進一步提供通孔H1及H2。通孔H1及H2行進穿過元件基板10且到達讀出電路基板20。在光接收元件1中，光經由鈍化膜16A及16B、第二電極15及一第二接觸層14自元件基板10之光入射面S1輸出至半導體層10S。已在半導體層10S中經歷光電轉換之信號電荷經由佈線層10W移動至讀出電路基板20。讀出電路基板20接著讀取信號電荷。在本實施例中，在周邊區域R2中之一周邊部分(例如，晶片端E)上進一步提供一溝槽H3。溝槽H3自元件基板10之光入射面S1延伸至(例如)讀出電路基板20中之多層佈線層22C內部。換言之，一凹槽形成於光接收元件1之側表面(例如，晶片端E)上。凹槽自元件基板10之光入射面S1延伸至讀出電路基板20中之多層佈線層22C。現將在本文中描述組件之組態。
跨元件區域R1及周邊區域R2提供佈線層10W。佈線層10W包含與讀出電路基板20之接合面S2。在其中跨元件區域R1及周邊區域R2提供元件基板10之接合面S2之光接收元件1中，例如，接合面S2跨元件區域R1及周邊區域R2齊平。
佈線層10W在層間絕緣膜19A及19B中包含(例如)接觸電極19E及虛設電極19ED。在佈線層10W中，例如，層間絕緣膜19B鄰近讀出電路基板20安置，且層間絕緣膜19A鄰近一第一接觸層12安置。層間絕緣膜19A及19B彼此層壓。層間絕緣膜19A及19B各包含(例如)一無機絕緣材料。無機絕緣材料之非限制性實例包含(例如)氮化矽(SiN)、氧化鋁(Al2 O3 )、氧化矽(SiO2 )及氧化鉿(HfO2 )。層間絕緣膜19A及19B可包含一相同無機絕緣材料。
例如，接觸電極19E經設置於元件區域R1中。接觸電極19E將第一電極11與讀出電路基板20彼此電耦合。接觸電極19E經設置於元件區域R1中之各自像素P中。彼此鄰近之接觸電極19E藉由埋藏層18以及層間絕緣膜19A及19B電分離。例如，接觸電極19E包含銅(Cu)墊。接觸電極19E暴露至接合面S2。例如，虛設電極19ED經設置於周邊區域R2中。虛設電極19ED耦合至隨後描述之佈線層20W中之各自虛設電極22ED。如上文描述般提供之虛設電極19ED及虛設電極22ED可改良周邊區域R2之強度。例如，在一單一步驟中形成虛設電極19ED及接觸電極19E。例如，虛設電極19ED包含銅(Cu)墊。虛設電極19ED暴露至接合面S2。
設置於接觸電極19E與半導體層10S之間之第一電極11用作接收用於讀取在一光電轉換層13中產生之信號電荷之一電壓之電極或陽極。信號電荷可係電洞或電子。在下文中，為了方便起見，將信號電荷描述為電洞。第一電極11經設置於元件區域R1中之各自像素P中。第一電極11經提供以便填充絕緣膜17A之各自開口17H。第一電極11與半導體層10S (更具體言之，隨後描述之各自擴散區域12A)接觸。
第一電極11係(例如)鈦(Ti)、鎢(W)、氮化鈦(TiN)、鉑(Pt)、金(Au)、鍺(Ge)、鈀(Pd)、鋅(Zn)、鎳(Ni)或鋁(Al)之一金屬或包含其等之至少一者之一金屬合金。第一電極11可係包含如上文描述之此一組成材料之一單層膜。第一電極11可另外係包含如上文描述之此兩個或更多個組成材料之一多層膜。例如，第一電極11係包含鈦及鎢之一多層膜。例如，第一電極11之厚度在自數十nm至數百nm之範圍中。
例如，自鄰近佈線層10W之一位置，半導體層10S包含第一接觸層12、光電轉換層13及第二接觸層14。第一接觸層12、光電轉換層13及第二接觸層14具有彼此相同之各自平面形狀及安置於平面圖中之相同位置處之各自端面。
例如，跨全部像素P共同提供第一接觸層12。第一接觸層12安置於絕緣膜17A與光電轉換層13之間。第一接觸層12將彼此鄰近之像素P電分離。例如，在第一接觸層12中，提供複數個擴散區域12A。在第一接觸層12中，使用在帶隙上比包含於光電轉換層13中之一化合物半導體材料更大之一化合物半導體材料可抑制一暗電流。第一接觸層12可包含(例如) n型磷化銦(InP)。
設置且安置於第一接觸層12中之擴散區域12A彼此分離。擴散區域12A經設置於各自像素P中。第一電極11耦合至擴散區域12A。OPB區域R1B亦包含擴散區域12A。擴散區域12A用於自各自像素P讀取在光電轉換層13中產生之信號電荷。例如，擴散區域12A包含一p型雜質。p型雜質之非限制性實例包含鋅(Zn)。如上文描述，pn接合介面分別形成於擴散區域12A與排除擴散區域12A之第一接觸層12之間以將彼此鄰近之像素P電分離。例如，擴散區域12A經設置於第一接觸層12之一厚度方向上。擴散區域12A亦經部分設置於光電轉換層13之厚度方向上。
例如，跨全部像素P共同提供第一電極11與第二電極15之間(更具體言之，第一接觸層12與第二接觸層14之間)之光電轉換層13。光電轉換層13吸收一預定波長之光以產生信號電荷。光電轉換層13包含(例如)一化合物半導體材料，諸如i型III-V族半導體。包含於光電轉換層13中之化合物半導體材料之非限制性實例包含(例如)砷化銦鎵(InGaAs)、銦砷銻(InAsSb)、砷化銦(InAs)、銦銻(InSb)及碲化汞鎘(HgCdTe)。光電轉換層13可包含鍺(Ge)。例如，在光電轉換層13中，在自可見區域至短紅外區域之一區域內之一波長之光經歷光電轉換。
例如，跨全部像素P共同提供第二接觸層14。第二接觸層14經設置於光電轉換層13與第二電極15之間且與光電轉換層13及第二電極15接觸。自第二電極15釋放之電荷移動至第二接觸層14。第二接觸層14包含(例如)一化合物半導體(其包含一n型雜質)。第二接觸層14可包含(例如) n型磷化銦(InP)。
應注意，包含於第二接觸層14中之化合物半導體之一光吸收率根據一波長而改變。因此，調整第二接觸層14之一膜厚度可容許在一所要波長頻帶內之一波長之光到達光電轉換層13。例如，圖4係繪示InP膜之厚度與各波長下之光吸收率之間之一經模擬關係之一特性圖。可期望為了容許在可見區域內之一波長之光到達光電轉換層13，第二接觸層14具有(例如)在自5 nm至300 nm之一範圍中之一厚度。具有在此範圍內之一厚度之第二接觸層(InP膜) 14容許600 nm之一波長之可見光以在自(含)0%至(含)90%之範圍中之一光吸收率行進穿過。為了僅容許在短紅外區域內之一波長之光到達光電轉換層13，第二接觸層14具有(例如)在自5 nm至750 μm之一範圍中之一厚度係足夠的。如上文描述般調整第二接觸層14之厚度可容許在可見區域內之一波長之光以及在短紅外區域內之一波長之光經歷光電轉換層13中之光電轉換。
類似於第二接觸層14，包含一化合物半導體之光電轉換層13之光吸收率亦根據一波長而改變。因此，可期望為了容許400 nm之一波長之藍光(其用作可見區域內之光)經歷光電轉換層13中之光電轉換，例如，光電轉換層13具有(例如) 100 nm或更大之一厚度。亦可期望為了容許在短紅外區域內之一波長之光經歷光電轉換，光電轉換層13具有(例如) 3 μm或更大之一厚度。此外，可期望為了容許在自可見區域至短紅外區域之一區域內之一波長之光經歷光電轉換，光電轉換層13具有(例如)在自500 nm至6 μm之一範圍中之一厚度。
例如，第二電極15用作像素P當中之一共同電極。第二電極15經設置於第二接觸層14之一光入射側上且與該光入射側接觸。第二電極15用作一陰極以在光電轉換層13中產生之電荷當中釋放不用作信號電荷之電荷。例如，在其中自第一電極11讀取電洞作為信號電荷之一情況中，第二電極15釋放電子。例如，第二電極15包含一導電膜，從而容許入射光(諸如紅外光)穿過。第二電極15可包含(例如)氧化銦錫(ITO)或ITiO (In2 O3 -TiO2 )。
鈍化膜16A及16B自光入射面S1之一側覆蓋第二電極15。可期望鈍化膜16A及16B各包含不吸收在自可見區域(例如，自380 nm或更大至小於780 nm)至短紅外區域(例如，自780 nm或更大至小於2400 nm)之一區域內之一波長之光之一材料。鈍化膜16A及16B可包含一相同材料。替代地，鈍化膜16A及16B可分別包含彼此不同之材料。此外，鈍化膜16A及16B可具有抗反射性質。例如，鈍化膜16A及16B可透過一原子層沈積(ALD)方法、一化學氣相沈積(CVD)方法、一物理氣相沈積(PVD)方法或一施覆方法形成。
鈍化膜16A經設置於第二電極15上，如上文描述。例如，鈍化膜16A延伸至周邊區域R2中之晶片端E。鈍化膜16A具有在OPB區域R1B中之一開口16H。例如，開口16H具有一框形狀以便包圍光接收區域，如圖2中繪示。替代地，例如，在平面圖中，開口16H可係一正方形或圓形孔。經由鈍化膜16A之開口16H，隨後描述之導電膜15B電耦合至第二電極15。
可期望鈍化膜16A包含具有非還原性質之一材料。具有非還原性質之材料之非限制性實例包含(例如)氧化物(Mx Oy )、氮化物(Mx Ny )及氮氧化物(Mx Oy Nz )。例如，M表示(例如)矽(Si)、鈦(Ti)、鉿(Hf)、鋯(Zr)或釔(Y)。字母x、y及z各表示1或更大之一整數。可期望在不使用一還原氣體之情況下將一膜形成方法應用至氮化矽(SiN)。此一膜形成方法之非限制性實例包含(例如)一濺鍍方法及一施覆方法。例如，鈍化膜16A可形成為包含如上文描述之此一材料之一單層膜。可期望為了將鈍化膜16A提供為一單層膜，單層膜具有2.0 g/cm3 或更高之一膜密度。未針對膜密度指定任何特定上限。例如，膜密度可係8.0 g/cm3 或更低。應注意，使用一表達式定義膜密度：薄膜質量/體積(g/cm3 )。例如，透過一x射線反射率(XRR)量測方法獲取膜密度。因此，鈍化膜16A具有密封性質。替代地，鈍化膜16A可形成為一多層膜。此外，鈍化膜16A可係包含層壓於第二電極15上之三個或三個以上層(即，膜16A1、16A2、16A3、16A4至16AX)之一多層膜，如圖5中繪示。
提供鈍化膜16B以覆蓋鈍化膜16A及導電膜15B。例如，類似於鈍化膜16A，鈍化膜16B延伸至周邊區域R2中之晶片端E。鈍化膜16B可包含(例如)氮化矽(SiN)、氧化鋁(Al2 O3 )、氧化矽(SiO2 )或氧化鉭(Ta2 O3 )。應注意，在形成鈍化膜16B時未指定形成氮化矽(SiN)膜之任何特定方法。鈍化膜16B可係透過一電漿CVD方法使用一還原氣體而非濺鍍方法及施覆方法形成之氮化矽(SiN)膜。
絕緣膜17A及17B經設置於第一接觸層12與埋藏層18之間。具體言之，絕緣膜17A覆蓋第一接觸層12之面向佈線層10W之一相對表面。絕緣膜17A進一步覆蓋第一接觸層12之端面、光電轉換層13之端面、第二接觸層14之端面及第二電極15之端面。在周邊區域R2中，絕緣膜17A與鈍化膜16A及16B接觸。絕緣膜17B沿著第一電極11及絕緣膜17A提供且與第一電極11及絕緣膜17A接觸。換言之，絕緣膜17B覆蓋第一接觸層12之一接合面，其中插置第一電極11及絕緣膜17A。絕緣膜17B亦覆蓋第一接觸層12之端面、光電轉換層13之端面、第二接觸層14之端面及第二電極15之端面，其中插置絕緣膜17A。例如，在周邊區域R2中，絕緣膜17B與絕緣膜17A一起延伸至晶片端E。
絕緣膜17A包含(例如)氧化物，諸如氧化矽(SiOX )或氧化鋁(Al2 O3 )。絕緣膜17A可具有包含複數個膜之一分層結構。絕緣膜17A可包含(例如)矽(Si)基絕緣材料，諸如氮氧化矽(SiON)、含碳氧化矽(SiOC)、氮化矽(SiN)或碳化矽(SiC)。例如，絕緣膜17A具有在自數十nm至數百nm之一範圍中之一厚度。可期望絕緣膜17B包含此等上述絕緣材料當中具有高鈍化性質之一材料作為絕緣膜17A之一材料。例如，可期望使用氮化矽(SiN)。因此，可在保護性質方面改良半導體層10S。例如，絕緣膜17B具有在自100 nm至200 nm之一範圍中之一厚度。
導電膜15B自OPB區域R1B延伸至周邊區域R2中之通孔H1。導電膜15B經由鈍化膜16A之設置於OPB區域R1B中之開口16H與第二電極15接觸。導電膜15B亦經由通孔H1與讀出電路基板20之佈線(隨後描述之佈線22CB)接觸。因此，經由導電膜15B將一電壓自讀出電路基板20供應至第二電極15。導電膜15B用作一路徑，沿著該路徑將電壓供應至第二電極15，如上文描述。導電膜15B亦用作一光屏蔽膜。導電膜15B形成OPB區域R1B。導電膜15B包含(例如)一金屬材料，諸如鎢(W)、鋁(Al)、鈦(Ti)、鉬(Mo)、鉭(Ta)或銅(Cu)。鈍化膜16B可設置於導電膜15B上。
一黏著層B可經設置於第二接觸層14與第二電極15之端部分之間。黏著層B用於形成光接收元件1，如隨後將描述。黏著層B將半導體層10S接合至隨後描述且在圖6C中繪示之一臨時基板33。黏著層B包含(例如)四乙氧基矽烷(TEOS)或氧化矽(SiO)。例如，黏著層B具有大於半導體層10S之端面之寬度之一寬度。黏著層B及半導體層10S覆蓋有埋藏層18。絕緣膜17A及17B經設置於黏著層B與埋藏層18之間。
黏著層B可跨周邊區域R2之一大部分延伸。例如，黏著層B可自鄰近半導體層10S之邊緣之位置(即，元件區域R1)延伸至通孔H1與通孔H2之間之各自位置。黏著層B可以其他方式自鄰近半導體層10S之邊緣之位置(即，元件區域R1)延伸至晶片端(即，晶片端E)。
在光接收元件1之製造步驟中，使用埋藏層18填充半導體層10S與臨時基板33 (其隨後描述且在圖6C中繪示)之間之層級差異。如隨後將詳細描述，如上文描述般形成之埋藏層18抑制製造步驟中發生歸因於半導體層10S與臨時基板33之間之層級差異之不便。
在周邊區域R2中，埋藏層18經設置於佈線層10W與絕緣膜17B之間及佈線層10W與鈍化膜16A之間。例如，埋藏層18在厚度上大於半導體層10S。在本實施例中，提供埋藏層18以包圍半導體層10S，從而在半導體層10S周圍形成周邊區域R2。因此，可在周邊區域R2中提供與讀出電路基板20之接合面S2。在其中接合面S2形成於周邊區域R2中之一情況中，可降低埋藏層18之厚度。然而，可期望埋藏層18在厚度方向上覆蓋半導體層10S。可進一步期望埋藏層18完全覆蓋半導體層10S之端面。經由絕緣膜17A及17B完全覆蓋半導體層10S之端面之埋藏層18可有效地抑制水分進入半導體層10S。在元件區域R1中，埋藏層18經設置於半導體層10S與佈線層10W之間以覆蓋第一電極11。
埋藏層18具有面向接合面S2之一平坦化表面。在周邊區域R2中，沿著埋藏層18之平坦化面提供佈線層10W。埋藏層18可包含一無機絕緣材料，諸如氧化矽(SiOX )、氮化矽(SiN)、氮氧化矽(SiON)、含碳氧化矽(SiOC)或碳化矽(SiC)。
在光接收元件1之製造步驟中，首先形成埋藏層18，且接著在埋藏層18上方形成包含層間絕緣膜19A及19B以及接觸電極19E之佈線層10W，如隨後描述之圖16D中繪示。將包含佈線層20W之讀出電路基板20接合至包含佈線層10W之元件基板10以形成光接收元件1，如隨後描述之圖16E中繪示。將佈線層10W中之接觸電極19E及佈線層20W中之接觸電極22E彼此耦合。例如，接觸電極19E及22E包含各自Cu墊。在Cu墊彼此直接接合時，接觸電極19E及接觸電極22E彼此耦合。為了使用一化學機械拋光(CMP)方法來形成接觸電極19E，安置於待拋光之一銅膜下方之埋藏層18應足夠硬以在拋光期間耐受應力。為了將接觸電極19E及22E之Cu墊彼此直接接合，應高度平坦化元件基板10及讀出電路基板20。因此，可期望安置於銅膜下方之埋藏層18足夠硬以在拋光期間耐受應力。具體言之，可期望埋藏層18之一構成材料係在硬度上比一密封劑或安置於一普通半導體封裝中之晶粒周圍之一有機材料更高之一材料。具有高硬度之此一材料之非限制性實例包含無機絕緣材料。透過一化學氣相沈積(CVD)方法、一濺鍍方法或另外一塗佈方法形成此一無機絕緣材料之一膜(例如) 可形成埋藏層18。
埋藏層18包含通孔H1及H2以及溝槽H3。通孔H1及H2以及溝槽H3穿過埋藏層18。通孔H1及H2延伸穿過佈線層10W及埋藏層18至讀出電路基板20。例如，通孔H1及H2具有一正方形平面形狀。通孔H1及H2經提供以包圍元件區域R1，如圖2中繪示。通孔H1經提供而在位置上比通孔H2更接近元件區域R1。導電膜15B覆蓋通孔H1之側壁及底表面。經由通孔H1，第二電極15之導電膜15B及讀出電路基板20之佈線22CB (隨後描述)彼此耦合。通孔H1延伸穿過鈍化膜16A、埋藏層18及佈線層10W。
例如，通孔H2經提供而在位置上比通孔H1更接近晶片端E。通孔H2延伸穿過鈍化膜16A及16B、埋藏層18及佈線層10W至讀出電路基板20之襯墊電極22P (隨後描述)。經由通孔H2，光接收元件1達成外部電耦合。替代地，通孔H1及H2可不延伸至讀出電路基板20。例如，通孔H1及H2可延伸至佈線層10W中之佈線。佈線可耦合至讀出電路基板20中之佈線22CB及襯墊電極22P。在其中黏著層B自鄰近半導體層10S之邊緣之位置(即，元件區域R1)延伸至通孔H1與通孔H2之間之位置或另外至晶片端(即，晶片端E)之一情況中，如上文描述，通孔H1及H2可穿過黏著層B。
溝槽H3位於周邊區域R2中之周邊部分(即，晶片端E)上。周邊部分位於相對於通孔H2之一外側上。溝槽H3自元件基板10之光入射面S1延伸至比元件基板10與讀出電路基板20之間之接合面S2更深之一位置。具體言之，溝槽H3延伸穿過鈍化膜16A及16B、埋藏層18及佈線層10W至(例如)讀出電路基板20中之多層佈線層22C內部。如隨後將詳細描述，溝槽H3經設置於一刀片B在光接收元件1之一製造步驟中行進穿過之一位置處。製造步驟對應於圖16L中繪示之一切割步驟。在切割步驟中，元件基板10及讀出電路基板20在一晶片基礎上彼此分離。隨著刀片B行進穿過待成為溝槽H3之一部分，溝槽H3形成於在切割之後獲取之光接收元件1之晶片端E上。在切割之前之機械加工期間形成之溝槽H3之寬度W1大於刀片B之寬度W2，如圖16L中繪示。因此，可分離位於溝槽H3下方之讀出電路基板20 (具體言之，半導體基板21及多層佈線層22C之一部分)而不容許刀片B在切割期間與溝槽H3之側表面接觸。因此，可防止元件基板10及讀出電路基板20在接合面S2處彼此剝離。在晶片彼此分離之後，各晶片中之讀出電路基板20之一側表面具有不同於元件電路之一側表面之一形狀。例如，讀出電路基板20之側表面具有一階梯形狀，且元件基板10之一側表面係平坦的，如圖1中繪示。讀出電路基板20之側表面之階梯形狀具有在一厚度方向上之一深度及在一水平方向上之一寬度，且厚度方向上之深度不同於水平方向上之寬度。作為一非限制性實例，深度大於寬度。然而，在另一實施例中，深度可小於寬度。在又一實施例中，元件基板10之側表面具有一階梯形狀，且讀出電路基板20之一側表面係平坦的，如圖23中繪示。元件基板10之側表面之階梯形狀具有在一厚度方向上之一深度及在一水平方向上之一寬度，且厚度方向上之深度不同於水平方向上之寬度。在一實施例中，深度可大於寬度。然而，在一不同實施例中，深度可小於寬度。
雖然圖1繪示自元件基板10之光入射面S1延伸至多層佈線層22C內部之溝槽H3，但溝槽H3之深度不限於在此一組態中繪示之深度。提供溝槽H3以到達比元件基板10與讀出電路基板20之間之接合面S2更深之一位置係足夠的。例如，溝槽H3可具有在一層間絕緣膜22A或一層間絕緣膜22B中之一底表面。替代地，溝槽H3可延伸穿過多層佈線層22C至半導體基板21。
可期望溝槽H3係設置於光接收元件1之一周邊上之一連續溝槽，如圖16L中繪示。因此，可防止元件基板10及讀出電路基板20在接合面S2處彼此剝離。然而，溝槽H3可斷續地形成於光接收元件1之周邊上。在此一情況中，溝槽H3部分設置於在切割之後獲取之光接收元件1之晶片端E上，如圖3中繪示。即使在其中斷續地形成溝槽H3之一情況中，如上文描述，仍可獲取抵抗元件基板10及讀出電路基板20在接合面S2處彼此剝離之某些效應。
自第一電極11及第二電極15讀取在光電轉換層13中產生之電洞及電子。為了及時執行此讀取，可期望第一電極11及第二電極15經設置於足夠用於光電轉換且以免過度地彼此分離之一距離處。即，可期望降低元件基板10之厚度。例如，第一電極11與第二電極15之間之距離或元件基板10之厚度係較佳10 μm或更小，更佳7 μm或更小，或更佳5 μm或更小。
讀出電路基板20之半導體基板21跨佈線層20W及多層佈線層22C面向元件基板10。例如，半導體基板21包含矽(Si)。鄰近半導體基板21之面向無線層20W之一表面提供複數個電晶體。例如，複數個電晶體用於組態各自像素P中之讀出電路。佈線層20W包含(例如)自鄰近元件基板10之一側依序層壓之一層間絕緣膜22A及一層間絕緣膜22B。例如，接觸電極22E及虛設電極22ED經設置於層間絕緣膜22A中。多層佈線層22C經提供以跨佈線層20W面向元件基板10。例如，在多層佈線層22C中提供襯墊電極22P及複數個佈線22CB。層間絕緣膜22A及22B各包含(例如)一無機絕緣材料。無機絕緣材料之非限制性實例包含(例如)氮化矽(SiN)、氧化鋁(Al2 O3 )、氧化矽(SiO2 )及氧化鉿(HfO2 )。
接觸電極22E將第一電極11與佈線22CB彼此電耦合。接觸電極22E經設置於元件區域R1中之各自像素P中。接觸電極22E在元件基板10之接合面S2處與各自接觸電極19E接觸。層間絕緣膜22A將彼此鄰近之接觸電極22E電分離。
設置於周邊區域R2中之虛設電極22ED在元件基板10之接合面S2處與各自虛設電極19ED接觸。例如，在一單一步驟中形成虛設電極22ED及接觸電極22E。例如，接觸電極22E及虛設電極22ED包含各自銅(Cu)墊。接觸電極22E及虛設電極22ED暴露至讀出電路基板20之一相對表面。相對表面面向元件基板10。即，例如，接觸電極19E及接觸電極22E以及虛設電極19ED及虛設電極22ED分別透過Cu-Cu接合彼此接合。因此，如隨後將詳細描述，此接合可將像素P製成更精細。
耦合至各自接觸電極19E之佈線22CB耦合至鄰近半導體基板21之表面提供之各自電晶體。第一電極11及讀出電路在各自像素P中彼此耦合。例如，經由通孔H1耦合至導電膜15B之佈線22CB各具有一預定電位。如上文描述，自光電轉換層13中產生之電荷中，讀出電路經由接觸電極19E及22E自第一電極11讀取電洞。經由導電膜15B在預定電位下自第二電極15釋放在光電轉換層13中產生之剩餘電荷(即，電子)。
設置於周邊區域R2中之襯墊電極22P容許外部電耦合。鄰近光接收元件1之晶片端E提供延伸穿過元件基板10至襯墊電極22P之通孔H2。因此，經由通孔H2達成外部電耦合。例如，透過一線接合方法或一凸塊方法達成此耦合。例如，可經由通孔H2、讀出電路基板20之佈線22CB及導電膜15B將預定電位自安置於各自通孔H2中之外部終端供應至第二電極15。半導體基板21中之讀出電路可由於光電轉換層13中之光電轉換而經由接觸電極19E及22E自各自第一電極11讀取信號電壓。可經由讀出電路將信號電壓輸出至安置於各自通孔H2中之外部終端。可經由讀出電路及包含於讀出電路基板20中之其他電路將信號電壓輸出至(例如)外部終端。其他電路之非限制性實例包含一信號處理電路及一輸出電路。在一實施例中，襯墊電極22P經設置於元件基板10中，如圖33中繪示。在另一實施例中，襯墊電極22P經設置於元件基板10之表面上，如圖34中繪示。襯墊電極22P經由通孔H2與其他元件電連接。導電材料(如鎢(W))安置於通孔H2中，且因此，襯墊電極及其他元件可經電連接。在又一實施例中，襯墊電極22P經設置於元件基板10之表面上，如圖35中繪示，且襯墊電極22P經由佈線與其他元件電連接。
較佳的是，讀出電路基板20在厚度上大於元件基板10。例如，讀出電路基板20較佳在厚度上係元件基板10之兩倍或更多，更佳五倍或更多，或更較佳十倍或更多。否則，讀出電路基板20之厚度係(例如) 100 μm或更大、150 μm或更大，或200 μm或更大。如上文描述，具有一較大厚度之讀出電路基板20固定光接收元件1之機械強度。應注意，讀出電路基板20可僅包含其中形成電路之半導體基板21。替代地，除其中形成電路之半導體基板21之外，讀出電路基板20亦可進一步包含另一基板，諸如一支撐基板。
應注意，除襯墊電極22P及複數個佈線22CB之外，例如，一金屬圖案亦可形成於多層佈線層22C上。金屬圖案用作(例如)如圖16E中繪示之臨時基板33及讀出電路基板20之一接合步驟及如圖16L (隨後描述)中繪示之一切割步驟中之一標記。然而，可期望複數個佈線22CB及金屬圖案(例如)不形成於溝槽H3下方(即，一分離位置處)。此之一個原因係存在於分離位置處之複數個佈線22CB或金屬圖案在切割步驟之後暴露且將可能在分離位置處剝離。因此，可期望僅一絕緣膜形成於位於溝槽H3下方之半導體基板21上。此組態抑制刀片B之磨損。 (1-2.光接收元件之製造方法)
可透過下文描述之步驟製造光接收元件1。圖6A至圖16M以循序順序繪示光接收元件1之製造步驟。
如圖6A中繪示，例如，首先在包含InP之一生長基板31上磊晶地生長半導體層10S。生長基板31之厚度係(例如)數百μm。半導體層10S之厚度係(例如)數μm。此後，在半導體層10S上形成黏著層B，如圖6B中繪示。生長基板31之直徑係(例如) 6英寸或更小。為了形成半導體層10S，例如，依序磊晶地生長用於形成第一接觸層12之n型InP、用於形成光電轉換層13之i型InGaAs及用於形成第二接觸層14之n型InP。例如，可在生長基板31上形成一緩衝層及一停止層之後形成半導體層10S。
接著，將其上形成半導體層10S之生長基板31接合至臨時基板33，其中插置黏著層B，如圖6C中繪示。臨時基板33包含(例如)一絕緣層33IA及一基板33S。絕緣層33IA安置於(例如)黏著層B與基板33S之間。臨時基板33在直徑上大於生長基板31。例如，基板33S係一矽(Si)基板。例如，臨時基板33具有在自8英寸至12英寸之一範圍中之一直徑。將具有小直徑之生長基板31接合至具有大直徑之臨時基板33容許使用用於一大直徑基板之各種設備以形成元件基板10。例如，讀出電路基板20可透過Cu-Cu接合而接合至元件基板10以製成更精細像素P。可透過電漿活化接合、常溫接合或使用一黏著劑之接合(黏著劑接合)將生長基板31接合至臨時基板33。如上文描述，呈一晶圓之形式之半導體層10S (例如)經接合至臨時基板33。臨時基板33之厚度係(例如)數百μm。
圖7及圖8繪示臨時基板33及半導體層10S或生長基板31之平面組態實例。如圖7中繪示，可將呈晶圓之形式且在大小上小於臨時基板33之半導體層10S接合至呈一晶圓之形式之臨時基板33。替代地，如圖8中繪示，可將呈晶片之形式之複數個半導體層10S接合至呈晶圓之形式之臨時基板33。在此狀態中，複數個晶片彼此分離。
替代地，如圖9A及圖9B中繪示，可將呈晶圓之形式之半導體層10S及呈晶圓之形式之臨時基板33 (其等在大小上彼此相同)彼此接合。圖9A繪示臨時基板33及半導體層10S或生長基板31之一平面組態。圖9B繪示沿著圖9A中之一線II-II’獲取之一橫截面組態。
在將其上形成半導體層10S之生長基板31接合至臨時基板33之後，移除生長基板31，如圖10A中繪示。例如，可透過機械研磨、化學機械拋光(CMP)、濕式蝕刻或乾式蝕刻移除生長基板31。生長基板31可在移除之後部分保留。可部分蝕刻半導體層10S。
接著，如圖10B中繪示，例如，根據臨時基板33上之一標記將半導體層10S蝕刻至一預定大小。因此，將半導體層10S形成為複數個晶片。
圖11A繪示在經塑形之前之半導體層10S之一平面組態實例。圖11B繪示在圖11A中繪示之半導體層10S之塑形之後之半導體層10S之一平面組態實例。圖12A繪示在經塑形之前之半導體層10S之另一平面組態實例。圖12B繪示在圖12A中繪示之半導體層10S之塑形之後之半導體層10S之另一平面組態實例。如上文描述，將呈晶圓之形式之半導體層10S塑形成複數個晶片。半導體層10S在大小上小於臨時基板33，如圖11A中繪示。替代地，半導體層10S在大小上與臨時基板33相同，如圖12A中繪示。
替代地，如圖13A及圖13B中繪示，可將半導體層10S塑形為進一步更小晶片。
例如，在蝕刻半導體層10S時，亦與半導體層10S一起蝕刻黏著層B。可將黏著層B蝕刻成大於半導體層10S之一區。黏著層B可圍繞半導體層10S延伸，如圖10B中繪示。
替代地，如圖14中繪示，可將黏著層B蝕刻成小於半導體層10S之各晶片之一區，從而在半導體層10S之各晶片與臨時基板33之間產生一空隙。又替代地，可將黏著層B蝕刻成與半導體層10S相同之一大小。
如圖15中繪示，在蝕刻半導體層10S時可不蝕刻黏著層B。在半導體層10S之複數個晶片當中，後續圖式繪示半導體層10S之兩個晶片。
在使半導體層10S塑形之後，在半導體層10S中之各自像素P中形成擴散區域12A，如圖16A中繪示。因此，發生元件隔離。例如，為了形成擴散區域12A，將絕緣膜17A用作一硬遮罩。具體言之，形成絕緣膜17A以覆蓋半導體層10S之一上表面(即，與臨時基板33之一接合面之一相對表面)及側表面，且此後透過覆蓋半導體層10S之上表面之絕緣膜17A上之蝕刻形成開口17H。此後，使用絕緣膜17A作為硬遮罩執行一p型雜質之氣相擴散以在選擇性區域中形成擴散區域12A。實質上同位素執行擴散至(例如)數百nm之一深度。例如，可透過固相擴散或離子植入使用一光阻劑遮罩形成擴散區域12A。在本實施例中，在設置於具有大直徑之臨時基板33上之半導體層10S中形成擴散區域12A。此可將像素P製成更精細。
在半導體層10S中提供擴散區域12A之後，在半導體層10S上形成第一電極11，如圖16B中繪示。例如，透過一CVD方法、一PVD方法、一ALD方法或一蒸鍍方法(例如)在設置於絕緣膜17A中之開口中形成包含鈦(Ti)及鎢(W)之一多層膜。此後，透過光微影及蝕刻將多層膜圖案化成第一電極11。在形成第一電極11之後，在臨時基板33之一整個表面上方形成絕緣膜17B，如圖16B中繪示。
在形成絕緣膜17B之後，在臨時基板33之整個表面上方形成埋藏層18，如圖16C中繪示。例如，將一絕緣材料形成為一膜以將半導體層10S完全埋藏於臨時基板33中。接著透過化學機械拋光(CMP)平坦化膜以形成埋藏層18。此時，在膜經歷平坦化時，絕緣膜17B用作一停止件，從而可防止過度拋光。絕緣膜17B亦在為了將接觸電極19E耦合至各自第一電極11之目的之通孔處理期間用作另一停止件。因此，形成埋藏層18以覆蓋半導體層10S周圍之周邊區域R2及半導體層10S之上表面(距臨時基板33最遠之表面)。埋藏層18填充半導體層10S與臨時基板33之前之層級差異，從而抑制在製造步驟中發生歸因於半導體層10S與臨時基板33之間之層級差異之不便。
在形成埋藏層18之後，形成佈線層10W以跨埋藏層18面向半導體層10S，如圖16D中繪示。例如，在埋藏層18上依序形成層間絕緣膜19A及層間絕緣膜19B之後，在層間絕緣膜19A及19B上之面向第一電極11之區域中形成延伸穿過埋藏層18及絕緣膜17B之開口19H1及19H2。在透過一蒸鍍方法、一PVD方法或一電鍍方法(例如)在層間絕緣膜19A及19B之開口19H1及19H2中形成一銅(Cu)膜之後，例如，使用一CMP方法以拋光銅膜之一表面以形成接觸電極19E。例如，在形成接觸電極19E之步驟之同時在周邊區域R2中形成虛設電極19ED。在本實施例中，在具有大直徑之臨時基板33上形成佈線層10W。此可將各種設備用於各具有一大直徑之基板。
在形成佈線層10W之後，將讀出電路基板20接合至臨時基板33，其中插置佈線層10W，如圖16E中繪示。此時，預先在讀出電路基板20中形成佈線層20W。讀出電路基板20中之佈線層20W包含接觸電極22E及虛設電極22ED。例如，為了將讀出電路基板20接合至臨時基板33，透過Cu-Cu接合將佈線層20W中之接觸電極22E及虛設電極22ED以及佈線層10W中之接觸電極19E及虛設電極19ED彼此接合。更具體言之，其中接觸電極19E及接觸電極22E分別彼此接合之接合面S2形成於元件區域R1中。其中虛設電極19ED及虛設電極22ED彼此接合之接合面S2形成於周邊區域R2中。在本實施例中，元件基板10上之周邊區域R2亦接合至讀出電路基板20。
在將讀出電路基板20接合至臨時基板33之後，移除臨時基板33，如圖16F中繪示。例如，可透過機械研磨、濕式蝕刻或乾式蝕刻移除臨時基板33。
在移除臨時基板33之後，亦移除(例如)絕緣層33IA及黏著層B以容許半導體層10S之表面暴露，如圖16G中繪示。此時，可移除半導體層10S中之一不必要層。亦可容許完全或部分保留排除半導體層10S之開口部分之絕緣層33IA或絕緣膜17A及17B。可以其他方式部分刮除埋藏層18。
接著，如圖16H中繪示，在移除臨時基板33之後，在半導體層10S之暴露表面(與其上形成佈線層10W之表面相對之表面)上依序形成第二電極15及鈍化膜16A。此後，如圖16I中繪示，依序形成通孔H1、導電膜15B及鈍化膜16B。因此，第二電極15及讀出電路基板20彼此電耦合。
接著，形成延伸穿過元件基板10至讀出電路基板20中之襯墊電極22P之通孔H2，如圖16J及圖16K中繪示。例如，亦在通孔H2之外部將溝槽H3形成為一柵格形狀。應注意，圖16J繪示沿著圖16K中繪示之一線III-III’獲取之一橫截面組態。溝槽H3在下一切割步驟中用作元件基板10與讀出電路基板20之間之分離位置，如圖16L中繪示。
溝槽H3具有大於在切割步驟期間使用之刀片B之寬度W2之寬度W1。溝槽H3進一步具有在比元件基板10與讀出電路基板20之間之接合面S2更深之一位置(例如，比暴露至通孔H2中之底表面之襯墊電極22P更深之一位置)處之底表面。可期望(例如)不形成佈線22CB或另一金屬圖案，而僅在其中待形成溝槽H3之位置處形成絕緣膜，如上文描述。因此，可在一單一步驟中形成溝槽H3及通孔H2。應注意，可透過一單一蝕刻步驟形成通孔H2及溝槽H3。替代地，可透過複數個蝕刻步驟形成通孔H2及溝槽H3。將此複數個蝕刻步驟稱為多階段蝕刻。在透過多階段蝕刻形成之通孔H2及溝槽H3之側表面上及周圍形成層級差異。
最後，將刀片B插入至溝槽H3中以在一晶片基礎上將元件基板10及讀出電路基板20彼此分離，如圖16L中繪示。因此，可防止元件基板10及讀出電路基板20在切割步驟期間在接合面S2 (例如，除接觸電極19E與接觸電極22E之間及虛設電極19ED與虛設電極22ED之間之Cu-Cu接合表面之外之接合面)處剝離。如上文描述，完成在元件基板10及讀出電路基板20之側表面(即，晶片端E)上具有一凹槽或溝槽H3之光接收元件1，如圖16M中繪示。在一實施例中，可能的是，凹槽或溝槽H3之一寬度大於凹槽或溝槽H3之一深度。
應注意，雖然圖1、圖16M及其他圖式繪示其中溝槽H3具有在相對於一平面方向或半導體基板21之一XY平面方向之一法線方向或一Z軸方向上彼此平行之側表面之實例，但溝槽H3之側表面可具有各種形狀。例如，在一橫截面視圖中，溝槽H3可具有(但不限於)一正錐形、一倒錐形、一矩形形狀、一正方形形狀。在其中透過多階段蝕刻形成通孔H2及溝槽H3之一情況中，如上文描述，可在側表面上形成層級差異。 (1-3.光接收元件之操作)
在光接收元件1中，當在自可見區域至紅外區域之一區域內之一波長之光(例如)經由鈍化膜16A及16B、第二電極15及第二接觸層14入射於光電轉換層13上時，光電轉換層13吸收光。此引起電洞及電子對在光電轉換層13中產生。即，光經歷光電轉換。當在此時將一預定電壓施加至第一電極11時，例如，一電位梯度發生於光電轉換層13中。經產生電荷之若干者(例如，電洞)移動至擴散區域12A以用作信號電荷，且自擴散區域12A收集至第一電極11。信號電荷經由接觸電極19E及22E移動至半導體基板21。接著自各自像素P讀取信號電荷。 (1-4.工作及效應)
在根據本實施例之光接收元件1中，溝槽H3經設置於位於元件區域R1之外部之周邊區域R2中之周邊部分上。溝槽H3自元件基板10之光入射面S1延伸至(例如)讀出電路基板20中之多層佈線層22C。因此，組態防止元件基板10及讀出電路基板20在接合面S2處彼此剝離，現將在本文中描述該組態。
如上文描述，在一紅外區域內具有靈敏度之影像感測器或紅外感測器已市售。例如，已知包含透過Cu-Cu接合彼此接合之一元件基板及一電路基板之一半導體元件。元件基板係一化合物半導體層及一佈線層之一積層。
在如上文描述之半導體元件中，元件基板不包含一半導體基板，而僅包含一絕緣膜。在此一組態中，按壓一元件基板及一電路基板且將其等彼此接合之一力趨於弱化。因此，在切割步驟期間，元件基板及電路基板可在一接合介面處彼此剝離。
為了處理此問題，在本實施例中，溝槽H3經設置於周邊區域R2中之通孔H2之外部。溝槽H3自元件基板10之光入射面S1延伸。比元件基板10與讀出電路基板20之間之接合面S2更深地提供溝槽H3。在切割步驟中，元件基板10及讀出電路基板20在溝槽H3中在一晶片基礎上彼此分離。因此，在切割步驟之後，溝槽H3在晶片端E (即，光接收元件1之周邊部分)上形成一凹槽，從而可防止元件基板10及讀出電路基板20在接合面S2處彼此剝離。
在如上文描述之根據本實施例之光接收元件1中，溝槽H3經設置於周邊區域R2中之周邊部分上。溝槽H3自元件基板10延伸。比元件基板10與讀出電路基板20之間之接合面更深地提供溝槽H3。接著在溝槽H3內執行切割。因此，可防止元件基板10及讀出電路基板20在接合面S2處彼此剝離。因此，可改良製造期間之可靠性及良率。
現將描述對上文描述之本實施例之一些修改實例，即，修改實例1至4。應注意，使用相同元件符號表示相似元件，且未詳細描述其等之任何冗餘描述。 (2.修改實例) (2-1.修改實例1)
圖17示意性地繪示根據本發明之一修改實例1之一半導體元件(即，一光接收元件1A)之一橫截面組態實例。在上文描述之實施例中，提供具有寬於刀片B之寬度W2之寬度之溝槽H3。接著在溝槽H3內執行切割。然而，本發明不限於此組態。例如，可在呈複數個晶片之形式之半導體層10S上以預定間隔提供複數個溝槽H3。可在複數個溝槽H3內執行切割。鄰近在切割之後獲取之光接收元件1A中之周邊區域R2中之周邊部分形成溝槽H3，如圖17中繪示。溝槽H3自元件基板10之光入射面S1延伸至(例如)讀出電路基板20中之多層佈線層22C內部。
在如上文描述之其中在呈複數個晶片之形式之半導體層10S上以預定間隔提供複數個溝槽H3且接著在複數個溝槽H3處執行切割之一情況中，且在其中在切割之後已在晶片端部分E之一者上發生剝離之一情況中，例如，元件基板10及讀出電路基板20在接合面處之剝離在一個溝槽H3之外部停止。因此，根據修改實例之光接收元件1A可達成類似於上文描述之實施例之效應之效應。
應注意，圖17繪示其中鄰近光接收元件1A之周邊部分形成單一溝槽H3之實例。然而，如圖18中繪示之一光接收元件1B中，可形成複數個溝槽H3。鄰近周邊部分形成之複數個溝槽H3可具有不同寬度。 (2-2.修改實例2)
圖19示意性地繪示根據本發明之一修改實例2之一半導體元件(即，一光接收元件1C)之一橫截面組態實例。在根據修改實例之光接收元件1C中，將上文描述之實施例及修改實例1彼此組合。即，在光接收元件1C中之周邊區域R2中之周邊部分上且鄰近該周邊部分兩者形成複數個(例如，兩個)溝槽H3。複數個溝槽H3自元件基板10之光入射面S1延伸至(例如)讀出電路基板20中之多層佈線層22C內部。
例如，為了形成根據修改實例之光接收元件1C，依序形成通孔H1、導電膜15B及鈍化膜16B，如圖16I中繪示。此後，例如，在呈複數個晶片之一形式之半導體層10S上形成三個溝槽H3 (即，溝槽H3-1、H3-2及H3-3)，如圖20A及圖20B中繪示。此時可期望在溝槽H3-1、H3-2及H3-3當中，溝槽H3-2之寬度寬於刀片B之寬度W2，類似於上文描述之實施例中之溝槽H3。在切割步驟期間，將刀片B插入至溝槽H3-2中以在一晶片基礎上將元件基板10及讀出電路基板20彼此分離。因此，在切割步驟之後獲取之光接收元件1C之周邊部分上且鄰近該周邊部分形成兩個溝槽H3。
在根據修改實例之光接收元件1C中，如上文描述，例如，在呈複數個晶片之形式之半導體層10S上提供三個溝槽H3 (即，H3-1、H3-2及H-3)。在三個溝槽H3當中，表示一中心溝槽之溝槽H3-2在寬度上大於刀片B。在溝槽H3-2內，元件基板10及讀出電路基板20彼此分離。組態可防止元件基板10及讀出電路基板20在接合面S2處彼此剝離。即使剝離發生在一個晶片端E處，鄰近周邊部分形成之對應溝槽H3 (例如，溝槽H3-1)仍可停止剝離。因此，可進一步改良製造期間之可靠性及良率。 (2-3.修改實例3)
圖21示意性地繪示根據本發明之一修改實例3之一半導體元件(即，一光接收元件1D)之一橫截面組態實例。在根據修改實例之光接收元件1D中，自讀出電路基板20之與與元件基板10之接合面相對之一表面(後面S3)提供通孔H2及溝槽H3。如上文描述，上文描述之實施例及修改實例1及2繪示其中自元件基板10之光入射面S1提供通孔H2及(若干)溝槽H3之實例。然而，可自讀出電路基板20之後面S3提供通孔H2及溝槽H3。在此一情況中，例如，溝槽H3經形成比元件基板10與讀出電路基板20之間之接合面S2更深以到達埋藏層18。亦可自元件基板10之光接收表面之表面提供通孔H2，且自讀出電路基板20之與與元件基板10之接合面相對之表面提供溝槽H3，如圖32中繪示。在另一實施例中，可自元件基板10之光接收表面之表面提供溝槽H3，且自讀出電路基板20之與與元件基板10之接合面相對之表面提供通孔H2。
圖21繪示類似於上文描述之實施例之其中在周邊區域R2中之周邊部分(即，晶片端E)上提供溝槽H3之實例。然而，本發明不限於該實例。例如，在圖22中繪示之一光接收元件1E中，如上文描述之修改實例1中，可鄰近周邊區域R2中之周邊部分提供溝槽H3或複數個溝槽H3。在圖23中繪示之一光接收元件1F中，如在上文描述之修改實例2中，可在周邊區域R2中之周邊部分上且鄰近該周邊部分提供複數個溝槽H3。
即使在上文描述之光接收元件1D至1F中，仍可達成類似於上文描述之實施例之效應之效應。 (2-4.修改實例4)
圖24繪示根據上文描述之實施例之一修改實例4之一光接收元件1G之一橫截面組態。光接收元件1G包含在元件基板10之光入射面S1 (與面向讀出電路基板20之相對表面相對之表面)上之一彩色濾光器層41及晶片上透鏡(集光透鏡) 42。除了此組態之外，光接收元件1G具有與光接收元件1之組態類似之一組態且呈現與光接收元件1之效應類似之效應。
在光接收元件1G中，例如，在元件基板10之鈍化膜16A及16B上依序提供對應於RGB之彩色濾光器層41及晶片上透鏡42，其中插置一平坦化膜16C。彩色濾光器層41可包含一紅外線(IR)濾光器。提供彩色濾光器層41可在各自像素P中獲取在對應波長下接收之光之光接收資料。
晶片上透鏡42引起入射至光接收元件1G上之光會聚至光電轉換層13上。晶片上透鏡42包含(例如)一有機材料或二氧化矽(SiO2 )。在光接收元件1G中，埋藏層18經設置於周邊區域R2中。層級差異變得更小或以其他方式未在元件基板10上之元件區域R1與周邊區域R2之間產生層級差異，從而形成平坦光入射面S1。因此，例如，使用一光微影步驟，從而可高度準確地形成晶片上透鏡42。例如，彩色濾光器層41及晶片上透鏡42在元件區域R1中終止。例如，安置於鈍化膜16A及16B與彩色濾光器層41之間之平坦化膜16C自元件區域R1提供至周邊區域R2。平坦化膜16C在周邊區域R2中終止。彩色濾光器層41、晶片上透鏡42及平坦化膜16C可在元件區域R1或周邊區域R2中之任何位置處終止。
在修改實例中，彩色濾光器層41及晶片上透鏡42可經設置於元件基板10之光入射面S1上。即使在修改實例中，仍可達成等效於上文描述之實施例之效應之效應。例如，在根據修改實例之組態中，亦可藉由設定第二接觸層14以具有在自5 nm至300 nm之範圍中之一膜厚度而在一色彩基礎上讀取像素信號。此外，可容易地以高準確度在使用埋藏層18平坦化之光入射面S1上形成晶片上透鏡42。 (3.應用實例) (應用實例1)
圖25繪示使用上文描述之實施例中繪示之光接收元件(例如，光接收元件1)之裝置結構及其他實例之一成像裝置2之一操作組態。例如，成像裝置2係一紅外光影像感測器。例如，成像裝置2具有設置於光接收元件1上之元件區域R1及驅動元件區域R1之一電路部分130。電路部分130包含(例如)一列掃描器131、一水平選擇器133、一行掃描器134及一系統控制器132。
例如，元件區域R1以一二維矩陣安置。在元件區域R1中，提供構成光接收元件1之複數個像素P。例如，在像素P之各像素列上提供一像素驅動線Lread。例如，像素驅動線Lread係列選擇線或重設控制線。另外，在像素P之各像素行上提供一垂直信號線Lsig。像素驅動線Lread傳輸用於自像素P讀取信號之驅動信號。各像素驅動線Lread之一個端耦合至列掃描器131之一對應輸出端。
例如，列掃描器131包含一移位暫存器及一位址解碼器。例如，列掃描器131用作在一列基礎上驅動元件區域R1中之像素P之一像素驅動器。自藉由列掃描器131選擇性地掃描之像素列上之像素P輸出之信號經由對應垂直信號線Lsig供應至水平選擇器133。水平選擇器133包含(例如)設置於各垂直信號線Lsig上之一放大器及一水平選擇開關。
例如，行掃描器134包含一移位暫存器及一位址解碼器。行掃描器134掃描且循序驅動水平選擇器133之水平選擇開關。當行掃描器134選擇且掃描開關時，經由垂直信號線Lsig自像素傳輸之信號經循序輸出至水平信號線135。例如，信號接著經由水平信號線135進入一未經繪示信號處理器。
在成像裝置2中，如圖26中繪示，例如，具有元件區域R1之元件基板10及包含電路部分130之讀出電路基板20彼此層壓。然而，本發明不限於如上文描述之此一組態。電路部分130及元件區域R1可形成於一單一基板上。電路部分130可以其他方式安置於一外部控制積體電路(IC)上。替代地，例如，電路部分130可形成於與電纜耦合之另一基板上。
例如，系統控制器132接收外部資料，諸如時脈資料或指示一操作模式之資料。系統控制器132亦輸出資料，包含(例如)關於成像裝置2之內部資訊。系統控制器132進一步包含產生各種時序信號之一時序產生器。例如，在時序產生器中產生之各種時序信號之基礎上，系統控制器132驅動且控制列掃描器131、水平選擇器133及行掃描器134。 (應用實例2)
可將上文描述之成像裝置2應用至各種類型之電子設備，包含(例如)擷取在紅外區域內之影像之一相機。作為一個實例，圖27繪示表示一電子設備3之一相機之一輪廓組態。例如，電子設備3係能夠擷取靜態影像或視訊之一相機。電子設備3包含成像裝置2、一光學系統或光學透鏡210、一快門211、一驅動器213及一信號處理器212。驅動器213驅動成像裝置2及快門211。
光學系統210將影像光或入射光自一物件導引至成像裝置2。光學系統210可包含複數個光學透鏡。快門211控制在其間將光輻射至成像裝置2上之一週期。快門211亦控制一光屏蔽週期。驅動器213控制至裝置2之一傳送操作及快門211之一快門操作。信號處理器212對自成像裝置2輸出之信號執行各種信號處理。例如，已經歷信號處理之一影像信號Dout經儲存於一儲存媒體(諸如記憶體)中或經輸出至一監視器。
此外，亦可將在本實施例中繪示之光接收元件(例如，光接收元件1)及其他實例應用至下文描述之電子設備。 (4.經應用實例) (內視鏡手術系統之經應用實例)
根據本發明之技術(本技術)可應用至各種產品。例如，根據本發明之技術可應用至一內視鏡手術系統。
圖28係描繪可應用根據本發明之一實施例之技術之一內視鏡手術系統之一示意性組態之一實例之一視圖。
在圖28中，繪示其中一外科醫師(醫學醫生) 11131正在使用一內視鏡手術系統11000以對在一病床11133上之一病患11132執行手術之一狀態。如描繪，內視鏡手術系統11000包含一內視鏡11100、其他手術工具11110 (諸如一氣腹管11111及一能量裝置11112)、在其上支撐內視鏡11100之一支撐臂設備11120及其上安裝用於內視鏡手術之各種設備之一推車11200。
內視鏡11100包含：一透鏡鏡筒11101，其具有自待插入至病患11132之一體腔中之其遠端之一預定長度之一區域；及一相機鏡頭11102，其連接至透鏡鏡筒11101之一近端。在所描繪實例中，描繪包含為具有硬類型之透鏡鏡筒11101之一剛性內視鏡之內視鏡11100。然而，內視鏡11100可以其他方式包含為具有可撓性類型之透鏡鏡筒11101之一可撓性內視鏡。
透鏡鏡筒11101在其之一遠端處具有其中配裝一物鏡之一開口。一光源設備11203經連接至內視鏡11100使得由光源設備11203產生之光藉由在透鏡鏡筒11101之內部中延伸之一光導引入至透鏡鏡筒11101之一遠端且透過物鏡輻射朝向病患11132之一體腔中之一觀察目標。應注意，內視鏡11100可係一前視內視鏡或可係一斜視內視鏡或一側視內視鏡。
在相機鏡頭11102之內部中提供一光學系統及一影像拾取元件，使得自觀察目標反射之光(觀察光)由光學系統聚集於影像拾取元件上。觀察光藉由影像拾取元件光電轉換以產生對應於觀察光之一電信號，即，對應於一觀察影像之一影像信號。將影像信號作為原始資料傳輸至一CCU 11201。
CCU 11201包含一中央處理單元(CPU)、一圖形處理單元(GPU)或類似者且一體地控制內視鏡11100及一顯示設備11202之操作。此外，CCU 11201自相機鏡頭11102接收一影像信號且針對影像信號執行用於基於影像信號顯示一影像之各種影像程序(例如，一顯影程序(解馬賽克程序))。
在CCU 11201之控制下，顯示設備11202基於一影像信號(已藉由CCU 11201針對其執行影像程序)在其上顯示一影像。
光源設備11203包含一光源(諸如(例如)一發光二極體(LED))且在一手術區域之成像之後將輻射光供應至內視鏡11100。
一輸入設備11204係用於內視鏡手術系統11000之一輸入介面。一使用者可透過輸入設備11204執行輸入至內視鏡手術系統11000之各種資訊或指令之輸入。例如，使用者將輸入一指令或一類似者以藉由內視鏡11100改變一影像拾取條件(輻射光之類型、放大率、焦距或類似者)。
一處理工具控制設備11205控制能量裝置11112之驅動用於一組織之燒灼或切開、一血管之密封或類似者。一氣腹設備11206透過氣腹管11111將氣體饋送至病患11132之一體腔中以使體腔充氣以便固定內視鏡11100之視野且固定外科醫師之工作空間。一記錄器11207係能夠記錄與手術相關之各種資訊之一設備。一列印器11208係能夠以各種形式(諸如一文字、一影像或一圖表)列印與手術相關之各種資訊之一設備。
應注意，在使一手術區域成像時將輻射光供應至內視鏡11100之光源設備11203可包含一白光源(其包含(例如)一LED、一雷射光源或其等之一組合)。在一白光源包含紅色、綠色及藍色(RGB)雷射光源之一組合之情況下，由於可針對各色彩(各波長)以一高程度之準確度控制輸出強度及輸出時序，故可藉由光源設備11203執行一經拾取影像之白平衡之調整。此外，在此情況中，若來自各自RGB雷射光源之雷射光束經分時地輻射在一觀察目標上且與輻射時序同步控制相機鏡頭11102之影像拾取元件之驅動。接著，亦可分時地拾取個別地對應於R、G及B色彩之影像。根據此方法，即使不針對影像拾取元件提供彩色濾光器，仍可獲得一彩色影像。
此外，可控制光源設備11203使得針對各預定時間改變待輸出之光之強度。藉由與光之強度之改變之時序同步控制相機鏡頭11102之影像拾取元件之驅動以分時地獲取影像且合成影像，可產生無曝光不足及曝光過度之一高動態範圍之一影像。
此外，光源設備11203可經組態以供應準備用於特殊光觀察之一預定波長頻帶之光。在特殊光觀察中，例如，相較於在普通觀察時之輻射光(即，白光)，藉由利用一身體組織中之光之吸收之波長相依性以輻射一窄頻帶之光，以一高對比度執行使一預定組織(諸如黏膜之一表面部分之一血管或類似者)成像之窄頻帶觀察(窄頻帶成像)。替代地，在特殊光觀察中，可執行用於自藉由激發光之輻射產生之螢光獲得一影像之螢光觀察。在螢光觀察中，可藉由在身體組織上輻射激發光而執行自一身體組織觀察螢光(自發螢光觀察)或藉由將一試劑(諸如靛青綠(ICG))局部注射至一身體組織且將對應於試劑之一螢光波長之激發光輻射至身體組織上而獲得一螢光影像。光源設備11203可經組態以供應適用於特殊光觀察之此窄頻光及/或激發光，如上文描述。
圖29係描繪圖28中描繪之相機鏡頭11102及CCU 11201之一功能組態之一實例之一方塊圖。
相機鏡頭11102包含一透鏡單元11401、一影像拾取單元11402、一驅動單元11403、一通信單元11404及一相機鏡頭控制單元11405。CCU 11201包含一通信單元11411、一影像處理單元11412及一控制單元11413。相機鏡頭11102及CCU 11201藉由一傳輸電纜11400連接用於彼此通信。
透鏡單元11401係設置於至透鏡鏡筒11101之一連接位置處之一光學系統。自透鏡鏡筒11101之一遠端獲取之觀察光經導引至相機鏡頭11102且經引入至透鏡單元11401。透鏡單元11401包含複數個透鏡(包含一變焦透鏡及一聚焦透鏡)之一組合。
由影像拾取單元11402包含之影像拾取元件之數目可係一個(單板類型)或複數個(多板類型)。在影像拾取單元11402經組態為多板類型之影像拾取單元之情況下，例如，藉由影像拾取元件產生對應於各自R、G及B之影像信號，且可同步影像信號以獲得一彩色影像。影像拾取單元11402亦可經組態以便具有用於針對右眼及左眼獲取各自影像信號以準備用於三維(3D)顯示之一對影像拾取元件。若執行3D顯示，則外科醫師11131可更準確地理解一手術區域中之一活體組織之深度。應注意，在影像拾取單元11402經組態為立體類型之影像拾取單元之情況中，提供對應於個別影像拾取元件之透鏡單元11401之複數個系統。
此外，影像拾取單元11402可不需要設置於相機鏡頭11102上。例如，可在透鏡鏡筒11101之內部中緊接於物鏡之後提供影像拾取單元11402。
驅動單元11403包含一致動器且在相機鏡頭控制單元11405之控制下沿著一光學軸將透鏡單元11401之變焦透鏡及聚焦透鏡移動一預定距離。因此，可適合地調整藉由影像拾取單元11402拾取之一影像之放大率及焦點。
通信單元11404包含用於將各種資訊傳輸至CCU 11201且自CCU 11201接收各種資訊之一通信設備。通信單元11404透過傳輸電纜11400將自影像拾取單元11402獲取之一影像信號作為原始資料傳輸至CCU 11201。
另外，通信單元11404自CCU 11201接收用於控制相機鏡頭11102之驅動之一控制信號且將控制信號供應至相機鏡頭控制單元11405。控制信號包含與影像拾取條件相關之資訊，諸如(例如)指定一經拾取影像之一圖框速率之資訊、指定影像拾取時之一曝光值之資訊及/或指定一經拾取影像之一放大率及一焦點之資訊。
應注意，影像拾取條件(諸如圖框速率、曝光值、放大率或焦點)可藉由使用者指定或可藉由CCU 11201之控制單元11413在一經獲取影像信號之基礎上自動設定。在後一情況中，將一自動曝光(AE)功能、一自動聚焦(AF)功能及一自動白平衡(AWB)功能併入內視鏡11100中。
相機鏡頭控制單元11405在透過通信單元11404接收之來自CCU 11201之一控制信號之基礎上控制相機鏡頭11102之驅動。
通信單元11411包含用於將各種資訊傳輸至相機鏡頭11102且自相機鏡頭11102接收各種資訊之一通信設備。通信單元11411透過傳輸電纜11400自相機鏡頭11102接收傳輸至其之一影像信號。
此外，通信單元11411將用於控制相機鏡頭11102之驅動之一控制信號傳輸至相機鏡頭11102。可藉由電通信、光學通信或類似者傳輸影像信號及控制信號。
影像處理單元11412針對自相機鏡頭11102傳輸至其之呈原始資料之形式之一影像信號執行各種影像程序。
控制單元11413執行與一手術區域或類似者藉由內視鏡11100之影像拾取及藉由手術區域或類似者之影像拾取獲得之一經拾取影像之顯示相關之各種控制。例如，控制單元11413產生用於控制相機鏡頭11102之驅動之一控制信號。
此外，控制單元11413在已藉由影像處理單元11412針對其執行影像程序之一影像信號之基礎上控制顯示設備11202以顯示其中使手術區域或類似者成像之一經拾取影像。隨即，控制單元11413可使用各種影像辨識技術辨識經拾取影像中之各種物件。例如，控制單元11413可藉由偵測包含於一經拾取影像中之物件之邊緣之形狀、色彩等而辨識在使用能量裝置11112時之一手術工具(諸如鑷子)、一特定活體區域、出血、霧等。控制單元11413可在其控制顯示設備11202以顯示一經拾取影像時使用辨識之一結果引起各種手術支援資訊以與手術區域之一影像重疊之一方式顯示。在手術支援資訊以一重疊方式顯示且經呈現至外科醫師11131之情況下，外科醫師11131之負擔可減少且外科醫師11131可確定地繼續進行手術。
將相機鏡頭11102及CCU 11201彼此連接之傳輸電纜11400係準備用於一電信號之通信之一電信號電纜、準備用於光學通信之一光學電纜或準備用於電通信及光學通信兩者之一複合電纜。
此處，雖然在所描述實例中，藉由使用傳輸電纜11400之有線通信執行通信，但相機鏡頭11102與CCU 11201之間之通信可藉由無線通信執行。
上文已描述可應用根據本發明之技術之內視鏡手術系統之一實例。根據本發明之技術應用至(例如)上文描述之組態中之影像拾取單元11402。將根據本發明之技術應用至影像拾取單元11402改良偵測準確度。
應注意，在上文之描述中將內視鏡手術系統描述為一實例，根據本發明之技術可應用至(例如)顯微手術系統。 (至移動主體之經應用實例)
根據本發明之技術(本技術)可應用至各種產品。例如，可以安裝於任何種類之一移動主體上之一設備之形式達成根據本發明之技術。移動主體之非限制性實例可包含一汽車、一電動車輛、一混合電動車輛、一機車、一自行車、任何個人行動裝置、一飛機、一無人飛行載具(無人機)、一船隻及一機器人。
圖30係描繪一車輛控制系統之示意性組態之一實例作為可應用根據本發明之一實施例之技術之一移動主體控制系統之一實例之一方塊圖。
車輛控制系統12000包含經由一通信網路12001彼此連接之複數個電子控制單元。在圖30中描繪之實例中，車輛控制系統12000包含一驅動系統控制單元12010、一主體系統控制單元12020、一車輛外部資訊偵測單元12030、一車輛內部資訊偵測單元12040及一整合式控制單元12050。另外，繪示一微電腦12051、一聲音/影像輸出區段12052及一車載網路介面(I/F) 12053作為整合式控制單元12050之一功能組態。
驅動系統控制單元12010根據各種程式控制與車輛之驅動系統相關之裝置之操作。例如，驅動系統控制單元12010用作以下各者之一控制裝置：一驅動力產生裝置，其用於產生車輛之驅動力，諸如一內燃機、一驅動馬達或類似者；一驅動力傳輸機構，其用於將驅動力傳輸至車輪；一轉向機構，其用於調整車輛之轉向角；一制動裝置，其用於產生車輛之制動力；及類似者。
主體系統控制單元12020根據各種程式控制提供至一車輛主體之各種裝置之操作。例如，主體系統控制單元12020用作以下各者之一控制裝置：一無鑰匙進入系統；一智慧型鑰匙系統；一電動車窗裝置；或各種燈，諸如頭燈、倒車燈、制動燈、轉向燈、霧燈或類似者。在此情況中，從作為一鑰匙之替代品之一行動裝置傳輸之無線電波或各種開關之信號可輸入至主體系統控制單元12020。主體系統控制單元12020接收此等輸入無線電波或信號，且控制車輛之一門鎖裝置、電動車窗裝置、燈或類似者。
車輛外部資訊偵測單元12030偵測關於包含車輛控制系統12000之車輛外部之資訊。例如，車輛外部資訊偵測單元12030與一成像區段12031連接。車輛外部資訊偵測單元12030引起成像區段12031使車輛外部之一影像成像且接收經成像影像。在經接收影像之基礎上，車輛外部資訊偵測單元12030可執行偵測一物件(諸如人類、車輛、障礙物、標識、路面上之文字或類似者)之處理或偵測至其之一距離之處理。
成像區段12031係一光學感測器，其接收光且輸出對應於光之所接收光量之一電信號。成像區段12031可輸出電信號作為一影像，或可輸出電信號作為關於一量測距離之資訊。另外，由成像區段12031接收之光可為可見光，或可為不可見光(諸如紅外線或類似者)。
車輛內部資訊偵測單元12040偵測關於車輛內部之資訊。車輛內部資訊偵測單元12040 (例如)與偵測一駕駛員之狀態之一駕駛員狀態偵測區段12041連接。駕駛員狀態偵測區段12041包含(例如)使駕駛員成像之一相機。在自駕駛員狀態偵測區段12041輸入之偵測資訊之基礎上，車輛內部資訊偵測單元12040可計算駕駛員之一疲勞程度或駕駛員之一專注程度或可判定駕駛員是否在打瞌睡。
微電腦12051可在關於車輛內部或外部之資訊(該資訊藉由車輛外部資訊偵測單元12030或車輛內部資訊偵測單元12040獲得)之基礎上計算驅動力產生裝置、轉向機構或制動裝置之一控制目標值，且將一控制命令輸出至驅動系統控制單元12010。例如，微電腦12051可執行旨在實施一先進駕駛輔助系統(ADAS)之功能(該等功能包含車輛之碰撞避免或撞擊緩解、基於一跟車距離之跟車駕駛、恆定車速駕駛、一車輛碰撞警告、車輛偏離車道之一警告或類似者)之協同控制。
另外，微電腦12051可藉由在關於車輛外部或內部之資訊(該資訊藉由車輛外部資訊偵測單元12030或車輛內部資訊偵測單元12040獲得)之基礎上控制驅動力產生裝置、轉向機構、制動裝置或類似者而執行旨在用於使車輛自主行駛而不依賴於駕駛員之操作或類似者之自動駕駛之協同控制。
另外，微電腦12051可在關於車輛外部之資訊(該資訊藉由車輛外部資訊偵測單元12030獲得)之基礎上將一控制命令輸出至主體系統控制單元12020。例如，微電腦12051可藉由(例如)根據由車輛外部資訊偵測單元12030偵測之一前方車輛或一對向車輛之位置控制頭燈以便自一遠光燈改變成一近光燈而執行旨在防止眩光之協同控制。
聲音/影像輸出區段12052將一聲音及一影像之至少一者之一輸出信號傳輸至能夠在視覺上或聽覺上將資訊通知給車輛之一乘客或車輛外部的一輸出裝置。在圖30之實例中，繪示一音訊揚聲器12061、一顯示區段12062及一儀表板12063作為輸出裝置。顯示區段12062可(例如)包含一車載顯示器及一抬頭顯示器之至少一者。
圖31係描繪成像區段12031之安裝位置之一實例之一圖式。
在圖31中，成像區段12031包含成像區段12101、12102、12103、12104及12105。
成像區段12101、12102、12103、12104及12105 (例如)經安置於車輛12100之前鼻、後視鏡、後保險槓及後門上之位置處以及車輛內部之一擋風玻璃之一上部分上之一位置處。經設置至前鼻之成像區段12101及經設置至車輛內部之擋風玻璃之上部分之成像區段12105主要獲得車輛12100前方之一影像。經設置至後視鏡之成像區段12102及12103主要獲得車輛12100側方之一影像。經設置至後保險槓或後門之成像區段12104主要獲得車輛12100後方之一影像。經設置至車輛內部之擋風玻璃之上部分之成像區段12105主要用於偵測一前方車輛、行人、障礙物、信號、交通標誌、車道或類似物。
順便提及，圖31描繪成像區段12101至12104之拍攝範圍之一實例。一成像範圍12111表示經設置至前鼻之成像區段12101之成像範圍。成像範圍12112及12113分別表示經設置至後視鏡之成像區段12102及12103之成像範圍。一成像範圍12114表示經設置至後保險槓或後門之成像區段12104之成像範圍。例如，藉由疊加由成像區段12101至12104成像之影像資料而獲得如從上方觀看之車輛12100之鳥瞰影像。
成像區段12101至12104之至少一者可具有獲得距離資訊之一功能。例如，成像區段12101至12104之至少一者可係由複數個成像元件構成之一立體相機或可係具有用於相位差偵測之像素之一成像元件。
例如，微電腦12051可在自成像區段12101至12104獲得之距離資訊之基礎上判定至成像範圍12111至12114內之各三維物件之一距離及該距離之一時間變化(相對於車輛12100之相對速度)，且藉此提取特定言之存在於車輛12100之一行駛路徑上且以一預定速度(例如，等於或大於0 km/小時)在與車輛12100實質上相同之方向上行駛之一最近三維物件作為一前方車輛。此外，微電腦12051可預先設定待維持於一前方車輛前方之一跟車距離，且執行自動制動控制(包含跟車停止控制)、自動加速控制(包含跟車起動控制)或類似物。因此，可執行旨在用於使車輛自主行駛而不依賴於駕駛人之操作或類似物之自動駕駛之協同控制。
例如，微電腦12051可在自成像區段12101至12104獲得之距離資訊之基礎上將關於三維物件之三維物件資料分類成兩輪車輛、標準大小之車輛、大型車輛、行人、電線桿及其他三維物件之三維物件資料，提取經分類之三維物件資料，且將經提取之三維物件資料用於一障礙物之自動避開。例如，微電腦12051將車輛12100周圍之障礙物識別為車輛12100之駕駛人可在視覺上辨識之障礙物及車輛12100之駕駛人難以在視覺上辨識之障礙物。然後，微電腦12051判定指示與各障礙物碰撞之一風險之一碰撞風險。在其中碰撞風險等於或高於一設定值且因此存在碰撞可能性之情境中，微電腦12051經由音訊揚聲器12061或顯示區段12062向駕駛人輸出警告，且經由駕駛系統控制單元12010執行強制減速或避撞轉向。微電腦12051可由此輔助駕駛以避免碰撞。
成像區段12101至12104之至少一者可係偵測紅外線之一紅外線相機。微電腦12051可例如藉由判定在成像區段12101至12104之經成像影像中是否存在行人來辨識行人。舉例而言，藉由在作為紅外線相機之成像區段12101至12104之經成像影像中提取特性點的一程序及藉由對表示物件之輪廓之一系列特性點執行圖案匹配處理而判定物件是否係行人的一程序來執行行人之此辨識。當微電腦12051判定在成像區段12101至12104之經成像影像中存在一行人且因此辨識該行人時，聲音/影像輸出區段12052控制顯示區段12062使得用於強調之一正方形輪廓線經顯示以便疊加於所辨識行人上。聲音/影像輸出區段12052亦可控制顯示區段12062使得在一所要位置處顯示表示行人之一圖示或類似者。
上文已描述應用根據本發明之技術之車輛控制系統之一實例。根據本發明之技術可應用至(例如)上文描述之組態中之成像區段12031。將根據本發明之技術應用至成像區段12031容許一拾取影像可更容易地觀看，從而幫助減少一駕駛員之疲勞。
雖然已參考本實施例、修改實例1至4、應用實例、經應用實例及其他實例描述本發明，但本發明之內容不限於此，而可以廣泛多種方式修改。例如，根據上文描述之本實施例之光接收元件之層組態僅係一實例，且可進一步包含其他層。另外，層之材料及厚度僅繪示實例，且不限於上文描述之值。在上文描述之實施例中，半導體層10S包含第一接觸層12、光電轉換層13及第二接觸層14。然而，例如，半導體層10S可包含至少光電轉換層13。例如，可不提供第一接觸層12及第二接觸層14。可另外包含其他層。
此外，為了方便起見，電洞用作上文描述之實施例中之信號電荷。然而，電子可用作信號電荷。例如，一n型雜質可包含於擴散區域中。
另外，在上文描述之實施例中，光接收元件表示根據本技術之一實施例之一半導體元件之一特定但非限制性實例。然而，除光接收元件外之另一元件可表示根據本技術之一實施例之一半導體元件。例如，一發光元件可表示根據本技術之一實施例之一半導體元件。
應瞭解，本文中描述之效應僅係實例。本實施例及本發明之其他實例之效應不限於本文中描述之效應。本發明可進一步包含除本文中描述之效應外之任何效應。
再者，例如，本發明可具有以下組態。根據具有下文描述之組態之本技術，至少在位於元件區域外部之周邊區域之周邊部分上或鄰近周邊部分提供一或多個溝槽。一或多個溝槽自元件基板之表面延伸至讀出電路基板之一部分，或自讀出電路基板之表面延伸至元件基板之一部分。組態可防止元件基板及讀出電路基板在接合面處彼此剝離且改良可靠性。 本發明可具有以下組態。 (1)一種光偵測裝置，其包括： 一元件基板，其包含一元件區域及一周邊區域，其中該元件區域包含一第一佈線層及包含一化合物半導體材料之一半導體層，且該周邊區域在一平面圖中在該元件區域外部，及 一電路基板，其面向該元件基板且透過該第一佈線層電連接至該半導體層， 其中該元件基板之一外邊界不同於該電路基板之一外邊界。 (2)根據上文(1)之光偵測裝置，其中該電路基板之一側表面具有不同於該元件電路之一側表面之一形狀。 (3)根據上文(1)至(2)中任一者之光偵測裝置，其中該電路基板包含一第二佈線層及一半導體基板，其中該半導體基板之一面積大於該元件基板。 (4)根據上文(1)至(3)中任一者之光偵測裝置，其中該元件基板中之該半導體層包含一光電轉換層，且該光電轉換層包含該化合物半導體材料。 (5)根據上文(1)至(4)中任一者之光偵測裝置，其中該半導體層包含一擴散區域，且該擴散區域經組態以讀取自該光電轉換層產生之電荷。 (6)根據上文(1)至(5)中任一者之光偵測裝置，其進一步包括經電連接至該擴散區域之一第一電極。 (7)根據上文(1)至(6)中任一者之光偵測裝置，其進一步包括面向該第一電極之一第二電極，其中該半導體層經設置於該第一電極與該第二電極之間。 (8)根據上文(1)至(7)中任一者之光偵測裝置，其中該化合物半導體材料包含砷化銦鎵、銦砷銻、砷化銦、銦銻及碲化汞鎘之至少一者。 (9)根據上文(1)至(8)中任一者之光偵測裝置，其進一步包括在該元件基板之一光入射表面上之一彩色濾光器層。 (10)根據上文(1)至(9)中任一者之光偵測裝置，其進一步包括該彩色濾光器層上之晶片上透鏡。 (11)根據上文(1)至(10)中任一者之光偵測裝置，其中該元件基板及該電路基板之各者包含一接觸電極，且該元件基板及該電路基板透過該接觸電極電連接。 (12)根據上文(1)至(11)中任一者之光偵測裝置，其中該接觸電極包含一銅墊。 (13)根據上文(1)至(12)中任一者之光偵測裝置，其中該元件基板及該電路基板係透過Cu-Cu接合彼此堆疊。 (14)根據上文(1)至(13)中任一者之光偵測裝置，其中該電路基板之一側表面具有一階梯形狀。 (15)根據上文(1)至(14)中任一者之光偵測裝置，其中該元件電路之一側表面係平坦的。 (16)根據上文(1)至(15)中任一者之光偵測裝置，其中該電路基板之該側表面之該階梯形狀具有在一厚度方向上之一深度及在一水平方向上之一寬度，且其中該厚度方向上之該深度不同於該水平方向上之該寬度。 (17)根據上文(1)至(16)中任一者之光偵測裝置，其中該深度大於該寬度。 (18)根據上文(1)至(17)中任一者之光偵測裝置，其中該元件基板之一側表面具有一階梯形狀。 (19)根據上文(1)至(18)中任一者之光偵測裝置，其中該元件基板之該側表面之該階梯形狀具有在一厚度方向上之一深度及在一水平方向上之一寬度，且其中該厚度方向上之該深度大於該水平方向上之該寬度。 (20)一種電子設備，其包含一光偵測裝置，該光偵測裝置包括： 一元件基板，其包含一元件區域及一周邊區域，其中該元件區域包含一第一佈線層及包含一化合物半導體材料之一半導體層，且該周邊區域在一平面圖中在該元件區域外部，及 一電路基板，其面向該元件基板且透過該第一佈線層電連接至該半導體層， 其中該元件基板之一外邊界不同於該電路基板之一外邊界。
熟習此項技術者應理解，取決於設計要求及其他因素，可發生各種修改、組合、子組合及更改，只要該等修改、組合、子組合及更改係在隨附發明申請專利範圍或其等效物之範疇內。
1:光接收元件 1A至1G:光接收元件 2:成像裝置 3:電子設備 10:元件基板 10S:半導體層 10W:佈線層 11:第一電極 12:第一接觸層 12A:擴散區域 13:光電轉換層 14:第二接觸層 15:第二電極 15B:導電膜 16A:鈍化膜 16B:鈍化膜 16A1至16AX:膜 16C:平坦化膜 16H:開口 17A:絕緣膜 17B:絕緣膜 18:埋藏層 19A:層間絕緣膜 19B:層間絕緣膜 19E:接觸電極 19ED:虛設電極 19H1:開口 19H2:開口 20:讀出電路基板 20W:佈線層 21:半導體基板 22A:層間絕緣膜 22B:層間絕緣膜 22C:多層佈線層 22CB:佈線 22E:接觸電極 22ED:虛設電極 22P:襯墊電極 31:生長基板 33:臨時基板 33IA:絕緣層 33S:基板 130:電路部分 131:列掃描器 132:系統控制器 133:水平選擇器 134:行掃描器 135:水平信號線 210:光學系統/光學透鏡 211:快門 212:信號處理器 213:驅動器 11000:內視鏡手術系統 11100:內視鏡 11101:透鏡鏡筒 11102:相機鏡頭 11110:其他手術工具 11111:氣腹管 11112:能量裝置 11120:支撐臂設備 11131:外科醫師 11132:病患 11133:病床 11200:推車 11201:相機控制單元(CCU) 11202:顯示設備 11203:光源設備 11204:輸入設備 11205:處理工具控制設備 11206:氣腹設備 11207:記錄器 11208:列印器 11400:傳輸電纜 11401:透鏡單元 11402:影像拾取單元 11403:驅動單元 11404:通信單元 11405:相機鏡頭控制單元 11411:通信單元 11412:影像處理單元 11413:控制單元 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:主體系統控制單元 12030:車輛外部資訊偵測單元 12031:成像區段 12040:車輛內部資訊偵測單元 12041:駕駛員狀態偵測區段 12050:整合式控制單元 12051:微電腦 12052:聲音/影像輸出區段 12053:車載網路介面(I/F) 12061:音訊揚聲器 12062:顯示區段 12063:儀表板 12100:車輛 12101:成像區段 12102:成像區段 12103:成像區段 12104:成像區段 12105:成像區段 12111:成像範圍 12112:成像範圍 12113:成像範圍 12114:成像範圍 B:黏著層/刀片 Dout:影像信號 E:晶片端 H1:通孔 H2:通孔 H3:溝槽 H3-1:溝槽 H3-2:溝槽 H3-3:溝槽 Lread:像素驅動線 Lsig:垂直信號線 P:像素 R1:元件區域 R1B:光學黑色(OPB)區域 R2:周邊區域 S1:光入射面 S2:接合面 S3:後面 W1:寬度 W2:寬度
附圖經包含以提供本技術之一進一步理解，且併入本說明書中且構成本說明書之一部分。圖式展示闡釋性實施例且與說明書一起用於解釋本技術之各種原理。
圖1係繪示根據本發明之一實施例之一光接收元件之一組態實例之一示意性橫截面視圖。 圖2係繪示圖1中繪示之光接收元件之一輪廓組態實例之一示意性平面圖。 圖3係繪示圖1中繪示之光接收元件之另一輪廓組態實例之一示意性平面圖。 圖4係繪示透過模擬獲取之InP之膜厚度與波長下之光吸收率之間之一關係之一特性圖。 圖5係繪示圖1中繪示之光接收元件中之一鈍化膜之一組態實例之一示意圖。 圖6A係繪示圖1中繪示之光接收元件之一製造方法之一步驟之一示意性橫截面視圖。 圖6B係繪示在圖6A之後之一步驟之一示意性橫截面視圖。 圖6C係繪示在圖6B之後之一步驟之一示意性橫截面視圖。 圖7係繪示圖6C中之步驟之一實例之一示意性平面圖。 圖8係繪示圖7中繪示之一半導體層之另一組態實例1之一示意性平面圖。 圖9A係繪示圖7中繪示之半導體層之又另一組態實例2之一示意性平面圖。 圖9B係繪示沿著圖9A中繪示之一線II-II’獲取之一橫截面組態之一示意圖。 圖10A係繪示在圖6C之後之一步驟之一示意性橫截面視圖。 圖10B係繪示在圖10A之後之一步驟之一示意性橫截面視圖。 圖11A係繪示圖10A中繪示之步驟之平面組態之一實例之一示意圖。 圖11B係繪示圖10B中繪示之步驟之平面組態之一實例之一示意圖。 圖12A係繪示圖10A中繪示之步驟之平面組態之另一實例1之一示意圖。 圖12B係繪示圖10B中繪示之步驟之平面組態之另一實例1之一示意圖。 圖13A係繪示圖10A中繪示之步驟之平面組態之又另一實例2之一示意圖。 圖13B係繪示圖10B中繪示之步驟之平面組態之又另一實例2之一示意圖。 圖14係繪示圖10B中繪示之步驟之又另一實例1之一示意性橫截面視圖。 圖15係繪示圖10B中繪示之步驟之又另一實例2之一示意性橫截面視圖。 圖16A係繪示在圖10B中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16B係繪示在圖16A中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16C係繪示在圖16B中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16D係繪示在圖16C中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16E係繪示在圖16D中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16F係繪示在圖16E中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16G係繪示在圖16F中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16H係繪示在圖16G中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16I係繪示在圖16H中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16J係繪示在圖16I中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16K係繪示圖16J中繪示之步驟中形成之溝槽之平面形狀之一示意圖。 圖16L係繪示在圖16J中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖16M係繪示在圖16L中繪示之步驟之後之一步驟之一示意性橫截面視圖。 圖17係繪示根據本發明之一修改實例1之一光接收元件之一組態實例之一示意性橫截面視圖。 圖18係繪示根據本發明之修改實例1之光接收元件之另一組態實例之一示意性橫截面視圖。 圖19係繪示根據本發明之一修改實例2之一光接收元件之一組態實例之一示意性橫截面視圖。 圖20A係繪示圖19中繪示之光接收元件之一製造步驟實例之一示意性橫截面視圖。 圖20B係繪示圖20A中繪示之步驟中形成之溝槽之一平面形狀之一示意圖。 圖21係繪示根據本發明之一修改實例3之一光接收元件之一組態實例之一示意性橫截面視圖。 圖22係繪示根據本發明之修改實例3之光接收元件之另一組態實例之一示意性橫截面視圖。 圖23係繪示根據本發明之修改實例3之光接收元件之又另一組態實例之一示意性橫截面視圖。 圖24係繪示根據本發明之一修改實例4之一光接收元件之一組態實例之一示意性橫截面視圖。 圖25係繪示一成像裝置之一組態之一方塊圖。 圖26係繪示一層壓型成像裝置之一組態實例之一示意圖。 圖27係繪示包含圖25中繪示之成像裝置之一例示性電子設備(例如，一相機)之一操作方塊圖。 圖28係描繪一內視鏡手術系統之一示意性組態之一實例之一視圖。 圖29係描繪一相機鏡頭及一相機控制單元(CCU)之一功能組態之一實例之一方塊圖。 圖30係描繪一車輛控制系統之示意性組態之一實例之一方塊圖。 圖31係輔助解釋一車輛外部資訊偵測區段及一成像區段之安裝位置之一實例之一圖式。 圖32係繪示根據本發明之一實施例之一光接收元件之一組態實例之一示意性橫截面視圖。 圖33係繪示根據本發明之另一實施例之一光接收元件之一組態實例之一示意性橫截面視圖。 圖34係繪示根據本發明之又另一實施例之一光接收元件之一組態實例之一示意性橫截面視圖。 圖35係繪示根據本發明之又一實施例之一光接收元件之一組態實例之一示意性橫截面視圖。
1:光接收元件
10:元件基板
10S:半導體層
10W:佈線層
11:第一電極
12:第一接觸層
12A:擴散區域
13:光電轉換層
14:第二接觸層
15:第二電極
15B:導電膜
16A:鈍化膜
16B:鈍化膜
16H:開口
17A:絕緣膜
17B:絕緣膜
18:埋藏層
19A:層間絕緣膜
19B:層間絕緣膜
19E:接觸電極
19ED:虛設電極
20:讀出電路基板
20W:佈線層
21:半導體基板
22A:層間絕緣膜
22B:層間絕緣膜
22C:多層佈線層
22CB:佈線
22E:接觸電極
22ED:虛設電極
22P:襯墊電極
B:黏著層/刀片
E:晶片端
H1:通孔
H2:通孔
H3:溝槽
P:像素
R1:元件區域
R1B:光學黑色(OPB)區域
R2:周邊區域
S1:光入射面
S2:接合面

Claims (20)

  1. 一種光偵測裝置，其包括： 一元件基板，其包含一元件區域及一周邊區域，其中該元件區域包含一第一佈線層及包含一化合物半導體材料之一半導體層，且該周邊區域在一平面圖中在該元件區域外部，及 一電路基板，其面向該元件基板且透過該第一佈線層電連接至該半導體層， 其中該元件基板之一外邊界不同於該電路基板之一外邊界。
  2. 如請求項1之光偵測裝置，其中該電路基板之一側表面具有不同於該元件電路之一側表面之一形狀。
  3. 如請求項1之光偵測裝置，其中該電路基板包含一第二佈線層及一半導體基板，且該半導體基板之一面積大於該元件基板。
  4. 如請求項1之光偵測裝置，其中該元件基板中之該半導體層包含一光電轉換層，且該光電轉換層包含該化合物半導體材料。
  5. 如請求項1之光偵測裝置，其中該半導體層包含一擴散區域，且該擴散區域經組態以讀取自該光電轉換層產生之電荷。
  6. 如請求項5之光偵測裝置，其進一步包括經電連接至該擴散區域之一第一電極。
  7. 如請求項6之光偵測裝置，其進一步包括面向該第一電極之一第二電極，其中該半導體層經設置於該第一電極與該第二電極之間。
  8. 如請求項1之光偵測裝置，其中該化合物半導體材料包含砷化銦鎵、銦砷銻、砷化銦、銦銻及碲化汞鎘之至少一者。
  9. 如請求項1之光偵測裝置，其進一步包括在該元件基板之一光入射表面上之一彩色濾光器層。
  10. 如請求項10之光偵測裝置，其進一步包括該彩色濾光器層上之晶片上透鏡。
  11. 如請求項1之光偵測裝置，其中該元件基板及該電路基板之各者包含一接觸電極，且該元件基板及該電路基板透過該接觸電極電連接。
  12. 如請求項11之光偵測裝置，其中該接觸電極包含一銅墊。
  13. 如請求項1之光偵測裝置，其中該元件基板及該電路基板透過Cu-Cu接合彼此堆疊。
  14. 如請求項1之光偵測裝置，其中該電路基板之一側表面具有一階梯形狀。
  15. 如請求項14之光偵測裝置，其中該元件電路之一側表面係平坦的。
  16. 如請求項14之光偵測裝置，其中該電路基板之該側表面之該階梯形狀具有在一厚度方向上之一深度及在一水平方向上之一寬度，且其中該厚度方向上之該深度不同於該水平方向上之該寬度。
  17. 如請求項16之光偵測裝置，其中該深度大於該寬度。
  18. 如請求項1之光偵測裝置，其中該元件基板之一側表面具有一階梯形狀。
  19. 如請求項18之光偵測裝置，其中該元件基板之該側表面之該階梯形狀具有在一厚度方向上之一深度及在一水平方向上之一寬度，且其中該厚度方向上之該深度大於該水平方向上之該寬度。
  20. 一種電子設備，其包含一光偵測裝置，該光偵測裝置包括： 一元件基板，其包含一元件區域及一周邊區域，其中該元件區域包含一第一佈線層及包含一化合物半導體材料之一半導體層，且該周邊區域在一平面圖中在該元件區域外部，及 一電路基板，其面向該元件基板且透過該第一佈線層電連接至該半導體層， 其中該元件基板之一外邊界不同於該電路基板之一外邊界。
TW109138549A 2019-12-04 2020-11-05 半導體元件及電子設備 TW202135305A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-219713 2019-12-04
JP2019219713A JP2021089979A (ja) 2019-12-04 2019-12-04 半導体素子および電子機器

Publications (1)

Publication Number Publication Date
TW202135305A true TW202135305A (zh) 2021-09-16

Family

ID=73740460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138549A TW202135305A (zh) 2019-12-04 2020-11-05 半導體元件及電子設備

Country Status (7)

Country Link
US (1) US20230014646A1 (zh)
EP (1) EP4070378A1 (zh)
JP (1) JP2021089979A (zh)
KR (1) KR20220109383A (zh)
CN (1) CN114051657A (zh)
TW (1) TW202135305A (zh)
WO (1) WO2021111893A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117652029A (zh) * 2021-07-27 2024-03-05 索尼半导体解决方案公司 固体摄像元件、摄像装置和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966931B2 (ja) * 2008-08-26 2012-07-04 シャープ株式会社 電子素子ウエハモジュールおよびその製造方法、電子素子モジュールおよびその製造方法、電子情報機器
JP2010177569A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 光学デバイス及びその製造方法
JP2016535428A (ja) * 2013-09-25 2016-11-10 プリンストン インフラレッド テクノロジーズ インコーポレイテッド 低ノイズＩｎＧａＡｓフォトダイオードアレイ
US20180006070A1 (en) * 2015-02-13 2018-01-04 Sony Corporation Image sensor, method of manufacturing the same, and electronic apparatus
US10163954B2 (en) * 2016-04-11 2018-12-25 Omnivision Technologies, Inc. Trenched device wafer, stepped-sidewall device die, and associated method
JP6818468B2 (ja) * 2016-08-25 2021-01-20 キヤノン株式会社 光電変換装置及びカメラ
WO2018193747A1 (en) * 2017-04-19 2018-10-25 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
EP4070378A1 (en) 2022-10-12
WO2021111893A1 (en) 2021-06-10
JP2021089979A (ja) 2021-06-10
KR20220109383A (ko) 2022-08-04
US20230014646A1 (en) 2023-01-19
CN114051657A (zh) 2022-02-15

Similar Documents

Publication Publication Date Title
US10991745B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
US11476285B2 (en) Light-receiving device, imaging device, and electronic apparatus
WO2020137283A1 (ja) 半導体素子
US20240006355A1 (en) Semiconductor device and manufacturing method of semiconductor device
JPWO2020137285A1 (ja) 撮像素子および撮像素子の製造方法
JP2024012345A (ja) 半導体素子およびその製造方法
WO2021111893A1 (en) Semiconductor element and electronic apparatus
WO2021112013A1 (en) Semiconductor element and electronic apparatus
US20230411430A1 (en) Solid-state imaging device and electronic apparatus
US11804561B2 (en) Light receiving element, method of manufacturing light receiving element, and imaging apparatus
CN118120055A (zh) 半导体器件、半导体器件设备及半导体器件的制造方法
TW202023042A (zh) 攝像元件、半導體元件及電子機器