TW202132936A

TW202132936A - 無能隙參考產生器

Info

Publication number: TW202132936A
Application number: TW109141443A
Authority: TW
Inventors: 冠岳沈; 林載
Original assignee: 美商英特爾公司
Priority date: 2020-02-24
Filing date: 2020-11-25
Publication date: 2021-09-01
Also published as: US20210263547A1; US11592857B2

Abstract

本發明提供一種無能隙設備，該無能隙設備為一快速穩定電路(例如，具有小於40 ns之穩定時間)，其可利用僅與絕對溫度成比例(僅PTAT)之電流來產生一零或實質上為零之溫度係數或甚至與絕對溫度互補(CTAT)之參考電流或電壓，而無需一天然CTAT組件或能隙二極體。該設備減去二個不同的PTAT電流以使得所得電流為零TC。所得電流為一參考電流。所得電流可轉換成一參考電壓。

Description

無能隙參考產生器

本發明係有關於一種無能隙參考產生器。

發明背景

整合式能隙參考(BGREF)電路用於產生與電源及溫度無關之參考電壓而非參考電流。基於互補金屬氧化物半導體(CMOS)技術中之寄生雙極結型電晶體(BJT)，BGREF (或次能隙參考)藉由消除反饋迴路中之與絕對溫度互補(CTAT)之電壓及與絕對溫度成比例(PTAT)之電壓來輸出近零溫度係數(TC)之電壓。二極體連接組配或能隙二極體(BGdiode)中之PNP寄生BJT之發射極-基極電壓V_EB 為CTAT且通常給予-2 mV/℃之負TC。面積比為N:1但發射極電流相同的二個BGdiode之間的差量V_EB 為PTAT，且具有與熱電壓時間ln(N)成線性比例之正TC。BGREF校準可在二種溫度(例如，冷及熱)下且基於各部件進行。

寄生BJT之理想因子及其變化隨著CMOS技術發展持續降低，使得BGREF輸出電壓分佈過寬。電晶體架構移至環繞式閘極使高品質BJT變得甚至更具挑戰性。此外，BGREF電路一般穩定緩慢(例如，約1至4 μs)、面積較大(例如，在亞10 nm CMOS製程中為約70 × 90 μm² )且消耗相對較高電流(例如，在亞10 nm CMOS製程中為約700 μA)。

根據本發明之一實施例，係特地提出一種設備，其包含：一第一電路，其用以產生具有一第一溫度係數之一第一參考電流；一第二電路，其用以產生具有一第二溫度係數之一第二參考電流，其中該第一電路經由一節點耦接至該第二電路以使得在該節點處自該第一參考電流減去該第二參考電流；以及一電流鏡，其耦接至該節點，其中該電流鏡待提供一第三參考電流。

較佳實施例之詳細說明

一些實施例提供具有快速穩定電路(例如，具有小於40 ns之穩定時間)的無能隙設備，其可利用僅PTAT電流來產生零TC或甚至CTAT之參考電流或電壓，而無需天然CTAT組件或能隙二極體(BGdiode)。在一些實施例中，無能隙設備在每一製程窗口二種溫度下使用微調，此係因為BGdiode具有其中TC與電晶體變化不同地變化之製程歪斜窗口。在每一例項二個溫度點處進行量測確保測定TC或溫度「斜率」，而非在一個溫度點處進行量測且應用推導的單個斜率。無能隙設備提供對PVT (製程、電壓及溫度)不敏感之參考。在一些實施例中，由無能隙設備產生之對PVT不敏感之參考在電壓調節器中用作參考電壓。任何其他電路亦可使用由本文中所描述之設備產生之電流參考或電壓參考。

一些實施例之無能隙設備減去二個不同的PTAT電流以使得所得電流具有零或實質上為零之溫度係數(零TC)。二個不同的PTAT電流可具有不同溫度係數(TC)。舉例而言，TC可為負、正或極性相同但斜率不同。具有不同TC之原因如下。舉例而言，二個PTAT電流自冷至熱增加20%，例如第一者自50

A增加至60

A且第二者自10

A增加至12

A，接著其差遵循相同TC，從而自40

A增加至48

A。若第二電流具有更高正TC且自冷時之10

A增加至熱時之20

A，則差為常數40

A。在各種實施例中，藉由減去二個符號相同但量級不同之TC數量而產生近零TC電流或電壓。

存在各種實施例之許多技術效應。舉例而言，各種實施例之無能隙設備解決了局部參考電流產生，比如電流不足之環形振盪器、電感器-電容器(LC)槽或電荷泵之偏置電流，其中其TC可經由PTAT設計元件來調適。無能隙設備不使用運算放大器(OpAmp)。其他技術效應將自各種圖式及實施例顯而易見。

在以下描述中，論述眾多細節以提供對本發明之實施例之更透徹解釋。然而，熟習此項技術者將顯而易見，可在沒有此等特定細節之情況下實踐本發明之實施例。在其他情況下，以方塊圖形式而非詳細展示熟知結構及裝置以便避免混淆本發明之實施例。

注意，在實施例之對應圖式中，藉由線來表示信號。一些線可能較粗以指示更多組成信號路徑，及/或在一或多個末端處具有箭頭以指示主要資訊流方向。此類指示並不意欲為限制性的。確切而言，結合一或多個例示性實施例使用該等線，以促進對電路或邏輯單元之更容易理解。如藉由設計需求或偏好指示之任何所表示信號實際上可包含可在任一方向上行進且可藉由任何適合類型之信號方案實施之一或多個信號。

貫穿本說明書，且在申請專利範圍中，術語「連接」意謂連接之事物之間的直接連接，諸如電氣、機械或磁性連接，而無任何中間裝置。

此處，術語「類比信號」為任何連續信號，其中該信號之時變特徵(變數)表示某一其他時變量，亦即該信號類似於另一時變信號。

此處，術語「數位信號」為實體信號，其表示離散值序列(經量化離散時間信號)，例如任意位元串流或經數位化(經取樣及類比/數位轉換)之類比信號。

術語「耦接」意謂連接之事物之間的直接或間接連接，諸如直接電氣、機械或磁性連接，或經由一或多個被動或主動中間裝置之間接連接。

此處，術語「鄰近」通常係指一事物之位置相臨(例如，緊鄰或接近，其間具有一或多個事物)或鄰接另一事物(例如，毗鄰另一事物)。

術語「電路」或「模組」可指經安排以彼此協作以提供所要功能之一或多個被動及/或主動組件。

術語「信號」可指至少一個電流信號、電壓信號、磁信號或資料/時脈信號。「一(a/an)」及「該」之含義包括多個參考物。「在……中」之含義包括「在……中」及「在……上」。

術語「按比例調整」通常係指將設計(示意圖及佈局)自一種程序技術轉換成另一程序技術且隨後減少佈局面積。術語「按比例調整」通常亦指在相同技術節點內精簡佈局及裝置。術語「按比例調整」亦可指相對於例如電源位準之另一參數調整(例如，減速或加速，亦即分別按比例縮小或按比例擴大)信號頻率。術語「實質上」、「接近」、「大致」、「幾乎」及「約」通常係指在目標值之+/- 10%內。

除非另外指定，否則使用序數形容詞「第一」、「第二」及「第三」等描述共同物件僅指示正參考類似物件之不同例項，且並不意欲暗示如此描述之物件必須在給定序列中，無論在時間上、空間上、等級上抑或以任何其他方式。

出於本發明之目的，片語「A及/或B」及「A或B」意謂(A)、(B)或(A及B)。出於本發明之目的，片語「A、B及/或C」意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。

在描述中且在申請專利範圍中，術語「左側」、「右側」、「前方」、「背方」、「頂部」、「底部」、「在……上」、「在……下」及其類似者(若存在)用於描述性目的且未必用於描述永久性相對位置。

將指出，圖式中具有與任何其他圖式中之元件相同的附圖標記(或名稱)之彼等元件可以類似於所描述之方式之任何方式操作或起作用，但不限於此類情形。

出於實施例之目的，此處所描述之各種電路及邏輯區塊中之電晶體為金屬氧化物半導體(MOS)電晶體或其衍生物，其中MOS電晶體包括汲極、源極、閘極及塊狀端子。電晶體及/或MOS電晶體衍生物亦包括三閘極及FinFET電晶體、環繞式閘極圓柱形電晶體、隧穿FET (TFET)、方形電線、矩形帶狀電晶體、鐵電FET (FeFET)，或如碳奈米管或自旋電子裝置的實施電晶體功能性之其他裝置。MOSFET對稱源極及汲極端子，亦即，此處該等端子為相同端子且可互換地使用。另一方面，TFET裝置具有不對稱源極及汲極端子。熟習此項技術者將瞭解，可在不脫離本發明之範疇的情況下使用其他電晶體，例如雙極結型電晶體(BJT PNP/NPN)、BiCMOS、CMOS等。

圖 1 說明根據一些實施例之產生參考PTAT電流之設備100之示意圖。設備100包含如所展示耦接之：p型電晶體Mp0、Mp1及Mp2；n型電晶體Mn0及Mn1；電阻裝置Rs；節點nbias及pbias。此處，信號名稱及節點名稱可互換使用。舉例而言，nbias可取決於語句之上下文來呈現偏置電晶體Mn0及Mn1或節點nbias之偏置電壓。設備100產生PTAT電流I_on 。I_on 為電晶體Mn1之飽和電流。此拓樸使用互鎖電流鏡(Mn0/Mn1及Mp0/Mp1)且使I_on 對供電電壓Vdd不敏感。電晶體Mn0及Mn1為堆疊電晶體，使得當其以幾kOhm之電阻Rs接通時，其閘極-源極電壓(Vgs)遠高於臨限電壓(Vt)。電晶體Mn0及Mn1亦堆疊在一起，使得其經典長通道二次方程式可合理地描述其Ids-Vds關係。使電晶體Mn1之寬度為Mn1之N倍。電流I_on 可因此由以下方程式給出：

(1)

其中

屬於電晶體Mn0，Rs為Mn1之源極電阻器之電阻，且諸如

之其他標記/符號遵循其一般含義。根據模擬結果，I_on 隨著溫度略微增加，此係因為熱時

損失由具有+200 ppm/℃之TC的薄膜電阻器(TFR)之Rs部分地抵消。

圖 2A 至圖 2B 分別說明根據一些實施例之用於圖 1 的電路之啟動電路200及220。啟動電路200包含如所展示耦接之p型電晶體qpx及n型電晶體sw1、d1及qnx。啟動電路220包含如所展示耦接之p型電晶體qpx及n型電晶體sw1、d1及qnx。

圖 1 中之I_on 產生電路具有二種穩定狀態：一為接通所有電晶體；另一為斷開所有電晶體。為確保圖 1 之電路在斷開且快速變為接通時不消耗電流，在圖 2A 及圖 2B 中展示二個可能的啟動實施例。圖 2A 及圖 2B 之共有部分使用電晶體qpx及qnx來分別斷開電晶體Mp0、Mp1、Mp2及Mn0、Mn1。在圖 2A 中，電晶體d1經由電晶體sw1接通，從而連接pbias及nbias。一旦Turn_off' (與Turn_off互補)高，則電晶體d1保持接通。電晶體d1可大量地堆疊在一起以減小其功率耗散。

在圖 2B 中，Vx可由電壓梯或任何其他適合之電壓產生器提供。Vx足夠高以在Startup處於高時使電晶體d1接通。在一些實施例中，信號Startup為足夠寬(例如，30 ns)之脈衝以激活跨電晶體Mn0、Mn1、Mp1及Mp0之回饋，從而穩定I_on 。雖然為簡單起見，各種實施例中未展示，但啟動電路可添加至本文中所描述之各種實施例。

圖 3 說明根據一些實施例之產生參考PTAT (I_sub )電流之設備300之示意圖。設備300包含如所展示耦接之：p型電晶體Mp0及Mp1；n型電晶體Mn0、Mn1及MnZ；電阻裝置Rs；節點nbias及pbias。PTAT (I_sub )電流具有更陡之正TC。除了電晶體Mn0及Mn1藉由確定電晶體Mn0、Mn1及可調電晶體MnZ之寬度大小以及將Rs之大小確定為近似例如10 kOhm而在次臨限區中偏置之外，拓樸看起來與圖 1 中之拓樸相同。當電晶體Mn0、Mn1及MnZ之大小遠大於電晶體Mp0及Mp1時，獲得次臨限電流。

在次臨限區中，Mn0之汲極電流可約為：

(2)

其中I ₀ 表示

，

為熱電壓，

為n型臨限電壓，m 為體效應係數及固態文獻中之其他參數。一旦V_ds ₀ 大於幾V_T ，方括號中的術語即接近1。此處，對於finFET，m 非常接近1，此係由於其次臨限斜率接近60 mV/decade。

由於Vgs 0 =Vgs 1 +I_sub R s，V_gs0 可表示為：

(2)

重配置引起PTATI_sub ：

(3)

在一些實施例中，溫度靈敏度或TC可藉由選擇低R s及/或大N 而增加。

圖 4 說明根據一些實施例之具有可調電流倍增器之無能隙設備400之示意圖。設備400包含第一參考產生器401 (例如，圖 1 之設備100)、第二參考產生器402 (例如，圖 3 之設備300)及電流鏡403。第一參考產生器401包含如所展示耦接之：p型電晶體Mp0a、Mp1a及Mp2a；n型電晶體Mn0a及Mn1a；電阻裝置Rs_on ；節點nbias_on 及pbias_on 。第二參考產生器402包含如所展示耦接之：p型電晶體Mp0b及Mp1b；n型電晶體Mn0b、Mn1b及MnZ；電阻裝置Rs_sub ；節點nbias_sub 及pbias_sub 。電流鏡403包含n型電晶體Mns0、Mns1、Mns2及Mns3。電流鏡403經由節點Y耦接至第一參考產生器401及第二參考產生器402。

此處，在節點Y處減去二個PTAT電流：

I_delta =I_on -I_subZ (4a)或

(4b)

其中M₁ 為I_sub 之倍增器，其給予由402指示之I_subz ，且其中M₁ 為可規劃倍增器以電調諧其TC之

位準。I_delta 由低阻抗電路、電流鏡403接收。I_delta 為與第二參考電流(I_subz )及第一參考電流(I_on )之間的差成比例之第三參考電流。在一些實施例中，第一參考電流(I_on )具有正的第一溫度係數，且第二參考電流(I_subz )具有負的第二溫度係數。在一些實施例中，第一參考電流(I_on )具有正的第一溫度係數，且第二參考電流(I_subz )具有正的第二溫度係數，使得第一溫度係數具有與第二溫度係數不同之斜率。在一些實施例中，第一參考電流(I_on )具有負的第一溫度係數，且第二參考電流(I_subz )具有正的第二溫度係數。在一些實施例中，第一參考電流(I_on )具有負的第一溫度係數，且第二參考電流(I_subz )具有負的第二溫度係數，使得第一溫度係數具有與第二溫度係數不同之斜率。將二極體連接之電晶體Mns0及Mns1串聯以改良輸出電流I_out 之輸出阻抗。可應用諸如疊接、低電壓疊接之其他技術來代替電流鏡403。

圖 5A 說明展示根據一些實施例之用於跨快速、典型及緩慢製程拐點之無能隙設備之弱PTAT I_ON 之曲線500。圖 5B 說明展示根據一些實施例之用於跨快速、典型及緩慢製程拐點之無能隙設備之更陡PTAT I_SUBZ (或I_SUB )之曲線520。圖 5C 說明展示根據一些實施例之用於跨快速、典型及緩慢製程拐點之無能隙設備的近零TC之所得相減I_DELTA (I_ON -I_SUBZ )之曲線530。

在此實例中，將Vdd設置成0.95V。跨快速、典型及緩慢之拐點使用一個單組組配。注意，在相同溫度下，Vtn (範圍自快速至緩慢為約175 mV，該範圍為極寬臨限電壓窗口。曲線500、520及530展示自-40℃至125℃之模擬結果。I_on 具有較高電流位準及弱正TC，而I_sub 具有較低電流位準及更大正TC。相減電流I_delta 展示近零TC。可藉由應用不同M₂ 而均勻地微調三個製程拐點之不同電流位準。M₂ 為由電流鏡403展示之倍增器。

圖6 說明展示根據一些實施例之無能隙設備之模擬電路穩定行為及時間之曲線600。曲線600展示在緩慢、-40℃下之啟動行為。在此實例中，啟動(脈衝)窗口為40 ns，其中I_on 及I_sub 兩者達成其95%穩態位準。

圖 7 說明根據一些實施例之具有用於I_DELTA 之n型電流鏡之無能隙參考產生設備700。除了電流-電壓轉換器704以外，設備700與設備400相同。電流-電壓轉換器704包含p型電晶體Mp3a及Mp4a以及電阻裝置Rs_sub (例如，在典型製程拐點處為5.76 kPhm TFR)。電流-電壓轉換器704將電流I_delta 轉換成電壓表示Vout。電流-電壓轉換器704經由電晶體MP3a及Mp4a使I_out 成鏡像，且使成鏡像電流流過電阻器梯或集總電阻器Rs_sub 以產生Vout。

圖 8 說明根據一些實施例之具有用於I_DELTA 之p型電流鏡之無能隙參考產生設備800。設備800包含第一參考產生器801、第二參考產生器802、電流鏡803及電流-電壓產生器804。第一參考產生器801包含如所展示耦接之：p型電晶體Mp0a、Mp1a及Mp2a；n型電晶體Mn0a及Mn1a；電阻裝置Rs_sub ；節點nbias_sub 及pbias_sub 。第二參考產生器802包含如所展示耦接之：p型電晶體Mp0b及Mp1b；n型電晶體Mn0b、Mn1b及MnZ；電阻裝置Rs_on ；節點nbias_on 及pbias_on 。電流鏡803包含p型電晶體Mps0、Mps1、Mps2及Mps3。電流鏡803經由節點Y耦接至第一參考產生器801及第二參考產生器802。電流-電壓轉換器804包含n型電晶體Mn3a及Mn4a以及電阻裝置Rs_on (例如，在典型製程拐角處為5.76 kOhm TFR)。電流-電壓轉換器804將電流I_delta 轉換成電壓表示Vout。電流-電壓轉換器804經由電晶體Mn3a及Mn4a使I_out 成鏡像，且使成鏡像電流流過電阻器梯或集總電阻器Rs_on 以產生Vout。

設備800為設備700之翻轉形式，其使用p型電流鏡803及n型電流-電壓轉換器804。此外，第一參考產生器801產生次臨限PTAT I_sub 電流，而第二參考產生器802產生飽和PTAT電流I_onz ，其中『X』為電晶體MnZ之倍增因數。此等二個電流之差作為I_delta 提供給電流鏡803。

I_delta 為與第二參考電流(I_onz )及第一參考電流(I_sub )之間的差成比例之第三參考電流。在一些實施例中，第一參考電流(I_sub )具有正的第一溫度係數，且第二參考電流(I_onz )具有負的第二溫度係數。在一些實施例中，第一參考電流(I_sub )具有正的第一溫度係數，且第二參考電流(I_onz )具有正的第二溫度係數，使得第一溫度係數具有與第二溫度係數不同之斜率。在一些實施例中，第一參考電流(I_sub )具有負的第一溫度係數，且第二參考電流(I_onz )具有正的第二溫度係數。在一些實施例中，第一參考電流(I_sub )具有負的第一溫度係數，且第二參考電流(I_onz )具有負的第二溫度係數，使得第一溫度係數具有與第二溫度係數不同之斜率。電流-電壓轉換器804將I_delta 轉化成對應之參考電壓Vout。

電阻裝置Rs_on 、Rs_sub 、Rs可使用任何適合之技術製成。舉例而言，此等電阻裝置為在線性區中操作之電晶體、實施為TFR之電晶體等。

圖 9 說明展示根據一些實施例之跨快速、典型及緩慢製程拐點之輸出電壓Vout之曲線900。此處之最壞情況為在快速拐點處展示自-40℃至125℃之8 mV差，而標稱輸出位準為約830 mV。此處未展示，但根據一些實施例，若Rsub由電阻器梯製成，則跨拐點之均一V_out 位準可藉由敲出不同位準來實現。

表1說明在數位熱感測器(DST) BGREF與用於各種參數之一些實施例的電流或電壓參考產生器之間的亞10 nm CMOS製程技術之總體比較。一些主要益處在於快速的穩定時間、較低Vcc、較小面積、電流操作能力及簡單設計，此係因為根據一些實施例，不需要OpAmp及BGdiode兩者。表1

參數	DTS BGREF	參考電流產生設備 400	參考電壓產生設備 700
Vdd(V)	1.8典型(1.4-1.89)	0.95典型	0.95典型
面積(µm² )	約70 × 90	7 × 16	9 × 16
溫度範圍	-40C至125C	-40C至125C	-40C至125C
電流(典型)	約700 µA	約300 µA	約450 µA
穩定時間	1 µS - 4 µS	40 nS	40 nS
DC PSRR	-30 dB或更佳	在沒有Vdd調節器的情況下為-15dB	在沒有Vdd調節器的情況下為-15dB
AC PSRR	-30 dB或更佳	在沒有Vdd調節器的情況下為-15 dB	在沒有Vdd調節器的情況下為-15 dB
BGDiode	需要	無	無
運算放大器(OpAMP)	需要	無	無
輸出隨機變化	20 mV/σ	1.9%/σ	5.3 mV/σ
可微調Vbg	0.68-1 V (0.8 V中值)	N/A	靈活性高達(Vdd-0.1 mV)

圖10 說明根據本發明之一些實施例之智慧裝置或電腦系統或系統單晶片(SoC)無能隙參考產生器。在一些實施例中，裝置2500表示適當計算裝置，諸如計算平板電腦、行動電話或智慧型電話、膝上型電腦、桌上型電腦、物聯網(Internet-of-Things；IOT)裝置、伺服器、可穿戴式裝置、機上盒、具無線功能之電子閱讀器或其類似者。應理解，通常展示某些組件，而並非將此類裝置之所有組件展示於裝置2500中。此處任何組件可具有無能隙參考產生器。無能隙設備為快速穩定電路，其使用僅與絕對溫度成比例(PTAT-only)之電流的差來產生接近零溫度係數(TC)之參考電流或電壓。與能隙參考不同，其既不需要能隙二極體亦不需要放大器，且亦具有電流操作能力。

在一實例中，裝置2500包含系統單晶片(SoC) 2501。圖 10 中使用虛線說明SOC 2501之實例邊界，其中一些實例組件說明為包括於SOC 2501內，然而，SOC 2501可包括裝置2500之任何適當組件。

在一些實施例中，裝置2500包括處理器2504。處理器2504可包括一或多個實體裝置，諸如微處理器、應用程式處理器、微控制器、可規劃邏輯裝置、處理核心或其他處理構件。由處理器2504執行之處理操作包括操作平台或作業系統之執行，在該平台或系統上執行應用程式及/或裝置功能。處理操作可包括與人類使用者或其他裝置之輸入/輸出(I/O)相關之操作、與功率管理相關之操作、與將計算裝置2500連接至另一裝置相關之操作，及/或其類似者。處理操作亦可包括與音訊I/O及/或顯示I/O相關之操作。

在一些實施例中，處理器2504包括多個處理核心(亦被稱作核心) 2508a、2508b、2508c。儘管僅說明三個核心2508a、2508b、2508c，但處理器2504可包括任何其他適當數目個處理核心，例如，數十或甚至數百個處理核心。處理器核心2508a、2508b、2508c可實施於單一積體電路(IC)晶片上。此外，晶片可包括一或多個共用及/或私用快取記憶體、匯流排或互連件、圖形及/或記憶體控制器，或其他組件。

在一些實施例中，處理器2504包括快取記憶體2506。在一實例中，快取記憶體2506之區段可專用於個別核心2508 (例如，快取記憶體2506之第一區段專用於核心2508a，快取記憶體2506之第二區段專用於核心2508b等)。在一實例中，快取記憶體2506之一或多個區段可在核心2508中二者或更多者之中共用。快取記憶體2506可分為不同位階，例如1階(L1)快取記憶體、2階(L2)快取記憶體、3階(L3)快取記憶體等。

在一些實施例中，處理器核心2504可包括提取單元以提取供由核心2504執行之指令(包括具有條件性分支之指令)。可自諸如記憶體2530之任何儲存裝置提取指令。處理器核心2504亦可包括用以解碼經提取指令之解碼單元。舉例而言，解碼單元可將經提取指令解碼成多個微運算。處理器核心2504可包括排程單元以執行與儲存經解碼指令相關聯之各種操作。舉例而言，排程單元可保存來自解碼單元之資料直至準備好分派指令為止，例如直至經解碼指令之所有源值變得可用為止。在一個實施例中，排程單元可排程及/或發出(或分派)經解碼指令至執行單元以供執行。

執行單元可在所分派指令經解碼(例如，藉由解碼單元)及經分派(例如，藉由排程單元)之後執行所分派指令。在一實施例中，執行單元可包括超過一個執行單元(諸如成像計算單元、圖形計算單元、通用計算單元等)。執行單元亦可執行諸如加法、減法、乘法及/或除法之各種算術運算，且可包括一或多個算術邏輯單元(ALU)。在一實施例中，共處理器(未圖示)可結合執行單元執行各種算術運算。

此外，執行單元可無序地執行指令。因此，在一個實施例中，處理器核心2504可為無序處理器核心。處理器核心2504亦可包括引退單元。引退單元可在提交經執行指令之後引退該等經執行指令。在一實施例中，經執行指令之收回可導致處理器狀態根據該等指令之執行而提交、由該等指令使用之實體暫存器被解除分配等。處理器核心2504亦可包括用以經由一或多個匯流排實現處理器核心2504之組件與其他組件之間的通訊之匯流排單元。處理器核心2504亦可包括用以儲存由核心2504之各種組件存取之資料(諸如相關於經指派應用程式優先級及/或子系統狀態(模式)關聯的值)的一或多個暫存器。

在一些實施例中，裝置2500包含連接性電路2531。舉例而言，連接性電路2531包括硬體裝置(例如，無線及/或有線連接器及通訊硬體)及/或軟體組件(例如，驅動程式、協定堆疊)，例如以使得裝置2500能夠與外部裝置通訊。裝置2500可與諸如其他計算裝置、無線存取點或基地台等之外部裝置分離。

在一實例中，連接性電路2531可包括多個不同類型之連接性。一般而言，連接性電路2531可包括蜂巢式連接性電路、無線連接性電路等。連接性電路2531之蜂巢式連接性電路通常係指由無線載波提供之蜂巢式網路連接性，諸如經由以下提供之蜂巢式網路連接性：全球行動通訊系統(GSM)或變化或衍生物、分碼多重存取(CDMA)或變化或衍生物、分時多工(TDM)或變化或衍生物、第3代合作夥伴計劃(3GPP)通用行動電信系統(UMTS)系統或變化或衍生物、3GPP長期演進(LTE)系統或變化或衍生物、3GPPLTE-進階(LTE-A)系統或變化或衍生物、第五代(5G)無線系統或變化或衍生物、5G行動網路系統或變化或衍生物、5G新無線電(NR)系統或變化或衍生物，或其他蜂巢式服務標準。連接性電路2531之無線連接性電路(或無線介面)係指並非蜂巢式之無線連接性，且可包括個人區域網路(諸如藍牙、近場等)、區域網路(諸如Wi-Fi)及/或廣域網路(諸如WiMax)，及/或其他無線通訊。在一實例中，連接性電路2531可包括諸如有線或無線介面之網路介面，例如使得系統實施例可併入至例如蜂巢式電話或個人數位助理之無線裝置中。

在一些實施例中，裝置2500包含控制集線器2532，其表示與一或多個I/O裝置之互動相關的硬體裝置及/或軟體組件。舉例而言，處理器2504可經由控制集線器2532與顯示器2522、一或多個周邊裝置2524、儲存裝置2528、一或多個其他外部裝置2529等中之一或多者通訊。控制集線器2532可為晶片組、平台控制集線器(PCH)及/或其類似者。

舉例而言，控制集線器2532說明用於連接至裝置2500之額外裝置的一或多個連接點，例如使用者可經由一或多個連接點與系統互動。舉例而言，可附接至裝置2500之裝置(例如，裝置2529)包括麥克風裝置、揚聲器或立體聲系統、音訊裝置、視訊系統或其他顯示裝置、鍵盤或小鍵盤裝置，或用於與諸如讀卡器或其他裝置之特定應用程式一起使用的其他I/O裝置。

如上文所提及，控制集線器2532可與音訊裝置、顯示器2522等互動。舉例而言，經由麥克風或其他音訊裝置之輸入可提供用於裝置2500之一或多個應用程式或功能的輸入或命令。另外，音訊輸出可作為顯示輸出之替代或補充而提供。在另一實例中，若顯示器2522包括觸控螢幕，則顯示器2522亦充當可至少部分地由控制集線器2532管理之輸入裝置。計算裝置2500上亦可能存在額外按鈕或開關以提供由控制集線器2532管理之I/O功能。在一個實施例中，控制集線器2532管理裝置，諸如加速計、攝影機、光感測器或其他環境感測器，或可包括於裝置2500中之其他硬體。輸入可為直接使用者互動之部分，以及將環境輸入提供至系統以影響系統之操作(諸如，對雜訊進行濾波、調節顯示器以用於亮度偵測、將應用攝影機之閃光燈，或其他特徵)。

在一些實施例中，控制集線器2532可使用任何適當通信協定耦接至各種裝置，該等協定例如周邊組件高速互連(PCIe)、通用串列匯流排(USB)、Thunderbolt、高清晰度多媒體介面(HDMI)、火線(Firewire)等。

在一些實施例中，顯示器2522表示為使用者提供視覺及/或觸覺顯示以與裝置2500互動之硬體(例如，顯示裝置)及軟體(例如，驅動程式)組件。顯示器2522可包括顯示介面、顯示螢幕及/或用於向使用者提供顯示之硬體裝置。在一些實施例中，顯示器2522包括向使用者提供輸出及輸入兩者之觸控螢幕(或觸控板)裝置。在一實例中，顯示器2522可直接與處理器2504通訊。顯示器2522可為內部顯示裝置中之一或多者，如在經由顯示介面(例如，顯示埠等)附接之行動電子裝置或膝上型電腦裝置或外部顯示裝置中。在一個實施例中，顯示器2522可為頭戴式顯示器(HMD)，諸如用於虛擬實境(VR)應用或擴增實境(AR)應用之戴眼鏡式立體顯示裝置。

在一些實施例中且儘管在圖中未說明，除處理器2504之外(或代替處理器2504)，裝置2500亦可包括包含一或多個圖形處理核心之圖形處理單元(GPU)，其可控制在顯示器2522上顯示內容的一或多個態樣。

控制集線器2532 (或平台控制器集線器)可包括硬體介面及連接器，以及軟體組件(例如，驅動程式、協定堆疊)以進行周邊連接，例如連接至周邊裝置2524。

應理解，裝置2500既可為至其他計算裝置之周邊裝置，又可具有連接至其之周邊裝置。裝置2500可具有「對接」連接器以連接至其他計算裝置，以用於諸如管理(例如，下載及/或上傳、改變、同步)裝置2500上之內容的目的。另外，對接連接器可允許裝置2500連接至某些周邊裝置，該等周邊裝置允許計算裝置2500控制例如至視聽或其他系統之內容輸出。

除專有對接連接器或其他專有連接硬體之外，裝置2500亦可經由常見或基於標準之連接器進行周邊連接。常見類型可包括通用串列匯流排(USB)連接器(其可包括多個不同硬體介面中之任一者)、包括微型顯示埠(MDP)之顯示埠、高清晰度多媒體介面(HDMI)、火線或其他類型。

在一些實施例中，例如除了直接耦接至處理器2504之外或代替直接耦接至處理器2504，連接性電路2531可耦接至控制集線器2532。在一些實施例中，例如除了直接耦接至處理器2504之外或代替直接耦接至處理器2504，顯示器2522可耦接至控制集線器2532。

在一些實施例中，裝置2500包含經由記憶體介面2534耦接至處理器2504之記憶體2530。記憶體2530包括用於將資訊儲存於裝置2500中之記憶體裝置。記憶體可包括非依電性(在中斷至記憶體裝置之電力的情況下，狀態並不改變)及/或依電性(在中斷至記憶體裝置之電力的情況下，狀態係不確定的)記憶體裝置。記憶體裝置2530可為動態隨機存取記憶體(DRAM)裝置、靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置、相變記憶體裝置或具有適合之效能以充當程序記憶體的一些其他記憶體裝置。在一個實施例中，記憶體2530可充當用於裝置2500之系統記憶體，以儲存供在一或多個處理器2504執行應用程式或程序時使用之資料及指令。記憶體2530可儲存應用程式資料、使用者資料、音樂、相片、文件或其他資料，以及與裝置2500之應用程式及功能之執行相關的系統資料(不論長期的抑或暫時的)。

各種實施例及實例之元件亦被提供為用於儲存電腦可執行指令(例如，用以實施本文中所論述之任何其他程序之指令)的機器可讀媒體(例如，記憶體2530)。機器可讀媒體(例如，記憶體2530)可包括但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、相變記憶體(PCM)，或適於儲存電子或電腦可執行指令之其他類型之機器可讀媒體。舉例而言，本發明之實施例可作為電腦程式(例如，BIOS)而下載，該電腦程式可經由通訊鏈路例如，數據機或網路連接)藉助於資料信號自遠端電腦(例如，伺服器)傳送至請求電腦(例如，用戶端)。

在一些實施例中，裝置2500包含溫度量測電路2540，例如以用於量測裝置2500之各種組件之溫度。在一實例中，溫度量測電路2540可嵌入或耦接或附接至其溫度待量測及監測之各種組件。舉例而言，溫度量測電路2540可量測核心2508a、2508b、2508c，電壓調節器2514，記憶體2530，SOC 2501之母板，及/或裝置2500之任何適當組件中之一或多者(或一或多者內)的溫度。

在一些實施例中，裝置2500包含功率量測電路2542，例如用於量測裝置2500之一或多個組件所消耗之功率。在一實例中，除了量測功率以外或代替量測功率，功率量測電路2542亦可量測電壓及/或電流。在一實例中，功率量測電路2542可嵌入或耦接或附接至待量測及監測其功率、電壓及/或電流消耗之各種組件。舉例而言，功率量測電路2542可量測由一或多個電壓調節器2514供應之功率、電流及/或電壓、供應至SOC 2501之功率、供應至裝置2500之功率、由裝置2500之處理器2504 (或任何其他組件)消耗之功率等。

在一些實施例中，裝置2500包含一或多個電壓調節器電路，其通常被稱作電壓調節器(VR) 2514，VR具有高頻寬及低功率差分至單端III型補償器。VR 2514在適當電壓位準下產生信號，該等信號可經供應以操作裝置2500之任何適當組件。僅作為一實例，VR 2514被說明為將信號供應至裝置2500之處理器2504。在一些實施例中，VR 2514接收一或多個電壓識別(VID)信號，且基於VID信號在適當位準下產生電壓信號。各種類型之VR可用於VR 2514。舉例而言，VR 2514可包括「降壓式」VR、「升壓式」VR、降壓式與升壓式VR之組合、低壓差(LDO)調節器、開關式DC-DC調節器等。降壓式VR通常用於其中需要將輸入電壓以小於一之比率轉變成輸出電壓之電力輸送應用中。升壓式VR通常用於其中需要將輸入電壓以大於一之比率轉變成輸出電壓之電力輸送應用中。在一些實施例中，每一處理器核心具有由PCU 2510a/b及/或PMIC 2512控制的其自身VR。在一些實施例中，每一核心具有分佈式LDO之網路以提供功率管理的高效控制。LDO可為數位、類比或數位或類比LDO之組合。VR為可提供自適應電壓輸出之自適應VR，如參考各種實施例所論述。

在一些實施例中，裝置2500包含通常被稱作時脈產生器2516之一或多個時脈產生器電路。時脈產生器2516在適當頻率位準下產生時脈信號，該等信號可被供應至裝置2500之任何適當組件。僅作為一實例，時脈產生器2516說明為將時脈信號供應至裝置2500之處理器2504。在一些實施例中，時脈產生器2516接收一或多個頻率識別(FID)信號，且基於FID信號在適當頻率下產生時脈信號。時脈產生器2516為可提供自適應頻率輸出之自適應時脈源，如參考各種實施例所論述。

在一些實施例中，裝置2500包含將電力供應至裝置2500之各種組件的電池2518。僅作為一實例，電池2518說明為將電力供應至處理器2504。儘管圖中未說明，但裝置2500可包含充電電路，例如以基於自AC適配器接收之交流電(AC)供電為電池再充電。

在一些實施例中，裝置2500包含功率控制單元(PCU) 2510 (亦被稱作功率管理單元(PMU)、功率控制器等)。在一實例中，PCU 2510之一些區段可由一或多個處理核心2508實施，且PCU 2510之此等區段係使用點線框來象徵性地說明且標註為PCU 2510a。在一實例中，PCU 2510之一些其他區段可在處理核心2508外部實施，且PCU 2510之此等區段係使用虛線框來象徵性地說明且標記為PCU 2510b。PCU 2510可實施用於裝置2500之各種功率管理操作。PCU 2510可包括硬體介面、硬體電路、連接器、暫存器等，以及軟體組件(例如，驅動程式、協定堆疊)以實施用於裝置2500之各種功率管理操作。

I在一些實施例中，裝置2500包含功率管理積體電路(PMIC) 2512，例如以實施用於裝置2500之各種功率管理操作。在一些實施例中，PMIC 2512為可重組配功率管理IC (RPMIC)及/或Intel®行動電壓定位(Intel® Mobile Voltage Positioning，IMVP)。在一實例中，PMIC在與處理器2504分離之IC晶片內。可實施用於裝置2500之各種功率管理操作。PMIC 2512可包括硬體介面、硬體電路、連接器、暫存器等，以及軟體組件(例如，驅動程式、協定堆疊)以實施用於裝置2500之各種功率管理操作。

在一實例中，裝置2500包含一個或二個PCU 2510或PMIC 2512。在一實例中，PCU 2510或PMIC 2512中之任一者可不存在於裝置2500中，且因此，使用虛線說明此等組件。

裝置2500之各種功率管理操作可由PCU 2510、由PMIC 2512或由PCU 2510與PMIC 2512之組合執行。舉例而言，PCU 2510及/或PMIC 2512可選擇用於裝置2500之各種組件的功率狀態(例如，P狀態)。舉例而言，PCU 2510及/或PMIC 2512可選擇用於裝置2500之各種組件的功率狀態(例如，根據進階組配及功率介面(ACPI)規範)。僅作為一實例，PCU 2510及/或PMIC 2512可使裝置2500之各種組件轉變至睡眠狀態、作用中狀態、適當C狀態(例如根據ACPI規範，轉變至C0狀態或另一適當C狀態)等。在一實例中，PCU 2510及/或PMIC 2512可例如藉由分別輸出VID信號及/或FID信號來控制由VR 2514 (例如，SCVR)輸出之電壓及/或由時脈產生器輸出之時脈信號的頻率。在一實例中，PCU 2510及/或PMIC 2512可控制電池電力使用、電池2518之充電及與功率節省操作相關之特徵。

時脈產生器2516可包含鎖相迴路(PLL)、鎖定迴路(FLL)或任何適合之時脈源。在一些實施例中，處理器2504之每一核心具有其自身之時脈源。因而，各核心可在獨立於其他核心之操作頻率之頻率下操作。在一些實施例中，PCU 2510及/或PMIC 2512執行自適應或動態頻率按比例調整或調整。舉例而言，若處理器核心未以其最大功率消耗臨限值或限度操作，則該核心之時脈頻率可增加。在一些實施例中，PCU 2510及/或PMIC 2512判定處理器之各核心之操作條件，且在PCU 2510及/或PMIC 2512判定核心以低於目標效能位準操作時，機會性地調整該核心之頻率及/或電源電壓，而不會使核心計時源(例如，該核心之PLL)失去鎖定。舉例而言，若核心自供電源軌汲取之電流少於向該核心或處理器2504分配之總電流，則PCU 2510及/或PMIC 2512可暫時增大該核心或處理器2504之功率損耗(例如，藉由增大時脈頻率及/或電源電壓位準)，使得核心或處理器2504可以較高效能位準執行。因而，可在不損害產品可靠性之情況下針對處理器2504暫時增大電壓及/或頻率。

在一實例中，PCU 2510及/或PMIC 2512可例如至少部分地基於接收來自功率量測電路2542、溫度量測電路2540之量測、電池2518之充電位準及/或可用於功率管理之任何其他適當資訊來執行功率管理操作。為此，PMIC 2512以通訊方式耦接至一或多個感測器，該等感測器感測/偵測影響系統/平台之功率/熱行為的一或多個因素之各種值/變化。一或多個因素之實例包括電流、電壓降、溫度、操作頻率、操作電壓、功率消耗、核心間通訊活動等。此等感測器中之一或多者可提供成與計算系統之一或多個組件或邏輯/IP區塊實體接近(及/或熱接觸/耦接)。另外，在至少一個實施例中，感測器可直接耦接至PCU 2510及/或PMIC 2512，以允許PCU 2510及/或PMIC 2512至少部分地基於由感測器中之一或多者偵測到之值來管理處理器核心能量。

亦說明了裝置2500之實例軟體堆疊(但並未說明軟體堆疊之全部元件)。僅作為一實例，處理器2504可執行應用程式2550、作業系統2552、一或多個功率管理(PM)特定應用程式(例如，通常被稱為PM應用程式2558)及/或其類似者。PM應用程式2558亦可由PCU 2510及/或PMIC 2512執行。OS 2552亦可包括一或多個PM應用程式2556a、2556b、2556c。OS 2552亦可包括各種驅動程式2554a、2554b、2554c等，該等驅動程式中的一些可特定用於功率管理目的。在一些實施例中，裝置2500可進一步包含基本輸入/輸出系統(BIOS) 2520。BIOS 2520可與OS 2552 (例如，經由一或多個驅動程式2554)通訊、與處理器2504通訊等。

舉例而言，PM應用程式2558、2556、驅動程式2554、BIOS 2520等中之一或多者可用以實施功率管理特定任務，例如以控制裝置2500之各種組件的電壓及/或頻率，控制裝置2500之各種組件的喚醒狀態、睡眠狀態及/或任何其他適當功率狀態，控制電池電力使用、電池2518之充電、與功率節省操作相關之特徵等。

本說明書中對「一實施例」、「一個實施例」、「一些實施例」或「其他實施例」之參考意謂結合該等實施例所描述之特定特徵、結構或特性包括於至少一些實施例中，但未必包括於所有實施例中。「一實施例」、「一個實施例」或「一些實施例」之各種表現形式出現未必皆指代相同實施例。若說明書陳述「可(may、might或could)」包括組件、特徵、結構或特性，則並非必須包括彼特定組件、特徵、結構或特性。在本說明書或申請專利範圍提及「一」元件之情況下，並不意謂存在該等元件中之僅一者。在本說明書或申請專利範圍提及「一額外」元件之情況下，並不排除存在超過一個額外元件。

另外，在一或多個實施例中可以任何合適方式組合特定特徵、結構、功能或特性。舉例而言，可在任何處組合第一實施例與第二實施例，與二個實施例相關聯之特定特徵、結構、功能或特性並不彼此排他。

雖然已結合本發明之特定實施例描述本發明，但鑒於前述描述，此類實施例之許多替代例、修改及變化對於一般熟習此項技術者而言將顯而易見。本發明之實施例意欲涵蓋屬於所附申請專利範圍之廣泛範疇內之所有此等替代例、修改及變化。

另外，為簡單說明及論述起見，且為了不混淆本發明，在所呈現之圖內可展示或可不展示至積體電路(IC)晶片及其他組件之熟知電源/接地連接。另外，可以方塊圖形式展示配置，此係為了避免混淆本發明，且亦係鑒於關於此類方塊圖配置之實施之細節高度地取決於本發明將被實施之平台(亦即，此類細節應良好地在熟習此項技術者之見識內)的事實。在闡述特定細節(例如，電路)以便描述本發明之實例實施例的情況下，熟習此項技術者應顯而易見，可在無此等特定細節之情況下或可在此等特定細節具有變化之情況下實踐本發明。因此，描述應被視為例示性的而非限制性的。

提供以下實例以說明各種實施例。此等實例可以任何合適方式彼此依賴。

實例1：一種設備，其包含：第一電路，其用以產生具有第一溫度係數之第一參考電流；第二電路，其用以產生具有第二溫度係數之第二參考電流，其中該第一電路經由節點耦接至該第二電路以使得在該節點處自該第一參考電流減去該第二參考電流；以及電流鏡，其耦接至該節點，其中該電流鏡待提供第三參考電流。

實例2：如實例1之設備，其中該第三參考電流與該第二參考電流及該第一參考電流之間的差成比例。

實例3：如實例1之設備，其包含：第三電路，其耦接至該電流鏡，其中該第三電路待將該第三參考電流轉換成參考電壓。

實例4：如實例1之設備，其中該第一溫度係數為正且該第二溫度係數為負。

實例5：如實例1之設備，其中該第一溫度係數為正且該第二溫度係數為正，使得該第一溫度係數具有與該第二溫度係數不同之斜率。

實例6：如實例1之設備，其中該第一溫度係數為負且該第二溫度係數為正。

實例7：如實例1之設備，其中該第一溫度係數為負且該第二溫度係數為負，使得該第一溫度係數具有與該第二溫度係數不同之斜率。

實例8：如實例1之設備，其中該第一電路包含第一互鎖電流鏡以產生該第一參考電流。

實例9：如實例1之設備，其中該第二電路包含第二互鎖電流鏡以產生該第二參考電流。

實例10：如實例1之設備，其中該第一電路包含啟動電路。

實例11：如實例1之設備，其中該第一參考電流為飽和電流，而該第二參考電流為次臨限電流。

實例12：一種設備，其包含：第一參考電流產生器，其用以提供具有第一溫度係數之第一參考電流；第二參考電流產生器，其用以提供具有第二溫度係數之第二參考電流；以及電流鏡，其耦接該第一參考電流產生器及該第二參考電流產生器，其中該電流鏡待提供與該第二參考電流及該第一參考電流之間的差成比例之第三參考電流。

實例13：如實例12之設備，其包含：電流-電壓產生器，其耦接至該電流鏡，其中該電流-電壓產生器待將該第三參考電流轉換成參考電壓。

實例14：如實例12之設備，其中該第三參考電流具有實質上為零之溫度係數。

實例15：如實例12之設備，其中該第一參考電流產生器包含第一互鎖電流鏡以產生該第一參考電流。

實例16：如實例12之設備，其中該第二參考電流產生器包含第二互鎖電流鏡以產生該第二參考電流。

實例17：一種系統，其包含：記憶體；處理器，其耦接至該記憶體，其中該處理器包括參考產生器，該參考產生器包含：第一電路，其用以產生具有第一溫度係數之第一參考電流；第二電路，其用以產生具有第二溫度係數之第二參考電流，其中該第一電路經由節點耦接至該第二電路以使得在該節點處自該第一參考電流減去該第二參考電流；以及電流鏡，其耦接至該節點，其中該電流鏡待提供第三參考電流；以及無線介面，其允許該處理器與另一裝置通訊。

實例18：如實例17之實例系統，其中該處理器包含：電流-電壓產生器，其耦接至該電流鏡，其中該電流-電壓產生器待將該第三參考電流轉換成參考電壓。

實例19：如實例17之系統，其中該第三參考電流具有實質上為零之溫度係數。

實例20：如實例17之系統，其中第一電路包含第一互鎖電流鏡以產生該第一參考電流，且其中該第二電路包含第二互鎖電流鏡以產生該第二參考電流。

提供發明摘要，其將允許讀者確定技術揭示內容之性質及要旨。發明摘要遵從以下理解：其將不用以限制申請專利範圍之範疇或含義。以下申請專利範圍在此併入實施方式中，其中各技術方案就其自身而言作為單獨實施例。

100,300,700,400,800:設備 200,220:啟動電路 401,801:第一參考產生器 402,802:第二參考產生器 403,803:電流鏡 500,520,530,600,900:曲線 704:電流-電壓轉換器 804:電流-電壓產生器 2500:裝置 2501:系統單晶片 2504:處理器 2506:快取記憶體 2508a,2508b,2508c:處理核心 2510,2510a,2510b:功率控制單元 2512:功率管理積體電路 2514:電壓調節器 2516:時序產生器 2518:電池 2520:基本輸入/輸出系統 2522:顯示器 2524:周邊裝置 2528:儲存裝置 2529:外部裝置 2530:記憶體 2531:連接性電路 2532:控制集線器 2532:記憶體介面 2540:溫度量測電路 2542:功率量測電路 2550:應用程式 2552:作業系統 2554a,2554b,2554c:驅動程式 2556a,2556b,2556c,2558:功率管理應用程式 d1,Mn0,Mn0a,Mn0b,Mn1,Mn1a,Mn1b,Mn3a,Mn4a,Mns0,Mns1,Mns2,Mns3,MnZ,sw1,qnx:n型電晶體 I_delta :第三參考電流 I_on ,I_sub :第一參考電流 I_out :輸出電流 I_onz, I_subz :第二參考電流 M₁ ,M₂ :倍增器 Mp0,Mp0a,Mp0b,Mp1,Mp1a,Mp1b,Mp2,Mp2a,Mp3a,Mp4a,Mps0,Mps1,Mps2,Mps3,qpx:p型電晶體 nbias,pbias,nbias_on ,pbias_on ,nbias_sub ,pbias_sub ,Y:節點 Rs,Rs_on ,Rs_sub :電阻裝置 Startup:信號 Vdd:供電電壓

將自下文給出之詳細描述及自本發明之各種實施例的隨附圖式更充分地理解本發明之實施例，然而，該等實施例不應被視為將本發明限於特定實施例，而僅用於解釋及理解之目的。

圖 1 說明根據一些實施例之產生參考PTAT電流之設備之示意圖。

圖2A 至圖 2B 分別說明根據一些實施例之用於圖 1 之設備之啟動電路。

圖 3 說明根據一些實施例之產生參考PTAT電流I_SUBZ (次臨限電流)之設備之示意圖。

圖 4 說明根據一些實施例之具有可調電流倍增器之無能隙設備之示意圖。

圖 5A 說明展示根據一些實施例之用於跨快速、典型及緩慢製程拐點之無能隙設備之弱PTAT電流I_ON 之曲線。

圖 5B 說明展示根據一些實施例之用於跨快速、典型及緩慢製程拐點之無能隙設備之更陡PTAT電流I_SUBZ (或I_SUB )之曲線。

圖 5C 說明展示根據一些實施例之用於跨快速、典型及緩慢製程拐點之無能隙設備的近零或零TC之所得相減電流I_DELTA (I_ON -I_SUBZ )之曲線。

圖6 說明展示根據一些實施例之無能隙設備之經模擬電路穩定行為及時間之曲線。

圖 7 說明根據一些實施例之具有用於I_DELTA 之n型電流鏡之無能隙參考產生器。

圖 8 說明根據一些實施例之具有用於I_DELTA 之p型電流鏡之無能隙參考產生器。

圖 9 說明展示根據一些實施例之跨快速、典型及緩慢製程拐點之輸出電壓Vout之曲線。

圖10 說明根據本發明之一些實施例之智慧裝置或電腦系統或系統單晶片(SoC)無能隙參考產生器。

300:設備

I_sub:第一參考電流

I_subz:第二參考電流

Mn0,Mn1,MnZ:n型電晶體

Mp0,Mp1:p型電晶體

pbias,nbias:節點

Rs:電阻裝置

Vdd:供電電壓

Claims

一種設備，其包含：一第一電路，其用以產生具有一第一溫度係數之一第一參考電流；一第二電路，其用以產生具有一第二溫度係數之一第二參考電流，其中該第一電路經由一節點耦接至該第二電路以使得在該節點處自該第一參考電流減去該第二參考電流；以及一電流鏡，其耦接至該節點，其中該電流鏡要提供一第三參考電流。
如請求項1之設備，其中該第三參考電流與該第二參考電流及該第一參考電流之間的一差成比例。
如請求項1之設備，其包含耦接至該電流鏡的一第三電路，其中該第三電路要將該第三參考電流轉換成一參考電壓。
如請求項1之設備，其中該第一溫度係數為正且該第二溫度係數為負。
如請求項1之設備，其中該第一溫度係數為正且該第二溫度係數為正，使得該第一溫度係數具有與該第二溫度係數不同之一斜率。
如請求項1之設備，其中該第一溫度係數為負且該第二溫度係數為正。
如請求項1之設備，其中該第一溫度係數為負且該第二溫度係數為負，使得該第一溫度係數具有與該第二溫度係數不同之一斜率。
如請求項1之設備，其中該第一電路包含第一互鎖電流鏡以產生該第一參考電流。
如請求項1之設備，其中該第二電路包含第二互鎖電流鏡以產生該第二參考電流。
如請求項1之設備，其中該第一電路包含一啟動電路。
如請求項1之設備，其中該第一參考電流為一飽和電流，而該第二參考電流為一次臨限電流。
一種設備，其包含：一第一參考電流產生器，其用以提供具有一第一溫度係數之一第一參考電流；一第二參考電流產生器，其用以提供具有一第二溫度係數之一第二參考電流；以及一電流鏡，其耦接該第一參考電流產生器及該第二參考電流產生器，其中該電流鏡要提供一第三參考電流，該第三參考電流與該第二參考電流及該第一參考電流之間的一差成比例。
如請求項12之設備，其包含耦接至該電流鏡之一電流-電壓產生器，其中該電流-電壓產生器要將該第三參考電流轉換成一參考電壓。
如請求項12之設備，其中該第三參考電流具有實質上為零之溫度係數。
如請求項12之設備，其中該第一參考電流產生器包含第一互鎖電流鏡以產生該第一參考電流。
如請求項12之設備，其中該第二參考電流產生器包含第二互鎖電流鏡以產生該第二參考電流。
一種系統，其包含：一記憶體；一處理器，其耦接至該記憶體，其中該處理器包括一參考產生器，該參考產生器包含：一第一電路，其用以產生具有一第一溫度係數之一第一參考電流；一第二電路，其用以產生具有一第二溫度係數之一第二參考電流，其中該第一電路經由一節點耦接至該第二電路以使得在該節點處自該第一參考電流減去該第二參考電流；以及一電流鏡，其耦接至該節點，其中該電流鏡要提供一第三參考電流；以及一無線介面，其用以允許該處理器與另一裝置通訊。
如請求項17之系統，其中該處理器包含耦接至該電流鏡之一電流-電壓產生器，其中該電流-電壓產生器要將該第三參考電流轉換成一參考電壓。
如請求項17之系統，其中該第三參考電流具有實質上為零之溫度係數。
如請求項17之系統，其中第一電路包含第一互鎖電流鏡以產生該第一參考電流，且其中該第二電路包含第二互鎖電流鏡以產生該第二參考電流。