TW202124657A

TW202124657A - 焊接型異方性導電膜接合結構

Info

Publication number: TW202124657A
Application number: TW108146505A
Authority: TW
Inventors: 許雅筑; 林柏青; 洪詩雅
Original assignee: 大陸商業成科技（成都）有限公司; 大陸商業成光電（深圳）有限公司; 英特盛科技股份有限公司苗栗縣竹南鎮頂埔里科中路 12號8樓
Priority date: 2019-12-16
Filing date: 2019-12-18
Publication date: 2021-07-01
Also published as: TWI780387B; CN111048232A; CN111048232B

Abstract

一種焊接型異方性導電膜接合結構，將焊接型異方性導電膜結合於上基板和下基板之間，且焊接型異方性導電膜包含有多個金屬粒子，金屬粒子於接合過程中會聚集於上基板和下基板的接合墊上來產生共晶鍵結，而針對焊接型異方性導電膜之金屬粒子的聚集現象，本發明提供了適用的接合墊的線寬、線距和有效區域之設計，可避免接合過程中發生偏移，以達到自對位功能，除了可有效應用於平面產品上，亦可應用於曲面產品，來解決對位偏移的問題。

Description

焊接型異方性導電膜接合結構

本發明有關於一種異方性導電膜，特別是一種焊接型異方性導電膜接合結構。

當今的顯示器、觸控裝置等產品越來越貼近日常生活，其功能也能越來越多樣化。為了對應更精細的應用，其接合墊（bond pad）的數目則需增加，但是在有效接合區域為有限的條件下，僅能朝向縮小接合墊寬度，以達到提昇接合墊之數目；如此一來，接合困難度著實提升不少。

而隨著時代趨勢，產品的外觀設計也逐步被重視，具有複雜曲面外形的產品越來越普遍，譬如穿戴式產品、車載產品、家電用品…等等。對應於此，允許在非平面上應用的異方性導電膜（Anisotropic Conductive Film，ACF）之接合需求也被提出討論。

另外，在現有的接合製程中，溫度、壓力的均勻性是非常重要的關鍵；然而，在線距（pitch）越來越小的情況下，其製程上對位精度以及接合後的導電性也成了現今接合製程的重要課題。

因此，有需要尋求一種創新的異方性導電膜接合技術來克服上述先前技術所遭遇的各種問題。

本發明的主要目的在於提供一種焊接型異方性導電膜接合結構，採用焊接型異方性導電膜來達到共晶接合，並根據焊接型異方性導電膜之金屬粒子於接合過程中的聚集現象，特別針對接合墊之線寬、線距和有效區域作設計，以有效發揮焊接型異方性導電膜的自對位功能，可降低接合製程之偏移量。

為了達成上述的目的，本發明提供一種焊接型異方性導電膜接合結構，包含上基板、下基板和焊接型異方性導電膜，上基板的下表面設置有等距排列的多個第一接合墊，下基板的上表面設置有等距排列的多個第二接合墊，而焊接型異方性導電膜結合於上基板的下表面與下基板的上表面之間，且焊接型異方性導電膜包含有多個金屬粒子，這些金屬粒子聚集於第一接合墊和第二接合墊並進行共晶接合。

在本發明中，第一接合墊與第二接合墊必須滿足下列條件： L1≦S2，A > 0，B > 0；其中，L1為第一接合墊的其中一者的線寬； S2為第二接合墊的其中一者的線距； A為第一接合墊與其在垂直投影方向上重疊的第二接合墊之間的重疊寬度；及 B為第一接合墊與其在垂直投影方向上不重疊且最近的第二接合墊的間距。

進一步地，在本發明中，第一接合墊與第二接合墊還滿足下列條件： L1/S1>1.5，L2/S2>1.5，A≧1/3 L1；其中，S1為第一接合墊的線距；及 L2為第二接合墊的線寬。

在本發明中，前述第一接合墊和第二接合墊之線寬或線距為金屬粒子的粒徑尺寸之5倍。

在本發明中，前述上基板為軟性電路板。

在本發明中，前述下基板為顯示面板或觸控面板。

在本發明中，前述金屬粒子與第一接合墊和第二接合墊之共晶接合處形成介金化合物。

在本發明中，前述第一接合墊與第二接合墊的材質選自金、銀或銅。

本發明所提供的一種焊接型異方性導電膜接合結構，通過對於接合墊之線寬、線距和有效區域之設計，來避免對位偏移量過大，使得焊接型異方性導電膜得以有效發揮其自對位功能，能夠適合用於平面或曲面產品的接合製程，有效解決對位偏移之問題，在產業應用上將十分具有競爭力。

底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

請依序參照第1圖和第2圖。第1圖為本發明之實施例所揭露的焊接型異方性導電膜接合結構100於接合過程中的側視圖，第2圖為本發明之實施例所揭露的焊接型異方性導電膜接合結構100於完成接合後的側視圖。

本實施例中，焊接型異方性導電膜接合結構100包括上基板10、下基板20以及結合於上基板10和下基板20之間的焊接型異方性導電膜30，上基板10的下表面設置有等距排列的多個第一接合墊11，且上基板10可為軟性電路板，而下基板20的上表面設置有等距排列的多個第二接合墊21，且下基板20可為顯示面板或觸控面板。

另外，焊接型異方性導電膜30成薄膜狀，其為在電性絕緣膠體中分佈有多個金屬粒子31，而第一接合墊11與第二接合墊21的材質可選自可與金屬粒子31形成共晶鍵結之金屬，例如金、銀或銅等。如第1圖所示的焊接型異方性導電膜30中之金屬粒子31於受熱後，藉由金屬間強烈的物理吸引力，聚集於第一接合墊11和第二接合墊21上，熔融之金屬粒子31與第一接合墊11和第二接合墊21反應產生共晶鍵結而接合在一起，如第2圖所示於共晶接合處C生成介金化合物（IMC），相較於一般異方性導電膜的金屬粒子靠接觸方式來達到電性導通，其金屬導電率較低。此外，焊接型異方性導電膜30於熔融過程中，第一接合墊11和第二接合墊21之間不會有殘留的金屬粒子31，而造成短路現象，並且，其共晶鍵結亦可有效提升接合後金屬粒子31於第一接合墊11和第二接合墊21之間的附著力。

請同樣參照第1圖和第2圖，說明本發明之實施例所揭露的焊接型異方性導電膜接合結構100的自對位過程。當焊接型異方性導電膜30的金屬粒子31於受熱後，藉由液態的第一接合墊11、第二接合墊21本身內聚力與其與介金化合物間之親和力，可有效將第一接合墊11和第二接合墊21拉近，如此一來，若於對位過程有偏移現象，可藉由此能力縮小接合後第一接合墊11和第二接合墊21兩方進行對位之偏移量，此即稱之為自對位功能（self-alignment）。

依目前電子產品需求規格越來越高，接合墊的數量需求越來越多，於有限空間內，僅能朝線距縮小以增加數量，而目前大多設計為L≧S，L為接合墊之線寬，S為接合墊之線距，以降低空白（space）區域，提升接合墊之組數。然而，本發明根據焊接型異方性導電膜之金屬粒子的尺寸和聚集特性，分析歸納後提出焊接型異方性導電膜接合結構所適用之L/S及接合有效區域的設計，以避免偏移量過大，導致金屬接合墊串接到隔壁電極。

如第3圖所示，第一接合墊11與第二接合墊21必須滿足下列條件： L1≦S2，A > 0，B > 0；其中，L1為第一接合墊11的其中一者的線寬； S2為第二接合墊21的其中一者的線距； A為其中一第一接合墊11與其在垂直投影方向上重疊的第二接合墊21之間的重疊寬度；及 B為其中一第一接合墊11與其在垂直投影方向上不重疊且最近的第二接合墊21的間距。在此，也定義接合有效區域（％）= A/L1。

進一步地，第一接合墊11與第二接合墊21還滿足下列條件： L1/S1>1.5，L2/S2>1.5，A≧1/3 L1；其中，S1為其中一第一接合墊11的線距；及 L2為其中一第二接合墊21的線寬。

本實施例中，焊接型異方性導電膜30的金屬粒子31的粒徑尺寸介於2～10微米（μm）間，金屬粒子31尺寸會影響第一接合墊11和第二接合墊21的線寬、線距之設計，目前以線寬、線距為金屬粒子31的粒徑尺寸之5倍大小較為合適。

通過上述設計，焊接型異方性導電膜可更佳地發揮其自對位功能之效用。本發明中，定義焊接型異方性導電膜的金屬粒子與金屬共晶能力為F1，金屬粒子自身內聚力為F2，金屬粒子與膠材間附著力為F3，而膠材本身內聚力為F4，並在接合過程同時觀察金屬粒子聚集情況。實驗發現，金屬粒子受熱熔融後，熔融的金屬粒子會先與金屬接合墊鍵結，在加熱後期時，會有更多受熱的金屬粒子往接合墊聚集，而由金屬粒子移動產生的拉力導致位移，可在接合墊之間造成拉回之效用，並完成接合。而此實驗結果顯示，F1>F2>F3+F4。

本發明還利用於接合對位過程特意製造不同偏移量，以證實焊接型異方性導電膜之自對位能力，如表一所示為3組不同L/S設計之焊接型異方性導電膜接合結構所產生的偏移比例，接合後偏移程度皆明顯降低，由第4A～4C圖可分別對照得知其SEM影像，由第5圖則顯示3組不同L/S設計的接合有效區域（％）皆有所提昇，表示本發明所提供之焊接型異方性導電膜確實具有極佳的自對位能力。

表一

L/S（μm）	300/300	150/150	75/75
偏移量（μm）	接合前	300	196	85	29
比例（％）	100	65	56	39
接合後	300	45	27	10
比例（％）	100	15	18	13

綜上所述，根據本發明所提供的焊接型異方性導電膜接合結構，採用焊接型異方性導電膜將兩基板作共晶接合，且通過焊接型異方性導電膜之金屬粒子的聚集現象，對於接合墊的線寬、線距和有效區域提供了適用的設計，使焊接型異方性導電膜可發揮其自對位功能，除了可有效應用於平面產品上，亦可應用於曲面產品，以有效解決對位偏移問題。

再者，本發明特別適用於可與金屬粒子形成共晶鍵結之接合墊的平面或曲面的軟性電路板接合製程，可降低接合製程之偏移量，從而可提昇製程良率和產品品質。

以上所述之實施例，僅係為說明本發明之技術思想及特點，目的在使熟習此項技藝之人士足以瞭解本發明之內容，並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍。

100、100’、100”:焊接型異方性導電膜接合結構 10:上基板 11:第一接合墊 20:下基板 21:第二接合墊 30:焊接型異方性導電膜 31:金屬粒子 C:共晶接合處

第1圖為本發明之實施例所揭露的焊接型異方性導電膜接合結構於接合過程中的側視圖。第2圖為本發明之實施例所揭露的焊接型異方性導電膜接合結構於完成接合後的側視圖。第3圖為本發明之焊接型異方性導電膜接合結構的接合墊尺寸設計示意圖。第4A～4C圖為本發明使用不同L/S設計的焊接型異方性導電膜接合結構之SEM影像。第5圖為本發明使用不同L/S設計的焊接型異方性導電膜接合結構於接合前後之接合有效區域的變化結果。

100:焊接型異方性導電膜接合結構

10:上基板

11:第一接合墊

20:下基板

21:第二接合墊

30:焊接型異方性導電膜

31:金屬粒子

C:共晶接合處

Claims

一種焊接型異方性導電膜接合結構，包含：一上基板，該上基板的下表面設置有等距排列的複數第一接合墊；一下基板，該下基板的上表面設置有等距排列的複數第二接合墊；及一焊接型異方性導電膜，該焊接型異方性導電膜結合於該上基板的該下表面與該下基板的該上表面之間，且包含複數金屬粒子，該些金屬粒子聚集並共晶接合於該些第一接合墊和該些第二接合墊；其中，該些第一接合墊與該些第二接合墊滿足下列條件： L1≦S2，A > 0，B > 0；其中，L1為該些第一接合墊的其中一者的線寬； S2為該些第二接合墊的其中一者的線距； A為該其中一第一接合墊與其在一垂直投影方向上重疊的一第二接合墊之間的重疊寬度；及 B為該其中一第一接合墊與其在該垂直投影方向上不重疊且最近的另一第二接合墊的間距。
如請求項1所述之焊接型異方性導電膜接合結構，其中該上基板為軟性電路板。
如請求項1所述之焊接型異方性導電膜接合結構，其中該下基板為顯示面板或觸控面板。
如請求項1所述之焊接型異方性導電膜接合結構，其中該些第一接合墊與該些第二接合墊還滿足下列條件： L1/S1>1.5，L2/S2>1.5，A≧1/3 L1；其中，S1為該其中一第一接合墊的線距；及 L2為該其中一第二接合墊的線寬。
如請求項1或4所述之焊接型異方性導電膜接合結構，其中該第一接合墊和該第二接合墊之線寬或線距為該些金屬粒子的粒徑尺寸之5倍。
如請求項1所述之焊接型異方性導電膜接合結構，其中該些金屬粒子與該些第一接合墊和該些第二接合墊之共晶接合處係形成介金化合物。
如請求項1所述之焊接型異方性導電膜接合結構，其中該些第一接合墊與該些第二接合墊的材質選自金、銀或銅。