TW202120722A - 用於物理氣相沉積(pvd)介電質沉積的方法及設備 - Google Patents
用於物理氣相沉積(pvd)介電質沉積的方法及設備 Download PDFInfo
- Publication number
- TW202120722A TW202120722A TW109127920A TW109127920A TW202120722A TW 202120722 A TW202120722 A TW 202120722A TW 109127920 A TW109127920 A TW 109127920A TW 109127920 A TW109127920 A TW 109127920A TW 202120722 A TW202120722 A TW 202120722A
- Authority
- TW
- Taiwan
- Prior art keywords
- shield
- dielectric constant
- dielectric
- coating
- physical vapor
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/081—Oxides of aluminium, magnesium or beryllium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
- C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3441—Dark space shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3411—Constructional aspects of the reactor
- H01J37/3447—Collimators, shutters, apertures
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Physical Vapour Deposition (AREA)
Abstract
用於減少物理氣相沉積屏蔽件的預燒時間的方法和設備,包括以下步驟:濺射具有第一介電常數的介電靶材,以在屏蔽件的內表面上形成介電層,其中屏蔽件包括足夠量的具有第二介電常數的氧化鋁塗層,以減少預燒時間,且其中第一介電常數和第二介電常數基本相似。
Description
本揭露書的實施例係關於用於在物理氣相沉積腔室中處理基板的方法和設備。特別地,本揭露書的實施例係關於用於物理氣相沉積(PVD)介電沉積的方法和設備。
在半導體處理中,物理氣相沉積(PVD)是用於沉積薄膜的處理。PVD處理通常包括用來自電漿的離子轟擊包括源材料的靶材,從而使源材料從靶材濺射。被逐出的源材料接著經由電壓偏壓朝向將處理的基板加速,從而導致在與其他反應物反應或不與其他反應物反應的情況下沉積源材料。
PVD處理已經被用以沉積具有低污染的介電材料,從而產生高品質的膜。然而,在PVD腔室中沉積介電材料伴隨著PVD腔室的內表面被非導電介電材料緩慢地塗佈。可提供內屏蔽件以在沉積介電材料期間維持PVD腔室的內表面導電。然而,因為PVD腔室的內屏蔽件(諸如鋁屏蔽件)在處理期間用作系統陽極,因此發明人已經觀察到,介電常數與靶材材料的介電常數不同的介電材料有問題地沉積在屏蔽件的內表面上,從而引起在電路阻抗和電壓分佈中的變化。在塗層與靶材之間的介電常數差亦可能會改變PVD腔室內側的電漿分佈,因而對沉積速率和膜厚度的均勻性產生負面影響。最終,在屏蔽件內側的塗層與靶材之間的較大介電常數差甚至可能導致電路中斷和陽極消失的問題。
此外,發明人已經觀察到,首次使用PVD腔室需要有問題的較長預燒時間,以減少屏蔽件內側上的沉積的介電塗層的介電常數與靶材的介電常數的差異。例如,在屏蔽件內側的塗層的介電常數接近靶材的介電常數之前,新的PVD腔室可能需要約20千瓦時的預燒時間。漫長的預燒時間可能會使生產延遲數週。
此外,發明人已經觀察到用靶材材料塗佈屏蔽件的內側並不總是可行的。例如,在靶材材料昂貴的情況下(諸如,當使用適合形成典型包括鍺(Ge)、砷(As)和硒(Se)的化合物的雙向閾值開關(ovonic threshold switch, OTS)層的靶材時),在屏蔽件內部沉積的材料的高成本是有問題的。
因此,需要用於減少PVD腔室的預調節預燒時間及/或使沉積在屏蔽件的內表面上的材料的介電常數與靶材的介電常數相匹配的方法和設備。
於此提供了用於減少物理氣相沉積屏蔽件的預燒時間或使物理氣相沉積屏蔽件的介電常數與靶材的介電常數匹配的方法和設備。在一些實施例中,一種用於減少物理氣相沉積屏蔽件的預燒時間的方法,包括以下步驟:濺射具有第一介電常數的介電靶材,以在屏蔽件的內表面上形成介電層,其中屏蔽件包括足夠量的具有第二介電常數的氧化鋁塗層,以減少預燒時間,且其中第一介電常數和第二介電常數基本相似。
在一些實施例中,一種物理氣相沉積組件,在預燒之前包括:介電靶材,具有第一介電常數;屏蔽件,用於減少濺射之前的預燒時間,包括:氧化鋁塗層,設置在屏蔽件的內表面上,其中屏蔽件具有與第一介電常數基本相似的第二介電常數。
在一些實施例中,一種在使用用於濺射的屏蔽件之前製備屏蔽件表面的方法,在預燒之前包括以下步驟:用氧化鋁塗佈屏蔽件的內表面,以產生具有預定介電常數的氧化鋁塗層。
在一些實施例中,提供了一種電腦可讀取媒體,具有儲存在其上的指令,指令當被執行時,使物理氣相沉積腔室執行用於減少物理氣相沉積屏蔽件的預燒時間的方法。在一些實施例中,該方法包括以下步驟:濺射具有第一介電常數的介電靶材,以在屏蔽件的內表面上形成介電層,其中屏蔽件包含足夠量的具有第二介電常數的氧化鋁塗層,以減少預燒時間,且其中第一介電常數和第二介電常數基本相似。
在一些實施例中,提供了一種電腦可讀取媒體,具有儲存在其上的指令,當指令被執行時,使半導體處理腔室執行使用用於濺射的屏蔽件之前製備屏蔽件表面的方法。在一些實施例中,該方法包括以下步驟:用氧化鋁塗佈屏蔽件的內表面,以產生具有預定介電常數的氧化鋁塗層。預定介電常數可基本上類似於在隨後的沉積處理(諸如於此揭露的任何處理)中待濺射的材料的介電常數。
下面描述本揭露書的其他和進一步的實施例。
於此提供了用於減少物理氣相沉積(PVD)屏蔽件的預燒時間或使PVD屏蔽件的介電常數與靶材的介電常數匹配的方法和設備。在一些實施例中,一種用於減少PVD屏蔽件的預燒時間的方法,包括以下步驟:濺射具有第一介電常數的介電靶材,以在屏蔽件的內表面上形成介電層,其中屏蔽件包括足夠量的具有第二介電常數的氧化鋁塗層,以減少預燒時間,且其中第一介電常數和第二介電常數基本相似。發明人已經觀察到,藉由使形成在屏蔽件內的塗層的介電常數與某些介電靶材材料(諸如適合於形成包括鍺(Ge)、砷(As)和硒(Se)的化合物的雙向閾值開關(OTS)層的介電常數匹配或基本匹配,大大減少了新屏蔽件的預燒時間,從而可提高對半導體基板的處理能力。本揭露書的其他益處包括預先塗佈有氧化鋁的屏蔽件,屏蔽件可有效地減少在基板表面上的污染顆粒的產生,而不會顯著增加處理或硬體成本。特別地,在一些實施例中,塗層包括氧化鋁材料,氧化鋁材料具有與濺射靶材或要在基板表面上形成的膜層基本相似或相同的介電常數。藉由將預燒時間從約20千瓦小時減少到約2-3千瓦小時,使用本揭露書的屏蔽件的沉積處理增加了腔室的產出效能,從而使腔室在較短的時間段(諸如幾天)中為首次生產做好了準備。
第1圖描繪了根據本揭露書的一些實施例的具有預處理的屏蔽件以減少預燒時間的PVD腔室(處理腔室100)的示意性橫截面圖。PVD腔室的配置是說明性的,並且根據於此提供的教示,具有其他配置的PVD腔室或其他處理腔室亦可受益於修改。可適以從本揭露書中受益的合適的PVD腔室的實例包括可從加州聖克拉拉市的應用材料公司商購的的PVD處理腔室的CIRRUS®
、AURA®
或AVENIR®
系列的任一種。
處理腔室100含有用於在其上接收基板104的基板支撐基座102和濺射源,諸如靶材106。基板支撐基座102可位於接地外殼內,外殼可為腔室壁(如,腔室壁108)、接地屏蔽件(如,接地屏蔽件140)或類似者。接地屏蔽件140圖示為覆蓋靶材106之上方的處理腔室100的至少一些部分。在一些實施例中,接地屏蔽件140可在靶材之下方延伸以包圍基板支撐基座102。
在一些實施例中,處理腔室100包括用於將RF和DC能量耦合至靶材106的餽送結構。餽送結構是用於將RF和DC能量耦合至(例如)如於此所述的靶材或含有靶材的組件的設備。饋送結構的第一端可耦合到RF功率源118和DC功率源120,其可分別用以向靶材106提供RF和DC能量。例如,在一些實施例中,可利用DC功率源120以施加負電壓或偏壓到靶材106。在一些實施例中,由RF功率源118供應的RF能量的頻率範圍可從約2MHz到約60MHz,或者(例如),可使用諸如2MHz、13.56MHz、27.12MHz或60MHz的非限制性的頻率。在一些實施例中,可提供複數個RF功率源(亦即,兩個或更多個)以在複數個上述頻率中提供RF能量。饋送結構可由合適的導電材料製成,以傳導來自RF功率源118和DC功率源120的RF和DC能量。
在一些實施例中,饋送結構可具有合適的長度,該長度有利於各個RF和DC能量圍繞饋送結構的周邊基本均勻地分佈。例如,在一些實施例中,饋送結構的長度可在約1到約12吋之間,或約4吋。在一些實施例中,主體的長度與內徑之比例可為至少約1:1。提供至少1:1或更長的比例可從餽送結構提供更均勻的RF傳輸(亦即,RF能量在餽送結構周圍均勻地分佈,以近似於RF耦合到餽送結構的真實中心點。在一些實施例中,餽送結構的內徑可盡可能小,例如,從約1吋到約6吋,或約4吋的直徑。提供較小的內徑有利於改善長度與ID的比例,而不會增加餽送結構的長度。
在實施例中,饋送結構的第二端可耦接至源分配板122。源分配板包括孔124,孔124設置成穿過源分配板122並與饋送結構的中心開口對準。源分配板122可由合適的導電材料製成,以傳導來自饋電結構的RF和DC能量。
源分配板122可經由導電構件125耦接至靶材106。導電構件125可為管狀構件,管狀構件具有第一端126,第一端126耦接至源分配板122的面向靶材的表面128,靠近源分配板122的周邊邊緣。導電構件125進一步包括第二端130,第二端130耦接至靶材106的面向源分配板的表面132(或耦接至靶材106的背板146),鄰近靶材106的周邊邊緣。
空腔134可由導電構件125的面向內壁、源分配板122的面向靶材的表面128和靶材106的面向源分配板的表面132界定。空腔134經由源分配板122的孔124流體地耦合到主體的中心開口115。主體的空腔134和中心開口115可用以至少部分地容納可旋轉磁控管組件136的一個或多個部分。在一些實施例中,空腔可至少部分地填充有諸如水(H2
O)或類似者的冷卻流體。
可提供接地屏蔽件140以覆蓋處理腔室100的蓋的外側表面。接地屏蔽件140可例如經由腔室主體的接地連接而接地。接地屏蔽件140具有中央開口,以允許饋送結構穿過接地屏蔽件140以耦合到源分配板122。接地屏蔽件140可包含任何合適的導電材料,諸如鋁、銅或類似者。在接地屏蔽件140與源分配板122、導電構件125和靶材106(及/或背板146)的外表面之間設置有絕緣間隙139,以防止RF和DC能量被直接輸送到接地。絕緣間隙可填充有空氣或一些其他合適的介電材料,諸如陶瓷、塑料或類似者。
在一些實施例中,接地套環可圍繞饋送結構的主體和下部設置。接地套環耦合到接地屏蔽件140,並且可為接地屏蔽件140的整體部分,或可為耦合到接地屏蔽件的單獨部分以提供饋電結構的接地。接地套環可由合適的導電材料諸如鋁或銅製成。在一些實施例中,設置在接地套環的內徑與饋電結構的主體的外徑之間的間隙可保持最小並且恰好足以提供電隔離。間隙可填充有類似塑料或陶瓷的隔離材料,或可為空氣間隙。接地套環防止在RF饋電(如,下面討論的電饋電205)與主體之間的串擾,從而改善了電漿以及處理的均勻性。
隔離板138可設置在源分配板122與接地屏蔽件140之間,以防止RF和DC能量直接輸送到接地。隔離板138具有中央開口,以允許饋送結構穿過隔離板138並耦合到源分配板122。隔離板138可包含合適的介電材料,諸如陶瓷、塑料或類似者。替代地,可提供空氣間隙來代替隔離板138。在提供氣隙來代替隔離板的實施例中,接地屏蔽件140可在結構上足夠健全以支撐擱置在接地屏蔽件140上的任何部件。
靶材106可經由介電隔離器144支撐在接地的導電鋁適配器142上。在實施例中,靶材106包括將在濺射期間沉積在基板104上的介電材料。合適的介電材料的非限制性示例包括適於形成雙向閾值開關(OTS)層的材料,雙向閾值開關(OTS)層包括鍺(Ge)、砷(As)和硒(Se)的化合物(諸如Gex
和Se1-x
,其中x大於0且小於1)、Ga2
Te3
、In2
Te3
或As2
Se3
。在一些實施例中,適合用作介電靶材材料的材料包括介電常數在10與12之間的介電材料,諸如包括鍺(Ge)、砷(As)和硒(Se)的具有在10與12之間的介電常數的化合物的雙向閾值開關(OTS)層材料。在實施例中,介電常數可指物質的介電常數對自由空間的介電常數的比例,或者表示材料集中電通量的程度的表達。
在一些實施例中,可將背板146耦合到靶材106的面向源分配板的表面132。背板146可包括導電材料,諸如銅鋅、銅鉻或與靶材相同的材料,使得RF和DC功率可經由背板146耦合到靶材306。替代地,背板146可為非導電的,並且可包括導電元件(未圖示),諸如用於將靶材106的面向源分配板的表面132耦合到導電構件125的第二端130的電餽通或類似者。例如可包括背板146,以提高靶材106的結構穩定性。
基板支撐基座102具有面向靶材106的主表面的材料接收表面,並且在與靶材106的主表面相對的平面位置支撐待濺射塗佈的基板104。基板支撐基座102可在處理腔室100的中心區域148中支撐基板104。中心區域148界定為在處理期間基板支撐基座102之上方的區域(例如,在當在處理位置時在靶材106與基板支撐基座102之間)。
在一些實施例中,基板支撐基座102可經由連接至底部腔室壁152的波紋管150垂直移動,以允許基板104經由處理腔室100的處理的下部位置中的負載鎖定閥(未圖示)傳送到基板支撐基座102上並接著升高到沉積或處理位置。可從氣體源154經由質量流量控制器156將一種或多種處理氣體供應到處理腔室100的下部。可設置排氣埠158並經由閥193將其耦接到泵(未圖示),以用於排空處理腔室100的內部並有助於在處理腔室100內側維持期望的壓力。
RF偏壓功率源162可耦合到基板支撐基座102,以便在基板104上引起負DC偏壓。此外,在一些實施例中,在處理期間,負DC自偏壓可在基板104上形成。例如,由RF偏壓功率源162供應的RF功率的頻率範圍可從約2MHz到約60MHz,例如,可使用諸如2MHz、13.56MHz或60MHz的非限制性頻率。此外,第二RF偏壓功率源363可耦合到基板支撐基座302,並提供以上討論的任何頻率以與RF偏壓功率源162一起使用。在其他應用中,基板支撐基座102可接地或保留電氣浮動。例如,對於不需要RF偏壓功率的應用,可將電容調諧器199耦合到基板支撐基座,以調節基板104上的電壓。在一些實施例中,DC功率供應器161可耦合到基板支撐基座102,用於調整基板104上的電壓,用於不需要RF偏壓功率及/或其他調整基板104上的電壓的方法的應用。
可旋轉磁控管組件136可定位成靠近靶材106的背表面(如,面向源分配板的表面132)。可旋轉磁控管組件136包括由底板168支撐的複數個磁體166。如第1圖所示,底板168連接到與處理腔室100和基板104的中心軸線重合的旋轉軸170,如第1圖所示。然而,磁控管組件的設計僅僅是一個示例性實施例。例如,其他設計可包括相對於腔室和基板的中心軸線偏離軸線設置的可旋轉磁控管組件。
電動機172可耦接到旋轉軸170的上端,以驅動磁控管組件136的旋轉。磁體166在處理腔室100內產生大致平行於並靠近靶材106的表面的磁場,以捕獲電子並增加局部電漿密度,此繼而又增加了濺射速率。磁體166在處理腔室100的頂部周圍產生電磁場,並且磁體166被旋轉以旋轉電磁場,此影響處理的電漿密度以更均勻地濺射靶材106。例如,旋轉軸170可每分鐘旋轉0到150次左右。
在一些實施例中,處理腔室100可進一步包括處理套件屏蔽件,諸如連接至適配器342的壁架176的屏蔽件174。適配器142又被密封並接地至腔室側壁(外殼壁108)。通常,諸如屏蔽件174之類的處理套件屏蔽件沿適配器142和腔室壁108的壁向下延伸至基板支撐基座102的上表面之下方,並向上返回直至到達基板支撐基座102的上表面(如,在底部處形成U形部分184)。替代地,處理套件屏蔽件的最底部不必是U形部分184,並且可具有任何合適的形狀。當基板支撐基座102處於較低的裝載位置時,蓋環186擱置在處理套件屏蔽件(諸如屏蔽件174)的向上延伸的唇緣188的頂部上,而當基板支撐基座102處於較高的沉積位置時,蓋環186擱置在基板支撐基座102的外周邊上,以保護基板支撐基座102免於濺射沉積。可使用額外的沉積環(未圖示)來保護基板304的周邊免受沉積。在實施例中,屏蔽件174包括在預燒之前的塗層,塗層配置成減少其預燒時間。在實施例中,塗層包含氧化鋁或由氧化鋁組成。屏蔽件174的一些實施例在下面關於第2圖進行描述。
在一些實施例中,可在處理腔室100周圍設置磁體190,以在基板支撐基座102和靶材306之間選擇性地提供磁場。例如,如第1圖所示,當處於處理位置時,磁體190可繞腔室壁的外側設置,在基板支撐基座102的正上方。在一些實施例中,磁體190可另外地或替代地設置在其他位置,諸如與適配器142相鄰。磁體190可為電磁體,並且可耦合至功率源(未圖示)以控制由電磁鐵產生的磁場的大小。
可提供控制器310並將其耦合到處理腔室100的各個部件以控制其操作。控制器110包括中央處理單元(CPU)112、記憶體114和支持電路116。控制器110可直接地或者經由與特定處理腔室及/或支持系統部件相關聯的電腦(或控制器)來控制處理腔室100。控制器110可為可在工業環境中使用的任何形式的通用電腦處理器的一種,以用於控制各種腔室和子處理器。控制器110的記憶體(或電腦可讀取媒體)134可為諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟、硬碟、光儲存媒體(如,光碟或數位視訊光碟)、快閃驅動器或任何其他形式的本地或遠程數位儲存器。支持電路116耦合到CPU 112,用於以常規方式支持處理器。該等電路包括快取、功率供應器、時脈電路、輸入/輸出電路和子系統及類似者。於此所述的發明方法可作為軟體例程儲存在記憶體114中,軟體例程可以於此所述的方式執行或調用,以控制處理腔室100的操作。軟體例程亦可由第二CPU(未圖示)儲存及/或執行,第二CPU遠離由CPU 112控制的硬體。
第2圖描繪了根據本揭露書的實施例的屏蔽件174的一部分的示意性橫截面圖。在實施例中,屏蔽件174具有空心主體202。空心主體202具有繞屏蔽件174的中心軸線210基本對稱的圓柱形狀。空心主體202與處理腔室100的中心軸線軸向對準。在實施例中,屏蔽件174具有第一環形支腳165、第二環形支腳163和水平支腳164。水平支腳164徑向延伸,並且在第一環形支腳165的下部處將第二環形支腳163連接到第一環形支腳165。第二環形支腳163比第一環形支腳165相對較短,從而在屏蔽件160的底部284處形成U形或L形部分。替代地,屏蔽件160的最下部分不必是U形,並可具有其他合適的形狀。
在實施例中,屏蔽件174的主體202可由單塊材料製成,以形成一件式主體,或者可由焊接在一起的兩個或更多個部件製成,以形成一件式主體。提供一件式主體可有利地消除額外的表面,若屏蔽件174由多件式形成,則額外的表面可能會促進沉積材料的剝落。在一些實施例中,屏蔽件174是由鋁形成的一件式主體。在另一實施方案中,屏蔽件174是由塗佈有鋁的不銹鋼形成的一件式主體。
在實施例中,屏蔽件174具有形成在屏蔽件174的內部表面213上的塗層204。於此所指的內部表面213包括屏蔽件174的面向基板支撐基座102的曝露表面(第1圖)。例如,在一些實施例中,設置的塗層204可在第一環形支腳165的表面206上沿著第一環形支腳165的一部分或整個部分的縱向方向延伸。在一些實施例中,塗層204可延伸至水平支腳164的上表面207,或甚至延伸至第二環形支腳163的內表面209。在實施例中,屏蔽件174的外部表面沒有塗層。在一些實施例中,塗層204可形成在第二環形支腳163的外表面211上。若需要,則塗層204可形成在屏蔽件174的所有曝露的表面上。在實施例中,塗層204包含氧化鋁,或基本上由氧化鋁組成,或由氧化鋁組成。
在一些實施例中,塗層204包括與濺射靶材(諸如靶材106(第1圖))相同的材料。例如,若靶材106由介電材料製成,諸如適於形成雙向閾值開關(OTS)層的材料,雙向閾值開關(OTS)層包括鍺(Ge)、砷(As)和硒(Se)的化合物(諸如Gex
和Se1-x
,其中x大於0且小於1)、Ga2
Te3
、In2
Te3
或As2
Se3
,則塗層204亦將是相同的材料。因此,塗層204包括與將從靶材106沉積在基板表面上的膜相同的材料。塗層204可為至少99.95%的純度。在實施例中,塗層204可具有在10與12之間的預定介電常數。在實施例中,在10與12之間的預定介電常數與靶材106(第1圖)的介電常數匹配或基本相似。
在實施例中,取決於靶材106的材料,塗層204可含有雙向閾值開關(OTS)層,雙向閾值開關(OTS)層包括鍺(Ge)、砷(As)和硒(Se)的化合物(諸如Gex
和Se1-x
,其中x大於0且小於1)、Ga2
Te3
、In2
Te3
或As2
Se3
或類似者。在一個實施例中,預先選擇塗層204以具有與靶材材料基本相似的介電常數,如±3。在實施例中,塗層204是氧化鋁,其被預先選擇以具有與靶材材料基本相似的介電常數,如,±3、±2或±1。
在一些實施例中,塗層204的材料是氧化鋁或包含靶材106的其他材料。塗層204可為上面列出的材料的單層,或者可為上面列出的相同材料或其他材料的多層。
在實施例中,可藉由在諸如鋁的核心材料上沉積氧化鋁層來製造屏蔽件174。在實施例中,在將屏蔽件274安裝在處理腔室200中之前,用包括濺射靶材材料的相同材料或具有基本上與濺射靶材材料相似的介電常數的氧化鋁來預先塗佈屏蔽件274。藉由使用預先塗佈的屏蔽件(諸如屏蔽件174),構成屏蔽件174的鋁材料在處理期間不會曝露,此可減少鋁污染基板表面的可能性。此外,氧化鋁屏蔽件可具有與靶材材料的介電常數基本相似的介電常數,以將預燒時間顯著減少或基本上減少至數小時而不是數天或數週。
在一些實施例中,塗層204的總厚度可在從約50至500微米的範圍內,諸如約100微米至約200微米。在一個實施例中,塗層204具有約75微米至約150微米的厚度。塗層204的厚度可取決於處理要求或期望的塗層壽命而變化。在一些實施例中,塗層204包含厚度為約100微米至約200微米的氧化鋁或由氧化鋁組成。
在一些實施例中,可在將屏蔽件174安裝在處理腔室100中之前將塗層204施加到屏蔽件174。可使用任何合適的技術將塗層204沉積、鍍覆或以其他方式形成在屏蔽件174的內部表面206上。例如,塗層204可藉由沉積處理(諸如電漿噴塗處理、濺射處理、PVD處理、CVD處理、PE-CVD處理、ALD處理、PE-ALD處理)、電鍍或電化學電鍍處理、無電沉積處理或其衍生物而形成在內部表面206上。在其他實施例中,可在處理腔室100內處理基板之前將塗層204施加到屏蔽件160上。
在一些實施例中,在將塗層204形成在屏蔽件174上之前,可將屏蔽件174的內部表面206或至少曝露表面(待沉積有塗層204)藉由磨料噴射(其可包括(例如)噴珠、噴砂、蘇打噴砂、粉末噴砂和其他微粒噴砂技術)而粗糙化,以具有任何期望的紋路。噴砂亦可增強塗層204與屏蔽件174的黏附性。可使用其他技術來使屏蔽件174的內部表面206或至少曝露表面粗糙化,包括機械技術(如,輪磨)、化學技術(如,酸蝕刻)、電漿蝕刻技術和雷射蝕刻技術。屏蔽件174的內部表面206或至少曝露表面(待沉積有塗層204)可具有在約80微吋至約500微吋的範圍內的平均表面粗糙度。
第3圖是在預燒之前使用用於濺射的屏蔽件製備屏蔽件表面的方法300,在302處包括以下步驟:用氧化鋁塗佈屏蔽件的內表面以產生具有預定介電常數的氧化鋁塗層。在實施例中,方法300包括以下步驟:處置在處理腔室中使用的屏蔽件,諸如上述的屏蔽件174和處理腔室100。在實施例中,方法300可包括以下步驟:提供環形主體,環形主體界定被主體圍繞的開口。特別地,主體是具有圓柱形形狀的空心主體,並且被製造為具有第一環形支腳、比第一環形支腳短的第二環形支腳及在第一二環形支腳的下部處將第二環形支腳連接到第一環形支腳的水平支腳,如第2圖大體所示。在實施例中,主體由鋁、不銹鋼、氧化鋁、氮化鋁或陶瓷製成。在一個實施例中,主體由鋁製成。在一個實施例中,主體是由鋁形成的一件式主體。在另一個實施例中,主體是由塗佈有鋁的不銹鋼形成的一體式主體。主體具有被選擇以適應基板支撐件(諸如第1圖所示的基板支撐件基座133)的尺寸的內徑。
在實施例中,方法300可包括藉由沉積處理(諸如電漿噴塗處理、濺射處理、PVD處理、CVD處理、PE-CVD處理、ALD處理、PE-ALD處理)、電鍍或電化學電鍍處理、無電沉積處理或其衍生物而形成在主體的內部表面上的塗層(諸如氧化鋁塗層)。主體的內部表面包括面對處理腔室中的基板支撐件的曝露表面,諸如第一環形支腳165的內部表面206、水平支腳164的上表面207、第二環形支腳163的內表面209及/或第二環形支腳163的外表面211,如第1圖和第2圖所示。在一些實施例中,藉由電漿噴塗而在主體的內表面上形成塗層。電漿噴塗可在真空環境中執行以提高塗層的純度和密度。在一些實施例中,塗層是或包含與要從設置在處理腔室內的濺射靶材沉積在基板表面上的膜相同的材料,諸如介電材料。在一個實施方案中,塗層由純度為濺射靶材材料的至少99.95%的材料形成。如以上關於第2圖所討論的,塗層可含有介電材料。
在實施例中,方法300可進一步包括以下步驟:藉由磨料噴射(其可包括(例如)噴珠、噴砂、蘇打噴砂,粉末噴砂和其他微粒噴砂技術)將塗層粗糙化至期望的紋理。替代地,可藉由另一種技術使塗層具有紋理,諸如但不限於濕式蝕刻、乾式蝕刻和能量束紋理化等。
在實施例中,方法300可包括以下步驟:在處理腔室內處理基板之前(亦即,基板不存在於處理腔室中),將具有沉積在內部表面上的塗層的主體安裝在處理腔室中。
在實施例中,本揭露書關於一種物理氣相沉積組件,在預燒之前,包括:介電靶材,具有第一介電常數;及屏蔽件,用於減少濺射之前的預燒時間,包括:氧化鋁塗層,設置在屏蔽件的內表面上,其中屏蔽件具有與第一介電常數基本相似的第二介電常數。在一些實施例中,屏蔽件的內表面是鋁。在一些實施例中,屏蔽件包含鋁。在一些實施例中,氧化鋁塗層具有約100微米至約200微米的厚度。在一些實施例中,氧化鋁塗層具有小於4%的孔隙率。在一些實施例中,氧化鋁塗層具有約300至450微吋(μin)的表面RA。在一些實施例中,氧化鋁塗層具有與雙向閾值開關(OTS)層材料相同或基本相似的介電常數,雙向閾值開關(OTS)層材料包括鍺(Ge)、砷(As)和硒(Se)的化合物(諸如Gex
和Se1-x
,其中x大於0且小於1)、Ga2
Te3
、In2
Te3
、As2
Se3
或類似者。在一些實施例中,預先選擇氧化鋁塗層(諸如塗層204)以具有與靶材材料基本相似的介電常數,如±3。在實施例中,塗層204是氧化鋁,其被預先選擇以具有與靶材材料基本相似的介電常數,如±3,±2或±1。
第4圖描繪了用於減少物理氣相沉積屏蔽件的預燒時間的方法的流程圖。在實施例中,一種用於減少物理氣相沉積屏蔽件的預燒時間的方法,包括以下步驟:在402處,濺射具有第一介電常數的介電靶材,以在屏蔽件的內表面上形成介電層,其中屏蔽件包括足夠量的具有第二介電常數的氧化鋁塗層,以減少預燒時間,且其中第一介電常數和第二介電常數基本相似。
在一些實施例中,屏蔽件的內表面是鋁。在一些實施例中,屏蔽件包含鋁。在一些實施例中,氧化鋁塗層具有約100微米至約200微米的厚度。在一些實施例中,氧化鋁塗層具有小於4%的孔隙率。在一些實施例中,氧化鋁塗層距有約300至450微吋(μin)的表面RA。在一些實施例中,氧化鋁塗層在100gm負載下具有大於8GPa的硬度。在一些實施例中,氧化鋁具有在7-9之間的維氏硬度(HV)GPa。在一些實施例中,氧化鋁塗層減少了預燒。在一些實施例中,方法400包括以下步驟:將屏蔽件定位在物理氣相沉積腔室內,物理氣相沉積腔室包含具有第二介電常數的靶材,其中第一介電常數和第二介電常數在±2的範圍內。在一些實施例中,介電靶材包含介電材料,介電材料包含鍺(Ge)、砷(As)、硒(Se)及其組合的一種或多種。
在一些實施例中,本揭露書係關於一種電腦可讀取媒體,具有儲存在其上的指令,該等指令當被執行時,使物理氣相沉積腔室執行用於減少物理氣相沉積屏蔽件的預燒時間的方法,方法包括以下步驟:濺射具有第一介電常數的介電靶材,以在屏蔽件的內表面上形成介電層,其中屏蔽件包含足夠量的具有第二介電常數的氧化鋁塗層,以減少預燒時間,且其中第一介電常數和第二介電常數基本相似。
在一些實施例中,本揭露書係關於一種電腦可讀取媒體,具有儲存在其上的指令,該等指令當被執行時,使半導體處理腔室執行使用用於濺射的屏蔽件之前製備屏蔽件表面的方法,該方法包括以下步驟:用氧化鋁塗佈屏蔽件的內表面,以產生具有預定介電常數的氧化鋁塗層。預定介電常數可基本上類似於在隨後的沉積處理(諸如於此揭露的任何處理)中待濺射的材料的介電常數。
儘管前述內容涉及本揭露書的實施例,但是在不背離本揭露書的基本範疇的情況下,可設計本揭露書的其他和進一步的實施例。
100:處理腔室
102:基板支撐基座
104:基板
106:靶材
108:壁
110:控制器
112:CPU
114:記憶體
115:中心開口
116:支持電路
118:RF功率源
120:DC功率
122:源分配板
124:孔
125:導電構件
126:第一端
128:表面
130:第二端
132:表面
134:空腔/記憶體
136:磁控管組件
138:隔離板
139:絕緣間隙
140:接地屏蔽件
142:適配器
144:介電隔離器
146:背板
148:中心區域
150:波紋管
152:底部腔室壁
154:氣體源
156:質量流量控制器
158:排氣埠
160:屏蔽件
161:DC功率供應器
162:RF偏壓功率源
163:第二環形支腳
164:水平支腳
165:第一環形支腳
166:磁體
168:底板
170:旋轉軸
172:電動機
174:屏蔽件
176:壁架
184:U形部分
186:蓋環
188:唇緣
190:磁體
193:閥
199:電容調諧器
202:主體
204:塗層
206:表面
207:上表面
209:內表面
210:中心軸線
211:外表面
213:內部表面
284:底部
300:方法
302:基座
400:方法
402:
藉由參考在附隨圖式中描繪的本揭露書的說明性實施例,可了解在上面簡要概述並且在下面更詳細地討論的本揭露書的實施例。然而,附隨的圖式僅圖示了本揭露書的典型實施例,且因此不應視為對本發明範疇的限制,因為本揭露書可允許其他等效實施例。
第1圖描繪了根據本揭露書的一些實施例的物理氣相沉積(PVD)腔室的示意性橫截面圖。
第2圖描繪了根據本揭露書的一些實施例的屏蔽件的示意性橫截面圖。
第3圖描繪了在使用用於濺射的屏蔽件之前製備屏蔽件表面的方法的流程圖。
第4圖描繪了用於減少物理氣相沉積屏蔽件的預燒時間的方法的流程圖。
為促進理解,在可能的情況下使用了相同的元件符號來表示圖式中共有的相同元件。圖式未按比例繪製,並且為清楚起見可簡化。一個實施例的元件和特徵可有益地併入其他實施例中,而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:處理腔室
102:基板支撐基座
104:基板
106:靶材
108:壁
110:控制器
112:CPU
114:記憶體
115:中心開口
116:支持電路
118:RF功率源
120:DC功率
122:源分配板
124:孔
125:導電構件
126:第一端
128:表面
130:第二端
132:表面
134:空腔/記憶體
136:磁控管組件
138:隔離板
139:絕緣間隙
140:接地屏蔽件
142:適配器
144:介電隔離器
146:背板
148:中心區域
150:波紋管
152:底部腔室壁
154:氣體源
156:質量流量控制器
158:排氣埠
161:DC功率供應器
162:RF偏壓功率源
163:第二環形支腳
164:水平支腳
165:第一環形支腳
166:磁體
168:底板
170:旋轉軸
172:電動機
174:屏蔽件
176:壁架
184:U形部分
186:蓋環
188:唇緣
190:磁體
193:閥
199:電容調諧器
Claims (20)
- 一種用於減少一物理氣相沉積屏蔽件的預燒時間的方法,包含以下步驟: 濺射具有一第一介電常數的一介電靶材,以在一屏蔽件的一內表面上形成一介電層,其中該屏蔽件包含足夠量的具有一第二介電常數的一氧化鋁塗層,以減少該預燒時間,且其中該第一介電常數和該第二介電常數基本相似。
- 如請求項1所述之方法,其中該屏蔽件的該內表面是鋁。
- 如請求項1所述之方法,其中該屏蔽件包含鋁。
- 如請求項1所述之方法,其中該氧化鋁塗層具有約100微米至約200微米的一厚度。
- 如請求項1至4任一項所述之方法,其中該氧化鋁塗層具有小於4%的一孔隙率。
- 如請求項1至4任一項所述之方法,其中該氧化鋁塗層具有約300至450微吋(μin)的一表面RA。
- 如請求項1至4任一項所述之方法,其中該第一介電常數在10與12之間。
- 如請求項1至4任一項所述之方法,進一步包含以下步驟:將該屏蔽件定位在一物理氣相沉積腔室內,該物理氣相沉積腔室包含具有一第二介電常數的一靶材,其中該第一介電常數和該第二介電常數在±2的一範圍內。
- 如請求項1至4任一項所述之方法,其中該介電靶材包含一介電材料,該介電材料包含鍺(Ge)、砷(As)、硒(Se)及其組合的一種或多種。
- 如請求項1至4任一項所述之方法,進一步包含以下步驟: 在濺射該介電靶材之前,用氧化鋁塗佈該屏蔽件的一內表面以產生該氧化鋁塗層。
- 如請求項10所述之方法,其中該氧化鋁塗層是使用一電漿處理而形成。
- 一種物理氣相沉積組件,在預燒之前包含: 一介電靶材,具有一第一介電常數;及 一屏蔽件,用於減少濺射之前的預燒時間,包含:一氧化鋁塗層,設置在該屏蔽件的一內表面上,其中該屏蔽件具有與該第一介電常數基本相似的一第二介電常數。
- 如請求項12所述之物理氣相沉積組件,其中該屏蔽件的該內表面是鋁。
- 如請求項12所述之物理氣相沉積組件,其中該屏蔽件包含鋁。
- 如請求項12所述之物理氣相沉積組件,其中該氧化鋁塗層具有約100微米至約200微米的一厚度。
- 如請求項12至15任一項所述之物理氣相沉積組件,其中該氧化鋁塗層具有小於4%的一孔隙率。
- 如請求項12至15中任一項所述之物理氣相沉積組件,其中該氧化鋁塗層具有約300至450微吋(μin)的一表面RA。
- 一種非暫態電腦可讀取媒體,具有儲存在其上的多個指令,該等指令當被執行時,使一物理氣相沉積腔室執行用於減少一物理氣相沉積屏蔽件的預燒時間的方法,該方法如請求項1至4中任一項所述。
- 如請求項18所述之非暫態電腦可讀取媒體,其中該介電靶材包含一介電材料,該介電材料包含鍺(Ge)、砷(As)、硒(Se)及其組合的一種或多種。
- 如請求項18所述之非暫態電腦可讀取媒體,其中該第一介電常數和第二介電常數在±2的範圍內。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962887853P | 2019-08-16 | 2019-08-16 | |
US62/887,853 | 2019-08-16 | ||
US16/994,616 | 2020-08-16 | ||
US16/994,616 US11842890B2 (en) | 2019-08-16 | 2020-08-16 | Methods and apparatus for physical vapor deposition (PVD) dielectric deposition |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202120722A true TW202120722A (zh) | 2021-06-01 |
Family
ID=74567880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109127920A TW202120722A (zh) | 2019-08-16 | 2020-08-17 | 用於物理氣相沉積(pvd)介電質沉積的方法及設備 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11842890B2 (zh) |
KR (1) | KR20220046654A (zh) |
TW (1) | TW202120722A (zh) |
WO (1) | WO2021034736A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11842890B2 (en) * | 2019-08-16 | 2023-12-12 | Applied Materials, Inc. | Methods and apparatus for physical vapor deposition (PVD) dielectric deposition |
KR20220133654A (ko) * | 2021-03-25 | 2022-10-05 | 에스케이하이닉스 주식회사 | 향상된 코팅층 또는 실드를 포함하는 pvd 챔버용 실드 구조체 |
CN113241313B (zh) * | 2021-05-08 | 2022-09-16 | 北京北方华创微电子装备有限公司 | 半导体腔室及半导体设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11236667A (ja) | 1998-02-20 | 1999-08-31 | Trace Storage Technol Corp | スパッタリング装置のシールド及びその表面を処理する方法 |
US6168696B1 (en) * | 1999-09-01 | 2001-01-02 | Micron Technology, Inc. | Non-knurled induction coil for ionized metal deposition, sputtering apparatus including same, and method of constructing the apparatus |
US6149784A (en) * | 1999-10-22 | 2000-11-21 | Applied Materials, Inc. | Sputtering chamber shield promoting reliable plasma ignition |
US20020144889A1 (en) | 2001-04-09 | 2002-10-10 | Applied Materials, Inc. | Burn-in process for high density plasma PVD chamber |
US6777045B2 (en) * | 2001-06-27 | 2004-08-17 | Applied Materials Inc. | Chamber components having textured surfaces and method of manufacture |
US7026009B2 (en) * | 2002-03-27 | 2006-04-11 | Applied Materials, Inc. | Evaluation of chamber components having textured coatings |
WO2006011285A1 (ja) * | 2004-07-28 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 情報記録媒体 |
JP5513529B2 (ja) * | 2010-01-26 | 2014-06-04 | キヤノンアネルバ株式会社 | 成膜方法、成膜装置、および該成膜装置の制御装置 |
US9583369B2 (en) | 2013-07-20 | 2017-02-28 | Applied Materials, Inc. | Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles |
US10468235B2 (en) * | 2013-09-18 | 2019-11-05 | Applied Materials, Inc. | Plasma spray coating enhancement using plasma flame heat treatment |
KR20180077291A (ko) | 2015-11-24 | 2018-07-06 | 어플라이드 머티어리얼스, 인코포레이티드 | Vhf-rf pvd 챔버들에서 사용하기 위한 프리-코팅된 실드 |
US11842890B2 (en) * | 2019-08-16 | 2023-12-12 | Applied Materials, Inc. | Methods and apparatus for physical vapor deposition (PVD) dielectric deposition |
-
2020
- 2020-08-16 US US16/994,616 patent/US11842890B2/en active Active
- 2020-08-17 KR KR1020227008501A patent/KR20220046654A/ko not_active Application Discontinuation
- 2020-08-17 WO PCT/US2020/046591 patent/WO2021034736A1/en active Application Filing
- 2020-08-17 TW TW109127920A patent/TW202120722A/zh unknown
-
2023
- 2023-12-12 US US18/536,612 patent/US20240105433A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11842890B2 (en) | 2023-12-12 |
US20240105433A1 (en) | 2024-03-28 |
WO2021034736A1 (en) | 2021-02-25 |
US20210050195A1 (en) | 2021-02-18 |
KR20220046654A (ko) | 2022-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10718049B2 (en) | Process kit shield for improved particle reduction | |
US20170145553A1 (en) | Pre-coated shield using in vhf-rf pvd chambers | |
US20240105433A1 (en) | Methods and apparatus for physical vapor deposition (pvd) dielectric deposition | |
US9991101B2 (en) | Magnetron assembly for physical vapor deposition chamber | |
TWI616552B (zh) | 製程工具防護板及具有防護板之物理氣相沉積室 | |
WO2011123399A2 (en) | Apparatus for physical vapor deposition having centrally fed rf energy | |
JP5784703B2 (ja) | 回転磁石組立体及び中心に供給されるrf電力を有する物理蒸着チャンバ | |
TWI840426B (zh) | Pvd濺射沉積腔室中的傾斜磁控管 | |
WO2016028478A1 (en) | Methods and apparatus for maintaining low non-uniformity over target life | |
WO2016099804A1 (en) | Particle reduction in a deposition chamber using thermal expansion coefficient compatible coating | |
CN111033683A (zh) | 具有双位置磁控管及中央供给冷却剂的阴极组件 | |
TW202146697A (zh) | 用於物理氣相沉積反應室的組件 | |
TWI537406B (zh) | 具有旋轉磁性組件與中央饋送射頻能量之物理氣相沉積腔室 | |
US20210407778A1 (en) | Multi-radius magnetron for physical vapor deposition (pvd) and methods of use thereof | |
CN107109629B (zh) | 用于在钛钨靶材中的小结控制的方法和设备 | |
TW202245009A (zh) | 用於使用改進的屏蔽件配置處理基板的方法及設備 |