TW202119625A - 閘極控制側向雙極接面／異質接面電晶體 - Google Patents

閘極控制側向雙極接面／異質接面電晶體 Download PDF

Info

Publication number
TW202119625A
TW202119625A TW109134448A TW109134448A TW202119625A TW 202119625 A TW202119625 A TW 202119625A TW 109134448 A TW109134448 A TW 109134448A TW 109134448 A TW109134448 A TW 109134448A TW 202119625 A TW202119625 A TW 202119625A
Authority
TW
Taiwan
Prior art keywords
region
base
emitter
collector
regions
Prior art date
Application number
TW109134448A
Other languages
English (en)
Other versions
TWI763069B (zh
Inventor
曼裘 楊
賈加爾 塞恩
亞歷山大 馬丁
莫納漢 約翰Ｊ 艾立斯
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202119625A publication Critical patent/TW202119625A/zh
Application granted granted Critical
Publication of TWI763069B publication Critical patent/TWI763069B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本發明係關於半導體結構，尤其關於閘極控制電晶體及其製造方法。該結構包括：一射極區域；一集極區域；基極區域，其位於該射極區域與該集極區域的相對側上；及一閘極結構，其由一本體區域和多個支腳區域構成，該本體區域位於在該射極區域與該集極區域的相對側上之基極區域之間，並且該支腳區域將該等基極區域與該射極區域和該集極區域兩者隔離。

Description

閘極控制側向雙極接面/異質接面電晶體
本發明係關於半導體結構，尤其關於閘極控制電晶體及其製造方法。
雙極接面電晶體(BJT，Bipolar Junction Transistor)是一種同時使用電子和電洞作為電荷載體的電晶體。異質接面雙極電晶體(HBT，Heterojunction Bipolar Transistor)是BJT的改良，可處理高達數百GHz的極高頻率信號。BJT和HBT可用來當成積體半導體元件中的放大器或切換器，從而使其可用於多種類型的電子設備，例如行動設備、音頻放大器、工業控制器、無線電發射器等。
BJT和HBT具有三個不同摻雜的半導體區域：射極區域、基極區域和集極區域。這些區域在PNP電晶體中分別為p型、n型和p型，而在NPN電晶體中分別為n型、p型和n型。對於HBT，電晶體使用不同的半導體元件。例如，射極可由比基極更大的帶隙材料構成。
但是在任何組態中，基極位於射極與集極之間。基極為輕摻雜材料；而例如集極和射極是高度摻雜。由於基極與集極和射極之間的接近性，已知在每側基極的基極與集極之間或基極與射極之間會發生漏電流。
在本發明的一樣態中，一種結構包括：一射極區域；一集極區域；基極區域，其位於該射極區域與該集極區域的相對側上；及一閘極結構，其由一本體區域和一支腳區域構成，該本體區域位於該射極區域與該集極區域的相對側上之基極區域之間，並且該支腳區域將該等基極區域與該射極區域和該集極區域兩者隔離。
在本發明的一樣態中，一種結構包括：一半導體材料，其具有一射極區域；一集極區域；至少一基極區域；及一分段閘極結構，其包括位於該至少一基極區域與該射極區域和該集極區域兩者之間的隔離區域。
在本發明的一樣態中，一種結構包括：一電晶體，其以絕緣體上的半導體材料(SOI，Semiconductor on Insulator)技術形成並由以下構成：一射極區域、一集極區域、外部基極區域，其位於該射極區域與該集極區域的相對側上；及一閘極結構的一主動本體部分，其由多晶矽材料構成並在該外部基極區域之間延伸；及隔離區域，其從該閘極結構的該主動本體部分延伸，該等隔離區域定位成將該外部基極區域與該射極區域和該集極區域兩者隔離。
本發明係關於半導體結構，尤其關於閘極控制電晶體及其製造方法。在具體實施例中，該等閘極控制電晶體是閘極控制的側向雙極接面/異質接面電晶體。更具體是，本發明係關於使用全空乏型SOI (FDSOI，Fully Depleted SOI)技術並具有雙基極的「H」形體閘極控制側向雙極接面電晶體(LBJT，Lateral Bipolar Junction Transistor)。在進一步具體實施例中，本發明係關於使用絕緣體上的半導體材料(SOI)技術並具有雙基極的「H」形體閘極控制側向異質接面雙極接面電晶體(LHBT，Lateral Heterojunction Bipolar junction Transistor)。有利是，本說明書所述的LBJT和LHBT兩者將減少接面(基極區域與射極/集極區域)之間的漏電流，以降低待機模式下的功率損耗，還有其他優點。
本說明書所述的LBJT和LHBT分別在FDSOI技術和SOI技術中提供優異的雙載子性能。例如，基於FDSOI技術的LBJT和基於SOI技術的LHBT兩者通過使用獨特的分段H形體閘柵設計，以控制接面之間的閘極偏壓，從而提供改善基極至集極之間或基極至射極之間的防漏電流(例如，減少漏電流)。採用分段H形體閘極設計，基於FDSOI技術的LBJT和基於SOI技術的LHBT進一步改善基極電阻。基於FDSOI技術的LBJT和基於SOI技術的LHBT可亦在基極接面上包括額外的磊晶生長，以改善基極電阻。此外，在進一步具體實施例中，基於FDSOI技術的LBJT和基於SOI技術的LHBT兩者受益於較低的寄生電容，並在β、gm和Ic方面表現出色的雙載子性能。基於SOI技術的LHBT進一步改善fT和fMax。
LBJT和LHBT兩者可適用於高頻電子電路和系統單晶片(SoC，System on Chip)。熟習該項技藝者應瞭解，SoC是將電子系統的所有組件整合在單晶片或基材上的積體電路(也稱為「晶片」)。由於組件整合在單基材上，因此相較於具有等效功能的多晶片設計，SoC消耗的功率少得多，佔用的面積也少。因此，SoC已成為行動計算(例如智慧型手機)和邊緣計算市場中的主導力量。SoC也常用於嵌入式系統和物聯網中。
本發明的電晶體(例如，LBJT和LHBT)可使用許多不同工具採用多種方式進行製造。一般來說，該等方法與工具用來形成毫米與奈米等級尺寸的結構。用來製造本發明電晶體的該等方法(即技術)採用積體電路(IC，Integrated Circuit)技術。例如，該等結構建立在晶圓上，並且經由在晶圓頂部上採用光微影蝕刻製程所圖案化的材料薄膜而實現。尤其是，該等電晶體的製造使用三種基本建構步驟：(i)將材料薄膜沉積在一基材上；(ii)利用光微影蝕刻成像將一圖案化光罩施加於該等薄膜頂端上；及(iii)依照該光罩的選擇來蝕刻該等薄膜。
圖1A顯示在閘極形成(例如，電晶體)之前的圖案化擴散之俯視圖；而圖1B顯示在閘極形成之後於圖案化的擴散區域上形成之電晶體的俯視圖。請即參考圖1A和1B，結構10是基於FDSOI技術的LBJT，其包括半導體材料12和使用FDSOI技術中的絕緣體層17。半導體材料12可為任何合適的全空乏型半導體材料形成，包含但不受限於Si、SiGe、SiGeC、SiC、GaAs、InAs、InP及其他III/V或II/VI族複合半導體。
絕緣體層17設置在半導體層12與一晶圓材料(未顯示)之間。絕緣體層17包括任何合適的材料，包括氧化矽、藍寶石、其他合適的絕緣材料及/或其組合。一示範絕緣體層17可為一掩埋氧化物層(BOX，Buried Oxide Layer)。絕緣體層17通過任何合適的處理形成於晶圓上，例如氧離子佈植隔離(SIMOX，Separation by Implantation of Oxygen)、氧化、沉積及/或其他合適的製程。
請即重新參考圖1A和1B，半導體材料12包括圖案化擴散區域14、16。更具體是，圖案化擴散區域包括P+區域14和N+區域16。在具體實施例中，可通過熟習該項技藝者已知的離子注入處理或磊晶摻雜製程(例如，突起的p+或n+ eSiGe)來提供擴散14、16，因此為了完全瞭解本發明，本說明書不再進一步解釋。例如，p+擴散14可以是硼，n+擴散16可以是砷。
在具體實施例中，LBJT的外部基極14a設置在P+區域14中(例如，形成雙基極區)；然而，在N+區域16設置一集極區域16a和一射極區域16b。一內部基極19設置在集極區域16a和射極區域16b之間。
在擴散區域14、16之間提供空間或開口15，以將外部基極區域14a與集極區域16a隔離，並且將外部基極區域14a與射極區域16b隔離。在具體實施例中，開口15可通過熟習該項技藝者已知的傳統微影蝕刻和蝕刻方法來形成。例如：半導體材料12之上形成的一光阻暴露在能量(光線)之下，以形成一圖案(開口)。使用選擇性化學蝕刻處理，例如反應性離子蝕刻(RIE，Reactive Ion Etching)，將用來在半導體材料12中形成一或多個溝渠(即開口) 15，通過該光阻的該開口。開口15的形成將暴露下面的絕緣體層17。使用傳統氧灰化製程或其他已知剝離劑移除該光阻。
如圖1B進一步所示，分段H形體閘極結構18設置在擴散區域14、16上方及開口15內(及/或上方)。也就是說，分段H形體閘極結構18設置在N+擴散區域16上，例如，在集極區域16a和射極區域16b之間(在內部基極區域19上方)，並且在擴散區域14、16之間的開口15內延伸。應瞭解的是，內部基極19在閘極結構18下方的集極區域16a與射極區域16b之間。
在具體實施例中，分段H形體閘極結構18包括分段的支腳(例如，隔離區域)18a和一主本體部分18b (例如，主動閘極區域)，其每一者由通過常規沉積方法(例如，磊晶成長處理)所沉積的多晶矽材料，然後進行常規的構圖處理(即光微影和蝕刻)構成。在具體實施例中，主本體部分18b在雙基極區域14a之間沿著集極區域16a和射極區域16b的長度延伸。另一方面，分段H形體閘極結構18的支腳18a設置在開口15內及/或上方，以有效隔離或分隔不同的擴散區域14、16。
熟習該項技藝者應瞭解，分段H形體閘極結構18，更具體是，支腳18a，將有效隔離或分離擴散14、16，即是將基極區域14a與集極區域16a和射極區域16b隔離。而且，在此組態中，通過控制分段H形體閘極結構18的偏壓，現可顯著減小接面之間的漏電流，例如減少基極區域14a與集電極區域16a之間及基極區域14a與射極區域16b之間的洩漏。
如圖1B進一步所示，在集極區域16a、射極區域16b、外部基極區域14a及分段H形體閘極結構18的本體上，即包括支腳18a，形成複數個接點20。分段H形體閘柵極結構18的本體(即支腳18a) 上之接點20可用於提供閘極結構18的偏壓。接點20可為任何合適的導電材料。例如，接點20可為通過常規沉積方法然後進行平坦化處理形成的鎢或鋁。
圖2為根據本發明態樣的製程代表。更具體是，圖2顯示製造分段H形體閘極結構18的支腳18a和接點20、還有其他特徵之過程。僅舉出形成支腳18a的製程之範例但非限制性，在磊晶材料的部分上沉積光罩(例如，以保護即將形成的分段H形體閘極結構18的部分)，隨後是切割處理(例如，使用選擇性蝕刻處理)以去除基極區域14a附近的磊晶材料。因此，支腳18a形成於開口15內(及/或上方)。在具體實施例中，支腳18a可重疊在外部基極區域14a的半導體材料12上。因此，可在基極區域14、集極區域16a和射極區域16b上方形成分段H形體閘極結構18。
如前所述，支腳18a是生長在基極區域14a的切口區域(例如開口15)上的磊晶材料(例如多晶矽)。更具體是，支腳18a在開口15上生長，該開口源自基極區域14a、集極區域16a和射極區域16b的暴露半導體材料12，在切割處理之後，產生分段部分(例如，閘極結構18的分段支腳18a)。在具體實施例中，有目的地切掉接面上方的閘極結構18，以改善外部基極到內部基極的接合。在選擇性具體實施例中，在去除光罩之後，在支腳18a之間的外部基極區域14a中形成額外磊晶材料22，以改善基極電阻。
請再參考圖2，在集極區域16a、射極區域16b和外部基極區域14a，包括分段H形體閘極結構18(即支腳18a)上形成複數個接點20。為了形成接點20，可使用常規化學氣相沉積(CVD，Chemical Vapor Deposition)處理將層間介電材料24沉積在結構上。例如，層間介電材料24可為氧化物基材料。使用常規光微影和蝕刻處理在層間介電材料24中形成複數個溝渠，從而暴露出下面的擴散區域14、16和分段H形體閘極結構18的支腳18a之多晶矽材料。導電材料沉積在溝渠內，然後進行常規化學機械拋光(CMP，Chemical Mechanical Polishing)處理，以去除層間介電材料上的任何多餘材料。
圖3顯示根據本發明的態樣之一多指狀結構LBJT 10a。如圖3所示，LBJT 10a包括複數個分段H形體閘極結構18，每一者在其支腳18a上具有接點20。如關於圖1A和圖1B所示，分段H形體閘極結構18經過反向偏壓成顯著減小接面之間的漏電流，例如減少基極區域14a與集電極區域16a之間及基極區域14a與射極區域16b之間的洩漏。
圖4顯示根據本發明的額外態樣之電晶體之俯視圖。在此具體實施例中，結構10b是具有雙基極14a的基於SOI技術之LHBT。在LBHT 10b中，在形成分段H形體閘極結構18之前，透過SOI技術將半導體材料26沉積在集極區域16a中，並且部分沉積在內部基極19上。在替代的具體實施例中，在形成分段H形體閘極結構18之前，半導體材料26沉積在射極區域16b上，並且部分沉積在內部基極19上。在任一替代方案中，半導體材料26可亦延伸到外部基極區域14a內(在開口15上方)。
為了形成LBHT 10b，在閘極結構18的通道區域中提供兩不同半導體材料12、26。例如，如熟習該項技藝者應瞭解，對於LBHT，半導體材料26部分位於閘極結構18下方，並且是與用於形成集極區域16a、射極區域16b和基極區域(即內部基極區域19 (在閘極結構之下)和外部基極區域14兩者)的半導體材料12不同之材料。僅為說明而非限制，部分在閘極結構18的通道內之半導體材料26可為SiGe；或者在閘極結構的通道剩餘部分內之半導體材料12可為Si (例如，SOI技術)；儘管本說明書考慮其他半導體材料。可通過常規磊晶生長處理，將半導體材料26直接沉積在半導體材料12上。
請再參考圖4，在形成半導體材料26之後，可用關於圖1B和圖2所顯示和描述的方式來製造分段H形體閘極結構18和接點20。例如，可用類似於本說明書所述的方式，在半導體材料26和半導體材料12上製造分段H形體閘極結構18。除了射極區域16、基極區域14a和分段H形體閘極結構18的本體之半導體材料12外，接點20可直接製造於半導體材料26上方。
圖5顯示根據本發明態樣的一多指狀結構LHBT 10c。如圖5所示，LBHT包括複數個分段H形體閘極結構18，其具有雙基極14a，全部具有接點20。如關於圖4所示，半導體材料26沉積在集極區域16a和射極區域16b上方，並且部分沉積在相鄰分段H形體閘極結構18的內部基極19上方。即是，半導體材料26可在相鄰元件之間延伸。
圖6A和圖6B顯示根據本發明的態樣之電晶體(即側向雙極接面電晶體)之剖面圖。尤其是，圖6A是圖1B所示電晶體沿「y」線的剖面圖；而圖6B是圖1B所示電晶體沿「x」線的剖面圖。請參考圖6A和圖6B，分段H形體閘極結構18包括設置在擴散14a上方的支腳18a。在具體實施例中，擴散14a可為突起的半導體材料，即p+ eSiGe。分段H形體閘極結構18的主動部分18b包括由例如高k介電材料構成的閘極介電材料30。高k介電材料可為例如HfO2 、Al2 O3 、Ta2 O3 、TiO2 、La2 O3 、SrTiO3 、LaAlO3 、ZrO2 、Y2 O3 、Gd2 O3 及包括以上多層的組合。分段H形體閘極結構18可亦包括側壁間隙壁32，例如氮化物，其通過常規沉積處理(例如CVD)，隨後進行非等向性蝕刻處理所形成。側壁間隙壁32將使閘極結構與源極和汲極區域28 (圖6B所示)隔離。
在接點形成之前，也可在突起的源極和汲極區域28及分段H形體閘極結構18上提供矽化物。熟習該項技藝者應瞭解，該矽化處理始於在完全成形並且圖案化半導體元件之上(例如摻雜或離子植入的源極與汲極區域16及個別元件)沉積一薄過渡金屬層，例如鎳、鈷或鈦。在沉積該材料之後，將該結構加熱，允許該過渡金屬與該半導體元件(例如源極、汲極、閘極接點區域)的活性區域內暴露的矽(或如本說明書所描述的其他半導體材料)起反應，形成一低阻抗過渡金屬矽化物。在反應之後，通過化學蝕刻除去任何殘留的過渡金屬，在該元件的主動區域中留下矽化物接點。
如圖6B進一步所示，在本說明書描述的每個具體實施例中，分段H形體閘極結構18包括相鄰於主動部分18b的突起源極和汲極區域28。在具體實施例中，突起源極和汲極區域28可通過如本領域中已知的一摻雜壘晶處理製造在集極區域16a和射極區域16b中。
圖7A和圖7B顯示根據本發明的態樣之電晶體(即側向異質接面雙極電晶體)之剖面圖。尤其是，圖7A是圖4所示電晶體沿「y」線的剖面圖；而圖7B是圖4所示電晶體沿「x」線的剖面圖。請即參考圖7A，在分段H形體閘極結構18的通道區域中提供兩不同半導體材料12、26。可將半導體材料26沉積在SOI技術上的集極區域16a中，並部分沉積在內部基極19之上，或者將半導體材料26沉積在射極區域16b上，並且部分沉積在內部基極19之上。在任一替代方案中，半導體材料26可亦延伸到外部基極區域14a內(在開口15上方)。
請即重新參考圖7A和圖7B，分段H形體閘極結構18包括設置在擴散14a上方的支腳18a。在具體實施例中，擴散14a可為突起的半導體材料，即p+ eSiGe。分段H形體閘極結構18的主動部分18b包括由例如高k介電材料構成的閘極介電材料30。高k介電材料可為例如HfO2 、Al2 O3 、Ta2 O3 、TiO2 、La2 O3 、SrTiO3 、LaAlO3 、ZrO2 、Y2 O3 、Gd2 O3 及包括以上多層的組合。分段H形體閘極結構18可亦包括側壁間隙壁32，例如氮化物，其通過常規沉積處理(例如CVD)，隨後進行非等向性蝕刻處理所形成。側壁間隙壁32將使閘極結構與源極和汲極區域28 (圖6B所示)隔離。在接點形成之前，也可在突起的源極和汲極區域28及分段H形體閘極結構18上提供矽化物。
如圖7B進一步所示，在本說明書描述的每個具體實施例中，分段H形體閘極結構18包括相鄰於主動部分18b的突起源極和汲極區域28。在具體實施例中，突起源極和汲極區域28可通過一如本領域中已知的摻雜壘晶處理製造在集極區域16a和射極區域16b中。
上述該(等)方法用於積體電路晶片製造。生成的積體電路晶片可由製造廠以原始晶圓形式(也就是具有多個未封裝晶片的單晶圓)、當成裸晶粒或已封裝形式來散佈。在後者案例中，晶片固定在單晶片封裝內(像是塑膠載體，具有導線黏貼至主機板或其他更高層載體)或固定在多晶片封裝內(像是一或兩表面具有表面互連或掩埋式互連的陶瓷載體)。然後在任何案例中，晶片與其他晶片、離散電路元件、及/或其他信號處理元件整合成為(a)中間產品，像是主機板、或(b)末端產品。末端產品可為包括積體電路晶片的任何產品，範圍從玩具與其他低階應用到具有顯示器、鍵盤或其他輸入元件及中央處理器的高階電腦產品。
本發明的各種具體實施例描述已為了說明而呈現，但不意旨將本發明受限在所揭露形式中。在不悖離所描述具體實施例之範疇與精神的前提下，熟習該項技藝者將明白許多修正例及變化例。本說明書中使用的術語係為了能最佳解釋具體實施例的原理、市場上所發現技術的實際應用或技術改進，或可讓熟習該項技藝者瞭解本說明書所揭露的具體實施例。
10:結構 10a:多指狀結構LBJT 10b:LBHT 12:半導體材料 14、16:圖案化擴散區域 14a:外部基極 15:開口 16a:集極區域 16b:射極區域 17:絕緣體層 18:分段H形體閘極結構 18a:分段支腳 18b:本體部分 19:內部基極 20:接點 22:額外磊晶材料 24:層間介電材料 26:半導體材料 28:源極和汲極區域 30:閘極介電材料 32:側壁間隙壁
利用本發明示範具體實施例的非限制範例，連同參考所述複數圖式，在以下實施方式中描述本發明。
圖1A顯示根據本發明態樣之圖案化擴散區域、還有其他特徵、及個別製程的俯視圖。
圖1B顯示根據本發明的態樣之圖案化擴散區域上的電晶體與個別製程之俯視圖。
圖2顯示根據本發明的額外態樣之電晶體與個別製程之俯視圖。
圖3顯示根據本發明的額外態樣之多指狀結構電晶體之俯視圖。
圖4顯示根據本發明的額外態樣之電晶體之俯視圖。
圖5顯示根據本發明的額外態樣之多指狀結構電晶體之俯視圖。
圖6A和圖6B顯示根據本發明的態樣之電晶體(即側向雙極接面電晶體)之剖面圖。
圖7A和圖7B顯示根據本發明的態樣之電晶體(即側向異質接面雙極電晶體)之剖面圖。
12:半導體材料
14a:外部基極
15:開口
17:絕緣體層
18:分段H形體閘極結構
18a:分段支腳
18b:本體部分
19:內部基極
30:閘極介電材料
32:側壁間隙壁

Claims (20)

  1. 一種結構，其包括： 一射極區域； 一集極區域； 多個基極區域，其位於該射極區域與該集極區域的相對側上；及 一閘極結構，其由一本體區域和一支腳區域構成，該本體區域位於該射極區域與該集極區域的相對側上之基極區域之間，並且該等支腳區域將該等基極區域與該射極區域和該集極區域兩者隔離。
  2. 如請求項1所述之結構，其中該閘極結構的本體區域係位於該射極區域與該集極區域之間一內部基極區域上方的一主動閘極部分。
  3. 如請求項1所述之結構，其中該等支腳區域構造並定位成防止以下之間洩漏：在一第一基極區域與該射極區域之間；在該第一基極區域與該集極區域之間；在一第二基極區域與該射極區域之間；及在該第二基極區域與該集極區域之間。
  4. 如請求項1所述之結構，其中該等支腳構造並定位成降低該等基極區域內的基極電阻。
  5. 如請求項1所述之結構，其中該等支腳與該本體區域塑造成一分段H形體閘極結構。
  6. 如請求項5所述之結構，其中該本體區域和該等支腳區域由多晶矽構成。
  7. 如請求項6所述之結構，其中該等支腳區域設置在一基材的一開口上，其鄰近於該射極區域和該集極區域兩者。
  8. 如請求項1所述之結構，其更包括至少部分在該閘極結構的該本體區域之下的一磊晶材料。
  9. 如請求項8所述之結構，其中該射極區域、該集極區域、和該等基極區域形成於絕緣體上的半導體材料技術。
  10. 如請求項1所述之結構，其中該等基極區域為內部基極區域，該閘極結構的該本體區域在該集極區域與該射極區域之間的一內部基極區域上方，並且更包括在該等支腳區域之間的該外部基極區域中的磊晶材料。
  11. 如請求項1所述之結構，其中該閘極結構為複數個H形閘極結構。
  12. 如請求項1所述之結構，其中該射極區域、該集極區域、和該等基極區域形成於全空乏型絕緣體上的半導體材料技術。
  13. 一種結構，其包括： 一半導體材料，其由一射極區域、一集極區域、和至少一基極區域構成；及 一分段閘極結構，其包括位於該至少一基極區域與該射極區域和該集極區域兩者之間的隔離區域。
  14. 如請求項13所述之結構，其中該分段閘極結構包括在該射極區域與該集極區域之間一內部基極區域上方的一主動本體區域，並且該等隔離區域為從該主動本體區域延伸並且將該至少一基極區域與該射極區域和該集極區域兩者隔離的支腳部分。
  15. 如請求項14所述之結構，其中該等支腳區域和該主動本體區域為一分段H形體閘極結構。
  16. 如請求項15所述之結構，其中該至少一基極區域為一第一外部基極區域和一第二內部基極區域，該第一外部基極區域通過第一和第二支腳區域與該射極區域和該集極區域兩個隔離，並且該第二內部基極區域通過第二和第三支腳區域與該射極區域和該集極區域兩者隔離。
  17. 如請求項13所述之結構，其中該分段閘極結構由一全空乏型基材上方的多晶矽構成。
  18. 如請求項13所述之結構，其中該分段閘極結構由一絕緣體上覆矽構成。
  19. 如請求項18所述之結構，其更包括至少部分在該分段閘極結構的一主動本體區域之下的一磊晶材料。
  20. 一種結構，其包括： 一電晶體，其形成於絕緣體上的半導體材料技術並由以下構成： 一射極區域， 一集極區域， 多個外部基極區域，其位於該射極區域與該集極區域的相對側上；及 一閘極結構的一主動本體部分，其由多晶矽材料構成並在該等外部基極區域之間延伸；及 隔離區域，其從該閘極結構的該主動本體部分延伸，該等隔離區域定位成將該等外部基極區域與該射極區域和該集極區域兩者隔離。
TW109134448A 2019-11-05 2020-10-05 閘極控制側向雙極接面/異質接面電晶體 TWI763069B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/674,432 2019-11-05
US16/674,432 US11276770B2 (en) 2019-11-05 2019-11-05 Gate controlled lateral bipolar junction/heterojunction transistors

Publications (2)

Publication Number Publication Date
TW202119625A true TW202119625A (zh) 2021-05-16
TWI763069B TWI763069B (zh) 2022-05-01

Family

ID=75485849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134448A TWI763069B (zh) 2019-11-05 2020-10-05 閘極控制側向雙極接面/異質接面電晶體

Country Status (4)

Country Link
US (1) US11276770B2 (zh)
CN (1) CN112786694B (zh)
DE (1) DE102020126945A1 (zh)
TW (1) TWI763069B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769806B2 (en) * 2021-09-08 2023-09-26 Globalfoundries U.S. Inc. Bipolar junction transistors including wrap-around emitter and collector contacts

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0137992A3 (en) 1983-09-29 1987-01-21 Fujitsu Limited Lateral bipolar transistor formed in a silicon on insulator (soi) substrate
US4987468A (en) 1988-06-17 1991-01-22 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US5717241A (en) 1993-12-09 1998-02-10 Northern Telecom Limited Gate controlled lateral bipolar junction transistor
US5567631A (en) 1995-11-13 1996-10-22 Taiwan Semiconductor Manufacturing Company Method of forming gate spacer to control the base width of a lateral bipolar junction transistor using SOI technology
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US7173320B1 (en) * 2003-04-30 2007-02-06 Altera Corporation High performance lateral bipolar transistor
US8324713B2 (en) * 2005-10-31 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Profile design for lateral-vertical bipolar junction transistor
US7701038B2 (en) * 2005-10-31 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. High-gain vertex lateral bipolar junction transistor
US8115280B2 (en) * 2005-10-31 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Four-terminal gate-controlled LVBJTs
JP5191132B2 (ja) 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
TW200837947A (en) * 2007-03-13 2008-09-16 Nat Univ Tsing Hua The structure and layout of high - efficiency lateral bipolar transistor
US8569866B2 (en) * 2007-12-20 2013-10-29 Asahi Kasei Microdevices Corporation Hybrid-integrated lateral bipolar transistor and CMOS transistor and method for manufacturing the same
US20100213507A1 (en) * 2009-02-20 2010-08-26 Ching-Chung Ko Lateral bipolar junction transistor
US7897995B2 (en) * 2009-04-07 2011-03-01 Mediatek Inc. Lateral bipolar junction transistor with reduced base resistance
US7932581B2 (en) * 2009-05-12 2011-04-26 Mediatek Inc. Lateral bipolar junction transistor
US8531001B2 (en) * 2011-06-12 2013-09-10 International Business Machines Corporation Complementary bipolar inverter
US8546230B2 (en) * 2011-11-15 2013-10-01 International Business Machines Corporation Bipolar transistor with a collector having a protected outer edge portion for reduced based-collector junction capacitance and a method of forming the transistor
US9130006B2 (en) * 2013-10-07 2015-09-08 Freescale Semiconductor, Inc. Semiconductor device with buried conduction path
US9496184B2 (en) * 2014-04-04 2016-11-15 International Business Machines Corporation III-V, SiGe, or Ge base lateral bipolar transistor and CMOS hybrid technology
US9312371B2 (en) 2014-07-24 2016-04-12 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication
US10367083B2 (en) * 2016-03-25 2019-07-30 Globalfoundries Inc. Compact device structures for a bipolar junction transistor
US9761664B1 (en) * 2016-04-20 2017-09-12 Globalfoundries Singapore Pte. Ltd. Integrated circuits with lateral bipolar transistors and methods for fabricating the same
US10964796B2 (en) * 2017-02-08 2021-03-30 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with stress material for improved mobility
US10644654B2 (en) * 2017-09-12 2020-05-05 Globalfoundries Inc. Hybrid cascode constructions with multiple transistor types

Also Published As

Publication number Publication date
CN112786694B (zh) 2023-09-08
US20210134987A1 (en) 2021-05-06
DE102020126945A1 (de) 2021-05-06
CN112786694A (zh) 2021-05-11
US11276770B2 (en) 2022-03-15
TWI763069B (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
TWI655777B (zh) 具有深溝槽空乏和隔離結構的開關
KR20040004639A (ko) 집적 바이씨모스 회로에서 제조되는 적층 외부 베이스를구비하는 바이폴라 트랜지스터
US10014397B1 (en) Bipolar junction transistors with a combined vertical-lateral architecture
CN109817714B (zh) 横向双扩散金属氧化物半导体(ldmos)器件
TWI752599B (zh) 具有標記層的異質接面雙極電晶體及其製造方法
US20230402453A1 (en) Heterojunction bipolar transistor with buried trap rich isolation region
TWI763069B (zh) 閘極控制側向雙極接面/異質接面電晶體
US20230352570A1 (en) Bipolar junction transistor
US6881976B1 (en) Heterojunction BiCMOS semiconductor
US20210193526A1 (en) Concurrent manufacture of field effect transistors and bipolar junction transistors with gain tuning
US20230129914A1 (en) Transistor with wrap-around extrinsic base
US11837460B2 (en) Lateral bipolar transistor
US11810969B2 (en) Lateral bipolar transistor
US11843034B2 (en) Lateral bipolar transistor
TWI699000B (zh) 延伸汲極mosfets(edmos)
US11935923B2 (en) Lateral bipolar transistor with gated collector
US11881523B2 (en) Heterojunction bipolar transistors
US20230127768A1 (en) Transistor with wrap-around extrinsic base
US20230143396A1 (en) Bipolar transistor with collector contact
EP4220732A1 (en) Bipolar transistor and method of manufacturing
CN117712119A (zh) 触发器可控硅整流器
US20210091195A1 (en) Heterojunction bipolar transistors
CN115732551A (zh) 环形双极型晶体管
CN117995894A (zh) 具有非晶半导体区的异质结双极晶体管