TW202107729A - 脫層方法及藉以製造薄膜裝置之方法 - Google Patents

脫層方法及藉以製造薄膜裝置之方法 Download PDF

Info

Publication number
TW202107729A
TW202107729A TW109118088A TW109118088A TW202107729A TW 202107729 A TW202107729 A TW 202107729A TW 109118088 A TW109118088 A TW 109118088A TW 109118088 A TW109118088 A TW 109118088A TW 202107729 A TW202107729 A TW 202107729A
Authority
TW
Taiwan
Prior art keywords
substrate
separation layer
film
conductive separation
interface
Prior art date
Application number
TW109118088A
Other languages
English (en)
Other versions
TWI740521B (zh
Inventor
知喚 李
Original Assignee
普渡研究基金會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 普渡研究基金會 filed Critical 普渡研究基金會
Publication of TW202107729A publication Critical patent/TW202107729A/zh
Application granted granted Critical
Publication of TWI740521B publication Critical patent/TWI740521B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/182—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only one or more of the layers being plastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/021—Treatment by energy or chemical effects using electrical effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/04—Treatment by energy or chemical effects using liquids, gas or steam
    • B32B2310/0409—Treatment by energy or chemical effects using liquids, gas or steam using liquids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/04—Treatment by energy or chemical effects using liquids, gas or steam
    • B32B2310/0445—Treatment by energy or chemical effects using liquids, gas or steam using gas or flames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/10—Batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Laminated Bodies (AREA)

Abstract

用於將膜結構與基材物理分離的界面脫層方法以及製造薄膜電子裝置的方法。該等方法需要在基材的表面上向該基材提供導電分離層，並任選地在該導電分離層上提供無針孔障壁層，在該導電分離層或(如果存在)障壁層上形成膜結構以產生多層結構，以及藉由使該多層結構經受界面剝離而將該膜結構與該基材分離，該界面剝離包括使該膜結構和該導電分離層或(如果存在)該障壁層之間的至少一個界面與水或電解質溶液接觸。

Description

脫層方法及藉以製造薄膜裝置之方法
本發明通常是關於將膜與基材脫層的方法。本發明特別是關於用於物理分離膜結構和基材的界面脫層方法，作為非限制實例，在薄膜裝置的製造過程中，包含但不限於薄膜電池。 [相關申請案的交叉引用]
本申請案主張2019年5月29日申請之美國專利臨時申請案第62/853,756號以及2019年5月30日申請之美國專利臨時申請案第62/854,421號的優先權。這些先前專利文件之內容藉由引用併入本案。
由於薄膜裝置是在各種基材和表面上製造的，因此薄膜裝置提供的性能超越傳統的塊體裝置(bulk device)，包含適用於許多新興應用的輕質、低成本、透明和/或可撓基材。實例包含可撓互補金屬氧化物半導體(CMOS)系統、多功能感測器和光電裝置以及高速電子電路。藉由使用非常適合於在剛性平坦的基材上限定複雜的微米/奈米級圖案的任務之習知光微影蝕刻方法，在剛性平坦的基材(例如晶圓或玻璃基材)上以習知方式製造薄膜裝置。直接將這些光微影蝕刻方法用於在可撓、可拉伸和/或透明基材上製造薄膜裝置時，存在重大挑戰，因為這些技術的主要目的是在由輻射敏感材料形成的剛性、平坦、二維表面上形成微米和奈米級圖案。此外，這些技術一般涉及化學和熱處理的使用，這些化學和熱處理通常需要額外的製造步驟來保護組成材料，這使整個過程更加複雜且耗時。
薄膜電池具有較高的平均輸出電壓、較低的重量(因此較高的能量密度)和更長的循環壽命，其性能超越典型的大容量可充電電池。薄膜電池習知在剛性、平坦的基材(例如矽晶圓和玻璃)上製造，這可佔電池總成本和重量的25%以上。因此，拓寬基材的選擇範圍不僅會降低材料和製造成本，而且亦可能使薄膜電池具有新功能，例如可撓性、輕便性和安裝便利性。然而，許多理想的可撓基材，例如聚對苯二甲酸乙二酯(PET)塑料，其熔融溫度不足以滿足適應與薄膜電池相關的後製過程(post-fabrication process)中遇到的條件所必需的熱阻。因此，已經致力於生產可撓薄膜電池的重大努力集中在開發低溫沉積技術以容納可撓基材材料。然而，這樣的努力通常導致低質量的薄膜和較差的電池性能。
最近，已經開發各種轉移印刷方法，其使活性薄膜能夠從其天然生長/製造的「供體/主體」晶圓物理轉移到「受體」基材。轉移印刷方法的成功取決於如何可控地將薄膜從其供體/主體脫層。藉由利用激光輔助剝除(laser-assisted liftoff)、熱機械剝離、控制剝落、電化學脫層和超聲誘導微泡技術，已為此目的開發幾種不同的剝離技術。在過去的幾十年中，這些技術產生顯著成就，但是由於後製方法所需的耐熱性和耐化學性水平，接收器基材的選擇仍然受到限制。在這些方案中，製造晶圓經常被犧牲並且不能被回收。此外，這些方法通常需要使用昂貴且笨重的儀器，從而限制了它們在原位和特定時間條件下的應用。
作為特定但非限制性的實例，剝除方法(lift‑off process)已用於將砷化鎵(GaAs)奈米膜與主體基材(例如GaAs晶圓)物理分離。具體而言，在主體晶圓上外延生長多個半導體/犧牲層，然後浸入適當的蝕刻劑溶液中，例如氫氟酸(HF)，該溶液可選擇性地溶解預先沉積的犧牲層，例如砷化鋁鎵(AlGaAs)。犧牲層的移除允許從主體晶圓物理釋放GaAs奈米膜。嚴格按照重複的「拾取和放置(pick‑and‑place)」操作，將釋放的奈米膜遞送到接收器基材(例如可撓聚醯亞胺薄膜)的所需位置。最後，執行附加的後製方法以完成所需的功能裝置，例如可撓基材上的薄膜光伏裝置。
受控剝落技術藉由利用熱失配誘發的殘餘應力在供體晶圓下方產生受控裂紋。作為一個特定但非限制性的實例，在供體鍺(Ge)晶圓的表面上沉積相對較厚的銀(Ag)層(厚度大於＞ 20 µm)以用作應力誘發物，然後在帶式爐中在約900℃的溫度加熱幾秒鐘退火。在冷卻過程中，Ag層與供體Ge晶圓之間的熱收縮差異大，從而導致在晶圓表面下方的受控應力，使Ge晶圓的頂部厚層(例如，厚度大於40 µm的層)破裂。可藉由Ag應力誘發層的厚度來估計裂紋的深度。多個功能薄膜層的剝落已被用於在可撓基材上構造所期望的功能裝置，例如薄膜光伏裝置。
上述分離/脫層技術已經使得能夠在包含聚胺甲酸酯膜、聚醯亞胺膜和聚矽氧膜的各種機械可撓基材上成功製造薄膜微米/奈米級裝置。然而，接收器基材的選擇仍然受到限制，因為基材必須具有一定程度的耐熱性和耐化學性，以適應後製方法中遇到的條件。此外，主體/供體晶圓通常必須犧牲，因為它們在這些方案中無法回收。尚未探索能夠經由晶圓級批次處理來支持半導體薄膜材料之各種組合的薄膜微米/奈米級裝置的轉移印刷。
Lee等人的美國專利第9,337,169號揭露電子、光電和磁性裝置的製造，並且更特別地，使用環境輔助轉移技術的這種裝置之製造。裝置製造方法包含受控的界面剝離技術，該技術於室溫在有水存在的情況下從基材將薄膜脫層。特別地，該方法包含提供含有氧化層的成長基材，在該氧化層上形成金屬層，在該金屬層上形成裝置層的堆疊，進行金屬層的流體輔助界面剝離，以將該裝置層的堆疊和該金屬層與該成長基材分離，並且將該裝置層的堆疊固定至目標基材。
本發明提供在薄膜裝置(例如薄膜電池)的製造過程中用於將膜結構與基材物理分離的界面脫層方法，作為非限制實例。
根據一態樣，界面脫層方法包含在基材的表面上向該基材提供導電分離層，在該導電分離層上形成膜結構以產生多層結構；以及藉由使該多層結構經受微泡輔助界面剝離(microbubble‑assisted interfacial debonding)而將該膜結構與該導電分離層分離，該微泡輔助界面剝離包括使該膜結構和該導電分離層之間的至少一個界面與水或電解質溶液接觸，並在該導電分離層和陽極之間施加電壓，該陽極亦與該水或電解質溶液接觸以在該界面產生微泡，使得該膜結構與該導電分離層脫層並浮起。
根據另一態樣，製造薄膜裝置的方法包含在基材的表面上提供具有導電分離層的基材，將介電聚合物膜施加並結合到該基材的該導電分離層上，在該介電聚合物膜上形成該薄膜裝置，以產生多層結構，以及藉由使該多層結構經受微泡輔助界面剝離(microbubble‑assisted interfacial debonding)而將該多層結構與該導電分離層分離，該微泡輔助界面剝離包括使該介電聚合物膜和該導電分離層之間的至少一個界面與水或電解質溶液接觸，並在該導電分離層和陽極之間施加電壓，該陽極亦與該水或電解質溶液接觸以在該界面產生微泡，使得該多層結構與該導電分離層脫層並浮起。
根據另一態樣，界面脫層方法包含在基材的表面上向該基材提供導電分離層，並在該導電分離層上提供無針孔障壁層(pin‑hole free barrier layer)，在該障壁層上形成膜結構以產生多層結構，以及藉由使該多層結構經受界面剝離(interfacial debonding)而將該膜結構與該障壁層分離，該界面剝離包括使該膜結構和該障壁層之間的至少一個界面與水或電解質溶液接觸。
上述該等方法的技術態樣較佳是包含在各種基材(包含機械可撓薄膜基材)上製造薄膜裝置並且使用轉移印刷方法將該裝置轉移到各種基材的能力，其可通用又可擴展，並且可將預製的薄膜裝置與其原始製造(主體或供體)基材物理分離，而不會降低性能。此外，可在其上製造裝置的主體/供體基材可被回收與重複利用以製造其他裝置。該等方法亦適用於晶圓規模的批次方法。
從以下詳細說明中將理解本發明的其他態樣和優點。
以下描述了界面脫層方法，該方法使得能夠在各種感興趣的表面和基材上製造薄膜裝置。藉由在預製的薄膜裝置和在其上製造裝置的供體/主體基材之間的界面處的電化學反應產生脫層過程。可控制該過程以促進相對較大薄膜裝置從供體/主體基材完整分離而無需使用機械剝離工具或設備。然後可將裝置轉移到可撓、可拉伸和/或透明的基材上，並產生可撓、可拉伸和/或透明的薄膜裝置。
脫層方法進一步使得能夠將預製的薄膜裝置與主體/供體基材(例如，半導體晶圓或玻璃基材)物理分離，以實現晶圓尺寸、多個堆疊的薄膜裝置的無缺陷脫層，並使得主體/供體基材能夠多次重複使用作為主體/供體基材，用於後續的裝置製造，從而為裝置製造節省大量成本。在導致本發明的研究過程中，高性能薄膜裝置(包含電阻器、二極體和摻有單晶摻雜Si膜的電晶體)從尺寸超過4吋(約10公分)的製造主體/供體基材完整地脫層，然後印刷在各種不同的基材上。這態樣使得能夠在各種所欲之基材和表面上構造許多電子裝置(例如光電設備(包含電漿裝置)、積體電路和生物感測器)具有廣泛的應用。其他特別感興趣的裝置包含薄膜電池，儘管應該理解，該方法更普遍地適用於各種薄膜裝置，例如光電設備(包括電漿裝置)、積體電路和生物感測器，及其轉移到各種不同的基材和表面。
圖1顯示利用微泡輔助的界面剝離機制之界面脫層方法的示意說明。在所示之非限制實例中，薄聚亞醯胺膜(PI，例如厚度約1至約2 µm)已旋塗在基材(矽(Si)晶圓)上的導電(例如，金屬或摻雜矽)分離層(例如，約50 nm厚的金(Au)層)上作為薄膜裝置的可撓支撐和介電層，例如已使用標準半導體微米/奈米製造方法在PI膜上製造該薄膜裝置。整個多層結構已經完全用聚甲基丙烯酸甲酯(PMMA，例如厚度約1 μm)封裝，以避免在隨後的電化學反應過程中裝置的任何潛在的降解。多層結構如圖1中所示，由於完全浸沒在電解質溶液中，在這種非限制性情況下，是氯化鈉(NaCl)或氫氧化鈉(NaOH)電解質溶液。在浸入之前，已經修整基材的邊緣以暴露多層結構，以便在電解質溶液與PI膜和導電分離層之間的界面之間提供直接接觸。圖1說明亦浸入電解液中的鉑(Pt)板，並且已將電壓施加到Pt板(陽極)和分離層(陰極)，以產生以下電化學反應： 4 H2 O + 4 eG = 2H2 (微泡) + 4 OHG (陰極) 2 H2 O ‑ 4 eG = O2 + 4 H+ (陽極)
更詳細的側視圖如圖2所示，其說明微米等級氣泡(H2 )產生在分離層(陰極)，其產生適度的浮力，據信可克服PI膜與分離層之間的界面黏附，並促使它們在晶圓級完全界面分離，而PI膜所攜帶的薄膜裝置不會遭受任何損壞、破裂等。
製造預製的樣品，以在2 µm厚的PI膜上含有薄膜裝置，該PI膜施加到Au塗層的4吋矽(Au/Si)晶圓上，並用1 µm厚的PMMA封裝，作為非限制實例。將樣品與Pt陽極一起浸入NaCl電解質水溶液中，並向Au層施加正電位(約6V)。圖3、4和5顯示在脫層方法過程中樣品的一系列光學影像。結果，薄膜裝置從Au/Si晶圓脫層並浮在電解質溶液的表面上，其中可移除裝置並將其轉移到另一個基材或表面。供體Au/Si晶圓保持完整，可重複用於其他製造方法。研究證明消除任何機械剝離工具或設備(例如習知界面剝離方法中常用的90度機械剝離工具)的能力。
可藉由控制施加的電壓並選擇電解質溶液的莫耳濃度來控制圖1和圖2中表示的剝離機制，以提高成功實現無缺陷脫層的能力。圖6和圖7顯示脫層時間為使用供體Au/Si晶圓上的2 μm厚的PI膜的試驗台樣品(2×2 cm2 )的NaCl濃度之函數。結果表示當NaCl莫耳濃度大於2M時，脫層方法隨著NaCl溶液濃度的增加而加速，直到電化學反應變得過飽和(反過來，脫層時間飽和)。圖6和7亦證明當保持NaCl電解質溶液的恆定濃度時，平均脫層率隨著施加電壓從5V增加到10V而增加。注意到，基於脫層時間，施加的電壓似乎比電解質濃度的影響相對較小。取決於用於製造特定電子裝置的結構和材料，可預見地使用高達約10伏特的電壓，較佳在約5伏特至約10伏特的範圍內。
作為上述和圖1與圖2所示脫層方法的替代方案，可預見的是例如，藉由Lee等人的美國專利第9,337,169號中描述的界面剝離技術可實現圖1和圖2所示的薄膜裝置與製造(供體或主體)基材脫層，該專利的內容藉由引用併入本文。在此情況下，藉由在室溫下在水存在下使用流體輔助界面剝離技術將支撐層與障壁層脫層，從而在裝置的支撐層與分離和阻擋層之間的界面處產生電化學反應，而將圖1和圖3所示之薄膜裝置與基材脫層。如同圖1和圖2所示之方法，導電分離層保持黏附至該基材。
進一步的研究導致各種其他樣品裝置成功地脫層，漂浮在水表面上並轉移到包含織物、葉子和人造手的各種非常規基材上。該等裝置超薄並且足夠可撓，以在人的頭髮上變形。圖8、9和10顯示一些樣品裝置中包埋的代表性電阻器、二極體和電晶體的實測電流-電壓(I-V)曲線。這些結果確認在脫層方法之後，電路組部件的電子性能沒有發生明顯的劣化。
作為進一步實例，圖11和圖12包含與脫層並施加到彈性基材上的電生理感測電極有關的圖。這些裝置含有PI膜(約1.5 µm)和Au (約100 nm) 的薄層，這些層被圖案化以形成絲狀蛇形網(filamentary serpentine mesh)，用作測量電極，接地電極和參考電極以及連接引線。最初將該等裝置製造在供體Au/Si晶圓上，然後使用本文所述的脫層方法進行脫層。電極連接到志願者的皮膚上，以分別測量志願者胸部和前臂區域的心電圖(ECG)和肌電圖(EMG)訊號。從該等裝置獲得的所得ECG數據(圖11)和EMG數據(圖12)(圖11和12的左圖)在質量上可與商用ECG和EMG電極記錄的數據(圖11和12的右圖)相比較。
圖13顯示根據本發明之另一個非限制性態樣的涉及微泡輔助的界面剝離機制的另一界面脫層方法的示意圖。在所示之實例中，在沉積在基材10(例如，半導體晶圓或玻璃基材)上的導電(例如，金屬或摻雜矽)分離層12上已經形成障壁層14，並且已經以適用於電池16之預期構造和應用的任何方式製造薄膜電池16。分離層12較佳是由韌性金屬形成，例如，包括鎳、銅、鋁、金的單一金屬或金屬合金，或者具有至少約8%的斷裂伸長率的另一種金屬或金屬合金。障壁層14是無針孔的層，作為非限制性實例，是藉由原子層沉積(ALD)或能夠在分離層12上沉積無針孔層的均等方法，在分離層12的頂部上已沉積的氧化鋁或氧化鉿的層。將電池16示意性地表示為包括多個層，其中之一較佳是用作可撓電介質支撐層18，其最初覆蓋並接觸障壁層14。合適的支撐層18之非限制性實例示聚對苯二甲酸乙二酯(PET)。可用可去除的聚合物(未示出)完全封裝整個電池結構，非限制性實例是聚甲基丙烯酸甲酯(PMMA，例如約1μm厚)，以避免在隨後的脫層方法過程中電池的任何潛在降解。
電池16及其支撐結構(基材10、分離層12和障壁層14)在圖13表示為已經完全浸沒在電解質溶液中，在這種情況下是氫氧化鈉(NaOH)電解質溶液，儘管可預見使用氯化鈉(NaCl)和其他電解質溶液。在浸沒之前，可修整基材10的邊緣以暴露至少電池16的支撐層18以及基材10上的分離和障壁層12及14，以提供電解質溶液和支撐層18與障壁層14間的界面之間的直接接觸。陽極20亦被表示為浸入電解質溶液中，然後將電壓施加到陽極20和分離層(陰極)12，以產生以下的電化學反應： 4 H2 O + 4 eG = 2H2 (微泡) + 4 OHG (陰極) 2 H2 O ‑ 4 eG = O2 + 4 H+ (陽極)
圖13說明在分離層(陰極)12產生的微米尺度氫氣(H2 )氣泡，其產生適度的浮力，據信該浮力克服支撐層18和障壁層14之間的界面黏附並促使它們在晶片級的完全界面分離，支撐層18所承載的電池16不會遭受任何損壞、破裂等。因此，脫層方法用於以無缺陷的方式將薄膜電池16從其製造(供體或主體)基材10脫層，並且允許基材10在隨後的製造週期中再利用。在脫層之後，薄膜電池16可結合到幾乎任何種類的接收器基材，包括但不限於可撓聚合物基材，從而使接收器基材的目標表面能夠用作期望的電源。
電池16和基材10的物理性脫層及其分離和障壁層12及14可在室溫進行，並且基本上由受控環境中在障壁-支撐層界面的原子和分子的物理和化學分離驅動，其中可控制地觸發和介導剝離過程的成核位置和傳播方向。可藉由控制施加電壓並選擇電解質溶液的莫耳濃度來部分控制剝離機制以提高成功實現無缺陷脫層的能力。如上述圖6和7所示，用其他薄膜裝置進行的研究表明電池16的脫層時間是電解質濃度的函數，其中脫層隨著濃度的增加而加速，直到電化學反應變得過飽和(反過來，脫層時間達到飽和)，並且脫層速率也隨著施加電壓的增加而增加，儘管程度不太明顯。
用於高性能薄膜電池和其他薄膜裝置的習知製造方法通常需要高溫方法或沉積技術。特別是在高溫下，例如在約550°C或更高的高溫下，此等方法和沈積技術可能會使分離層12的結晶度變形或改變，從而導致分離層12與薄膜電池16之間的界面黏附性增加。結果，電池16可能無法和分離層12乾淨地脫層。作為解決方案，無針孔障壁層14較佳是包含在基材10上的層堆疊中，並且特別是藉由原子層沉積(ALD)工具或等效物沉積在分離層12的頂部上。如本文所用，無針孔是指具有貫穿厚度孔隙率的障壁層14，其最大橫截面尺寸不大於10 nm。為了避免分離層12的再結晶或物理變形，障壁層14較佳為至少約3 nm厚，例如約5至約10 nm厚。當所需的產品質量(裝置性能)很高時，這態樣特別理想，在這種情況下，薄膜裝置需要高溫程序。
作為上述和圖13中描述的脫層方法的替代，可以預見的是，例如可用Lee等人的美國專利第9,337,169號中描述的界面剝離技術來實現圖13所示之薄膜電池(或其他裝置)從製造(供體或主體)基材的脫層，該專利的內容藉由引用併入本文。在這種情況下，於室溫在水的存在下使用流體輔助界面剝離技術在電池16(或其他裝置)的支撐層18與其上有製造電池16的基材10的障壁層12和14之間的界面處產生電化學反應，將支撐層18從障壁層14脫層而使得圖13所示的薄膜電池16與基材10剝離。如圖13所示的方法，導電分離層12保持黏附到基材10。
上述的脫層方法藉由在室溫並因此在現有剝離技術(例如利用激光輔助剝離、熱機械剝離、可控剝落、電化學脫層和超聲誘導微泡)中發生的較低溫度下使用水或電解質溶液而提供簡單、低成本、通用且可擴展的轉移印刷方法。
雖然已經根據特定實施例和研究描述本發明，但應當清楚的是，本技藝之技術人是可以採用替代方式。例如，由該方法產生的裝置在外觀和構造上可與本文所述和附圖所示的實施例不同，可對方法參數進行修改，並可用適當的材料代替所指出的那些。因此，應理解上述詳細說明旨在描述附圖中表示的特定實施例及其某些但不一定是所有特徵和態樣，並且標識所表示的實施例及其所描述的特徵和態樣的某些但不一定是所有替代方案。本發明包括另外的或替代的實施例，其中可消除特定實施例的一個或多個特徵或態樣，或者可以組合不同實施例的兩個或多個特徵或態樣，作為非限制性實例。據此，應理解本發明不一定限於本文描述或附圖中示出的任何實施例，並且以上採用的措詞和術語是為了描述所示出的實施例和研究之目的，而不一定是對本發明範圍的限制。因此，僅由以下申請專利範圍限制本發明的範圍。
10:基材 12:分離層 14:障壁層 16:電池 18:支撐層 20:陽極
[圖1]根據本發明之非限制實施例示意地說明界面脫層方法，其中膜結構從導電分離層剝離。
[圖2]是圖1的細節，根據本發明之非限制實例示意地表示在膜結構和導電分離層之間的界面處所產生的微泡以剝離該膜結構並且產生能夠將膜結構與供體/主體基材完全分離的適度浮力。
[圖3、4和5]含有三個影像，根據本發明之非限制態樣，表示薄膜裝置從剛性、平坦供體/主體/製造基材脫離。
[圖6和7]是兩個圖式，表明電解質濃度和施加的電壓對於將聚醯亞胺膜從塗覆有金屬膜(例如Au膜)的供體Si晶圓脫層的時間之影響。
[圖8、9和10]是分別繪製包埋在薄膜裝置中的代表性電阻器、二極體和電晶體的實測電流-電壓(I-V)曲線的曲線圖，表明在脫層後裝置的電子性能沒有發生明顯下降。
[圖11]和[圖12]包含與脫層並施加到彈性基材(左圖)和商用電極(右圖)上的薄膜電生理感測電極的性能有關之曲線圖。圖11包含與薄膜電生理感測電極(左圖)和商用ECG電極(右圖)的性能有關的ECG數據，圖12包含與薄膜電生理感測電極(左圖)和商用EMG電極(右圖)的性能有關的EMG數據。
[圖13]根據本發明之非限制性態樣，示意性地說明界面脫層方法，其中在薄膜電池和多層堆疊之間的界面處產生微米級氣泡，以使薄膜電池剝離並產生適度的浮力，該浮力能夠將薄膜電池與供體/主體基材完全分離。

Claims (43)

  1. 一種用於將膜結構與基材物理分離的界面脫層方法，該方法包括： 在基材的表面上向該基材提供導電分離層； 在該導電分離層上形成膜結構以產生多層結構；以及 藉由使該多層結構經受微泡輔助界面剝離(microbubble-assisted interfacial debonding)而將該膜結構與該導電分離層分離，該微泡輔助界面剝離包括使該膜結構和該導電分離層之間的至少一個界面與水或電解質溶液接觸，並在該導電分離層和陽極之間施加電壓，該陽極亦與該水或電解質溶液接觸以在該界面產生微泡，使得該膜結構與該導電分離層脫層並浮起。
  2. 如請求項1之方法，其中該膜結構是薄膜裝置。
  3. 如請求項2之方法，其中該薄膜裝置是選自由光電、積體電路和生物感測器裝置所組成之群組。
  4. 如請求項1之方法，其中該基材是半導體晶圓或玻璃基材。
  5. 如請求項1之方法，該方法進一步包括將該膜結構結合至第二基材。
  6. 如請求項5之方法，其中該第二基材是可撓聚合物基材。
  7. 如請求項1之方法，其中該微泡是氫氣氣泡。
  8. 如請求項7之方法，其中使該膜結構和該導電分離層之間的該界面與該電解質溶液接觸。
  9. 如請求項8之方法，其中該電解質溶液具有莫耳濃度至多為約2M的氯化鈉或氫氧化鈉。
  10. 如請求項1之方法，其中施加在該導電分離層和該陽極之間的該電壓至多為約10伏特。
  11. 如請求項1之方法，其中施加在該導電分離層和該陽極之間的該電壓是約5至約10伏特。
  12. 如請求項1之方法，其中該微泡輔助界面剝離是在約10℃至約30℃的溫度下進行。
  13. 如請求項1之方法，其中在該分離步驟之後，該導電分離層保持黏附在該基材的該表面。
  14. 如請求項13之方法，其中在該分離步驟之後，該方法進一步包括在該基材的該導電分離層上形成第二膜結構，以產生第二多層結構。
  15. 如請求項1之方法，其中在該分離步驟之後，該膜結構浮在該水或電解質溶液的表面上。
  16. 如請求項1之方法，其中該膜結構包括在該基材的該導電分離層上並結合到該基材的該導電分離層之介電聚合物膜，並且該分離步驟使該介電聚合物膜與該導電分離層剝離(debond)。
  17. 如請求項1之方法，其進一步包括用聚合材料封裝該膜結構，而後在該分離步驟之前經由該聚合材料暴露該界面。
  18. 一種製造薄膜電子裝置的方法，該方法包括： 在基材的表面上提供具有導電分離層的基材； 將介電聚合物膜施加並結合到該基材的該導電分離層上； 在該介電聚合物膜上形成該薄膜裝置，以產生多層結構；以及 藉由使該多層結構經受微泡輔助界面剝離(microbubble‑assisted interfacial debonding)而將該多層結構與該導電分離層分離，該微泡輔助界面剝離包括使該介電聚合物膜和該導電分離層之間的至少一個界面與水或電解質溶液接觸，並在該導電分離層和陽極之間施加電壓，該陽極亦與該水或電解質溶液接觸以在該界面產生微泡，使得該多層結構與該導電分離層脫層並浮起。
  19. 如請求項18之方法，其中該薄膜裝置是選自由光電、積體電路和生物感測器裝置所組成之群組。
  20. 如請求項18之方法，其中該基材是半導體晶圓或玻璃基材。
  21. 如請求項18之方法，該方法進一步包括將該膜結構結合至第二基材。
  22. 如請求項21之方法，其中該第二基材是可撓聚合物基材。
  23. 如請求項18之方法，其中該微泡是氫氣氣泡。
  24. 如請求項23之方法，其中使該膜結構和該導電分離層之間的該界面與該電解質溶液接觸。
  25. 如請求項18之方法，其中該微泡輔助界面剝離是在約10℃至約30℃的溫度下進行。
  26. 如請求項18之方法，其中在該分離步驟之後，該導電分離層保持黏附在該基材的該表面。
  27. 如請求項26之方法，其中在該分離步驟之後，該方法進一步包括在該基材的該導電分離層上形成第二介電聚合物膜以及在該第二介電聚合物膜上形成第二薄膜電子裝置，以產生第二多層結構。
  28. 如請求項18之方法，其中在該分離步驟之後，該膜結構浮在該水或電解質溶液的表面上。
  29. 如請求項18之方法，其進一步包括用聚合材料封裝該膜結構，而後在該分離步驟之前經由該聚合材料暴露該界面。
  30. 一種用於將膜結構與基材物理分離的界面脫層方法，該方法包括： 在基材的表面上向該基材提供導電分離層，並在該導電分離層上提供無針孔障壁層(pin‑hole free barrier layer)； 在該障壁層上形成膜結構以產生多層結構；以及 藉由使該多層結構經受界面剝離(interfacial debonding)而將該膜結構與該障壁層分離，該界面剝離包括使該膜結構和該障壁層之間的至少一個界面與水或電解質溶液接觸。
  31. 如請求項30之方法，其中使該膜結構和該障壁層之間的該界面與該電解質溶液接觸，該方法進一步包括在該導電分離層和陽極之間施加電壓，該陽極亦與該電解質溶液接觸以在該界面產生微泡，使得該膜結構與該導電分離層脫層並浮起。
  32. 如請求項31之方法，其中該微泡是氫氣氣泡。
  33. 如請求項31之方法，其中該電解質溶液是選自由氯化鈉電解質溶液和氫氧化鈉電解質溶液所組成之群組。
  34. 如請求項31之方法，其中該障壁層是由氧化鋁或氧化鉿形成。
  35. 如請求項30之方法，其中使該膜結構和該障壁層之間的該界面與水接觸。
  36. 如請求項30之方法，其中該分離步驟是在約室溫下進行。
  37. 如請求項30之方法，其中在該分離步驟之後，該導電分離層保持黏附在該基材的該表面。
  38. 如請求項37之方法，其中在該分離步驟之後，該方法進一步包括在該基材的該導電分離層上形成第二膜結構，以產生第二多層結構。
  39. 如請求項30之方法，其中該膜結構是薄膜裝置。
  40. 如請求項30之方法，其中該薄膜裝置是薄膜電池。
  41. 如請求項30之方法，其中該基材是半導體晶圓或玻璃基材。
  42. 如請求項30之方法，該方法進一步包括將該膜結構結合到第二基材。
  43. 如請求項42之方法，其中該第二基材是可撓聚合物基材。
TW109118088A 2019-05-29 2020-05-29 脫層方法及藉以製造薄膜裝置之方法 TWI740521B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962853756P 2019-05-29 2019-05-29
US62/853,756 2019-05-29
US201962854421P 2019-05-30 2019-05-30
US62/854,421 2019-05-30

Publications (2)

Publication Number Publication Date
TW202107729A true TW202107729A (zh) 2021-02-16
TWI740521B TWI740521B (zh) 2021-09-21

Family

ID=73552124

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118088A TWI740521B (zh) 2019-05-29 2020-05-29 脫層方法及藉以製造薄膜裝置之方法

Country Status (3)

Country Link
US (1) US20220223457A1 (zh)
TW (1) TWI740521B (zh)
WO (1) WO2020243396A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117105168A (zh) * 2023-08-17 2023-11-24 中国科学院力学研究所 一种基于介电润湿效应下的薄膜的剥离方法及应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061827A1 (fr) * 2001-01-31 2002-08-08 Sony Corporation DISPOSITIF à SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
KR101920718B1 (ko) * 2012-07-27 2018-11-21 삼성전자주식회사 그래핀 소자 제조 장치 및 이를 이용한 그래핀 소자 제조 방법
WO2014089437A1 (en) * 2012-12-07 2014-06-12 Graphene Frontiers, Llc Method and apparatus for transfer of films among substrates
CN104936892A (zh) * 2013-02-13 2015-09-23 韩华泰科株式会社 制造石墨烯膜的方法和由此制造的石墨烯膜
CN103280541B (zh) * 2013-05-23 2016-02-17 北京工业大学 一种在cvd石墨烯上制备柔性器件和柔性衬底的工艺方法
TW201447055A (zh) * 2013-06-05 2014-12-16 Taiwan Bluestone Technology Co Ltd 複合板材的分離裝置
US9624597B2 (en) * 2013-06-13 2017-04-18 Yan Ye Methods and apparatuses for delaminating process pieces
KR101466647B1 (ko) * 2013-09-02 2014-12-01 고려대학교 산학협력단 반도체 나노층 제조 방법
US10369775B2 (en) * 2016-12-09 2019-08-06 Imec Vzw Method of releasing graphene from substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117105168A (zh) * 2023-08-17 2023-11-24 中国科学院力学研究所 一种基于介电润湿效应下的薄膜的剥离方法及应用

Also Published As

Publication number Publication date
WO2020243396A1 (en) 2020-12-03
TWI740521B (zh) 2021-09-21
US20220223457A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
CN107170711B (zh) 一种转移制备二维原子晶体叠层结构的方法
Fan et al. Transfer assembly for two-dimensional van der Waals heterostructures
CN111874896B (zh) 一种精准转移二维材料的方法及其应用
CN103889896B (zh) 从金属基底上无损层离石墨烯的方法
KR101111960B1 (ko) 플렉서블 에너지 변환소자 및 이의 제조방법
KR20170021297A (ko) 그래핀의 제조 및 전사 방법
KR101982154B1 (ko) 그래핀 필름의 제조 방법
Rho et al. $\hbox {PbZr} _ {x}\hbox {Ti} _ {1-x}\hbox {O} _ {3} $ Ferroelectric Thin-Film Capacitors for Flexible Nonvolatile Memory Applications
US9624597B2 (en) Methods and apparatuses for delaminating process pieces
TWI740521B (zh) 脫層方法及藉以製造薄膜裝置之方法
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
CN109768154B (zh) 一种蓝宝石基可控剥离柔性pzt薄膜的制备方法
US11864465B2 (en) Integration of semiconductor membranes with piezoelectric substrates
KR101923772B1 (ko) 2차원 나노박막을 전사시키는 방법
CN110739880A (zh) 一种碳化硅纳米线阵列基压电纳米发电机的制备方法
JP2003229588A (ja) 薄膜半導体の製造方法及び太陽電池の製造方法
US20230166965A1 (en) Method of liquid-mediated pattern transfer and device structure formed by liquid-mediated pattern transfer
RU2813448C1 (ru) Способ получения металлосодержащей плёночной заготовки, способ покрытия целевого носителя этой металлосодержащей плёночной заготовкой (варианты) и его использование (варианты)
EP4389944A1 (en) Electrochemical method for producing a nano- or micro-sheet element using an electrolyte membrane
CN115611272B (zh) 石墨烯薄膜的转移方法
Saldana et al. Influence of NaOH Concentration on Transfer Process of Graphene
US10980130B2 (en) Metal foils with ordered crystal structure and method for producing metal foils
WO2024132711A1 (en) Electrochemical method for producing a nano-or micro-sheet element using an electrolyte membrane
CN117174791A (zh) 微元件转移方法
Gao et al. Research on Transfer Printing Process Optimization for Flexible Piezoelectric Energy Harvester