TW202107679A - 記憶體單元 - Google Patents

記憶體單元 Download PDF

Info

Publication number
TW202107679A
TW202107679A TW109119247A TW109119247A TW202107679A TW 202107679 A TW202107679 A TW 202107679A TW 109119247 A TW109119247 A TW 109119247A TW 109119247 A TW109119247 A TW 109119247A TW 202107679 A TW202107679 A TW 202107679A
Authority
TW
Taiwan
Prior art keywords
layer
ferromagnetic
ferromagnetic layer
data storage
bottom electrode
Prior art date
Application number
TW109119247A
Other languages
English (en)
Inventor
莫里西歐 曼弗里尼
戴爾 馬克斯 喬漢斯 亨利卡斯 凡
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202107679A publication Critical patent/TW202107679A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

各種本發明實施例是關於一種記憶體單元，其包括一第一鐵磁體層與一第二鐵磁體層。一底電極導孔在一基底上，一底電極在上述底電極導孔上，一資料儲存層在上述底電極上。上述第一鐵磁體層在上述資料儲存層上且具有指向一第一方向的一第一磁化作用。上述第二鐵磁體層在上述底電極導孔上且具有指向一第二方向的一第二磁化作用，上述第二方向直交於上述第一方向。

Description

記憶體單元
本發明實施例是關於半導體裝置，特別是關於記憶體單元、記憶體裝置及其形成方法。
許多現代電子裝置包括電子記憶體，配置此電子記憶體以記憶資料。電子記憶體可以是揮發式記憶體或非揮發式記憶體。揮發式記憶體在其受電源驅動時儲存資料，而非揮發式記憶體即使在將電源移除時仍能保留資料。電阻式隨機存取記憶體(resistive random access memory；RRAM)由於其結構簡單且與互補式金屬—氧化物—半導體(complementary metal-oxide semiconductor；CMOS)邏輯製程相容，成為作為下一個世代的非揮發式記憶體技術的一項有潛力的選項。一個電阻式隨機存取記憶體單元包括一介電質資料儲存層，其具有可變的電阻值，此介電質資料儲存層置於設在互連金屬化層範圍內的二個電極之間。
一實施例是關於一種記憶體單元，其包括：一第一鐵磁體層、一第二鐵磁體層以及在上述第一鐵磁體層上的一資料儲存層。上述第一鐵磁體層具有一第一磁化作用，上述第一磁化作用直交於上述第二鐵磁體層的一第二磁化作用。
另一實施例是關於一種記憶體單元，包括：一底電極導孔，在一基底上；一底電極，在上述底電極導孔上；一資料儲存層，在上述底電極上；一第一鐵磁體層，在上述資料儲存層上且具有指向一第一方向的一第一磁化作用；以及一第二鐵磁體層，在上述底電極導孔上且具有指向一第二方向的一第二磁化作用，上述第二方向直交於上述第一方向。
又另一實施例是關於一種記憶體裝置，包括：一或多個下互連層，在一基底上，其中上述一或多個下互連層包括一底電極導孔；以及一電阻式隨機存取記憶體(resistive random access memory；RRAM)單元，在上述底電極導孔上，其中上述電阻式隨機存取記憶體單元包括：一底電極，在上述底電極導孔上；一資料儲存層，在上述底電極上；一第一鐵磁體層，在上述資料儲存層上且具有指向一第一方向的一第一磁化作用；以及一第二鐵磁體層，在上述底電極導孔上且具有指向一第二方向的一第二磁化作用，上述第二方向不同於上述第一方向。
又另一實施例是關於一種形成記憶體裝置的方法，包括：在一基底的上方形成一底電極通孔；在上述底電極通孔的上方形成一資料儲存結構；在上述資料儲存結構的上方形成一第一鐵磁體膜，其中將上述第一鐵磁體膜配置為具有一第一磁化作用；在上述底電極導孔的上方形成一第二鐵磁體膜，其中將上述第二鐵磁體膜配置為具有一第二磁化作用，上述第二磁化作用直交於上述第一磁化作用；以及將上述第一鐵磁體膜、上述資料儲存結構及上述第二鐵磁體膜圖形化，以定義一記憶體單元，上述記憶體單元包括一第一鐵磁體層、一第二鐵磁體層及在上述第一鐵磁體層下的一資料儲存層。
要瞭解的是，以下的揭露內容提供許多不同的實施例或範例以實現本發明實施例的不同構件。以下的揭露內容敘述各個構件及其排列方式的特定實施例或範例，以簡化本發明實施例的說明。當然，這些特定的範例並非用以限定。例如，元件的尺寸並非受限於所揭露的範圍或值，但可能依存於製程條件及/或裝置所需求的性質。此外，若是本發明實施例敘述了一第一構件形成於一第二構件之上或上方，即表示其可能包括上述第一構件與上述第二構件是直接接觸的實施例，亦可能包括了有附加構件形成於上述第一構件與上述第二構件之間，而使上述第一構件與第二構件可能未直接接觸的實施例。為了簡潔，可能以任意的比例繪示各種構件。此外，本發明實施例可能會在各種實施例重複使用相同的元件符號。這樣的重複是為了敘述上的簡化與明確，而非意指所討論的不同實施例及/或結構之間的關係。
此外，其與空間相關用詞。例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，係為了便於描述圖示中一個元件或構件與另一個(些)元件或構件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。
一電阻式隨機存取記憶體(resistive random access memory；RRAM)單元包括一資料儲存層(例如：氧化物層)，此資料儲存層排列於頂電極與底電極之間。此資料儲存層的可變的電阻值代表例如一個位元的資料等的資料單元。依存於在上述頂電極與上述底電極之間施加的電壓，上述可變的電阻值對應於上述資料單元的資料狀態而會歷經在一高電阻態(high resistance state)與一低電阻態(low resistance state)之間的可逆變化。上述高電阻態的「高」，是指上述可變的電阻值超過一臨界值；上述低電阻態的「低」，是指上述可變的電阻值在上述臨界值之下。
在可以將一電阻式隨機存取記憶體裝置用來儲存資料之前，通常會形成一初始的導電路徑(例如：導電燈絲(conductive filament))而越過上述資料儲存層。上述初始的導電路徑的形成會使後續的寫入操作(其形成導電路徑)的操作較為容易。為了形成上述初始的導電路徑，在上述電阻式隨機存取記憶體的製造程序的結尾，跨越上述頂電極與上述底電極而施加一形成電壓(forming voltage)。在電阻式隨機存取記憶體裝置的一些種類，上述導電路徑可以是氧空位(oxygen vacancies)與導電離子的組合。在這樣的裝置中，上述形成電壓可能會將氧原子震出上述資料儲存層的晶格，藉此在局部形成氧空位。此外，上述形成電壓可能會將頂電極離子(例如：鈷離子)從上述頂電極震到上述資料儲存層。這些局部氧空位與頂電極離子容易對準而形成上述導電路徑，其延伸而穿過上述資料儲存層。其後，可以跨越上述頂電極與上述底電極而施加設定電壓(set voltage)或重設電壓(reset voltage)，以改變上述資料儲存層的電阻率。例如，當施加一重設電壓時，氧原子移回上述資料儲存層而頂電極離子移回上述頂電極，藉此填入氧空位並打斷上述導電路徑而增加電阻率。在另一個例子中，當施加一設定電壓時，在上述資料儲存層的氧離子移至上述頂電極而來自上述頂電極的上述頂電極離子則移至上述資料儲存層，藉此留下氧空位並再度形成上述導電路徑以降低電阻率。
在一電阻式隨機存取記憶體裝置中，上述頂電極通常可能是銅或鎢。然而，由於電遷移，隨著時間，一頂電極範圍內的銅或鎢原子將會擴散而進入相鄰的資料儲存層，導致此裝置的失效。為了避免這種情況，可以在上述資料儲存層與上述頂電極之間導入一或多個擴散阻障。然而，上述擴散阻障可能會對此記憶體裝置的效能造成負面影響。為了避免這個在效能上的負面衝擊，可以由一鐵磁體材料(例如：鈷)形成低阻障頂電極。然而，已經注意到在施行某個次數(例如約106 至108 )的設定及/或重設操作後，來自這樣的頂電極的離子可能會在上述資料儲存層堆積，而使上述設定電壓無法將上述頂電極離子從上述資料儲存層推到上述頂電極。如此，對上述電阻式隨機存取記憶體單元而言，部分地減少了從上述低電阻態切換的能力，藉此減低了上述電阻式隨機存取記憶體單元的分離資料態(discrete data states)、耐用性及可靠度。
本申請案在一些實施例中，是關於用於一電阻式隨機存取記憶體單元的一半導體結構，其包括一第一鐵磁體層與一第二鐵磁體層。上述第一鐵磁體層是置於資料儲存層的上方，上述第二鐵磁體層是置於底電極下。上述第一鐵磁體層的一第一磁化作用直交於上述第二鐵磁體層的一第二磁化作用。由上述第一磁化作用與上述第二磁化作用的直交關係產生的磁力會克服上述資料儲存層中的一頂電極的鐵磁體離子之間的鍵結(例如：上述磁力大到足以打斷上述的鍵結)。這會部分地將上述鐵磁體離子推回上述第一鐵磁體層，並避免來自上述頂電極的離子堆積在上述資料儲存層的範圍內。因此，上述第一鐵磁體層與上述第二鐵磁體層增加了能夠對上述電阻式隨機存取記憶體單元施行的設定及重設操作的次數(例如：大於108 )。因此，增加了上述電阻式隨機存取記憶體單元的分離資料態(discrete data states)、耐用性及可靠度。
請參考第1圖，為一記憶體裝置100的一些實施例的剖面圖，所提供的記憶體裝置100包括一記憶體單元121，記憶體單元121具有一第一鐵磁體層128與一第二鐵磁體層122。
記憶體裝置100所包括的記憶體單元121是置於一基底102的上方。一互連介電結構118在基底102上，互連介電結構118包括一或多個層間介電質(inter-level dielectric；ILD)材料。一存取電晶體104是在基底102及互連介電結構118的範圍內。存取電晶體104包括一閘極電極110、一電晶體側壁間隔物112、一閘極介電質108以及複數個源/汲極區106。一或多個下互連層在記憶體單元121之下。上述一或多個下互連層包括一導體接觸114、一互連線116與一底電極導孔120。例如，記憶體單元121是經由一導體接觸114與一互連線116而耦接於存取電晶體104。一底電極導孔120是置於互連線116與記憶體單元121之間。
記憶體單元121包括第二鐵磁體層122、一底電極124、一資料儲存層126、第一鐵磁體層128以及一頂電極130。第二鐵磁體層122是置於底電極124之下並包括一第二磁性材料(例如：鐵、鎳或鈷、或是任何/類似的鐵磁體合金)。底電極124是置於資料儲存層126與第二鐵磁體層122之間。第一鐵磁體層128是置於資料儲存層126的上方並包括一第一磁性材料(例如：鈷)。在一些實施例中，上述第一磁性材料不同於上述第二磁性材料。在其他的實施例中，上述第一磁性材料與上述第二磁性材料相同。在一些實施例中，頂電極130在第一鐵磁體層128上且經由一上互連導孔132而電性耦接於一上互連線134。在其他實施例(未繪示)中，第一鐵磁體層128是頂電極(例如：省略頂電極130)。在這樣的實施例中，上互連導孔132可直接接觸第一鐵磁體層128的頂部。在一些實施例中，記憶體單元121可設置來作為一電阻式隨機存取記憶體(resistive random access memory；RRAM)，而使資料儲存層126包括具有可變的電阻值的材料，而設置來歷經在一高電阻態(high resistance state)與一低電阻態(low resistance state)之間的可逆的相變化。
在操作的過程中，記憶體單元121是仰賴氧化還原反應，以在第一鐵磁體層128與底電極124之間的資料儲存層126的一區域125，形成與消除一導電路徑。在第一鐵磁體層128與底電極124之間的區域125中的上述導電路徑的存在，產生了一低電阻態，而在區域125缺乏上述導電路徑則造成一高電阻態。因此，藉由對記憶體單元121施加適當的偏壓以在區域125產生或消除上述導電路徑，記憶體單元121可以在上述高電阻態與上述低電阻態之間切換。
為了增加可以對記憶體單元121操作的切換循環的次數，第一鐵磁體層128具有一第一磁化作用128m，第一磁化作用128m直交於第二鐵磁體層122的第二磁化作用122m。在一些實施例中，第一磁化作用128m指向一第一方向，上述第一方向平行於資料儲存層126的一底表面；而第二磁化作用122m指向一第二方向，上述第二方向直交於資料儲存層126的上述底表面，而使第二磁化作用122m直交於第一磁化作用128m。在一些實施例中，第一磁化作用128m、第二磁化作用122m為「固定」，而使對記憶體單元121施行一設定操作及/或一重設操作之時或之後，第一磁化作用128m與第二磁化作用122m的取向將不會改變。在移除區域125中的上述導電路徑(例如：一「重設」操作)的過程中，藉由第一磁化作用128m與第二磁化作用122m的直交關係所產生的磁力會克服在資料儲存層126的鐵磁體離子與原子之間的一鍵結強度。因此，第一磁化作用128m與第二磁化作用122m的直交關係增強了記憶體單元121之消除及/或移除區域125中的上述導電路徑的能力。這種情形部分地增加可以對記憶體單元121操作的切換循環的次數(例如：大於108 )，卻仍維持記憶體單元121的分離資料態與可靠度。
請參考第2~4圖，提供一系列的剖面圖，為第1圖的記憶體單元121的不同狀態的一些實施例的剖面圖。在一些實施例中，第2圖顯示一第一狀態200，在第一狀態200中，記憶體單元121是在一低電阻態(例如：儲存一邏輯上的「1」)。另外，第3圖顯示一第二狀態300，在第二狀態300中，記憶體單元121是在一過渡態(transient state；例如：在上述低電阻態與一高電阻態之間的一中間態)。還有，第4圖顯示一第三狀態400，在第三狀態400中，記憶體單元121是在上述高電阻態(例如：儲存一邏輯上的「0」)。
儘管第2~4圖是敘述為一記憶體單元具有以氧空位與導電離子形成的一導電路徑，要注意的是所揭露的鐵磁體層並不限於具有這樣的路徑的記憶體裝置。例如，在一些實施例中，上述鐵磁體層可用於具有以導電離子及非氧空位形成的一導電路徑的記憶體裝置。
第2圖顯示記憶體單元121的第一狀態200的一實施例，其中對記憶體單元121施行一設定操作。記憶體單元121包括一第一鐵磁體層128。在一些實施例中，第一鐵磁體層128可包括在一金屬氧化物層128b(例如：包括氧化鈷(Cox Oy ))上的一金屬層128a(例如：包括鈷)。在一些實施例中，在上述設定操作的過程中，金屬氧化物層128b是配置來接收來自資料儲存層126的氧離子，藉此在資料儲存層126形成複數個空位210。另外，在前述的實施例中，來自金屬氧化物層128b的複數個鐵磁體離子212(例如：鈷離子)是配置來進入資料儲存層126。因此，在上述設定操作之後，記憶體單元121是在一低電阻態，而在資料儲存層126的一中心的區域125的範圍內形成一導電路徑。在一些實施例中，在上述中心的區域125的範圍內的上述導電路徑將第一鐵磁體層128電性耦接於底電極124。上述導電路徑可包括：複數個空位210(例如：氧空位)，在資料儲存層126的一下部區域202；複數個鐵磁體離子212(例如：來自第一鐵磁體層128)，在資料儲存層126的一中間區域204；以及複數個空位210，在資料儲存層126的一上部區域206。中間區域204是置於上部區域206與下部區域202之間。在一些實施例中，複數個鐵磁體離子212是在資料儲存層126的一周邊區域126p，而使周邊區域126p圍繞中心的區域125中的上述導電路徑。在一些實施例中，底電極124包括一材料，此材料可促進空位210在下部區域202及/或上部區域206成長。在一些實施例中，底電極124可包括一非磁性材料，而使底電極124與第一鐵磁體層128包括不同的導電材料。
第3圖顯示記憶體單元121的一第二狀態300的一實施例，其中記憶體單元121是在一過渡態。例如，第二狀態300代表在頂電極130與第二鐵磁體層122之間施加足夠的重設偏壓條件時的記憶體單元121的瞬間狀態。在第2圖的中心的區域125中的鐵磁體離子212已經移回至第一鐵磁體層128。複數個磁場線302是第一磁化作用128m與第二磁化作用122m的直交關係的結果。從上述直交關係所產生的磁力將在資料儲存層126的周邊區域126p及/或中心的區域125(未繪示)中的鐵磁體離子212推至第一鐵磁體層128(如自鐵磁體離子212延伸的箭號304所示)。因此，在上述重設操作的過程中，從第一磁化作用128m與第二磁化作用122m所產生的磁力對於將鐵磁體離子212從資料儲存層126移動至第一鐵磁體層128有幫助。
第4圖顯示鐵磁體離子212的第三狀態400，其中對記憶體單元121施行一重設操作。在一些實施例中，第三狀態400是在頂電極130與第二鐵磁體層122之間施加重設偏壓條件之後的記憶體單元121的狀態。在中心的區域125與在周邊區域126p的鐵磁體離子212的大部分已經移回至第一鐵磁體層128。在一些實施例中，從上述直交關係所產生的磁力有助於或確保將在周邊區域126p中的鐵磁體離子212的大部分移回至第一鐵磁體層128。這個動作部分地將記憶體單元121置於一高電阻態。
在一些實施例中，在施加上述重設偏壓條件之後，將在資料儲存層126中的所有鐵磁體離子212推回至第一鐵磁體層128(未繪示)。藉由在一重設操作的過程中將大部分及/或所有鐵磁體離子212從資料儲存層126移動至第一鐵磁體層128，強化了記憶體單元121的分離資料態，並增加對於記憶體單元121可施行的切換循環(例如：從第一狀態200切換至第三狀態400，或從第三狀態400切換至第一狀態200)的次數，藉此增加記憶體單元121的可靠度。
請參考第5圖，提供一剖面圖，其為根據第1圖的記憶體裝置100的一些替代性的實施例的一記憶體裝置500的剖面圖。
記憶體裝置500包括一基底102以及一記憶體單元121。記憶體單元121在基底102上。基底102可例如為一塊狀基底(例如：一塊狀單晶矽基底)或一絕緣層上覆矽(silicon-on-insulator；SOI)基底。一層間介電質(inter-level dielectric；ILD)結構502在基底102上。在一些實施例中，層間介電質結構502可包括多個層間介電質層及/或多個介電材料。一互連線116置於層間介電質結構502中且在基底102上。一底電極導孔120從一種子層506延伸至互連線116。在一些實施例中，種子層506是配置來促進在底電極導孔120的上方形成第二鐵磁體層122。在一些實施例中，互連線116例如可以是或可包括銅、鋁或類似物。底電極導孔120例如可以是或可包括銅、鋁或類似物。在一些實施例中，上述多個介電材料例如可以是或可包括二氧化矽、一低介電常數介電材料或類似物。在此處所使用的低介電常數介電材料是所具有的介電常數少於3.9的介電材料。
一介電層504在層間介電質結構502上並圍繞種子層506。記憶體單元121在種子層506上，而使記憶體單元121電性耦接於互連線116。一側壁間隔物508在介電層504上且在記憶體單元121上。一第一層間介電層510在側壁間隔物508上，一第二層間介電層514在第一層間介電層510上。一頂電極導孔512從一上互連導孔132經由第一層間介電層510而延伸至記憶體單元121的一頂表面。一上互連線134置於第二層間介電層514中並在上互連導孔132上。
記憶體單元121包括一第二鐵磁體層122、一底電極124、一資料儲存層126、一第一鐵磁體層128以及一頂電極130。在一些實施例中，將一蓋層(未繪示)置於頂電極130與第一鐵磁體層128之間，且可以是或可包括釕、氮化鈦或類似物。第一鐵磁體層128是置於資料儲存層126與頂電極130之間。第一鐵磁體層128包括一第一磁性材料(例如：鈷)，上述第一磁性材料具有一第一磁化作用128m，第一磁化作用128m指向一第一方向。在一些實施例中，上述第一方向指向左。在一些實施例中，上述第一方向平行於一水平線501。資料儲存層126的一底表面可沿著水平線501設置。第二鐵磁體層122是置於底電極124與種子層506之間。第二鐵磁體層122包括一第二磁性材料(例如：鎳)，上述第二磁性材料具有一第二磁化作用122m，第二磁化作用122m指向一第二方向。在一些實施例中，上述第二方向垂直於水平線501，而使上述第一方向垂直於上述第二方向。因此，上述第二方向直交於資料儲存層126的上述底表面。在一些實施例中，上述第一磁性材料與上述第二磁性材料相同(例如：鈷)。在一些實施例中，上述第一磁性材料(例如：鈷)不同於上述第二磁性材料(例如：鎳)。
在一些實施例中，資料儲存層126例如可以是或可包括一過渡金屬氧化物或一吸水性氧化物(hygroscopic oxide)或其他適當的介電質，上述過渡金屬氧化物包括一或多層的氧化鉿(HfOx )、氧化鋁(AlOx )、氧化鉭(TaOx )，上述吸水性氧化物包括一或多層的氧化鑭(Lax Ox )、氧化鑭矽(LaSiO)、鈦酸鍶(SrTiO3 )，上述其他適當的介電質例如為氮化矽(例如：Si3 N4 )、一高介電常數介電材料或前述物質的任意組合。在另外的實施例中，資料儲存層126例如可以是或可包括一硫族化物(chalcogenide)，例如為鍺硒碲(GeSeTe)、鍺硒(GeSe)、鍺碲(GeTe)或類似物。在此處所使用的高介電常數介電材料是所具有的介電常數大於3.9的介電材料。在一些實施例中，資料儲存層126所具有的厚度可在1奈米至30奈米的範圍中。在一些實施例中，第一鐵磁體層128例如可以是或可包括一磁性材料，例如鈷、鎳、鐵、前述磁性材料的合金或類似物及/或所具有的厚度在2奈米至50奈米的範圍中。在一些實施例中，底電極124例如可以是或可包括銅、釕、鉭、鈦、氮化鉭、氮化鈦、鉑、銀、銥、前述物質的組合或類似物及/或所具有的厚度在約2奈米至50奈米的範圍中。在一些實施例中，頂電極130例如可以是或可包括鈦、鉭、鎢或類似物。
在一些實施例中，第二鐵磁體層122例如可以是或可包括鈷、鎳、鐵、前述元素的合金、鋱鈷(terbium cobalt)、鐵鉑(iron platinum) 或類似物及/或所具有的厚度tlf 在約5奈米至20奈米的範圍中。厚度tlf 是正比於由第二鐵磁體層122產生的磁力。例如，若厚度tlf 為大於或等於5奈米，然後由第二鐵磁體層122產生的磁力可大到足以克服資料儲存層126中的鐵磁體離子(第2至4圖的鐵磁體離子212)與原子之間的鍵結(例如：上述磁力大到足以打斷前述的鍵結)。在另一個例子中，若厚度tlf 為小於或等於20奈米，然後由第二鐵磁體層122產生的磁力可大到足以克服資料儲存層126中的鐵磁體離子(第2至4圖的鐵磁體離子212)與原子之間的鍵結，卻減少了關於形成第二鐵磁體層122的成本及時間。另外，由第二鐵磁體層122產生的磁力會增加可對記憶體單元121施以的切換循環的次數，藉此增加了記憶體單元121的可靠度。
請參考第6圖，提供一剖面圖，其為對應於第5圖的記憶體裝置500的一些替代性的實施例的一記憶體裝置600的剖面圖。
第二鐵磁體層122包括一多層堆疊體602。多層堆疊體602可包括交互堆疊的一第一導電層122a與一第二導電層122b，第一導電層122a在第二導電層122b上。第二磁化作用122m是藉由在第二導電層122b的上方堆疊第一導電層122a而達成，而使由多層堆疊體602產生的磁力正比於多層堆疊體602的總厚度及/或多層堆疊體602範圍內的材料。第一導電層122a例如可以是或可包括鈷鐵(cobalt iron) 或類似物及/或所具有的厚度在0.1奈米至5奈米的範圍中。第二導電層122b例如可以是或可包括鎳、鉑、鈀或類似物及/或所具有的厚度在0.1奈米至5奈米的範圍中。在一些實施例中，多層堆疊體602可包括1至100對的第一導電層122a與第二導電層122b。在一些實施例中，第一導電層122a是配置為及/或包括一第一磁性材料，第二導電層122b是配置為及/或包括一第二磁性材料。在一些實施例中，第一導電層122a包括的一磁性材料不同於第二導電層122b包括的一磁性材料。在另外的實施例中，第一鐵磁體層128包括一單一的磁性材料(例如：鈷)。
在一些實施例中，多層堆疊體602可包括交互堆疊的一磁性材料與一非磁性材料。例如，第一導電層122a可以是或可包括一磁性材料，而第二導電層122b可以是或可包括一非磁性材料。在這樣的實施例中，上述磁性材料例如可以是或可包括鐵、鎳、鈷、前述元素的組合或類似物，而上述非磁性材料例如可以是或可包括鉑、鈀或類似物。另外，上述磁性材料與上述非磁性材料的一夾層(intercalation)為磁性且可能產生磁力。
請參考第7圖，提供一剖面圖，其為對應於第5圖的記憶體裝置500的一些替代性的實施例的一記憶體裝置700的剖面圖。
底電極124是置於第二鐵磁體層122與底電極導孔120之間。底電極124從介電層504的頂表面的上方延伸至底電極導孔120。種子層506在底電極124上，而第二鐵磁體層122在種子層506上。一金屬層702是置於資料儲存層126與第二鐵磁體層122之間。在一些實施例中，金屬層702可配置來在對記憶體單元121施行一形成製程的過程中，在資料儲存層126形成空位。在一些實施例中，金屬層702例如可以是或可包括銅、釕、鉭、鈦、氮化鉭、氮化鈦、鉑、銀、銥、前述物質的組合或類似物及/或所具有的厚度在約2奈米至50奈米的範圍中。
請參考第8圖，提供一剖面圖，其為對應於第5圖的記憶體裝置500的一些替代性的實施例的一記憶體裝置800的剖面圖。
第二鐵磁體層122是置於頂電極導孔512與第一鐵磁體層128之間。在一些實施例中，一種子層(未繪示)是置於第二鐵磁體層122與底電極124之間。
第9至15圖是一系列的剖面圖900~1500，顯示根據本發明實施例的包括一記憶體單元的一記憶體裝置的形成方法的一些實施形態。儘管是參考一方法來敘述示於第9至15圖的剖面圖900~1500，要瞭解的是示於第9至15圖的結構並不限於上述方法，但為相當於獨立分離於上述方法的結構。儘管將第9至15圖敘述為一系列的動作，要瞭解的是這些動作並不限於所述的順序，而這些動作的順利可以在其他實施例中有所改變。而且，所揭露的方法亦可應用在其他結構。在其他實施例中，所示及/或所述的一些動作可整個或部分省略。
如剖面圖900所示，在基底102的上方形成一層間介電質(inter-level dielectric；ILD)結構502。一互連線116形成在層間介電質結構502的範圍內。在一些實施例中，可經由一鑲嵌製程來形成互連線116。一底電極導孔120形成在層間介電質結構502的範圍內，並在互連線116上。在一些實施例中，上方的層及/或結構可藉由使用一沉積製程來形成，上述沉積製程例如為化學氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)、一些或某個其他適當的沉積製程或前述的任意組合。
如剖面圖1000所示，在層間介電質結構502的上方形成一介電層504。在介電層504的範圍內且在底電極導孔120的上方形成一種子層506。在一些實施例中，可經由一鑲嵌製程來形成種子層506。例如，用於形成種子層506的一製程可包括：將介電層504圖形化，以在底電極導孔120的上方形成一種子層開口；在上述種子層開口的範圍內形成一種子層材料；以及對上述種子層材料施以一平坦化製程，直到到達介電層504的一上表面，藉此定義出種子層506。另外，可藉由使用一沉積製程來形成種子層506，上述沉積製程例如為化學氣相沉積、物理氣相沉積、一些或某個其他適當的沉積製程或前述的任意組合。
如剖面圖1100所示，在介電層504的上方及種子層506的上方形成記憶體層的堆疊體910。記憶體層的堆疊體910包括一第二鐵磁體膜902、一底電極層904、一資料儲存結構906以及一第一鐵磁體膜908。在一些實施例中，上方的層及/或結構可藉由使用一沉積製程來形成，上述沉積製程例如為化學氣相沉積、物理氣相沉積、一些或某個其他適當的沉積製程或前述的任意組合。
如剖面圖1200所示，在記憶體層的堆疊體910的上方形成一頂電極層1002。在頂電極層1002的上方設置一遮罩層1004。在一些實施例中，遮罩層1004例如可以是一光阻、一硬遮罩層或類似物。遮罩層1004覆蓋頂電極層1002的一中心區域，而使頂電極層1002的一周邊區域暴露。在一些實施例中，上方的層及/或結構可藉由使用一沉積製程來形成，上述沉積製程例如為化學氣相沉積、物理氣相沉積、一些或某個其他適當的沉積製程或前述的任意組合。
如剖面圖1300所示，根據遮罩層(第12圖的遮罩層1004)將頂電極層(第12圖的頂電極層1002)與記憶體層的堆疊體(第12圖的記憶體層的堆疊體910)圖形化，藉此定義出一記憶體單元121。在一些實施例中，上述圖形化製程包括將頂電極層(第12圖的頂電極層1002)及記憶體層的堆疊體(第12圖的記憶體層的堆疊體910)的未被遮蔽的區域暴露於一或多個蝕刻劑。上述圖形化製程例如可包括一或多道的蝕刻製程，例如一電漿蝕刻及/或一溼蝕刻。記憶體單元121包括一第二鐵磁體層122、一底電極124、一資料儲存層126、一第一鐵磁體層128以及一頂電極130。
如剖面圖1400所示，在記憶體單元121的上方形成一側壁間隔物508。在側壁間隔物508的上方形成一第一層間介電層510。一頂電極導孔512是形成在第一層間介電層510的範圍內並接觸記憶體單元121的一上表面。在一些實施例中，可藉由一鑲嵌製程來形成頂電極導孔512。
如剖面圖1500所示，在第一層間介電層510的上方形成一第二層間介電層514。在第二層間介電層514形成一上互連導孔132與一上互連線134。在一些實施例中，藉由一鑲嵌製程來形成上互連導孔132與上互連線134。
在一些實施例中，可將第一鐵磁體膜(第11圖的第一鐵磁體膜908)與第二鐵磁體膜(第11圖的第二鐵磁體膜902)沉積為具有特定的磁化作用的材料。在其他的實施例中，施行一磁性取向設定(magnetic orientation set)步驟而使第一鐵磁體層128具有一第一磁化作用128m，第一磁化作用128m直交於第二鐵磁體層122的一第二磁化作用122m。第一磁化作用128m指向一第一方向，上述第一方向平行於資料儲存層126的一底表面。第二磁化作用122m指向一第二方向，上述第二方向直交於資料儲存層126的上述底表面，而使第二磁化作用122m直交於第一磁化作用128m。在一些實施例中，上述磁性取向設定步驟可以在形成上互連導孔132與上互連線134之後施行。在另外的實施例中，上述磁性取向設定步驟可以在形成第13圖中的記憶體單元121之後且在形成第14圖中的側壁間隔物508之前施行。在一些實施例中，一第一磁性取向設定步驟可以在形成第二鐵磁體膜(第11圖的第二鐵磁體膜902)之後施行，一第二磁性取向設定步驟可以在形成第一鐵磁體膜(第11圖的第一鐵磁體膜908)之後施行。
在一些實施例中，上述磁性取向設定步驟包括將第一鐵磁體層128與第二鐵磁體層122暴露於一或多個外部磁場，藉此將第一鐵磁體層128與第二磁化作用122m定向及/或設定在各自的方向。例如，第二鐵磁體層122可具有複數個磁域(magnetic domain)，上述複數個磁域的分布遍及第二鐵磁體層122的材料。在施行上述磁性取向設定步驟之前，上述複數個磁域個具有指向隨機方向的磁化作用，而使來自一第一磁域的一第一磁場與來自一第二磁域的一第二磁場抵銷。這個情況可能部分地造成來自第二鐵磁體層122的一淨零磁場(net-zero magnetic field)。在施行上述磁性取向設定步驟之後，在第二鐵磁體層122的每個磁域的磁場則指向上述第二方向，而使來自一第一磁域的一第一磁場會建設性地與來自一第二磁域的一第二磁場累加。這個情況可能部分地造成第二鐵磁體層122具有指向上述第二方向(例如：向著資料儲存層126)的一第二磁化作用。
第16圖顯示根據本發明實施例的一些實施形態的一記憶體裝置的形成的方法1600。儘管將方法1600繪示及/或敘述為一系列的動作或過程，要瞭解的是此方法並不限於所述的順序或動作。因此，在一些實施例中，可以異於所繪示的順序來實行上述動作或是一致地實行這些動作。另外，在一些實施例中，所繪示的動作或過程可細分為多個動作或過程，這些被細分後的動作或過程可以與其他的動作或細分後的動作在分開實行或協同實行。在一些實施例中，所示的一些的動作或過程可省略，而可包括其他未繪示的動作或過程。
在動作1602，在一底電極導孔的上方形成一種子層，上述底電極導孔是置於一層間介電質(inter-level dielectric；ILD)結構的範圍內。第10圖繪示對應於動作1602的一些實施例的一剖面圖1000。
在動作1604，在上述種子層的上方形成一記憶體層的堆疊體，上述記憶體層的堆疊體包括一第一鐵磁體膜、一資料儲存結構、一底電極層以及一第二鐵磁體膜。第11圖繪示對應於動作1604的一些實施例的一剖面圖1100。
在動作1604，在上述記憶體層的堆疊體的上方形成一頂電極層。第12圖繪示對應於動作1606的一些實施例的一剖面圖1200。
在動作1608，對上述記憶體層的堆疊體與上述頂電極層施以一圖形化製程，藉此形成一記憶體單元。上述記憶體單元包括一第一鐵磁體層、一底電極、一資料儲存層、一第二鐵磁體層以及一頂電極。第13圖繪示對應於動作1608的一些實施例的一剖面圖1300。
在動作1610，在上述記憶體單元的上方及上述層間介電質結構的上方形成一側壁間隔物。第14圖繪示對應於動作1610的一些實施例的一剖面圖1400。
在動作1612，在上述側壁間隔物的上方形成一第一層間介電層與一第二層間介電層。第14與15圖繪示對應於動作1612的一些實施例的剖面圖1400與1500。
在動作1614，在上述記憶體單元的上方形成一頂電極導孔。在上述頂電極導孔的上方形成一上互連導孔與一上互連線。第14與15圖繪示對應於動作1614的一些實施例的剖面圖1400與1500。
在動作1616，對上述第一鐵磁體層與上述第二鐵磁體層施行一磁性取向步驟，而使上述第一鐵磁體層具有一第一磁化作用，上述第一磁化作用直交於上述第二鐵磁體層的一第二磁化作用。第15圖繪示對應於動作1616的一些實施例的一剖面圖1500。
如前所述，在一些實施例中，是關於一種記憶體單元，其包括：一第一鐵磁體層、一第二鐵磁體層以及在上述第一鐵磁體層上的一資料儲存層。上述第一鐵磁體層具有一第一磁化作用，上述第一磁化作用直交於上述第二鐵磁體層的一第二磁化作用。
在一些實施例中，是提供一種記憶體單元，包括：一底電極導孔，在一基底上；一底電極，在上述底電極導孔上；一資料儲存層，在上述底電極上；一第一鐵磁體層，在上述資料儲存層上且具有指向一第一方向的一第一磁化作用；以及一第二鐵磁體層，在上述底電極導孔上且具有指向一第二方向的一第二磁化作用，上述第二方向直交於上述第一方向。
在一實施例中，上述第一鐵磁體層包括一第一磁性材料，上述第二鐵磁體層包括一第二磁性材料，其中上述第一磁性材料與上述第二磁性材料不同於上述底電極的材料。在一實施例中，上述第一磁性材料包括鈷，上述第二磁性材料包括鎳或鐵，上述底電極包括銅、鉭或鈦。在一實施例中，上述資料儲存層的一底表面是沿著一水平線設置，其中上述第一方向平行於上述水平線，上述第二方向直交於上述水平線。在一實施例中，上述第一鐵磁體層的一底表面是直接與上述資料儲存層的一頂表面接觸，其中上述底電極的一頂表面是直接與上述資料儲存層的一底表面接觸。在一實施例中，上述第二鐵磁體層是置於上述底電極導孔與上述底電極之間。在一實施例中，上述第一磁化作用的取向與第二磁化作用的取向，在對上述記憶體單元施以一設定或重設操作時仍維持相同。在一實施例中，上述第一鐵磁體層包括一單一磁性材料，上述第二鐵磁體層包括交錯堆疊的一第一導體材料與一第二導體材料。
在一些實施例中，是提供一種記憶體裝置，包括：一或多個下互連層，在一基底上，其中上述一或多個下互連層包括一底電極導孔；以及一電阻式隨機存取記憶體(resistive random access memory；RRAM)單元，在上述底電極導孔上，其中上述電阻式隨機存取記憶體單元包括：一底電極，在上述底電極導孔上；一資料儲存層，在上述底電極上；一第一鐵磁體層，在上述資料儲存層上且具有指向一第一方向的一第一磁化作用；以及一第二鐵磁體層，在上述底電極導孔上且具有指向一第二方向的一第二磁化作用，上述第二方向不同於上述第一方向。
在一實施例中，上述第一方向直交於上述第二方向。在一實施例中，上述第一方向與上述資料儲存層的一底表面平行，上述第二方向直交於上述資料儲存層的上述底表面。在一實施例中，上述第一鐵磁體層是與上述資料儲存層的一頂表面接觸，其中上述底電極是與上述資料儲存層的一底表面接觸。在一實施例中，上述第一鐵磁體層包括鈷，上述資料儲存層包括氧化鋁或氧化鉿，上述底電極包括銅、鉭或鈦，上述第二鐵磁體層包括鐵或鎳。在一實施例中，上述第二鐵磁體層包括在一第二導體材料上的一第一導體材料，上述第二導體材料不同於上述第一導體材料。在一實施例中，上述第一導體材料為鈷或鐵，上述第二導體材料為鎳、鉑或鈀。在一實施例中，上述第二鐵磁體層是置於上述底電極導孔與上述底電極之間。
在一些實施例中，是提供一種形成記憶體裝置的方法，包括：在一基底的上方形成一底電極通孔；在上述底電極通孔的上方形成一資料儲存結構；在上述資料儲存結構的上方形成一第一鐵磁體膜，其中將上述第一鐵磁體膜配置為具有一第一磁化作用；在上述底電極導孔的上方形成一第二鐵磁體膜，其中將上述第二鐵磁體膜配置為具有一第二磁化作用，上述第二磁化作用直交於上述第一磁化作用；以及將上述第一鐵磁體膜、上述資料儲存結構及上述第二鐵磁體膜圖形化，以定義一記憶體單元，上述記憶體單元包括一第一鐵磁體層、一第二鐵磁體層及在上述第一鐵磁體層下的一資料儲存層。
在一實施例中，上述形成記憶體裝置的方法更包括：對上述第一鐵磁體層與上述第二鐵磁體層施行一磁性取向(magnetic orientation)步驟，其中上述磁性取向步驟包括將上述第一鐵磁體層與上述第二鐵磁體層暴露於一或多個外部磁場，其中上述一或多個外部磁場分別在上述第一鐵磁體層與上述第二鐵磁體層設定上述第一磁化作用與上述第二磁化作用。在一實施例中，上述形成記憶體裝置的方法更包括：在上述記憶體單元的上方形成一上互連導孔；以及在上述上互連導孔的上方形成一上互連線，其中在形成上述上互連線之後，施行上述磁性取向步驟。
前述內文概述了許多實施例的特徵，使所屬技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。所屬技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。所屬技術領域中具有通常知識者也應了解這些均等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
100,500,600,700:記憶體裝置 102:基底 104:存取電晶體 106:源/汲極區 108:閘極介電質 110:閘極電極 112:電晶體側壁間隔物 114:導體接觸 116:互連線 118:互連介電結構 120:底電極導孔 121:記憶體單元 122:第二鐵磁體層 122a:第一導電層 122b:第二導電層 122m:第二磁化作用 124:底電極 125:區域 126:資料儲存層 126p:周邊區域 128:第一鐵磁體層 128a:金屬層 128b:金屬氧化物層 128m:第二磁化作用 130:頂電極 132:上互連導孔 134:上互連線 200:第一狀態 202:下部區域 204:中間區域 206:上部區域 210:空位 212:鐵磁體離子 300:第二狀態 302:磁場線 304:箭號 400:第三狀態 501:水平線 502:層間介電質結構 504:介電層 506:種子層 508:側壁間隔物 510:第一層間介電層 512:頂電極導孔 514:第二層間介電層 602:多層堆疊體 702:金屬層 900,1000,1100,1200,1300,1400,1500:剖面圖 902:第二鐵磁體膜 904:底電極層 906:資料儲存結構 908:第一鐵磁體膜 910:記憶體層的堆疊體 1002:頂電極層 1004:遮罩層 1600:方法 1602,1604,1606,1608,1610,1612,1614,1616:動作 tlf:厚度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的一些實施形態。 第2圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的操作的一些實施形態。 第3圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的操作的一些實施形態。 第4圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的操作的一些實施形態。 第5圖是一剖面圖，顯示根據本發明實施例的第1圖的記憶體裝置的一些替代性的實施形態。 第6圖是一剖面圖，顯示根據本發明實施例的第1圖的記憶體裝置的一些替代性的實施形態。 第7圖是一剖面圖，顯示根據本發明實施例的第1圖的記憶體裝置的一些替代性的實施形態。 第8圖是一剖面圖，顯示根據本發明實施例的第1圖的記憶體裝置的一些替代性的實施形態。 第9圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的形成方法的一些實施形態。 第10圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的形成方法的一些實施形態。 第11圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的形成方法的一些實施形態。 第12圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的形成方法的一些實施形態。 第13圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的形成方法的一些實施形態。 第14圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的形成方法的一些實施形態。 第15圖是一剖面圖，顯示根據本發明實施例的包括第一鐵磁體層與第二鐵磁體層的一記憶體裝置的形成方法的一些實施形態。 第16圖顯示以流程圖形式的方法論，顯示根據本發明實施例的一記憶體裝置的形成方法的一些實施形態。
100:記憶體裝置
102:基底
104:存取電晶體
106:源/汲極區
108:閘極介電質
110:閘極電極
112:電晶體側壁間隔物
114:導體接觸
116:互連線
118:互連介電結構
120:底電極導孔
121:記憶體單元
122:第二鐵磁體層
122m:第二磁化作用
124:底電極
125:區域
126:資料儲存層
128:第一鐵磁體層
128m:第二磁化作用
130:頂電極
132:上互連導孔
134:上互連線

Claims (1)

  1. 一種記憶體單元，包括： 一底電極導孔，在一基底上； 一底電極，在該底電極導孔上； 一資料儲存層，在該底電極上； 一第一鐵磁體層，在該資料儲存層上且具有指向一第一方向的一第一磁化作用；以及 一第二鐵磁體層，在該底電極導孔上且具有指向一第二方向的一第二磁化作用，該第二方向直交於該第一方向。
TW109119247A 2019-08-05 2020-06-09 記憶體單元 TW202107679A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/531,284 2019-08-05
US16/531,284 US11107989B2 (en) 2019-08-05 2019-08-05 Memory cell with magnetic layers for reset operation

Publications (1)

Publication Number Publication Date
TW202107679A true TW202107679A (zh) 2021-02-16

Family

ID=74304150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119247A TW202107679A (zh) 2019-08-05 2020-06-09 記憶體單元

Country Status (3)

Country Link
US (1) US11107989B2 (zh)
CN (1) CN112331764A (zh)
TW (1) TW202107679A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
US10276485B2 (en) * 2017-08-02 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a homogeneous bottom electrode via (BEVA) top surface for memory
US10566519B2 (en) * 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory

Also Published As

Publication number Publication date
US11107989B2 (en) 2021-08-31
CN112331764A (zh) 2021-02-05
US20210043837A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
US9755143B2 (en) On/off ratio for nonvolatile memory device and method
TWI426632B (zh) 交點自對準縮減胞元尺寸相變記憶體
US11991937B2 (en) Semiconductor device and method for manufacturing the same
WO2016022304A1 (en) Fully isolated selector for memory device
US11723291B2 (en) Intercalated metal/dielectric structure for nonvolatile memory devices
TWI791158B (zh) 記憶胞、記憶體器件及用於形成記憶體器件的方法
US11778931B2 (en) Diffusion barrier layer in programmable metallization cell
US8446752B2 (en) Programmable metallization cell switch and memory units containing the same
TWI763243B (zh) 記憶體元件、用於形成其的方法及積體晶片
TWI752717B (zh) 記憶體裝置、積體晶片與用於形成記憶體裝置的方法
US20190273205A1 (en) ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE
US11545202B2 (en) Circuit design and layout with high embedded memory density
TW202107679A (zh) 記憶體單元
TW202236639A (zh) 記憶體裝置
US20230284540A1 (en) Resistive memory device with ultra-thin barrier layer and methods of forming the same
US20120309188A1 (en) Method to improve adhesion for a silver filled oxide via for a non-volatile memory device
TW202335263A (zh) 積體晶片及其製造方法
CN117750780A (zh) 电阻式存储器器件及其制造方法