TW202044047A - 隨機碼產生器 - Google Patents

隨機碼產生器 Download PDF

Info

Publication number
TW202044047A
TW202044047A TW108136296A TW108136296A TW202044047A TW 202044047 A TW202044047 A TW 202044047A TW 108136296 A TW108136296 A TW 108136296A TW 108136296 A TW108136296 A TW 108136296A TW 202044047 A TW202044047 A TW 202044047A
Authority
TW
Taiwan
Prior art keywords
memory cell
random code
transistor
signal
source
Prior art date
Application number
TW108136296A
Other languages
English (en)
Other versions
TWI735966B (zh
Inventor
邵啓意
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202044047A publication Critical patent/TW202044047A/zh
Application granted granted Critical
Publication of TWI735966B publication Critical patent/TWI735966B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

一種隨機碼產生器，包括一控制電路、一高電壓供應器、一記憶體模組與一計數器。控制電路產生一控制信號與一致能信號。在一編程週期時，控制電路可動作該致能信號。高電壓供應器接收該致能信號，並產生一編程電壓。當該致能信號動作時，該高電壓供應器輸出該編程電壓。記憶體模組接收該控制信號用以決定該記憶體模組中的一選定記憶胞。於該編程週期，該選定記憶胞接收該編程電壓。於該編程週期時，該計數器計數該震盪信號的脈波數目並獲得一計數值，且該控制電路根據該計數值來決定一隨機碼。

Description

隨機碼產生器
本發明是有關於一種隨機碼產生器，且特別是有關於一種由非揮發性記憶體(non-volatile memory)所組成的隨機碼產生器。
物理不可複製技術(physically unclonable function，簡稱PUF技術)是一種創新的方式用來保護半導體晶片內部的資料，防止半導體晶片的內部資料被竊取。根據PUF技術，半導體晶片能夠提供一隨機碼(random code)。此隨機碼可作為半導體晶片(semiconductor chip)上特有的身分碼(ID code)，用來保護內部的資料。
一般來說，PUF技術是利用半導體晶片的製造變異(manufacturing variation)來獲得獨特的隨機碼。此製造變異包括半導體的製程變異(process variation)。亦即，就算有精確的製程步驟可以製作出半導體晶片，但是其隨機碼幾乎不可能被複製(duplicate)。因此，具有PUF技術的半導體晶片通常被運用於高安全防護的應用(applications with high security requirements)。
美國專利US 9,613,714提出一種用於 PUF技術的一次編程記憶胞與記憶胞陣列以及相關隨機碼產生方法。該專利利用半導體的製造變異所設計出的一次編程記憶胞(one time programmable memory cell)與記憶胞陣列，於編程動作進行後，即具有獨特的隨機碼。
本發明係有關於一種隨機碼產生器，包括一控制電路，產生一控制信號與一致能信號，其中該致能信號動作的期間定義為一編程週期；一高電壓供應器，接收該致能信號；其中，該高電壓供應器產生一編程電壓，當該致能信號動作時，該高電壓供應器輸出該編程電壓，且於該致能信號不動作時，該高電壓供應器停止輸出該編程電壓；一記憶體模組，接收該控制信號用以決定該記憶體模組中的一選定記憶胞；其中，於該編程週期，該選定記憶胞接收該編程電壓；以及一計數器，接收該震盪信號與該致能信號，其中於該編程週期時，該計數器計數該震盪信號的脈波數目並獲得一計數值，且該控制電路根據該計數值來決定一隨機碼。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第1圖其所繪示為非揮發性記憶體示意圖。非揮發性記憶體100包括一記憶體模組(memory module)140、一高電壓供應器(high voltage supply)150與一控制電路(control circuit)160。再者，記憶體模組140包括一記憶胞陣列(memory cell array)110、一驅動器(driver)120與一解碼器(decoder)130。
驅動器120與記憶胞陣列110之間連接複數條字元線(word line)WL1~WLm，解碼器130與記憶胞陣列110之間連接複數條位元線(bit line)BL1~BLn。當然，由於記憶胞的結構不同，驅動器120與記憶胞陣列110之間也可以連接更多的信號線，例如選擇線(select line)。
控制電路160連接至高電壓供應器150、驅動器120以及解碼器130。控制電路160提供控制信號Ctrl至記憶體模組140中的驅動器120與解碼器130。因此，驅動器120根據控制信號Ctrl來動作字元線WL1~WLm其中之一，且解碼器130根據控制信號Ctrl來動作位元線BL1~BLn其中之一。換言之，控制電路160係利用控制信號Ctrl在記憶胞陣列110中決定一選定記憶胞，並且對選定記憶胞進行編程動作或讀取動作。
另外，控制電路160提供致能信號En至高電壓供應器150。當控制電路160對選定記憶胞進行編程動作時，高電壓供應器150根據致能信號En來輸出編程電壓(program voltage)Vpgm，經由驅動器120傳遞至選定記憶胞以完成編程動作。
以下以一次編程記憶胞(one time programmable memory cell，簡稱OTP記憶胞)組成記憶胞陣列110為例來說明非揮發性記憶體100的編程動作。
請參照第2A圖，其所繪示為編程動作時非揮發性記憶體的運作示意圖。當編程動作開始時，控制電路160產生控制信號Ctrl並動作致能信號En。再者，驅動器(未繪示)根據控制信號Ctrl來動作字元線WLx，且解碼器(未繪示)根據控制信號Ctrl來將位元線BLy連接至接地端GND，因此記憶胞陣列中的記憶胞250即為選定記憶胞。換言之，記憶體模組140接收控制信號Ctrl並決定記憶胞陣列中的一選定記憶胞250。
選定記憶胞250為一OTP記憶胞，包括一反熔絲電晶體(antifuse transistor)Maf與一開關電晶體(switch transistor)Msw。反熔絲電晶體Maf的第一源/汲端浮接(floating)，反熔絲電晶體Maf的閘極端連接至高電壓線(high voltage line)HVL，反熔絲電晶體Maf的第二源/汲端連接至開關電晶體Msw的第一源/汲端，開關電晶體Msw的閘極端連接至字元線WLx，開關電晶體Msw的第二源/汲端連接至位元線BLy。其中，當反熔絲電晶體Maf的閘極氧化層未破裂時，其為高電阻狀態；當反熔絲電晶體Maf的閘極氧化層破裂時，其為低電阻狀態。因此，反熔絲電晶體Maf的高電阻狀態與低電阻狀態即可視為OTP記憶胞的二種儲存狀態。
再者，高電壓供應器150包括：一電源開關(power switch)220與一電壓調整器(voltage regulator)210。電壓調整器210輸出端可輸出編程電壓Vpgm。電源開關220的一端連接至電壓調整器210輸出端，電源開關220的另一端連接至高電壓線HVL，電源開關220的控制端接收致能信號En。
再者，電壓調整器210包括：時脈信號選擇器(clock signal selector)211、電荷泵(charge pump)212與回授偵測器(feedback detector)218。
電荷泵212接收一振盪信號(oscillation signal，Osc)並產生一編程電壓Vpgm。當振盪信號Osc維持在固定的準位沒有變化時，編程電壓Vpgm會逐漸下降；反之，當振盪信號Osc持續在高低準位變化時，即可使編程電壓Vpgm逐漸上升。
回授偵測器218包括由電阻R1與電阻R2串接的分壓電路(voltage dividing circuit)216與比較器(comparator)217。分壓電路216接收編程電壓Vpgm，且電阻R1與電阻R2連接的節點產生回授信號Vfb；比較器217的負輸入端接收回授信號Vfb，正輸入端接收參考電壓Vref，輸出端產生泵控制信號(pump control signal)Pump。
再者，時脈選擇器211為一反及閘，其一端接收時脈信號CLK，另一端接收泵控制信號Pump，輸出端產生振盪信號Osc。換言之，時脈選擇器211根據泵控制信號Pump來產生振盪信號Osc。舉例來說，當回授信號Vfb大於參考電壓Vref時，泵控制信號Pump為低準位使得時脈選擇器211不動作，振盪信號Osc維持在固定的準位(高準位)，造成編程電壓Vpgm逐漸下降。反之，當回授信號Vfb小於參考電壓Vref時，泵控制信號Pump為高準位使得時脈選擇器211將時脈信號CLK轉換為振盪信號Osc。此時，振盪信號Osc產生多個脈波(pulse)，並使得編程電壓Vpgm逐漸上升。
基本上，編程電壓Vpgm上升時，回授信號Vfb也會上升；編程電壓Vpgm下降時，回授信號Vfb也會下降。當電壓調整器210的輸出電流較大時，代表負載較高(heavy load)。此時，回授偵測器218利用泵控制信號Pump來控制時脈選擇器211產生較多脈衝(pulse)的震盪信號Osc至電荷泵212。反之，當電壓調整器210的輸出電流較小時，代表負載較低(light load)。此時，回授偵測器218利用泵控制信號Pump來控制時脈選擇器211產生較少脈衝的震盪信號Osc至電荷泵212。如此，當電壓調整器210到達穩態時，編程電壓Vpgm會維持在一目標電壓(target voltage)附近，而此目標電壓為Vref×(1+R1/R2)。
另外，當編程動作開始時，控制電路160動作致能信號En使得電源開關220為閉合狀態(close state)，所以編程電壓Vpgm傳遞至反熔絲電晶體Maf閘極。由於選定記憶胞250中，字元線WLx動作使得開關電晶體Msw開啟(turn on)，因此反熔絲電晶體Maf的閘極端與第二源/汲端之間承受的電壓應力(voltage stress)為編程電壓Vpgm，造成反熔絲電晶體Maf的閘極氧化層破裂。
經過一預設的編程週期(program cycle)之後，控制電路160不動作致能信號En使得電源開關220為打開狀態(open state)以結束編程動作。舉例來說，編程週期可為10μs。
請參照第2B圖，其所繪示為編程動作時，選定記憶胞的狀態變化以及電荷泵的運作關係示意圖。假設編程週期為10μs，因此控制電路160輸出高準位的致能信號En並維持10μs，代表動作致能信號En。之後，控制電路160輸出低準位的致能信號En，代表不動作致能信號En。亦即，致能信號En動作的期間定義為編程週期。
於編程動作的初期，時間點t1之前，選定記憶胞250中反熔絲電晶體Maf的閘極氧化層尚未破裂，亦即高電阻狀態，所以編程電流(program current)Ipgm很小。此時，振盪信號Osc的頻率較低，電荷泵212輸出的編程電壓Vpgm即可維持在目標電壓(例如12V)。
於編程動作的中期，時間點t1至時間點t2之間，選定記憶胞250中反熔絲電晶體Maf的閘極氧化層逐漸破裂，亦即由高電阻狀態轉變成低電阻狀態，所以編程電流Ipgm開始增加。為了要讓電荷泵212輸出的編程電壓Vpgm維持在目標電壓，回授偵測器218利用泵控制信號Pump操作時脈選擇器211，使得振盪信號Osc的頻率升高。
同理，於時間點t2至10μs，選定記憶胞250中反熔絲電晶體Maf的閘極氧化層已經破裂，亦即低電阻狀態，所以編程電流Ipgm很高。回授偵測器218利用泵控制信號Pump操作時脈選擇器211，使得振盪信號Osc的維持在較高的頻率，使得電荷泵212輸出的編程電壓Vpgm維持在目標電壓。
一般來說，由於半導體製程必定會有變異。不論利用如何精確的製作流程來製作出的OTP記憶胞，OTP記憶胞之間一定會存在隨機的微小差異。因此，在進行編程動作時，並無法確實得知反熔絲電晶體Maf之閘極氧化層開始破裂的時間點t1以及完全破裂的時間點t2。也就是說，由於振盪信號Osc在反熔絲電晶體Maf之閘極氧化層破裂或不破裂時的振盪頻率並不相同。因此，將使得振盪信號Osc產生的脈波數目完全無法預測。
因應於非揮發性記憶體的特性，本發明利用非揮發性記憶體的結構修改成為一種隨機碼產生器。請參照第3圖其所繪示為本發明之隨機碼產生器。隨機碼產生器300包括一記憶體模組340、一高電壓供應器150、一計數器(counter)350與一控制電路360。
再者，記憶體模組340包括一記憶胞陣列310、一驅動器120與一解碼器130。另外，記憶胞陣列310被規劃為備用區(spare area)與資料區(data area)314。其中，備用區與資料區皆有複數個記憶胞。
驅動器120與記憶胞陣列310之間連接複數條字元線(word line)WL1~WLm，解碼器130與記憶胞陣列310之間連接複數條位元線(bit line)BL1~BLn。當然，由於記憶胞的結構不同，驅動器120與記憶胞陣列310之間也可以連接更多的信號線，例如選擇線(select line)。
控制電路360連接至高電壓供應器150、計數器350、驅動器120以及解碼器130。控制電路360提供控制信號Ctrl至記憶體模組340中的驅動器120與解碼器130。因此，驅動器120根據控制信號Ctrl來動作字元線WL1~WLm其中之一，且解碼器130動作位元線BL1~BLn其中之一。換言之，控制電路360係利用控制信號Ctrl在記憶胞陣列310的備用區或資料區中決定任一個記憶胞作為選定記憶胞，並且對選定記憶胞進行編程動作或讀取動作。
另外，控制電路360提供致能信號En至高電壓供應器150與計數器350。當控制電路360對選定記憶胞進行編程動作時，高電壓供應器150根據致能信號En來輸出編程電壓(program voltage)Vpgm，經由驅動器120傳遞至選定記憶胞以完成編程動作。
再者，計數器350的致能端EN接收控制電路360的致能信號En，計數器350的輸入端接收振盪信號Osc，計數器350的輸出端產生計數值Count。
根據本發明的實施例，控制電路360對選定記憶胞330進行編程動作時，控制電路360發出的致能信號En同時控制電源開關220以及計數器350，使得電源開關220呈現閉合狀態，且計數器350開始計數震盪信號Osc的脈波數目。
換言之，在編程週期中，計數器350會計數震盪信號Osc的脈波數目。在編程週期結束後，控制電路360會接收計數器350輸出的計數值Count。並且，控制電路360根據計數值Count來決定一隨機碼。
以下以OTP記憶胞所組成記憶胞陣列310為例來說明隨機碼產生器300的運作原理。其中，高電壓供應器150以及選定記憶胞330的結構類似於第2A圖的高電壓供應器150與選定記憶胞250，此處不再贅述。
請參照第4A圖，其所繪示為編程動作時隨機碼產生器的運作示意圖。當編程動作開始時，控制電路360產生控制信號Ctrl並動作致能信號En。再者，驅動器(未繪示)根據控制信號Ctrl來動作字元線WLx，且解碼器(未繪示)根據控制信號Ctrl來將位元線BLy連接至接地端GND，因此記憶胞陣列中的記憶胞330即為選定記憶胞。換言之，記憶體模組340接收控制信號Ctrl並決定記憶胞陣列中的一選定記憶胞330。
根據本發明的實施例，當控制電路360對選定記憶胞進行編程動作時，高電壓供應器150根據致能信號En來輸出編程電壓(program voltage)Vpgm，經由驅動器120傳遞至選定記憶胞330以完成編程動作。
而在編程週期中，計數器350根據動作的致能信號En來計數震盪信號Osc的脈波數目。當編程週期結束後，控制電路360會接收計數器350的計數值Count。並且，控制電路360根據計數值Count來決定一隨機碼。
請參照第4B圖，其所繪示為編程動作時，選定記憶胞的狀態變化、電荷泵以及計數器的運作關係示意圖。假設編程週期為10μs，因此控制電路360輸出高準位的致能信號En並維持10μs，代表動作致能信號En。之後，控制電路360輸出低準位的致能信號En，代表不動作致能信號En。
於編程動作的初期，時間點t1之前，選定記憶胞330中反熔絲電晶體Maf的閘極氧化層尚未破裂，亦即高電阻狀態，所以編程電流(program current)Ipgm很小。此時，振盪信號Osc的頻率較低，電荷泵212輸出的編程電壓Vpgm即可維持在目標電壓(例如12V)。
於編程動作的中期，時間點t1至時間點t2之間，選定記憶胞330中反熔絲電晶體Maf的閘極氧化層逐漸破裂，亦即由高電阻狀態轉變成低電阻狀態，所以編程電流Ipgm開始增加。為了要讓電荷泵212輸出的編程電壓Vpgm維持在目標電壓，回授偵測器218利用泵控制信號Pump操作時脈選擇器211，使得振盪信號Osc的頻率升高。
同理，於時間點t2至10μs，選定記憶胞330中反熔絲電晶體Maf的閘極氧化層已經破裂，亦即低電阻狀態，所以編程電流Ipgm很高。回授偵測器218利用泵控制信號Pump操作時脈選擇器211，使得振盪信號Osc的維持在較高的頻率，使得電荷泵212輸出的編程電壓Vpgm維持在目標電壓。
再者，本發明的隨機碼產生器300更利用計數器350來計數編程週期中震盪信號Osc的脈波數目。當編程週期結束後，計數器350輸出計數值Count至控制電路360，使得控制電路360根據計數值Count來決定一隨機碼。
根據本發明的實施例，計數器350可為一位元計數器(one bit counter)，其提供一位元的計數值Count至控制電路360，使得控制電路360將計數值作為一位元的隨機碼。
當然本發明並不限定於一位元計數器，控制電路360也可以根據計數值Count來作為一位元的隨機碼。舉例來說，假設計數器350的計數值Count為奇數，則控制電路360決定一位元的隨機碼為邏輯數值"1"。另外，假設計數器350的計數值Count為偶數，則控制電路360決定一位元的隨機碼邏輯數值為"0"。
由於半導體製程必定會有變異。不論利用如何精確的製作流程來製作出的OTP記憶胞，OTP記憶胞之間一定會存在隨機地微小差異。因此，在進行編程動作時，並無法確實得知反熔絲電晶體Maf之閘極氧化層開始破裂的時間點t1以及完全破裂的時間點t2。因此，也無法預測(unpredictable)出計數器350輸出的計數值，所以控制電路360可根據計數器350的計數值來決定一位元的隨機碼。
當然，根據上述的內容，本發明的隨機碼產生器也可以產生複數個位元的隨機碼。說明如下：
由於記憶胞陣列310中的備用區312包括複數個OTP記憶胞。因此，控制電路360可以依序選定備用區312中的複數個OTP記憶胞，並依序對該些OTP記憶胞進行編程動作。
舉例來說，控制電路360由備用區312中選擇第一選定OTP記憶胞，並對第一選定OTP記憶胞進行編程動作後，控制電路360將計數器350的計數值作為隨機碼的第一個位元，並暫存於暫存器362中。
接著，控制電路360由備用區312中選擇第二選定OTP記憶胞，並對第二選定OTP記憶胞進行編程動作後，控制電路360將計數器350的計數值作為隨機碼的第二個位元，並暫存於暫存器362中。
同理，當控制電路360由備用區312中選擇八個選定OTP記憶胞，並依序進行編程動作後，控制電路360將可以獲得一個位元組(byte)的隨機碼，並暫存於暫存器362中。
之後，經由控制電路360的運作，暫存器362中該一個位元組的隨機碼更可以寫入記憶胞陣列310的資料區。當外部電路(未繪示)要求(request)該隨機碼時，隨機碼產生器300可以讀取資料區中的該筆隨機碼並輸出至外部電路。
由以上的說明可知，本發明提出一種隨機碼產生器。利用記憶胞在進行編程動作時的不確定性，並利用電荷泵212所接收的震盪信號Osc來產生隨機碼。
再者，本發明的記憶胞並不限定於OTP記憶胞，任何需要高電壓(編程電壓)來進行編程動作的其他記憶胞皆可用來達成本發明的目的。舉例來說，如第5A圖至第5C圖所示之記憶胞皆可以運用於本發明。
如第5A圖所示，記憶胞510包括浮動閘電晶體(floating gate transistor)Mf與開關電晶體Msw。浮動閘電晶體Mf的第一源/汲端連接至高電壓線HVL，浮動閘電晶體Mf的第二源/汲端連接至開關電晶體Msw的第一源/汲端，開關電晶體Msw的閘極端連接至字元線WLx，開關電晶體Msw的第二源/汲端連接至位元線BLy。於編程動作時，高電壓線HVL接收編程電壓、字源線WLx動作，位元線BLy連接至接地端。因此，當開關電晶體Msw開啟(turn on)後，熱載子(hot carrier)，例如電子，即可注入浮動閘電晶體Mf的閘極並完成編程動作。
如第5B圖所示，記憶胞520包括浮動閘電晶體Mf、選擇電晶體Msel與開關電晶體Msw。浮動閘電晶體Mf的第一源/汲端連接至高電壓線HVL，浮動閘電晶體Mf的第二源/汲端連接至選擇電晶體Msel的第一源/汲端，選擇電晶體Msel的閘極端連接至選擇線Selz，選擇電晶體Msel的第二源/汲端連接至開關電晶體Msw的第一源/汲端，開關電晶體Msw的閘極端連接至字元線WLx，開關電晶體Msw的第二源/汲端連接至位元線BLy。於編程動作時，高電壓線HVL接收編程電壓、字源線WLx與選擇線Selz動作，位元線BLy連接至接地端。因此，當開關電晶體Msw與選擇電晶體Msel開啟(turn on)後，熱載子(hot carrier)，例如電子，即可注入浮動閘電晶體Mf的閘極並完成編程動作。
如第5C圖所示，記憶胞530包括反熔絲電晶體Maf、選擇電晶體Msel與開關電晶體Msw。反熔絲電晶體Maf的第一源/汲端浮接，反熔絲電晶體Maf的閘極端接至高電壓線HVL，反熔絲電晶體Maf的第二源/汲端連接至選擇電晶體Msel的第一源/汲端，選擇電晶體Msel的閘極端連接至選擇線Selz，選擇電晶體Msel的第二源/汲端連接至開關電晶體Msw的第一源/汲端，開關電晶體Msw的閘極端連接至字元線WLx，開關電晶體Msw的第二源/汲端連接至位元線BLy。於編程動作時，高電壓線HVL接收編程電壓、字源線WLx與選擇線Selz動作，位元線BLy連接至接地端。因此，當開關電晶體Msw與選擇電晶體Msel開啟(turn on)後，浮動閘電晶體Maf承受電壓應力造成閘極氧化層破裂並完成編程動作。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:非揮發性記憶體 110、310:記憶胞陣列 120:驅動器 130:解碼器 140、340:記憶體模組 150:高電壓供應器 160、360:控制電路 210:電壓調整器 211:時脈信號選擇器 212:電荷泵 216:分壓電路 217:比較器 218:回授偵測器 220:電源開關 250、330:選定記憶胞 300:隨機碼產生器 312:備用區 314:資料區 350:計數器 362:暫存器 510、520、530:記憶胞
第1圖為非揮發性記憶體示意圖； 第2A圖為編程動作時非揮發性記憶體的運作示意圖； 第2B圖為編程動作時選定記憶胞的狀態變化以及電荷泵的運作關係示意圖； 第3圖為本發明之隨機碼產生器； 第4A圖為編程動作時隨機碼產生器的運作示意圖； 第4B圖為編程動作時選定記憶胞的狀態變化、電荷泵以及計數器的運作關係示意圖；以及 第5A圖至第5C圖為可運用於本發明之其他記憶胞範例。
120:驅動器
130:解碼器
150:高電壓供應器
300:隨機碼產生器
310:記憶胞陣列
312:備用區
314:資料區
340:記憶體模組
350:計數器
360:控制電路
362:暫存器

Claims (15)

  1. 一種隨機碼產生器，包括： 一控制電路，產生一控制信號與一致能信號，其中該致能信號動作的期間定義為一編程週期； 一高電壓供應器，接收該致能信號並產生一編程電壓，其中當該致能信號動作時，該高電壓供應器輸出該編程電壓，且於該致能信號不動作時，該高電壓供應器停止輸出該編程電壓； 一記憶體模組，接收該控制信號用以決定該記憶體模組中的一選定記憶胞；其中，於該編程週期，該選定記憶胞接收該編程電壓；以及 一計數器，接收該震盪信號與該致能信號，其中於該編程週期時，該計數器計數該震盪信號的脈波數目並獲得一計數值，且該控制電路根據該計數值來決定一隨機碼。
  2. 如申請專利範圍第1項所述之隨機碼產生器，其中該高壓供應器包括： 一電壓調整器，包括：一電荷泵、一時脈選擇器與一回授偵測器；其中，該電荷泵根據該震盪信號產生該編程電壓，該回授偵測器根據該編程電壓產生一泵控制信號，該時脈選擇器接收一時脈信號與該泵控制信號，並產生該震盪信號；以及 一電源開關，具有一第一端接收該編程電壓，一第二端連接至該選定記憶胞以及一控制端接收該致能信號； 其中，於該編程週期，該電源開關為一閉合狀態，該高電壓供應器輸出該編程電壓至該選定記憶胞。
  3. 如申請專利範圍第2項所述之隨機碼產生器，其中該電壓調整器包括： 該電荷泵，具有一輸入端接收該震盪信號，以及一輸出端產生該編程電壓； 該回授偵測器，包括一分壓電路，連接至該電荷泵的該輸出端，並產生一回授信號；以及，一比較器，具有一第一輸入端接收該回授信號，一第二輸入端接收一參考電壓，以及一輸出端產生該泵控制信號；以及 該時脈選擇器接收該時脈信號與該泵控制信號，並產生該震盪信號； 其中，當該回授信號大於該參考電壓時，該泵控制信號控制該時脈選擇器產生一固定準位的該震盪信號；以及，當該回授信號小於該參考電壓時，該泵控制信號控制該時脈選擇器將該時脈信號轉換為該震盪信號。
  4. 如申請專利範圍第3項所述之隨機碼產生器，其中該分壓電路包括：一第一電阻與一第二電阻串接於該電荷泵輸出端與一接地端之間，且該第一電阻與該第二電阻連接之節點產生該回授信號。
  5. 如申請專利範圍第3項所述之隨機碼產生器，其中該時脈選擇器為一反及閘，該反及閘的二個輸入端分別接收該時脈信號與該泵控制信號，該反及閘的輸出端產生該震盪信號。
  6. 如申請專利範圍第1項所述之隨機碼產生器，其中該記憶體模組包括： 一記憶胞陣列，連接至複數條字元線與複數條位元線；其中該記憶胞陣列被規劃為一備用區與一資料區，且該備用區與該資料區皆有複數個記憶胞； 一驅動器，連接至該些字元線，並接收該控制信號用以動作該些字元線中的一特定字元線；以及 一解碼器，連接至該些位元線，並接收該控制信號用以動作該些位元線中的一特定位元線；其中，根據該特定字元線與該特定位元線可決定該記憶胞陣列中該備用區內的該選定記憶胞。
  7. 如申請專利範圍第6項所述之隨機碼產生器，其中該選定記憶胞包括：一反熔絲電晶體與一開關電晶體，其中，該反熔絲電晶體的一第一源/汲端浮接，該反熔絲電晶體的一閘極端接至一高電壓線以接收該編程電壓，該反熔絲電晶體的一第二源/汲端連接至該開關電晶體的一第一源/汲端，該開關電晶體的一閘極端連接至該特定字元線，該開關電晶體的一第二源/汲端連接至特定位元線。
  8. 如申請專利範圍第6項所述之隨機碼產生器，其中該選定記憶胞包括：一浮動閘電晶體與一開關電晶體，其中，該浮動閘電晶體的一第一源/汲端接至一高電壓線以接收該編程電壓，該浮動閘電晶體的一第二源/汲端連接至該開關電晶體的一第一源/汲端，該開關電晶體的一閘極端連接至該特定字元線，該開關電晶體的一第二源/汲端連接至特定位元線。
  9. 如申請專利範圍第6項所述之隨機碼產生器，其中該控制電路將該隨機碼寫入該記憶胞陣列的該資料區。
  10. 如申請專利範圍第9項所述之隨機碼產生器，其中該控制電路包括一暫存器用以暫存該隨機碼，並將該隨機碼由該暫存器寫入該記憶胞陣列的該資料區。
  11. 如申請專利範圍第1項所述之隨機碼產生器，其中該記憶體模組包括： 一記憶胞陣列，連接至複數條字元線、複數條選擇線與複數條位元線；其中該記憶胞陣列被規劃為一備用區與一資料區，且該備用區與該資料區皆有複數個記憶胞； 一驅動器，連接至該些字元線與該些選擇線，並接收該控制信號用以動作該些字元線中的一特定字元線以及動作該些選擇線中的一特定選擇線；以及 一解碼器，連接至該些位元線，並接收該控制信號用以動作該些位元線中的一特定位元線；其中，根據該特定字元線、該特定選擇線與該特定位元線可決定該記憶胞陣列中該備用區內的該選定記憶胞。
  12. 如申請專利範圍第11項所述之隨機碼產生器，其中該選定記憶胞包括：一反熔絲電晶體、一選擇電晶體與一開關電晶體，其中，該反熔絲電晶體的一第一源/汲端浮接，該反熔絲電晶體的一閘極端接至一高電壓線以接收該編程電壓，該反熔絲電晶體的一第二源/汲端連接至該選擇電晶體的一第一源/汲端，該選擇電晶體的一閘極端連接至該特定選擇線，該選擇電晶體的一第二源/汲端連接至該開關電晶體的一第一源/汲端，該開關電晶體的一閘極端連接至該特定字元線，該開關電晶體的一第二源/汲端連接至特定位元線。
  13. 如申請專利範圍第11項所述之隨機碼產生器，其中該選定記憶胞包括：一浮動閘電晶體、一選擇電晶體與一開關電晶體，其中，該浮動閘電晶體的一第一源/汲端接至一高電壓線以接收該編程電壓，該浮動閘電晶體的一第二源/汲端連接至該選擇電晶體的一第一源/汲端，該選擇電晶體的一閘極端連接至該特定選擇線，該選擇電晶體的一第二源/汲端連接至該開關電晶體的一第一源/汲端，該開關電晶體的一閘極端連接至該特定字元線，該開關電晶體的一第二源/汲端連接至特定位元線。
  14. 如申請專利範圍第1項所述之隨機碼產生器，其中該計數器為一一位元計數器，該控制電路將該計數器獲得的該計數值作為該隨機碼。
  15. 如申請專利範圍第1項所述之隨機碼產生器，其中當該計數器的計數值為奇數時，該控制電路決定一第一邏輯數值為該隨機碼；以及，當該計數器的計數值為偶數時，該控制電路決定一第二邏輯數值為該隨機碼。
TW108136296A 2019-01-13 2019-10-07 隨機碼產生器 TWI735966B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962791870P 2019-01-13 2019-01-13
US62/791,870 2019-01-13
US16/542,671 US10748591B2 (en) 2019-01-13 2019-08-16 Random code generator
US16/542,671 2019-08-16

Publications (2)

Publication Number Publication Date
TW202044047A true TW202044047A (zh) 2020-12-01
TWI735966B TWI735966B (zh) 2021-08-11

Family

ID=68136180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108136296A TWI735966B (zh) 2019-01-13 2019-10-07 隨機碼產生器

Country Status (4)

Country Link
US (1) US10748591B2 (zh)
EP (1) EP3680905B1 (zh)
CN (1) CN111435294B (zh)
TW (1) TWI735966B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769894B (zh) * 2021-02-12 2022-07-01 台灣積體電路製造股份有限公司 非揮發性記憶體電路與執行編程運作的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081156B2 (en) * 2019-07-05 2021-08-03 Arm Limited Voltage regulation circuitry
CN114329646A (zh) * 2020-09-28 2022-04-12 京东方科技集团股份有限公司 数字指纹生成器及数字指纹生成方法
US20240121113A1 (en) * 2022-10-11 2024-04-11 Analog Devices International Unlimited Company Resistor based physical unclonable function

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06282985A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd ダイナミック型ｒａｍ
JP4248950B2 (ja) * 2003-06-24 2009-04-02 株式会社ルネサステクノロジ 乱数発生装置
TW200717527A (en) 2005-08-10 2007-05-01 Seiko Epson Corp Semiconductor memory device
KR100729353B1 (ko) * 2005-11-22 2007-06-15 삼성전자주식회사 통합된 레귤레이터/펌프 구조를 갖는 플래시 메모리 장치
JP2007242068A (ja) 2006-03-03 2007-09-20 Sony Corp 不揮発性メモリシステムおよび不揮発性メモリ制御方法
KR100805839B1 (ko) * 2006-08-29 2008-02-21 삼성전자주식회사 고전압 발생기를 공유하는 플래시 메모리 장치
KR101046241B1 (ko) * 2009-05-22 2011-07-04 주식회사 하이닉스반도체 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로
TWI496075B (zh) 2010-06-03 2015-08-11 Univ Michigan 隨機化數值之產生
JP5589787B2 (ja) * 2010-11-12 2014-09-17 富士通セミコンダクター株式会社 半導体装置
CN202133996U (zh) * 2011-01-28 2012-02-01 中国科学院西安光学精密机械研究所 一种真随机数产生装置
CN102290101B (zh) * 2011-07-04 2016-02-24 上海华虹宏力半导体制造有限公司 源线偏置电路及存储器
JP2013149079A (ja) * 2012-01-19 2013-08-01 Makita Corp 乱数発生装置
JP6380804B2 (ja) * 2014-04-16 2018-08-29 パナソニックＩｐマネジメント株式会社 乱数処理装置および乱数処理方法
EP3295310A4 (en) * 2015-05-14 2018-12-26 Adesto Technologies Corporation Concurrent read and reconfigured write operations in a memory device
US10032521B2 (en) 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US9613714B1 (en) * 2016-01-19 2017-04-04 Ememory Technology Inc. One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
US10097348B2 (en) 2016-03-24 2018-10-09 Samsung Electronics Co., Ltd. Device bound encrypted data
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
CN108958650B (zh) 2017-05-22 2021-06-15 旺宏电子股份有限公司 电子系统及其操作方法
CN107562409B (zh) * 2017-07-28 2021-02-26 深圳和而泰小家电智能科技有限公司 随机种子生成方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769894B (zh) * 2021-02-12 2022-07-01 台灣積體電路製造股份有限公司 非揮發性記憶體電路與執行編程運作的方法
US11450395B2 (en) 2021-02-12 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory circuit and method
US11791006B2 (en) 2021-02-12 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory circuit

Also Published As

Publication number Publication date
CN111435294B (zh) 2022-07-19
CN111435294A (zh) 2020-07-21
US20200227103A1 (en) 2020-07-16
US10748591B2 (en) 2020-08-18
EP3680905B1 (en) 2023-04-12
TWI735966B (zh) 2021-08-11
EP3680905A1 (en) 2020-07-15

Similar Documents

Publication Publication Date Title
TWI735966B (zh) 隨機碼產生器
US11398265B2 (en) Apparatuses and methods for analog row access tracking
CN111128268B (zh) 用于基于存取的刷新时序的设备及方法
US9123423B2 (en) Programming operations in a memory device
CN113767437A (zh) 用于内容可寻址存储器单元的设备、系统及方法
KR100634172B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100634412B1 (ko) 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
US20120230132A1 (en) Data processing device and method of reading trimming data
US8630141B2 (en) Circuits and methods for providing refresh addresses and alternate refresh addresses to be refreshed
KR102362605B1 (ko) 메모리 장치
US6842385B2 (en) Automatic reference voltage regulation in a memory device
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN115295040A (zh) 控制电路、控制方法以及半导体存储器
US8437203B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US11646072B2 (en) Electronic device for adjusting refresh operation period
US8180976B2 (en) Programming non-volatile memory devices based on data logic values
US10930357B2 (en) Semiconductor storage device having a temperature sensor that generates a temperature signal based on which applied voltages are generated
US11562784B2 (en) Apparatuses, systems, and methods for voltage based random number generation
EP1303044A1 (en) Diode-based multiplexer
US20190369906A1 (en) Semiconductor device