TW202040767A

TW202040767A - 覆晶封裝

Info

Publication number: TW202040767A
Application number: TW108114429A
Authority: TW
Inventors: 鄭百盛; 杜文傑
Original assignee: 奇景光電股份有限公司
Priority date: 2019-04-25
Filing date: 2019-04-25
Publication date: 2020-11-01
Also published as: TWI702692B

Abstract

一種覆晶封裝包括一基板、接合在基板上的一晶片本體以及連接於晶片本體與基板之間的多個凸塊。基板包括多個輸入導線以及多個輸出導線。晶片本體包括一第一封裝單元以及一第二封裝單元。第一封裝單元包括一第一封環以及多個第一焊墊，第二封裝單元包括一第二封環以及多個第二焊墊，晶片本體在第一封環與第二封環之間連續地延伸。各輸入導線具有與晶片本體重疊的一端以及位於基板的一第一接合區域的另一端，各輸出導線具有與晶片本體重疊的一端以及位於基板的一第二接合區域的另一端。第一接合區域以及第二接合區域位於晶片本體的相對側。

Description

覆晶封裝

本發明是關於一種半導體封裝，且特別是關於一種覆晶封裝。

在高解析度電子裝置的應用上，高輸出接腳數（High Output Pin Count）的積體電路（integrated circuits，IC）晶片（chip）的需求增加。在各種封裝技術中，高輸出接腳數積體電路晶片經常採用覆晶接合技術（Flip Chip Bonding Technology），因為覆晶接合技術利用配置在晶片主動面（active surface）上的焊料（solder）/金/銅柱凸塊（Cu pillar bump），而有助於在晶片封裝上實現大量接點以及高接點密度（contact density）。相較於打線接合技術（wire-bonding technology），焊料/金/銅柱凸塊可在晶片與載體基板（carrier substrate）之間提供更短的傳輸路徑，以提供期望的性能。

然而，基於製程極限以及製造成本的限制，積體電路晶片的接點密度不易改變。為了在小體積封裝下提供更高的輸出接腳數，晶片封裝技術仍有待改進。

本發明提供一種具有高輸出接腳數且體積小的覆晶封裝（flip chip package）。

本發明的覆晶封裝包括一基板、接合在該基板上的一晶片本體以及連接於該晶片本體與該基板之間的多個凸塊。該基板包括多個輸入導線以及多個輸出導線。該晶片本體包括一第一封裝單元以及一第二封裝單元。該第一封裝單元包括一第一封環以及位於該第一封環圍繞的一區域內的多個第一焊墊，該第二封裝單元包括一第二封環以及位於該第二封環圍繞的一區域內的多個第二焊墊。該晶片本體在該第一封環與該第二封環之間連續地延伸。各該輸入導線具有與該晶片本體重疊的一端以及位於該基板的一第一接合區域的另一端，各該輸出導線具有與該晶片本體重疊的一端以及位於該基板的一第二接合區域的另一端。該第一接合區域以及該第二接合區域位於該晶片本體的相對側。

在本發明的一實施例中，該些第一焊墊配置於一環狀路徑中，該環狀路徑位於該第一封環圍繞的該區域內。

在本發明的一實施例中，該些第一焊墊配置於該第二封環圍繞的一環狀路徑中。

本發明的覆晶封裝包括一基板、接合在該基板上的一晶片本體以及連接於該晶片本體與該基板之間的多個凸塊。該基板包括多個輸入導線以及多個輸出導線。該晶片本體包括一第一封裝單元以及一第二封裝單元。該第一封裝單元包括配置在一第一環狀路徑中的多個第一焊墊，該第二封裝單元包括配置在一第二環狀路徑中的多個第二焊墊。該些第一焊墊中最靠近該些第二焊墊的一第一焊墊與該些第二焊墊中最靠近該些第一焊墊的一第二焊墊之間的距離介於55微米與1000微米之間。各該輸入導線具有與該晶片本體重疊的一端以及位於該基板的一第一接合區域的另一端，各該輸出導線具有與該晶片本體重疊的一端以及位於該基板的一第二接合區域的另一端。該第一接合區域以及該第二接合區域位於該晶片本體的相對側。

在本發明的一實施例中，該些凸塊包括在該第一封裝單元與該第二封裝單元之間延伸的一互連凸塊，該互連凸塊的一端連接至該些第一焊墊中的一第一焊墊，該互連凸塊的另一端連接至該些第二焊墊中的一第二焊墊。

在本發明的一實施例中，該基板另包括一互連導線，該互連導線的一端連接至該些第一焊墊中的一第一焊墊，該互連導線的另一端連接至該些第二焊墊中的一第二焊墊。

在本發明的一實施例中，該第一封環與該第二封環之間相隔一距離，該距離介於50微米與200微米之間。

在本發明的一實施例中，該些第一焊墊包括多個第一輸入焊墊，該些第二焊墊包括多個第二輸入焊墊，該些第一輸入焊墊分別連接至該些輸入導線中一部分的輸入導線，該些第二輸入焊墊分別連接至該些輸入導線中另一部分的輸入導線。

在本發明的一實施例中，該些第一焊墊中的一第一焊墊為一第一虛置焊墊，該第一虛置焊墊相較該些第一輸入焊墊靠近該第二封環，該些第二焊墊中的一第二焊墊為一第二虛置焊墊，該第二虛置焊墊相較該些第二輸入焊墊靠近該第一封環。

在本發明的一實施例中，該晶片本體的長度介於28公釐與66公釐之間。

在本發明的一實施例中，該些第一焊墊中最遠離該第二封環的一第一焊墊與該些第二焊墊中最遠離該第一封環的一第二焊墊之間的距離介於27公釐與65公釐之間。

在本發明的一實施例中，該些第一焊墊中最靠近該第二封環的一第一焊墊與該些第二焊墊中最靠近該第一封環的一第二焊墊之間的距離介於55微米與1000微米之間。

在本發明的一實施例中，該晶片本體另包括位於該第一封環與該第二封環之間的一周邊電路。

基於上述，本發明的實施例的覆晶封裝中的單一晶片本體包括多於一個的封裝單元，以提供覆晶封裝更高的接點密度，並且覆晶封裝的體積不致過度擴大。據此，本發明的實施例的覆晶封裝可於小體積下提供高輸出接腳數。

為讓本發明的上述特徵以及優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明的一實施例之覆晶封裝（flip chip package）的剖面示意圖。請參照圖1，一覆晶封裝100可包括一基板110，接合在基板110上的一晶片本體120以及多個凸塊（bump）130。晶片本體120藉由凸塊130接合在基板110上，而晶片本體120的一主動面（active surface）120S面向基板110。凸塊130可以是金凸塊、焊料凸塊、銅凸塊或其他類似的金屬凸塊。晶片本體120可以藉由錫金共晶接合法（eutectic bonding method）、異方性導電膜（anisotropic conductive film，ACF）接合法、表面安裝技術（surface-mount technology，SMT）回焊方法而藉由凸塊130電性連接至基板110。基板110可以是軟性印刷電路板（Flexible Printed Circuit，FPC）薄膜、球柵陣列（ball grid array，BGA）基板、薄膜覆晶封裝（Chip on Film，COF）捲帶（Tape）或玻璃覆晶（Chip On Glass，COG）玻璃基板，並包括形成於其上的多個導線112。晶片本體120可包括一第一封裝單元120A以及一第二封裝單元120B。

第一封裝單元120A包括一第一半導體元件122A以及用於提供第一半導體元件122A電傳輸路徑的多個第一焊墊（pad）124A。第二封裝單元120B包括一第二半導體元件122B以及用於提供第二半導體元件122B電傳輸路徑的多個第二焊墊124B。第一半導體元件122A以及第二半導體元件122B例如可分別為具有相應電路佈局的晶粒（die）。具體而言，第一封裝單元120A以及第二封裝單元120B一併被封裝（encapsulate）並單體化（singulate）而成為一單一的晶片本體120。

第一焊墊124A以及第二焊墊124B分別連接至凸塊130，使得第一半導體元件122A以及第二半導體元件122B可以藉由第一焊墊124A、第二焊墊124B以及凸塊130電性連接至導線112。圖1中所示的覆晶封裝100的剖面可用於示例性說明半導體元件、焊墊、凸塊以及導線的配置關係，但是本發明不限於此。在其他實施例中，覆晶封裝可以包括圖1中未繪示的其他部件。

圖2為本發明的一實施例之覆晶封裝的平面示意圖。在圖2中，覆晶封裝200可包括一基板210、接合在基板210上的一晶片本體220以及多個凸塊（未繪示）。基板210可以是軟性印刷電路板（Flexible Printed Circuit，FPC）薄膜、球柵陣列（ball grid array，BGA）基板、薄膜覆晶封裝（Chip on Film，COF）捲帶（Tape）或玻璃覆晶（Chip On Glass，COG）玻璃基板，並且包括多個輸入導線212A以及多個輸出導線212B。晶片本體220包括一第一封裝單元220A以及一第二封裝單元220B。在本實施例中，每個輸入導線212A具有與晶片本體220重疊的一端以及位於基板210的第一接合區域B1的另一端。每個輸出導線212B具有與晶片本體220重疊的一端以及位於基板210的第二接合區域B2的另一端。第一接合區域B1以及第二接合區域B2位於晶片本體220的相對側。為了說明，圖2中所示的覆晶封裝200的平面圖中可省略部分部件，且部分省略的部件可參照圖1。舉例來說，圖2中所示的覆晶封裝200可另包括圖1所示的凸塊130，以將晶片本體220連接至基板210上的輸入導線212A（或稱為第一導線）以及輸出導線212B（或稱為第二導線）。

如圖2所示，第一封裝單元220A包括一第一封環SR1以及位於第一封環SR1圍繞的一區域R1內的多個第一焊墊224A。第二封裝單元220B包括一第二封環SR2以及位於第二封環SR2圍繞的一區域R2內的多個第二焊墊224B。晶片本體220在第一封環SR1與第二封環SR2之間連續地延伸。換句話說，晶片本體220是一個別且單一的封裝本體。圖2中可省略覆晶封裝200的部分部件，且部分省略的部件可參照圖1。舉例來說，圖2中所示的晶片本體220亦可包括類似於圖1所示的第一半導體元件122A以及第二半導體元件122B的半導體元件，且可電性連接至第一焊墊224A以及第二焊墊224B。此外，每個第一焊墊224A可連接至類似於圖1所示的凸塊130的一凸塊，以電性連接至輸入導線212A以及輸出導線212B中對應一者。並且，每個第二焊墊224B可連接至類似於圖1所示的凸塊130的一凸塊，以電性連接至輸入導線212A以及輸出導線212B中對應一者。

具體而言，圖2所示的覆晶封裝的平面圖可作為圖1的覆晶封裝100的平面佈局的實現例。具體而言，輸入導線212A以及輸出導線212B可對應於圖1所示的導線112。第一焊墊224A以及第二焊墊224B可以對應於圖1所示的第一焊墊124A以及第二焊墊124B。

儘管圖2未繪示出半導體元件，但是第一封裝單元220A可視為封裝第一半導體元件處，並且第一半導體元件可位於第一封環SR1圍繞的區域R1內。類似地，第二封裝單元220B可視為封裝第二半導體元件處，第二半導體元件可位於第二封環SR2圍繞的區域R2內。換句話說，第一封裝單元220A以及第二封裝單元220B可視為是兩個獨立的封裝單元，每個封裝單元中包括獨立的一半導體元件。

在製造晶片本體220的過程中，多個封裝單元呈陣列排列並整合封裝在母封裝中，而兩個相鄰的封裝單元藉由一預定切割區域彼此間隔開。接著，沿預定切割區域切割母封裝以形成單獨的晶片本體，即單體化製程（singulation process）。在本實施例中，第一封環SR1以及第二封環SR2可定義出第一封裝單元220A以及第二封裝單元220B，並且可保護每個封裝單元中的部件。具體而言，第一封環SR1與第二封環SR2之間的區域CR可作為母封裝的切割區域。在一些實施例中，第一封環SR1的寬度W_SR 以及第二封環SR2的寬度W_SR 可大致介於2微米（Micrometer，㎛）與30微米之間，但是本發明不限於此。在其他實施例中，可不設置封環，並可藉由焊墊或其他標記的配置來確定封裝單元。一般而言，在單體化製程中，每個封裝單元從母封裝中單體化以形成一個單一個體，但在本實施例中，晶片本體220藉由在一個單一個體中結合兩個或更多封裝單元而自母封裝單體化。也就是說，本實施例中的晶片本體220嵌入與母封裝中對應預定切割區域的區域CR。如果沿著區域CR切割晶片本體220，可獲得兩個獨立的晶片封裝。

在本實施例中，晶片本體220的長度L220可介於28公釐（millimeter，mm）與66公釐之間。第一封環SR1與第二封環SR2之間相隔距離d1，距離d1可類似母封裝的預定切割區域的寬度。一般而言，母封裝的預定切割區域的寬度應盡量縮小，因為預定切割區域增加時，也會增加廢棄區域，如此一來將縮減總晶片（gross dies）。因此，距離d1可介於50微米與200微米之間，而不致過度擴大晶片本體220的整體體積。換句話說，晶片本體220的體積較小。最靠近第二封環SR2的第一焊墊224A與最靠近第一封環SR1的第二焊墊224B之間的距離d2可介於55微米與1000微米之間。最遠離第二封環SR2的第一焊墊220A與最遠離第一封環SR1的第二焊墊224B之間的距離d3可介於27公釐與65公釐之間。長度L220、距離d1、距離d2以及距離d3可依據每個封裝單元的電路設計而決定，並且不限於上述的數量範圍。

此外，晶片本體220可另包括位於第一封環SR1與第二封環SR2之間的區域CR的周邊電路226。周邊電路226可作為母封裝中的測試電路，而於晶片本體220單體化後不被致能（enable）。在一些實施例中，介電材料可覆蓋以及/或遮蔽周邊電路226，使周邊電路226可不與基板210上的導線電性連接。

第一封裝單元220A以及第二封裝單元220B是以相同的製程製造，並可具有相同的電路佈局及功能。舉例來說，在晶片本體220中，第一封裝單元220A的第一焊墊224A配置在環狀路徑中，並且第二封裝單元220B的第二焊墊224B也配置在環狀路徑中。在其他實施例中，每個封裝單元中的焊墊可呈陣列排列。在第一封裝單元220A中，連接至輸入導線212A的第一焊墊224A可為第一輸入焊墊IPA，連接至輸出導線212B的第一焊墊224A可為第一輸出焊墊OPA。第一輸入焊墊IPA集中在晶片本體220的一側，而第一輸出焊墊OPA集中在晶片本體220的相對側。此外，第一輸出焊墊OPA不夾置（interpose）於相鄰的兩個第一輸入焊墊IPA之間。第一輸入焊墊IPA不夾置於相鄰的兩個第一輸出焊墊OPA之間。類似地，第二焊墊224B可區分為連接至輸入導線212A的第二輸入焊墊IPB以及連接至輸出導線212B的第二輸出焊墊OPB，並且第二輸入焊墊IPB以及第二輸出焊墊OPB集中在各自的區域。

相較包括一個單一封裝單元的封裝本體，包括整合封裝的第一封裝單元220A以及第二封裝單元220B的晶片本體220可提供更多的輸入/輸出通道。因此，覆晶封裝200可實現高輸出設計並且利於高解析度電子裝置的應用，而且覆晶封裝200具有較小體積。舉例來說，在每個第一封裝單元220A以及每個第二封裝單元220B提供N個輸出通道的情況下，具有晶片本體220的覆晶封裝200可提供2N個輸出通道，其中N是整數。此外，第一封裝單元220A及第二封裝單元220B整合至單一晶片本體220中，因此僅需一道接合製程來將第一封裝單元220A及第二封裝單元220B接合在基板210上，而能縮短製程時間並簡化製程。

圖3為本發明的另一實施例之覆晶封裝的平面示意圖。在圖3的實施例中，覆晶封裝300可包括基板310、接合在基板310上的晶片本體220以及連接於基板310與晶片本體220之間的多個凸塊（未繪示）。覆晶封裝300的晶片本體220基本上類似於圖2中所示的覆晶封裝200的晶片本體220，因此相同符號代表相同或相似部件，並且部件的細節可以參考關於圖2的描述。在本實施例中，基板310上的輸入導線312A和輸出導線312B的配置不同於圖2的基板210上的配置。

具體而言，在本實施例中，所有的輸入導線312A從晶片本體220的第一側S1延伸至第一接合區域B1。部分的輸出導線312B從晶片本體220的第一側S1延伸至第二接合區域B2，其餘的輸出導線312B從晶片本體220的相對的第二側S2延伸至第二接合區域B2。第一封裝單元220A中連接到輸入導線312A的第一焊墊224A為第一輸入焊墊IPA，並且第一封裝單元220A中連接到輸出導線312B的第一焊墊224A為第一輸出焊墊OPA。在本實施例中，部分的第一輸出焊墊OPA配置在晶片本體220的第一側S1處而作為第一輸入焊墊IPA。另外，位於第一輸入焊墊IPA與第二封環SR2之間的第一焊墊224A是第一虛置焊墊DPA。在一些實施例中，部分的第一虛置焊墊DPA以及部分的第一輸出焊墊OPA位於第一封裝單元220A中相鄰第一接合區域B1的一側，並且第一輸入焊墊IPA配置在相鄰第一接合區域B1的第一虛置焊墊DPA與相鄰第一接合區域B1的第一輸出焊墊OPA之間。

類似於第一封裝單元220A，第二封裝單元220B的第二焊墊224B可區分為連接至輸入導線312A的第二輸入焊墊IPB、連接至輸出導線312B的第二輸出焊墊OPB以及位於第二輸入焊墊IPB與第一封環SR1之間的第二虛置焊墊DPB。部分的第二輸出焊墊OPB如同第二輸入焊墊IPB而位於晶片本體220的第一側S1處，並且第二輸入焊墊IPB位於第二虛置焊墊DPB與位於第一側S1的第二輸出焊墊OPB之間。

晶片本體220可經適當設計，而於沿著第一封環SR1與第二封環SR2之間的區域切割晶片本體220的情況下，使第一虛置焊墊DPA以及第二虛置焊墊DPB作為輸出焊墊。然而，晶片本體220在第一封環SR1與第二封環SR2之間是連續的，而輸入導線312A以及輸出導線312B被限定分別延伸至位於晶片本體220相對側的第一接合區域B1以及第二接合區域B2。輸出導線312B不延伸至第一虛置焊墊DPA以及第二虛置焊墊DPB。因此，第一虛置焊墊DPA以及第二虛置焊墊DPB既不連接至輸入導線312A也不連接至輸出導線312B。在一些實施例中，第一虛置焊墊DPA以及第二虛置焊墊DPB可接地（grounded）或浮接（floated）。在一些實施例中，第一虛置焊墊DPA以及第二虛置焊墊DPB可不與連接至基板310的凸塊連接。在本實施例中，位於晶片本體220的第一側S1的部分焊墊為輸出焊墊。因此，儘管存在第一虛置焊墊DPA以及第二虛置焊墊DPB，但是輸出焊墊的數量可增加以實現高輸出設計。

圖4為本發明的另一實施例之覆晶封裝的平面示意圖。在圖4的實施例中，覆晶封裝400類似於覆晶封裝200，因此相同或相似符號代表相同或相似部件，並且部件的細節可以參考以上描述而不再贅述。在本實施例中，覆晶封裝400可包括基板210以及接合在基板210上的晶片本體220，並且還包括一互連凸塊432。互連凸塊432可以是連接於晶片本體220上的焊墊與基板210上的導線之間的凸塊。具體而言，互連凸塊432在第一封裝單元220A與第二封裝單元220B之間延伸。互連凸塊432的一端連接至多個第一焊墊中的一者，即第一焊墊224Ax。互連凸塊432的另一端連接至多個第二焊墊中的一者，即第二焊墊224Bx。第一焊墊224Ax以及第二焊墊224Bx可鄰設於第一封環SR1與第二封環SR2之間的區域，並且可限定為傳輸相同的電訊號或電壓。在一些實施例中，第一焊墊224Ax以及第二焊墊224Bx可均為連接至一地電壓（ground voltage）的接地焊墊或連接至一電源的電源焊墊。在其他實施例中，互連凸塊432可應用於覆晶封裝100或覆晶封裝300，以連接兩個封裝單元中的兩個焊墊。

圖5為本發明的另一實施例之覆晶封裝的局部平面示意圖。在圖5的實施例中，覆晶封裝500類似於覆晶封裝200，因此相同或相似符號代表相同或相似部件，並且部件的細節可以參考以上描述而不再贅述。在本實施例中，覆晶封裝500可包括基板210以及藉由多個凸塊（未繪示）而接合在基板210上的晶片本體220，並且基板210包括輸入導線212A、輸出導線212B以及一互連導線216。互連導線216在第一封裝單元220A與第二封裝單元220B之間延伸，並且連接至多個第一焊墊中的一者，即第一焊墊224Ax，並且連接至多個第二焊墊中的一者，即第二焊墊224Bx。第一封裝單元220A的第一焊墊224Ax以及第二封裝單元220B的第二焊墊224Bx可鄰設於第一封裝單元220A與第二封裝單元220B之間的區域，並可限定為傳輸相同的電訊號或電壓，且可藉由相應的凸塊或圖4中所示的互連凸塊432而連接至互連導線216。在一些實施例中，第一焊墊224Ax以及第二焊墊224Bx可均為連接至一地電壓的接地焊墊或連接至一電源的電源焊墊。在其他實施例中，互連導線216可應用於覆晶封裝100、覆晶封裝200或覆晶封裝300，以連接兩個封裝單元中的兩個焊墊。

圖6為本發明的另一實施例之覆晶封裝的平面示意圖。在圖6的實施例中。覆晶封裝600類似於覆晶封裝200，因此相同或相似符號代表相同或相似部件，並且部件的細節可以參考以上描述而不再贅述。在本實施例中，覆晶封裝600可包括基板210以及藉由多個凸塊（未繪示於圖6，但可參照圖1的凸塊130）而接合在基板210上的晶片本體620。覆晶封裝600與覆晶封裝200之間的不同之處在於晶片本體620的設計。具體來說，晶片本體620不包括圍繞相應封裝單元中的焊墊的封環。

在本實施例中，基板210包括多個輸入導線212A以及多個輸出導線212B。晶片本體620包括第一封裝單元620A以及第二封裝單元620B。第一封裝單元620A包括配置在一第一環狀路徑PR1中的多個第一焊墊624A，第二封裝單元620B包括配置在一第二環狀路徑PR2中的多個第二焊墊624B。第一焊墊624Ay（即最靠近第二焊墊624B的第一焊墊624A）與第二焊墊624By（即最靠近第一焊墊624A的第二焊墊624B）之間的距離d4可介於55微米與1000微米之間。最遠離第二焊墊624B的第一焊墊624A與最遠離第一焊墊624A的第二焊墊624B之間的距離d5可介於28公釐與66公釐之間。

每個輸入導線212A的一端與晶片本體620重疊，另一端位於基板210的第一接合區域B1。每個輸出導線212B的一端與晶片本體620重疊，另一端位於基板210的第二接合區域B2。第一接合區域B1以及第二接合區域B2位於晶片本體620的相對側。第一焊墊624A可包括多個第一輸入焊墊IPA，第二焊墊624B可以包括多個第二輸入焊墊IPB。第一輸入焊墊IPA分別連接至部分的輸入導線212A，第二輸入焊墊IPB分別連接至另一部分的輸入導線212A。在一些實施例中，相較連接至輸入導線212A的第一輸入焊墊IPA更靠近第二焊墊624B設置的一個或多個第一焊墊624A可為虛置焊墊，其類似於圖3中的第一虛置焊墊DPA。相較連接至輸入導線212A的第二輸入焊墊IPB更靠近第一焊墊624A設置的一個或多個第二焊墊624B可為虛置焊墊，其類似於圖3中的第二虛置焊墊DPB。

此外，晶片本體620還可包括位在第一焊墊624A與第二焊墊624B之間的區域的周邊電路626。在一些實施例中，第一焊墊624A中的一者以及第二焊墊624B中的一者可藉由類似於圖4所示的互連凸塊432的互連凸塊而連接，或者藉由類似於圖5所示的互連導線216的互連導線而連接。

綜上所述，本發明的實施例的覆晶封裝的晶片本體具有封裝於一個單一封裝中的兩個或多個封裝單元，而可提供更多輸出通道且利於高解析度電子裝置的應用。本發明的實施例的覆晶封裝可藉由一道接合製程製作，如此一來，對於具有多個封裝單元的一個單一晶片本體的覆晶封裝，可簡化覆晶封裝的製造。另外，本發明的實施例的單一晶片本體整合地包括兩個封裝單元，而利於尺寸微型化。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400、500、600:覆晶封裝 110、210、310:基板 112:導線 120、220、620:晶片本體 120A、220A、620A:第一封裝單元 120B、220B、620B:第二封裝單元 120S:主動面 122A:第一半導體元件 122B:第二半導體元件 124A、224A、224Ax、624A、624Ay:第一焊墊 124B、224B、624B、224Bx、624By:第二焊墊 130:凸塊 212A、312A:輸入導線 212B、312B:輸出導線 216:互連導線 226、626:周邊電路 432:互連凸塊 B1:第一接合區域 B2:第二接合區域 d1、d2、d3:距離 DPA:第一虛置焊墊 DPB:第二虛置焊墊 IPA:第一輸入焊墊 IPB:第二輸入焊墊 L220:長度 OPA:第一輸出焊墊 OPB:第二輸出焊墊 PR1:第一環狀路徑 PR2:第二環狀路徑 R1、R2、CR:區域 S1:第一側 S2:第二側 SR1:第一封環 SR2:第二封環 WSR:寬度

圖1為本發明的一實施例之覆晶封裝的剖面示意圖。圖2為本發明的一實施例之覆晶封裝的平面示意圖。圖3為本發明的另一實施例之覆晶封裝的平面示意圖。圖4為本發明的另一實施例之覆晶封裝的平面示意圖。圖5為本發明的另一實施例之覆晶封裝的局部平面示意圖。圖6為本發明的另一實施例之覆晶封裝的平面示意圖。

200:覆晶封裝

210:基板

212A:輸入導線

212B:輸出導線

220:晶片本體

220A:第一封裝單元

220B:第二封裝單元

224A:第一焊墊

224B:第二焊墊

226:周邊電路

B1:第一接合區域

B2:第二接合區域

d1、d2、d3:距離

IPA:第一輸入焊墊

IPB:第二輸入焊墊

L220:長度

OPA:第一輸出焊墊

OPB:第二輸出焊墊

R1、R2、CR:區域

SR1:第一封環

SR2:第二封環

WSR:寬度

Claims

一種覆晶封裝，包括：一基板，包括多個輸入導線以及多個輸出導線；一晶片本體，接合在該基板上，其中該晶片本體包括一第一封裝單元以及一第二封裝單元，該第一封裝單元包括一第一封環以及位於該第一封環圍繞的一區域內的多個第一焊墊，該第二封裝單元包括一第二封環以及位於該第二封環圍繞的一區域內的多個第二焊墊，該晶片本體在該第一封環與該第二封環之間連續地延伸；以及連接於該晶片本體與該基板之間的多個凸塊，其中各該輸入導線具有與該晶片本體重疊的一端以及位於該基板的一第一接合區域的另一端，各該輸出導線具有與該晶片本體重疊的一端以及位於該基板的一第二接合區域的另一端，該第一接合區域以及該第二接合區域位於該晶片本體的相對側。
如申請專利範圍第1項所述的覆晶封裝，其中該些第一焊墊配置於一環狀路徑中，該環狀路徑位於該第一封環圍繞的該區域內。
如申請專利範圍第1項所述的覆晶封裝，其中該些第一焊墊配置於該第二封環圍繞的一環狀路徑中。
如申請專利範圍第1項所述的覆晶封裝，其中該些凸塊中的一凸塊為在該第一封裝單元與該第二封裝單元之間延伸的一互連凸塊，該互連凸塊的一端連接至該些第一焊墊中的一第一焊墊，該互連凸塊的另一端連接至該些第二焊墊中的一第二焊墊。
如申請專利範圍第1項所述的覆晶封裝，其中該基板另包括一互連導線，該互連導線連接至該些第一焊墊中的一第一焊墊以及該些第二焊墊中的一第二焊墊。
如申請專利範圍第1項所述的覆晶封裝，其中該第一封環與該第二封環之間相隔一距離，該距離介於50微米與200微米之間。
如申請專利範圍第1項所述的覆晶封裝，其中該些第一焊墊包括多個第一輸入焊墊，該些第二焊墊包括多個第二輸入焊墊，該些第一輸入焊墊分別連接至該些輸入導線中一部分的輸入導線，該些第二輸入焊墊分別連接至該些輸入導線中另一部分的輸入導線。
如申請專利範圍第7項所述的覆晶封裝，其中該些第一焊墊中的一第一焊墊為一第一虛置焊墊，該第一虛置焊墊相較該些第一輸入焊墊靠近該第二封環，該些第二焊墊中的一第二焊墊為一第二虛置焊墊，該第二虛置焊墊相較該些第二輸入焊墊靠近該第一封環。
如申請專利範圍第1項所述的覆晶封裝，其中該晶片本體的長度介於28公釐與66公釐之間。
如申請專利範圍第1項所述的覆晶封裝，其中該些第一焊墊中最遠離該第二封環的一第一焊墊與該些第二焊墊中最遠離該第一封環的一第二焊墊之間的距離介於27公釐與65公釐之間。
如申請專利範圍第1項所述的覆晶封裝，其中該些第一焊墊中最靠近該第二封環的一第一焊墊與該些第二焊墊中最靠近該第一封環的一第二焊墊之間的距離介於55微米與1000微米之間。
如申請專利範圍第1項所述的覆晶封裝，其中該晶片本體另包括位於該第一封環與該第二封環之間的一周邊電路。
一種覆晶封裝，包括：一基板，包括多個輸入導線以及多個輸出導線；一晶片本體，接合在該基板上，其中該晶片本體包括一第一封裝單元以及一第二封裝單元，該第一封裝單元包括配置在一第一環狀路徑中的多個第一焊墊，該第二封裝單元包括配置在一第二環狀路徑中的多個第二焊墊，該些第一焊墊中最靠近該些第二焊墊的一第一焊墊與該些第二焊墊中最靠近該些第一焊墊的一第二焊墊之間的距離介於55微米與1000微米之間；以及連接於該晶片本體與該基板之間的多個凸塊，其中各該輸入導線具有與該晶片本體重疊的一端以及位於該基板的一第一接合區域的另一端，各該輸出導線具有與該晶片本體重疊的一端以及位於該基板的一第二接合區域的另一端，該第一接合區域以及該第二接合區域位於該晶片本體的相對側。
如申請專利範圍第13項所述的覆晶封裝，其中該些凸塊中的一凸塊為在該第一封裝單元與該第二封裝單元之間延伸的一互連凸塊，該互連凸塊的一端連接至該些第一焊墊中的一第一焊墊，該互連凸塊的另一端連接至該些第二焊墊中的一第二焊墊。
如申請專利範圍第13項所述的覆晶封裝，其中該基板另包括一互連導線，該互連導線的一端連接至該些第一焊墊中的一第一焊墊，該互連導線的另一端連接至該些第二焊墊中的一第二焊墊。
如申請專利範圍第13項所述的覆晶封裝，其中該晶片本體的長度介於28公釐與66公釐之間。
如申請專利範圍第13項所述的覆晶封裝，其中該些第一焊墊中最遠離該些第二焊墊的一第一焊墊與該些第二焊墊中最遠離該些第一焊墊的一第二焊墊之間的距離介於27公釐與65公釐之間。
如申請專利範圍第13項所述的覆晶封裝，其中該晶片本體另包括位於該些第一焊墊與該些第二焊墊之間的區域的一周邊電路。
如申請專利範圍第13項所述的覆晶封裝，其中該些第一焊墊包括多個第一輸入焊墊，該些第二焊墊包括多個第二輸入焊墊，該些第一輸入焊墊分別連接至該些輸入導線中一部分的輸入導線，該些第二輸入焊墊分別連接至該些輸入導線中另一部分的輸入導線。
如申請專利範圍第19項所述的覆晶封裝，其中該些第一焊墊中的一第一焊墊為一第一虛置焊墊，該第一虛置焊墊相較該些第一輸入焊墊靠近該些第二焊墊，該些第二焊墊中的一第二焊墊為一第二虛置焊墊，該第二虛置焊墊相較該些第二輸入焊墊靠近該些第一焊墊。