TW202038305A - 生長底材及其製作方法 - Google Patents

生長底材及其製作方法 Download PDF

Info

Publication number
TW202038305A
TW202038305A TW108142770A TW108142770A TW202038305A TW 202038305 A TW202038305 A TW 202038305A TW 108142770 A TW108142770 A TW 108142770A TW 108142770 A TW108142770 A TW 108142770A TW 202038305 A TW202038305 A TW 202038305A
Authority
TW
Taiwan
Prior art keywords
layer
thickness
substrate
surface layer
indium
Prior art date
Application number
TW108142770A
Other languages
English (en)
Other versions
TWI837226B (zh
Inventor
尚馬克 貝圖
瑪麗亞 羅沙夫思卡亞
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202038305A publication Critical patent/TW202038305A/zh
Application granted granted Critical
Publication of TWI837226B publication Critical patent/TWI837226B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明涉及一種用於製作生長底材之方法，其包含在一支撐件(2b)之一晶種層(2a)上形成結晶半導體之一表面層(1)以製備一施體底材(2)。所述製備包含形成該表面層(1)使其為一InGaN第一層(1a)與一AlGaN第二層(1b)的複數個交替，所述第一層之銦濃度與厚度及所述第二層之鋁濃度與厚度係被選定，以使在鋁及銦的濃度方面等同於該表面層(1)的AlInGaN均質層所具有之自然晶格參數，不同於該晶種層(2a)之晶格參數。

Description

生長底材及其製作方法
本發明涉及一種用於一半導體結構生長之底材以及製作此等底材之方法。
在一支撐件上形成至少部分鬆弛 (partially relaxed) 結晶InGaN生長島(growth islands)之製作方法，可由文件EP2151852或EP2151856得知。其生長島具有5及7%之間的銦濃度，厚度約為100奈米。
這些方法首先包括製備一施體底材，其包含受壓縮應變(compressively stressed)之一InGaN表面層，其被設置在一GaN晶種層上，該晶種層形成於一施體支撐件上。接著，該表面層的至少一部份被移轉至一鬆弛底材上，其方式為在被移轉的InGaN層與鬆弛底材之間插入一流動層(reflow layer)。依照這些方法，生長島被界定於該表面層中，並施以一熱處理以至少部分鬆弛這些島。
在此種方法完成時，InGaN生長島即具有適於光電半導體結構生長的晶格參數，而此等晶格參數無法以合理成本利用大塊(或整塊)材料大量提供。前述的半導體結構可為，舉例而言，發光二極體(LED)、雷射二極體、光伏打電池。
此種半導體光電結構，例如發光二極體(LED)，包含結晶半導體層的堆疊，其包括至少一主動層，即，具光電特性的一層。眾所周知，一主動LED層可包括一阻障層及一量子井層的重覆交替。一InGaN 量子井層的銦含量可約為10%，以形成發出藍光的二極體，當二極體發綠光時，銦含量約20%以上，當二極體發出紅光時，銦含量約40%以上。阻障層的銦含量比量子井層為低。
銦含量越高，量子井層的自然晶格參數(即，完全鬆弛層的自然晶格參數)便越重要。換言之，銦含量越高，當量子井層以特定晶格參數形成於生長支撐件上時，量子井層會受到越大的壓縮應變。
形成光電結構的堆疊中的過大應變可能導致缺陷結構。此限制明顯是InGaN薄膜表面上形成錯位(dislocations)或金字塔形缺陷(本技術領域英文文獻中稱之為「V坑(V-pits)」)之起因。這些缺陷會影響光電結構的功能表現。
在InGaN薄膜磊晶期間出現金字塔形缺陷的情形已有廣泛文獻記載，例如Jahnen, B.等人於Materials Research Society Internet Journal of Nitride Semiconductor Research 3 (1998)之文章"Pinholes, dislocations and strain relaxation in InGaN" ，但其情況尚未被完全理解。
詳言之，金字塔形缺陷無法類比於由Stransky-Krastanov或Volmer-Weber類型生長模式之轉換。金字塔形缺陷發生於穿線錯位(threading dislocations)出現的階段，此時Burger向量沿c軸有一分量。InGaN薄膜的臨界厚度(高於此厚度則金字塔形缺陷會出現)隨著銦濃度而快速降低。當成分的銦少於或等於10%時，臨界厚度約為150奈米，銦為15%時其勉強為50奈米。
為了能夠製作可發出紅或綠光範圍或接近紅綠光範圍的發光二極體，吾人需要一種「含島」底材，此種生長島具有的晶格參數，接近銦比例約40%（例如34%及43%之間）的一InGaN 層的自然晶格參數(natural lattice parameter)。在此情況下，該晶格參數可在0.331及0.334奈米之間。更一般而言，吾人需要一種「含島」底材，其生長島具有良好結晶品質，且晶格參數可從非常廣的範圍中選定，例如在0.321及0.337奈米之間，該範圍對應於銦比例在約6%及50%之間的完全鬆弛InGaN材料的晶格參數。這些生長島的晶格參數接著可自由選定，以使其匹配於構成光電結構之堆疊的不同類型層的晶格參數，特別是主動LED層之量子井層的晶格參數。
然而，前文所述鬆弛方法有其限制，無法完全符合吾人需求。
一方面，基於前述原因，製備一施體底材，使其包含具良好結晶品質、高銦含量(例如大於5%或7%)的InGaN表面層相當困難。這在上部層較厚時尤然。
另一方面，生長島的鬆弛經常是局部的，通常在其潛在性的50%及90%之間。經驗顯示，此種程度的鬆弛尤其是由島的厚度所決定的，厚度越大，鬆弛的程度即可能越高。
其結果便是，「含島」底材的InGaN島處於壓縮應變下，且島的晶格參數小於具相同銦比例且完全鬆弛的InGaN層的晶格參數。
此情況可透過增加施體底材的受應變表面層的銦含量及/或增加該層的厚度加以補償。但是，如同先前所見，生長具高比例銦及/或高厚度的表面層，容易產成金字塔形缺陷，使表面層不合用。
要形成高品質的InGaN表面層，一般選擇5及7%之間的銦含量，以形成約200奈米厚的一層。但這些特性是不夠的。
文件WO2018158529揭示了一種允許選擇InGaN生長島的晶格參數的方法， 但該方法實行起來極為複雜。
因此，實務上要獲得可供光電半導體結構生長的含島底材，而其晶格參數超過0.321奈米 (對應於InGaN島90%鬆弛且包含7%銦的晶格參數)或超過0.322奈米 (對應於InGaN島90%鬆弛且包含10%銦的晶格參數)，並具有良好結晶品質(亦即金字塔形缺陷要夠少)，是很困難的。
本發明的目標在於至少部分解決前述問題。
為達成此目標，本發明提出一種用於製作一生長底材之方法，其包含下列步驟： - 經由在一施體支撐件之一晶種層上形成一結晶半導體表面層，而製備一施體底材 - 經由在該施體底材與一鬆弛底材間插入一流動層以形成一鬆弛結構，而將該表面層的至少一部份移轉至該鬆弛底材上 - 於該表面層中界定多個生長島 - 熱處理該鬆弛結構以至少部分鬆弛該些生長島 該方法之特徵在於，該施體底材的製備包含形成該表面層使其為一InGaN第一層與一AlGaN第二層的複數個交替，所述第一層之銦濃度與厚度及所述第二層之鋁濃度與厚度係被選定，以使在鋁及銦濃度方面等同於該表面層的AlInGaN均質層所具有之自然晶格參數，不同於該晶種層之晶格參數。
依照前述方法製作施體底材，可形成約200奈米或更厚的厚AlInGaN表面層，其具有的自然晶格參數等同於具高比例銦之InGaN層的自然晶格參數，但該表面層沒有過高密度的金字塔形缺陷。
依照本發明其他優點及非限制性特徵，無論是個別或其任何技術上可行之組合者： -     每個第一層具有的銦濃度嚴格大於0%且小於或等於50%，且其厚度在10及150奈米之間； -     每個第二層具有的鋁濃度大於0%且小於或等於20%，且其厚度在2及15奈米之間； -     該複數個交替包含2及20個之間的交替； -     該表面層具有200奈米以上的厚度； -     該方法包含使該表面層均質化之一熱處理； -     該方法包含將該些生長島移轉至一最終支撐件上，且使一介電層插入於該些生長島與該最終支撐件之間。
以下說明製備一施體底材，使其具有一表面層，該層具有在0.321及0.337奈米間的自然晶格參數，大於100奈米或200奈米的厚度，並且不易形成過大的缺陷密度，包括V坑缺陷。假設完全鬆弛(在該層較厚時是可以逼近此情況的)，這樣的一層可用於形成晶格參數在0.321及0.337奈米間的生長島。
為完整說明起見，首先回顧一鬆弛方法之示範作法，該方法可利用本發明的施體底材。形成施體底材之後(其特性將描述於下文)，該底材的一表面層被移轉至一鬆弛底材上。一流動層(reflow layer)，例如BPSG，可插入於該鬆弛底材與該施體底材之間。所述移轉可透過將施體底材鍵合至鬆弛底材，並薄化及/或剝裂施體底材而達成。接著即可在被移轉的表面層中界定複數個生長島，且鬆弛底材、流動層與這些島，可在高於流動層的黏性轉化溫度(viscous transition temperature)的溫度下進行熱處理，以使該些生長島至少部分鬆弛。「複數個生長島」係指由一組獨立且不相連的區域所形成的一薄膜，這些區域可被曝露出流動層或鬆弛支撐件的槽溝分隔。這些島可具有相同或不同的尺寸及/或形狀，並在由鬆弛底材所定義的平面中具有介於數微米與1毫米間的主要尺寸(直徑或長度，依島之形狀而定)。這些島可透過寬度在1及50微米間的溝槽彼此分隔。
鬆弛熱處理完成時所達成之鬆弛程度，可達到對應於完全鬆弛層實現時的最大鬆弛程度的50至90%。所述鬆弛程度取決於島的厚度及熱處理的持續時間及程度。
為幫助鬆弛及防止鬆弛時塑性變形期間的島翹曲現象，可在施行鬆弛熱處理前，先在島上形成一加強層。在此熱處理步驟後，島所獲得的鬆弛程度，為存在於加強層與島二者之應變之平衡。應注意的是，加強層可由施體底材之殘餘所形成(或包含該殘餘)，在移轉至流動層上後，該殘餘原本會保留在受應變層上。
如前所述，半導體層移轉至鬆弛底材後即可於半導體層中界定生長島，但作為替代方案，生長島可在移轉至鬆弛底材前，直接界定於施體底材中。
舉例而言，可透過層移轉技術(其包含將島的曝露表面鍵結至最終支撐件，並移除鬆弛底材與流動層)，將該些至少部分鬆弛的生長島集體移轉到一最終支撐件上，以形成一生長底材。一鍵結層，其包含諸如至少一介電層，可提供於該些島及最終支撐件之間，以利於二者的組合。
接著，生長底材可用來形成半導體光電結構，如本申請案前文之背景說明所述。
依照一特別有意思的替代應用，生長底材可作為一施體底材的支撐件，從而適於接受一新應變表面層。前述鬆弛方法可再次施行於此新表面層上。
圖1呈現依照本發明之一施體底材2，其包含一結晶半導體表面層1，其組成通式為(Al, In, Ga)N。AlInGaN係指由鋁、銦、鎵與氮的原子物種(atomic species)構成之一單晶層(即透過磊晶沉積而生長)，鋁及銦的各自比例x及y互補於鎵的1-x-y 比例以形成該層。一般而言，x、y及1-x-y之值在[0, 1]的範圍內。
施體底材2具有一晶種表面，其適於接受AlInGaN層1。此表面可為形成於一支撐件2b上的一晶種層2a之表面。支撐件2b可由諸如藍寶石、矽或碳化矽製的晶圓所構成，並具有足夠的厚度，通常在300與600微米之間，以為至少由晶種層2a與半導體層1所形成的堆疊提供機械強度。
依照第一種作法，晶種層2a可為在支撐件2b上以磊晶生長形成的一GaN薄膜，其具有2及5微米之間的厚度。更一般性而言，晶種層2a可包括GaN及/或AlGaN元素薄膜的一堆疊，各元素薄膜的鋁組成互異。其較佳者，提供晶種表面的晶種層或元素薄膜，在平面a中具有的晶格參數等於3.189埃，精確至0.005埃。
依照另一作法，如前所述，晶種層2a可為前述鬆弛方法完成時所獲得的部分鬆弛之一InGaN層，其可為連續的或為島狀物形式。當InGaN層具有約100奈米之厚度及小於5%或7%之銦濃度時，其晶格參數約為0.320奈米。
不論形成施體底材2的選定作法為何，設置在晶種層2a上並與其接觸的AlInGaN半導體層1包含複數個交替的第一層1a與第二層1b。
每一組交替因此包括InGaN的第一層1a，其銦組成嚴格大於零並低於50%，最好低於15%。其厚度可在10與150 奈米之間。該厚度視其所含銦濃度而被選定，以小於金字塔形缺陷之形成臨界厚度。
每一組交替亦包括設置在第一層1a上並與之接觸的GaN或AlGaN的第二層1b，其鋁組成大於或等於0，最好低於或等於10%。其厚度可在2與15 奈米之間。在所有情況下，該厚度被選定成小於在平面中的臨界鬆弛厚度，例如，當第二層1b處於張力下的臨界破裂厚度。在一特定實施例中，第二層1b為AlGaN層，且包含嚴格大於0的鋁濃度。
形成AlInGaN半導體層的交替數目通常在2與20之間。此數目被選定，以賦予半導體層1一特定厚度。詳言之，多於20組的交替可被考慮，以形成極厚的AlInGaN層1。如此，可形成厚度大於100奈米、200奈米、500奈米、1000奈米，或甚至大於1500奈米的AlInGaN 半導體層1。
當第一層與第二層1a，1b保持受應變時，AlInGaN表面層1的晶格參數實質上與晶種層2a的晶格參數相同，誤差在0.1%以內。平面中的晶格參數可透過諸如X光掠角繞射(X-ray diffraction in grazing incidence)量測。
應注意的是，由複數個交替所構成的AlInGaN 表面層1等同於一均質AlInGaN層，其具有相同的總厚度及相同的銦、鋁及鎵平均濃度(涵蓋該層的整個厚度範圍)。依照本發明，第一層1a之銦濃度及厚度以及第二層1b之鋁濃度及厚度係被選定，以使AlInGaN等同均質層具有的自然晶格參數(即沒有任何應變)與晶種層2a之晶格參數極為不同。
這樣便可形成一全面受應變(globally stressed)的表面層1，亦即，形成表面層之第一層與第二層的應變能量是不平衡的。此全面應變可在本發明之方法的後續步驟的鬆弛步驟期間被釋放，如前所述。本發明有利的是，AlInGaN等同均質層的自然晶格參數高於晶種層2a的晶格參數，從而使表面層1處於受壓縮的情況。
此種特定受壓縮的情況，可在前述鬆弛方法的其餘部分加以利用，以形成至少部分鬆弛的生長島使其具自由選定的晶格參數。
第一層1a的銦組成與第二層1b的鋁組成及其各自厚度，在各組交替中可有所變化。不過，為了應用上的簡化，具有完全相同的第一層1a與第二層1b的交替亦可選用，特別是在銦及鋁濃度方面。
如下文關於本發明製作方法之詳述，半導體層1具有的金字塔形缺陷密度極低，小於或等於10^7 per cm^2，或甚至10^6 per cm^2。此外，這些缺陷的尺寸，亦即其在表面上造成開口的寬度，小於200奈米或100奈米。
金字塔形缺陷的密度與尺寸可透過觀察半導體層1的表面部份而決定，其可透過諸如原子力顯微鏡或電子掃描顯微鏡來獲得。以顯微鏡(例如原子力顯微鏡)觀察的部份，其可對應於20微米見方的範圍，對觀察平面中尺寸大於10奈米的可見缺陷數目進行計數，這些即被認為是為金字塔形缺陷。所計算之數目及範圍尺寸即可被用來決定缺陷密度。
此外，於本申請之範圍內，一層中若在觀察平面內沒有尺寸大於10奈米的缺陷被計數，則該層可被認為沒有金字塔形缺陷，因觀察平面具有至少900µm^2的尺寸(例如，30微米見方的觀察範圍)。
如此，就一給定銦濃度而言，第一層1a中金字塔形缺陷形成的臨界厚度即可通過實驗容易地確立，若超過該厚度，則在900µm^2的觀察範圍內可以觀察到至少一個金字塔形缺陷。就一給定鋁濃度而言，對第二層1b進行類似觀察，亦可容易地測定因該層的臨界厚度，若超過該厚度，則該層的鬆弛會導致該層破裂。
AlInGaN表面層1的前述特性十分優異，因其厚度可超過臨界厚度，就具有類似自然晶格參數的均質InGaN薄膜而言，若超過此厚度，其內便會觀察到高密度的金字塔形缺陷，其通常具有200奈米以上的顯著尺寸。因此，本發明可形成一表面層1，其可提供鬆弛、結晶品質良好的島、晶格參數，以及比5或7%銦的100奈米InGaN表面層大的厚度。詳言之，表面層的參數可被選定，以使島在鬆弛熱處理後具有0.321至0.337奈米範圍內的晶格參數。
應注意的是，在第一層1a與第二層2a之間或在交替之層間發生的物種擴散，可能導致界定這些層的界面的改變。此外，在AlInGaN 表面層1形成期間或之後將其曝露在相對高的溫度下，可促進這些物種的擴散，並帶來一均質層1組合的形成。並且，依照本發明的一表面層1在鋁及銦濃度方面可為均勻，並具有等於或少於10^7 per cm^2，或10^6 per cm^2的金字塔形缺陷密度。這些缺陷之尺寸可小於100奈米或200奈米。
參考圖2a至2c，以下說明一種在施體支撐件2上製作AlInGaN半導體層1的方法。
施體支撐件2被置於一磊晶設備3的沉積腔內，而InGaN第一層1a則以磊晶法從包含銦前驅物的前驅氣體形成。
此第一步驟在選定之前驅物的溫度、壓力及流量條件下持續必要的時間，以使第一層1a在此步驟完成時所具有的厚度，小於金字塔形缺陷形成的臨界厚度。如前所述，此臨界厚度取決於該層中的銦比例，而第一層之厚度因而可由前述範圍中選定。一旦達到此厚度，即中斷供應至沈積腔的銦前驅物，接著在第二步驟中，第二層1b即依上述厚度及濃度範圍以磊晶法直接形成在第一層1a上。
在第二步驟中，前驅物被提供，包括一鋁前驅物，如所屬技術領域所知。此步驟於前驅物的溫度、壓力及流量條件下持續，以形成厚度小於其鬆弛厚度的第二層1b。
接著重複上述第一及第二步驟，直到獲得具有預定厚度，由複數個交替組成的AlInGaN 表面層1。
AlGaN 之第二層1b可安定InGaN的第一層1a，並防止或限制金字塔形缺陷在生長期間出現。此安定作用係經由明智而審慎地選定第一及第二步驟期間的磊晶生長參數而提升。
如此，第二步驟的磊晶生長條件(其溫度、壓力及前驅物流量)會被選定，以促進出現在第一層1a表面上的銦原子物種的脫附(desorption)。將銦由第一層1a之表面及接近該表面的一厚度移除，看來有利於穩定現象，從而產生較少缺陷，即金字塔形缺陷。為此，生長條件應優選成使進行第一步驟之第一溫度，低於第二步驟中所選定的第二生長溫度。
此亦將確保第一層1a具有低表面粗度，此低粗度亦會限制金字塔形缺陷的產生。此可經由使用促進第一層1a曝露表面平滑的磊晶條件，來開始第二層1b的生長而達成。為達成此目標，磊晶腔在第二步驟中的大氣壓力(第二壓力)可被選定成低於第一步驟中的腔內壓力(第一壓力)。
如同前述，在該方法其中一個步驟期間或完成時，亦可規劃一額外熱處理步驟以使構成第一層1a及第二層1b的原子物種均質化。其可為在磊晶設備3內部原地或在外部以專用熱處理設備所進行的熱處理。均質化熱處理的大氣環境可為中性或還原氣體，特別是在氨氣下，其溫度可為800與1100°C之間，且持續時間可為1小時以上。
第一及第二磊晶步驟可透過習知的金屬有機物氣相沉積(MOCVD)技術或分子噴流(MBE，molecular jets)來實施。在MOCVD中，前驅物係由在腔室中循環的氣體所構成。在MBE中，這些前驅物係從一固體源提取，如所屬技術領域所習知。
除了構成第一及第二層1a，1b所必要出現的鋁、銦、鎵與氮之原子前驅物之外，其他氣體或固體源亦可在腔室中循環，以便，舉例而言，對層進行摻雜，特別是以矽或鎂摻雜。詳言之，矽可以10^17及 10^20 per cm^3之間的濃度納入第一及/或第二層中，以將伸張應變引入層內。
例如，一層堆疊在MOCVD磊晶設備中製作於一施體底材2上，其包含經移轉的一InGaN晶種薄膜(seed film)，該薄膜具0.05的銦比例及在平面a具有3.205埃之晶格參數。該晶種薄膜設置於一藍寶石支撐件上。形成表面層1的堆疊包括八個90奈米厚的In0.08 Ga0.92N 薄膜(銦比例0.08)與七個9奈米厚的Al0.03 Ga0.97N 薄膜 (鋁比例0.03) 彼此交替之重覆。這些交替的重覆可使大約800奈米的半導體層形成，其等同於厚度相同並具7.4%銦濃度的一InGaN均質層。
以原子力顯微鏡在1000µm^2的範圍內觀察此結構，沒有觀察到破裂或金字塔形缺陷，這可被認為其具有低於10^5 per cm^2的金字塔形缺陷密度。該結構為假晶性(pseudomorphic)，即，該晶種薄膜在平面中的晶格參數在生長期間被保持住了。
就In0.08 Ga0.92N 薄膜而言，金字塔形缺陷形成的臨界厚度估計小於約150-200奈米 。每一交替中第一層1a的厚度小於此值，但半導體層的累計厚度則遠大於此值。
Al0.03 Ga0.97N 第二層之平面中的雙軸應力(biaxial stress)約為3.2Gpa之張力。此應變值的臨界破裂厚度約為90奈米。每一Al0.03 Ga0.97N 交替之厚度小於此值。
InGaN第一層(6%銦，90奈米厚)的生長條件為889°C，300torr，TMin莫耳通量105µmol/min，TMIn/(TMin+TEGa)莫耳比例73%，V/III莫耳比例3661，混合氣體(NH3，H2，N2)輸入口為70% NH3/30% N2/0% H2之混合。
AlGaN第二層(3%鋁，9奈米厚)的生長條件為950°C，75torr，莫耳通量TMGa 23µmol/min，TMAl/(TMGa+TMAl)莫耳比例約3%，V/III莫耳比例3400，混合氣體輸入口為10% NH3/80% N2/10% H2之混合。
由第一至第二磊晶步驟的轉換係經由維持氣態氨流但沒有有機金屬材料的流量而達成，詳言之，係透過中斷銦前驅氣體的循環而達成。混合氣體(NH3，H2，N2)的溫度、壓力與流量梯度(flow ramp)持續90秒，其後接著進行30秒的穩定步驟。
作為一補充示例，下述層堆疊提供一(Al，In Ga)N表面層1，其厚度約250奈米且其平面中之「自然」晶格參數等於3.238埃。 　   Ÿ 由一GaN晶種薄膜2a構成的支撐底材具有約3微米之厚度，平面a中的晶格參數為3.185埃。該晶種薄膜係透過磊晶在一藍寶石支撐件2b上形成。 　   Ÿ 形成八個30奈米厚的In0.15Ga0.85N薄膜1a(銦比例0.15)，與七個2奈米厚的Al0.03Ga0.97N薄膜1b (鋁比例0.03) 彼此交替之重覆。這些交替的重覆可使大約250奈米的半導體層形成。
經由依照上述方法製作施體底材，可形成約200奈米或更厚的厚AlInGaN表面層，其自然晶格參數等同於具高比例銦(例如6%、10%甚至30%)InGaN層之自然晶格參數，且該表面層沒有過高密度的金字塔形缺陷。
此種半導體層在經過本節一開始所描述之鬆弛方法處理後，即可形成具有同樣良好結晶品質(例如V坑密度等於或低於10^7 per cm^2)的Inx Aly Ga(1-x-y) N生長島，且其厚度有利地大於或等於200奈米 ，因而得以促進鬆弛現象。銦比例x可包含於[0, 1] 中，且鋁比例y可包含於[0, 1]中。銦比例x有利地包含於[0, 1[ 中，且鋁比例y包含於]0, 1]中。該些生長島之鋁及銦濃度可為均勻，或呈現表面層1的交替第一與第二層1a，1b之濃度，因該些生長島來自於此。
該些生長島的晶格參數因此即可在0.321與0.337奈米之間。如以上所見，這些島可設置於一最終支撐件上，且有至少一介電層被插入最終支撐件與該些結晶半導體生長島之間。
當然，本發明不限於前述實施例，許多變化方案亦可應用，且仍落入後附申請專利範圍所界定之發明範疇。
1:表面層 1a:第一層 1b:第二層 2:施體底材 2a:晶種層 2b:支撐件 3:磊晶設備
本發明進一步之特徵及優點將彰顯於下文的詳細說明中，其係參考後附圖式而為之，其中： 圖1描繪依照本發明之一施體底材； 圖2a描繪一施體底材製作方法之第一步驟； 圖2b描繪一施體底材製作方法之另一步驟； 圖2c描繪一施體底材製作方法之第二步驟。
1:結晶半導體表面層
1a:第一層
1b:第二層
2:施體底材
2a:晶種層
2b:支撐件

Claims (7)

  1. 一種用於製作一生長底材之方法，該方法包含下列步驟： - 經由在一支撐件(2b)之一晶種層(2a)上形成一結晶半導體表面層(1)，而製備一施體底材(2) - 經由在該施體底材(2)與一鬆弛底材間插入一流動層以形成一鬆弛結構，而將該表面層(1)的至少一部份移轉至該鬆弛底材上 - 於該表面層(1)中界定多個生長島 - 熱處理該鬆弛結構以至少部分鬆弛該些生長島； 該方法之特徵在於，該施體底材(2)的製備包含形成該表面層(1)使其為一InGaN第一層(1a)與一AlGaN第二層(1b)的複數個交替，所述第一層之銦濃度與厚度及所述第二層之鋁濃度與厚度係被選定，以使在鋁及銦濃度方面等同於該表面層(1)的AlInGaN均質層所具有之自然晶格參數，不同於該晶種層(2a)之晶格參數。
  2. 一種製作方法，其中每個第一層(1a)具有的銦濃度嚴格大於0%且小於或等於50%，且其厚度在10及150奈米之間。
  3. 如申請專利範圍第2項之製作方法，其中每個第二層(1b)具有的鋁濃度大於或等於0%且小於或等於20%，且其厚度在2及15奈米之間。
  4. 如申請專利範圍第1至3項中任一項之製作方法，其中該複數個交替包含2及20個之間的交替。
  5. 如申請專利範圍第1至4項中任一項之製作方法，其中該表面層(1)具有大於200奈米的厚度。
  6. 如申請專利範圍第1至5項中任一項之製作方法，其包含使該表面層均質化之一熱處理。
  7. 如申請專利範圍第1至6項中任一項之製作方法，其包含將該些生長島移轉至一最終支撐件上，且使一介電層插入於該些生長島與該最終支撐件之間。
TW108142770A 2018-12-21 2019-11-25 生長底材及其製作方法 TWI837226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1873889A FR3091005B1 (fr) 2018-12-21 2018-12-21 Substrat de croissance et procede de fabrication d’un tel substrat
FR1873889 2018-12-21

Publications (2)

Publication Number Publication Date
TW202038305A true TW202038305A (zh) 2020-10-16
TWI837226B TWI837226B (zh) 2024-04-01

Family

ID=

Also Published As

Publication number Publication date
FR3091005A1 (fr) 2020-06-26
CN113196450B (zh) 2024-06-04
WO2020128184A1 (fr) 2020-06-25
EP3900017A1 (fr) 2021-10-27
EP3900017B1 (fr) 2022-10-26
CN113196450A (zh) 2021-07-30
FR3091005B1 (fr) 2021-01-29
US20220059720A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
JP5455643B2 (ja) 歪みを減少させるためのテンプレート上に成長させたｉｉｉ族窒化物光放出デバイス
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
US7955957B2 (en) Group III-nitride semiconductor thin film, method for fabricating the same, and group III-nitride semiconductor light emitting device
CN101636849B (zh) 生长在模板上以减小应变的ⅲ族氮化物发光器件
US9978905B2 (en) Semiconductor structures having active regions comprising InGaN and methods of forming such semiconductor structures
WO2013005789A1 (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
US20120248456A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
JP2010512301A (ja) 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
JP2004035275A (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP2007142437A (ja) 半導体素子およびその製造方法
CN108847435B (zh) 一种发光二极管外延片及其制备方法
CN110828623B (zh) 发光二极管制备方法和发光二极管
WO2017076116A1 (zh) 一种led外延结构及制作方法
TW202147599A (zh) Led前驅物
KR20110102501A (ko) 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들
US7368309B2 (en) Nitride semiconductor and fabrication method thereof
CN117133841B (zh) InGaN基绿光发光二极管外延片及其制备方法、LED
US20170162378A1 (en) Method of manufacturing substrate for epitaxy
CN110416375B (zh) 具有复合电子阻挡层的外延结构、制作方法及led芯片
TWI837226B (zh) 生長底材及其製作方法
TW202038305A (zh) 生長底材及其製作方法
US8729670B2 (en) Semiconductor substrate and method for manufacturing the same
CN114156382A (zh) 一种量子阱结构、led芯片及制作方法
US9246051B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
US20170207303A1 (en) Semiconductor multilayer structure