TW202036579A

TW202036579A - 錯誤更正碼記憶體裝置和碼字存取方法

Info

Publication number: TW202036579A
Application number: TW108109527A
Authority: TW
Inventors: 存德連; 明輝謝; 紀舜林
Original assignee: 華邦電子股份有限公司
Priority date: 2019-03-20
Filing date: 2019-03-20
Publication date: 2020-10-01
Also published as: TWI707354B

Abstract

碼字存取方法包括：接收具有M個訊息位元的寫入資料；基於錯誤更正演算法和M個訊息位元產生具有N-M個位元的奇偶校驗資訊，其中N和M是正整數；透過擾亂操作將M個訊息位元和奇偶校驗資訊轉換為具有N個位元的擾亂碼字；以及將擾亂碼字寫入記憶體裝置。

Description

錯誤更正碼記憶體裝置和碼字存取方法

本發明是有關於一種錯誤更正碼記憶體裝置，且特別是有關於一種錯誤更正碼記憶體裝置的碼字擾亂模式。

在傳統的技術中，提供了錯誤更正碼（error correction code，ECC）非揮發性記憶體裝置。資料可和ECC一起寫入ECC非揮發性記憶體裝置。在傳統的ECC非揮發性記憶體裝置，當訊息位元交換時，相應的奇偶校驗位元交換得更多。例如，奇偶校驗位元循環比訊息位元花更多時間，並且可能導致疲乏故障。

本發明提供多個碼字存取方法和錯誤更正碼記憶體裝置，用於增強錯誤更正碼（ECC）記憶體裝置的效能。

本發明提供的碼字存取方法包括：接收具有M個訊息位元的寫入資料；基於錯誤更正演算法和M個訊息位元產生具有N-M個位元的奇偶校驗資訊，其中N和M是正整數；透過擾亂操作將M個訊息位元和奇偶校驗資訊轉換為具有N個位元的擾亂碼字；並將擾亂碼字寫入記憶體裝置。

本發明提供的另一碼字存取方法包括：接收具有M個訊息位元的寫入資料；擾亂M個訊息位元以產生具有M個位元的擾亂訊息；基於錯誤更正演算法和擾亂訊息產生具有N-M個位元的奇偶校驗資訊；組合擾亂訊息和奇偶校驗資訊以形成具有N個位元的擾亂碼字；以及將擾亂碼字寫入記憶體裝置。

本發明提供ECC記憶體裝置，包括記憶體陣列、多個感測放大器和多個寫入驅動器、以及控制邏輯電路。感測放大器和寫入驅動器耦接記憶體陣列。控制邏輯電路耦接感測放大器和寫入驅動器，其中控制邏輯電路用以執行上述碼字存取方法中的一個。

基於上述，本發明基於錯誤更正演算法和寫入資料的M個訊息位元產生具有N-M個位元的奇偶校驗資訊，並且將M個訊息位元和奇偶校驗資訊轉換為擾亂碼字。在這裡，擾亂碼字僅包含訊息位元的一部分，並且當資訊位元發生切換時，可以改善奇偶校驗位元循環。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參考圖1，其示出了根據本發明實施例的碼字存取方法的流程圖。在圖1中，步驟S110用於接收具有M個訊息位元的寫入資料，其中M是正整數。步驟S120用於基於錯誤更正演算法和M個訊息位元產生具有N-M個位元的奇偶校驗資訊，其中N是大於M的正整數。接著，步驟S130透過擾亂操作將M個訊息位元和奇偶校驗資訊轉換為具有N個位元的擾亂碼字，並且步驟S140將擾亂碼字寫入記憶體裝置。其中所述擾亂碼字僅包含所述M個訊息位元的一部分。

這裡應注意，可以根據錯誤更正演算法基於寫入資料的訊息位元產生奇偶校驗資訊，且奇偶校驗資訊可具有N-M個位元。此外，在步驟S130中，M個訊息位元和奇偶校驗資訊被組合成組合碼字，且可以對組合碼字執行擾亂操作以產生擾亂碼字，擾亂碼字可以具有N個位元。

在當前的實施例中，奇偶校驗資訊可基於修改的BCH碼、修改的漢明碼或修改的Hsiao碼透過錯誤更正操作而產生，或者奇偶校驗資訊可基於本領域技術人員已知的任何其他格式的錯誤更正操作而產生。

關於擾亂操作，擾亂操作可以是線性轉換或非線性轉換。擾亂碼字是擴充碼字，並可以透過計算擴充碼字的校正子來檢查擾亂碼字中的錯誤位元。在當前實施例中，如果在擾亂碼字中沒有錯誤位元，則擴充碼字的校正子是0（或零矩陣）。

在該實施例中，於讀取操作期間，讀出存儲在記憶體裝置中的擾亂碼字，並可取得讀出碼字。然後，檢查讀出碼字的校正子，可對讀出碼字操作解擾亂操作以取得具有N個位元的正確擾亂資訊，並且可以基於錯誤更正演算法對正確擾亂資訊操作錯誤更正操作以取得具有M個位元的讀出資料。

參考圖2，其示出了根據本發明的另一個實施例的碼字存取方法的流程圖。在圖2中，步驟S210用於接收具有M個訊息位元的寫入資料，其中M是正整數。步驟S220將M個訊息位元擾亂以產生具有M個位元的擾亂訊息，然後步驟S230基於錯誤更正演算法和擾亂訊息以產生具有N-M個位元的奇偶校驗資訊，其中N是大於M的正整數。然後，步驟S240透過擾亂操作將M個訊息位元和奇偶校驗資訊轉換為具有N個位元的擾亂碼字，並且步驟S250將擾亂碼字寫入記憶體裝置。其中所述擾亂碼字僅包含所述M個訊息位元的一部分。

這裡應該注意，與圖1中的實施例不同，在步驟S220中，可以先擾亂M個訊息位元，並在步驟S230中對擾亂操作訊息執行錯誤更正演算法。也就是說，可以在產生奇偶校驗資訊之前對M個訊息位元操作擾亂操作。然後，可以基於錯誤更正演算法和擾亂訊息產生奇偶校驗資訊。

參考圖3，其示出了根據本發明的另一個實施例的碼字存取方法的流程圖。在圖3中，步驟S310用於接收具有M個訊息位元的寫入資料。步驟S320用於擾亂M個訊息位元以產生具有M個位元的擾亂訊息。然後，步驟S330用於基於錯誤更正演算法和擾亂訊息，產生具有N-M個位元的奇偶校驗資訊。步驟S340用於組合擾亂訊息和奇偶校驗資訊以形成具有N個位元的擾亂碼字。最後，使用步驟S350將擾亂碼字寫入記憶體裝置。其中所述擾亂碼字僅包含所述M個訊息位元的一部分。

在該實施例中，於讀取操作期間，讀出存儲在記憶體裝置中的擾亂碼字，並可取得讀出碼字。然後，檢查讀出碼字的校正子，並且基於錯誤更正演算法操作讀出碼字上的錯誤更正操作，以取得具有N個位元的正確擾亂資訊。透過對正確擾亂資訊執行解擾亂操作，可以取得具有M個位元的讀出資料。

參考圖4A，其示出了根據本發明實施例的ECC記憶體裝置的方塊圖。ECC記憶體裝置200包括記憶體陣列210、感測放大器與寫入驅動器220以及控制邏輯電路230。記憶體陣列210包括多個記憶單元，記憶單元可以是揮發性記憶單元或非揮發性記憶體單元。感測放大器用於感測從記憶體陣列210讀出的資料，而寫入驅動器用於寫入資料到記憶體陣列210。

控制邏輯電路230耦接感測放大器和寫入驅動器220。在當前的實施例中，控制邏輯電路230用以執行在圖1、圖2或圖3中的流程圖。控制邏輯電路230用以對寫入資料WD和讀出資料RD執行邏輯操作，其中寫入資料WD用於寫入記憶體陣列210，讀出資料RD從記憶體陣列210讀出。在一些實施例中，出於安全或其他目的，控制邏輯電路230可以提供ECC編碼器和碼字擾亂器231。在當前的實施例中，控制邏輯電路230可以提供ECC編碼器以執行用於產生奇偶校驗資訊的錯誤更正演算法，並且提供碼字擾亂器來執行擾亂操作以產生擾亂碼字SC。可提供擾亂碼字SC給（在感測放大器和寫入驅動器220中的）寫入驅動器，並寫入記憶體陣列210。擾亂碼字SC可以保存在記憶體陣列210中作為安全資料儲存器。此外，控制邏輯電路230可以根據查找表操作擾亂操作，並且透過根據寫入資料WD查找查找表來產生擾亂碼字SC。

在一些實施例中，擾亂碼字SC可針對方便循環的理由而提供特殊模式，舉例來說，擾亂碼字SC的一對位元可以與擾亂碼字SC的另一對位元互補。如果記憶體陣列210是非揮發性記憶體陣列（即快閃記憶體陣列），則擾亂碼字SC可包括用於減少寫入時間的翻轉位元模式。此外，擾亂碼字SC可在碼字位元序列中被擾亂，使得奇偶校驗位元如同訊息位元一般可即早利用。也就是說，錯誤更正操作可以加速。

另一方面，如果對ECC記憶體裝置200執行讀取操作，則控制邏輯電路230可從記憶體陣列210透過（在感測放大器和寫入驅動器220中的）感測放大器讀取擾亂碼字以取得讀出碼字SCR。控制邏輯電路230對讀出碼字SCR執行錯誤更正操作233以取得正確擾亂資訊，且控制邏輯電路230更可提供ECC解碼器和碼字擾亂器232以執行ECC解碼操作和在正確擾亂資訊上的解擾亂操作以取得讀出資料RD。

參考圖4B，其示出了根據本發明實施例的ECC記憶體裝置的另一個方塊圖。與圖4A不同，如果對ECC記憶體裝置200操作讀取操作，則控制邏輯電路230可從記憶體陣列210透過（在感測放大器和寫入驅動器220中的）感測放大器讀取擾亂碼字以取得讀出碼字SCR。控制邏輯電路230透過ECC解碼器和碼字擾亂器234對讀出碼字SCR執行解擾亂操作，以取得具有N個位元的正確擾亂資訊。然後，控制邏輯電路230基於錯誤更正演算法對正確擾亂資訊執行錯誤更正操作235以取得讀出資料RD，其中錯誤更正演算法已由ECC編碼器和碼字擾亂器231操作。

請參考圖5，其示出了根據本發明實施例的資料轉換操作的示意圖。在圖5中，ECC記憶體裝置300包括位址解碼器310、資料轉換器320和狀態暫存器330。ECC記憶體裝置300具有裝置識別（device ID）340，透過位址匯流排接收已存取位址ADI，並透過資料匯流排接收寫入資料WD。在該實施例中，ECC記憶體裝置300對寫入資料進行編碼以產生M個訊息位元。資料轉換器320用於執行擾亂操作，並且可以基於M個訊息位元及對應於M個訊息位元的奇偶校驗資訊（即錯誤更正碼）和已存取位址ADI來執行擾亂操作，以產生擾亂碼字。也就是說，擾亂碼字可以取決於已存取位址ADI。

另一方面，狀態暫存器330可以將配置值提供給資料轉換器320，並且資料轉換器320可基於M個訊息位元、對應於M個訊息位元的奇偶校驗資訊以及配置值執行擾亂操作，以產生擾亂碼字。此外，狀態暫存器330中的配置值是可配置的而不是固定的。狀態暫存器330中的配置值可以根據內部或外部命令到ECC記憶體裝置300進行調整。因此，擾亂碼字可取決於狀態暫存器330中的配置值。

此外，資料轉換器320可以讀取裝置識別340並基於M個訊息位元執行擾亂操作，對應於M個訊息位元的奇偶校驗資訊和裝置識別340以產生擾亂碼字。也就是說，擾亂碼字可以取決於裝置識別340。

在一些實施例中，資料轉換器320可以基於M個訊息位元、對應於M個訊息位元的奇偶校驗資訊、至少一個已存取位址ADI、狀態暫存器330中的配置值和裝置識別340，以產生擾亂碼字。如此一來，可以加強寫入資料WD的安全性。

請參考圖6，其示出了根據本發明實施例的資料轉換操作的另一示意圖。在圖4中，ECC記憶體裝置400包括配置暫存器430和資料轉換器420。ECC記憶體裝置400透過資料匯流排402耦接控制器（或CPU）401。ECC記憶體裝置400可以透過資料匯流排402從控制器（或CPU）401接收外部命令，並且可以相應地調整資料轉換器420的擾亂碼字的資料格式。也就是說，資料轉換器420的擾亂碼字的資料格式並不總是固定的，而可透過外部控制器或CPU 401進行調整。此外，外部命令的指令可存儲在配置暫存器430中，資料轉換器420可以透過讀取配置暫存器430存取外部命令的指令。

請參考圖7，其示出了根據本發明實施例的資料轉換操作的又一示意圖。在圖7中，ECC記憶體裝置500包括資料轉換器520、配置暫存器530和亂數產生器540。ECC記憶體裝置500透過資料匯流排502耦接控制器（或MCU）501。亂數產生器540產生作為內部資料的亂數，提供為內部資料給資料轉換器520。資料轉換器520可以根據內部資料轉換M個訊息位元和與M個訊息位元對應的奇偶校驗資訊，以透過擾亂操作產生擾亂碼字。

此外，資料轉換器520可以從控制器或MCU 501接收外部資料。資料轉換器520可以根據外部資料透過擾亂操作轉換M個訊息位元和與M個訊息位元對應的奇偶校驗資訊，以產生擾亂碼字。

另一方面，內部資料和外部資料可保存於配置暫存器530中。資料轉換器520可以透過存取配置暫存器530來取得內部資料和外部資料。

請參考圖8，其示出了根據本發明實施例的資料轉換操作的再一示意圖。在圖8中，ECC記憶體裝置610執行線性轉換以產生擾亂碼字。ECC記憶體裝置610還混合擾亂碼字和裝置識別（ID）620以執行第二轉換630，並且可以實現非線性轉換640。

綜上所述，本發明透過錯誤更正演算法和擾亂操作處理訊息位元以產生擾亂碼字，並將擾亂碼字寫入記憶體裝置。存儲的資料（擾亂碼字）與原來的寫入資料不同，可以提高寫入資料的儲存器安全性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

200、300、400、500、610:ECC記憶體裝置 210:記憶陣列 220:感測放大器與寫入驅動器 230:控制邏輯電路 231:ECC編碼器和碼字擾亂器 232、234:ECC解碼器和碼字擾亂器 233、235:錯誤更正操作 310:位址解碼器 320、420、520:資料轉換器 330:狀態暫存器 340、620:裝置識別 401:控制器/CPU 402、502:資料匯流排 430、530:配置暫存器 501:控制器/MCU 540:亂數產生器 630:轉換 640:非線性轉換 ADI:已存取位址 RD:讀出資料 SC:擾亂碼字 SCR:讀出碼字 WD:寫入資料 S110、S120、S130、S140、S210、S220、S230、S240、S250、S310、S320、S330、S340、S350:步驟

附圖包括在提供中，以進一步理解本發明，並且包含在該說明書中並構成該說明書的一部分。附圖示出了本發明的實施例，並且與說明書一起用於解釋本發明的原理。圖1到圖3示出了根據本發明多個實施例的碼字存取方法的流程圖。圖4A示出了根據本發明實施例的ECC記憶體裝置的方塊圖。圖4B示出了根據本發明實施例的ECC記憶體裝置的另一個方塊圖。圖5示出了根據本發明實施例的資料轉換操作的示意圖。圖6示出了根據本發明實施例的資料轉換操作的另一示意圖。圖7示出了根據本發明實施例的資料轉換操作的又一示意圖。圖8示出了根據本發明實施例的資料轉換操作的再一示意圖。

S110、S120、S130、S140:步驟

Claims

一種碼字存取方法，包括：接收具有M個訊息位元的寫入資料；基於錯誤更正演算法和所述M個訊息位元產生具有N-M個位元的奇偶校驗資訊；透過擾亂操作將所述M個訊息位元和所述奇偶校驗資訊轉換為具有N個位元的擾亂碼字；以及將所述擾亂碼字寫入記憶體裝置。
如申請專利範圍第1項所述的碼字存取方法，其中所述擾亂碼字是擴充碼字，如果所述擾亂碼字中沒有錯誤位元，則所述擴充碼字的校正子為0。
如申請專利範圍第1項所述的碼字存取方法，其中所述擾亂操作是線性轉換操作或非線性轉換操作。
如申請專利範圍第1項所述的碼字存取方法，更包括：接收所述記憶體裝置的已存取位址；以及根據所述已存取位址，透過所述擾亂操作將所述M個訊息位元和所述奇偶校驗資訊轉換為所述擾亂碼字。
如申請專利範圍第1項所述的碼字存取方法，更包括：讀取所述記憶體裝置的裝置識別；以及根據所述記憶體裝置的所述裝置識別，透過所述擾亂操作將所述M個訊息位元和所述奇偶校驗資訊轉換為所述擾亂碼字。
如申請專利範圍第1項所述的碼字存取方法，更包括：從所述記憶體裝置的可配置狀態暫存器讀取配置值；以及根據所述配置值，透過所述擾亂操作將所述M個訊息位元和所述奇偶校驗資訊轉換為所述擾亂碼字。
如申請專利範圍第1項所述的碼字存取方法，其中所述擾亂碼字的資料格式是根據外部命令調整的。
如申請專利範圍第1項所述的碼字存取方法，更包括：提供亂數產生器以產生內部資料；以及根據所述內部資料，透過所述擾亂操作將所述M個訊息位元和所述奇偶校驗資訊轉換為所述擾亂碼字。
如申請專利範圍第1項所述的碼字存取方法，更包括：從外部電子設備接收外部資料；以及根據所述外部資料，透過所述擾亂操作將所述M個訊息位元和所述奇偶校驗資訊轉換為所述擾亂碼字。
如申請專利範圍第1項所述的碼字存取方法，更包括：提供用於操作所述擾亂操作的查找表。
如申請專利範圍第1項所述的碼字存取方法，更包括：從所述記憶體裝置讀取所述擾亂碼字以取得讀出碼字；檢查所述讀出碼字的校正子；對所述讀出碼字執行解擾亂操作以取得具有N個位元的正確擾亂資訊；以及基於所述錯誤更正演算法對所述正確擾亂資訊執行錯誤更正操作以取得具有M個位元的讀出資料。
如申請專利範圍第1項所述的碼字存取方法，其中所述擾亂碼字包括至少一個翻轉位元。
如申請專利範圍第1項所述的碼字存取方法，其中所述擾亂碼字在碼字位元序列中被擾亂。
如申請專利範圍第1項所述的碼字存取方法，更包括：在產生所述奇偶校驗資訊之前，擾亂所述M個訊息位元以產生具有M個位元的擾亂訊息；以及基於所述錯誤更正演算法和所述擾亂訊息產生所述奇偶校驗資訊。
一種碼字存取方法，包括：接收具有M個訊息位元的寫入資料；擾亂所述M個訊息位元以產生具有M個位元的擾亂訊息；基於錯誤更正演算法和所述擾亂訊息產生具有N-M個位元的奇偶校驗資訊；將所述擾亂訊息與所述奇偶校驗資訊組合以形成具有N個位元的擾亂碼字；以及將所述擾亂碼字寫入記憶體裝置。
如申請專利範圍第15項所述的碼字存取方法，更包括：從所述記憶體裝置讀取所述擾亂碼字以取得讀出碼字；檢查所述讀出碼字的校正子；基於所述錯誤更正演算法對所述讀出碼字執行錯誤更正操作以取得具有N個位元的正確擾亂資訊；以及對所述正確擾亂資訊執行解擾亂操作以取得具有M個位元的讀出資料。
一種錯誤更正碼記憶體裝置，包括：記憶體陣列；多個感測放大器和多個寫入驅動器，耦接所述記憶體陣列；以及控制邏輯電路，耦接所述感測放大器和所述寫入驅動器，其中所述控制邏輯電路用以：接收具有M個訊息位元的寫入資料；基於錯誤更正演算法和所述M個訊息位元產生具有N-M個位元的奇偶校驗資訊；透過擾亂操作將所述M個訊息位元和所述奇偶校驗資訊轉換為具有N個位元的擾亂碼字；以及將所述擾亂碼字寫入記憶體裝置。
如申請專利範圍第17項所述的錯誤更正碼記憶體裝置，其中所述控制邏輯電路更用以：從所述記憶體裝置讀取所述擾亂碼字以取得讀出碼字；檢查所述讀出碼字的校正子；對所述讀出碼字執行解擾亂操作以取得具有N個位元的正確擾亂資訊；以及基於所述錯誤更正演算法對所述正確擾亂資訊操作錯誤更正操作以取得具有M個位元的讀出資料。
如申請專利範圍第17項所述的錯誤更正碼記憶體裝置，其中所述控制邏輯電路更用以：在產生所述奇偶校驗資訊之前，擾亂所述M個訊息位元以產生具有M個位元的擾亂訊息；以及基於所述錯誤更正演算法和所述擾亂訊息產生所述奇偶校驗資訊。
一種錯誤更正碼記憶體裝置，包括：記憶體陣列；多個感測放大器和多個寫入驅動器，耦接所述記憶體陣列；以及控制邏輯電路，耦接所述感測放大器和所述寫入驅動器，其中所述控制邏輯電路用以：接收具有M個訊息位元的寫入資料；擾亂所述M個訊息位元以產生具有M個位元的擾亂訊息；基於錯誤更正演算法和所述擾亂訊息產生具有N-M個位元的奇偶校驗資訊；組合所述擾亂訊息與所述奇偶校驗資訊以形成具有N個位元的擾亂碼字；以及將所述擾亂碼字寫入記憶體裝置。
如申請專利範圍第20項所述的錯誤更正碼記憶體裝置，其中所述控制邏輯電路更用以：從所述記憶體裝置讀取所述擾亂碼字以取得讀出碼字；檢查所述讀出碼字的校正子；基於所述誤差校正算法對所述讀出碼字操作錯誤更正操作以取得具有N個位元的正確擾亂資訊；以及對所述正確擾亂資訊執行解擾亂操作以取得具有M個位元的讀出資料。