TW202016342A - 用於半導體製造之含鉻薄膜的沉積與蝕刻製程 - Google Patents

用於半導體製造之含鉻薄膜的沉積與蝕刻製程 Download PDF

Info

Publication number
TW202016342A
TW202016342A TW108122852A TW108122852A TW202016342A TW 202016342 A TW202016342 A TW 202016342A TW 108122852 A TW108122852 A TW 108122852A TW 108122852 A TW108122852 A TW 108122852A TW 202016342 A TW202016342 A TW 202016342A
Authority
TW
Taiwan
Prior art keywords
chromium
substrate
precursor
film
containing film
Prior art date
Application number
TW108122852A
Other languages
English (en)
Other versions
TWI837142B (zh
Inventor
湯瑪士 尼斯里
馬克 薩利
蘭卡摩Ｃ 卡路塔瑞奇
大衛 湯普森
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202016342A publication Critical patent/TW202016342A/zh
Application granted granted Critical
Publication of TWI837142B publication Critical patent/TWI837142B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

描述了含鉻前驅物和形成含鉻薄膜的方法。鉻前驅物具有鉻-二氮雜二烯鍵或環戊二烯基配體，並且是同配體型或異配體型。使用適合的反應物，以提供下述其中一者：金屬鉻膜，或包含氧化物、氮化物、碳化物、硼化物及/或矽化物之一或多者的膜。也描述形成三元材料的方法，該三元材料包含鉻與下述之其中兩種或更多種：氧、氮、碳、硼、矽、鈦、釕及/或鎢。也描述了用含鉻膜填充基板中之縫隙的方法。

Description

用於半導體製造之含鉻薄膜的沉積與蝕刻製程
本案揭露內容的實施例大致上關於含鉻薄膜的沉積。更特定而言，本案揭露內容的實施例關於在半導體圖案化應用中形成用於硬遮罩和縫隙填充的含鉻膜的方法。
蝕刻選擇性膜是圖案化應用所需的。具有不同乾蝕刻選擇性的膜減少了用於圖案化的昂貴的微影方法。蝕刻一個膜且不實質影響其他膜的能力容許以較少步驟數量進行圖案化製程。在元件製造期間，需要蝕刻一種材料而不蝕刻元件中的其他材料。為了實現這件事，能夠將需要受到保護隔離蝕刻製程的材料以一材料覆蓋，該覆蓋材料與需要被蝕刻的材料呈現高度的蝕刻對比。到目前為止，並未有許多材料顯現高度的抗乾蝕刻性。諸如SiN、TiO2 、HfO2 、和ZrO2 之類的常見材料不足以抵抗乾蝕刻以達成元件製造所要求的高蝕刻選擇性。
含鉻膜可提供較高的乾蝕刻選擇性。不幸的是，僅有有限數目的可獲得、可用的化學前驅物具有強健熱穩定性、高反應性、及適合膜生長發生的蒸氣壓的必要性質。此外，經常滿足這些要求的前驅物仍蒙受較差的長期穩定性，且導致薄膜含有高濃度的污染物，諸如碳、氮、及/或鹵化物，這些污染物經常對目標薄膜應用是有害的。因此，需要改善的含鉻薄膜前驅物和形成含鉻膜的方法。
本案揭露內容的一或多個實施例涉及形成含鉻膜的方法。處理腔室中的基板暴露於沉積循環，該沉積循環包括暴露於鉻前驅物和反應物。該鉻前驅物包括下述一或多者：環戊二烯基配體，或是有鉻-二氮雜二烯（chromium-diazadiene）鍵的錯合物，具有通式結構
Figure 02_image001
其中每個R和每個R’獨立地選自由H、C1-C6烷基、芳基、醯基、烷基醯胺基、肼基、矽烷基、醛基、酮基、C2-C4烯基及/或炔基組成之群組。
本案揭露內容的另外的實施例涉及用含鉻膜填充縫隙的方法。將基板（在該基板中有至少一個特徵）暴露於沉積循環，該沉積循環包括至少一次暴露於鉻前驅物和至少一次暴露於反應物。該鉻前驅物包含鉻-二氮雜二烯鍵或環戊二烯基配體中的一或多種，以在該基板上和該特徵中形成含鉻膜。藉由將基板暴露於氧化劑形成氧化鉻膜，而從該基板蝕刻至少一部分的該含鉻膜，在該特徵中留下至少一部分的該含鉻膜，該氧化劑包括下述一或多者：水、分子氧、過氧化物、有機醇、臭氧、一氧化二氮、或上述物質之電漿形式。將該基板保持在高溫下以移除該氧化鉻膜。
本案揭露內容的進一步之實施例涉及用含鉻膜填充縫隙的方法。提供具有表面的基板，該基板中形成有至少一個特徵。該基板之該表面相對於該特徵的底部選擇性地毒化（poison），以抑制含鉻膜在該基板之該表面上的生長。將該基板暴露於至少一個沉積循環，以形成含鉻膜。該至少一個沉積循環包括至少一次暴露於鉻前驅物和至少一次暴露於反應物。該鉻前驅物包括鉻-二氮雜二烯鍵或環戊二烯基配體中的一或多種。該含鉻膜相對於該基板之該表面在該特徵中選擇性形成。
在描述本案揭露內容之多個示範性實施例之前，應瞭解，本案揭露內容不限於下文之敘述中所提出的構造或製程步驟之細節。本案揭露內容能夠具有其他實施例並且能夠以各種方式實行或實施。
如在本說明書和所附申請專利範圍中所使用，術語「基板」是指上面有製程作用的表面（或表面的一部分）。發明所屬技術領域中具有通常知識者會瞭解，除非上下文另有明確說明，否則對基板的參考對象能僅指基板的一部分。此外，「沉積在基板上」的參考對象能意味裸基板和上面有一或多個膜或特徵沉積或形成的基板。
如本文所用的「基板」是指在上面執行處理的任何基板或是基板上形成的材料表面。舉例而言，上面能夠執行處理的基板表面包括（但不限於）諸如下述之材料：矽、氧化矽、應變矽、絕緣體上覆矽（SOI）、碳摻雜的氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃、藍寶石、及諸如下述之任何其他材料：金屬、金屬氮化物、金屬合金，和其他導電材料，上述材料是視應用而定。基板包括（但不限於）半導體晶圓。可將基板暴露於預處理製程，以研磨、蝕刻、還原、氧化、羥化（或另以其他方式產生或接枝目標化學部分（chemical moiety）以賦予化學官能性）、退火及/或烘烤基板表面。除了直接在基板本身的表面上進行處理之外，在本案揭露內容中，所揭露的任何膜處理步驟也可在基板上形成的層上執行，如下文更詳細地揭露，且希望術語「基板表面」包括如上下文所指的這類層。因此，舉例而言，在已經將膜/層或部分膜/層沉積到基板表面上的情況中，新沉積的膜/層的暴露表面可描述為基板表面。給定的基板表面包含了什麼會是取決於要沉積什麼材料以及所使用的特定化學物質。
如本文所用的「原子層沉積」或「循環沉積」是指這樣的製程：包括依序暴露兩種或更多種反應性化合物，以在基板表面上沉積材料層。如在此說明書和所附申請專利範圍中所用，術語「反應性化合物」、「反應性氣體」、「反應性物種」、「前驅物」、「處理氣體」或類似術語可互換地使用，以意味這樣的物質：具有一物種，該物種能夠在表面反應（例如，化學吸附、氧化、還原、環加成）中與基板表面反應或基板表面上的材料反應。將基板或基板的一部分依序暴露於兩種或更多種反應性化合物，該反應性化合物被引入處理腔室的反應區中。這些反應性化合物可以在時間上或空間上分開。
在時域（time-domain）ALD製程中，以一時間延遲將對各反應性化合物的暴露分開，以使各化合物得以在基板表面上附著及/或反應，然後從處理腔室淨化（purge）。藉由在後續的暴露之間淨化處理腔室而防止反應性氣體混合。
在空間ALD製程中，反應性氣體流入處理腔室內的不同處理區域。不同的處理區域與相鄰的處理區域分開，使得反應性氣體不會混合。基板能夠在處理區域之間移動，以分別使基板暴露於該等處理氣體。在基板移動期間，基板表面的不同部分或基板表面上的材料暴露於兩種或更多種反應性化合物，使得基板上的任何給定點實質上不會同時暴露於超過一種的反應性化合物。如發明所屬技術領域中具有通常知識者將理解的，有一種可能性是，由於處理腔室內的氣體擴散，基板的一小部分可能會同時暴露於多種反應性氣體，且該同時暴露是非刻意的，除非另有規定。
在時域ALD製程的一個態樣中，將第一反應性氣體（即，第一前驅物或化合物A）脈衝進入反應區，然後是第一時間延遲。將第二前驅物或化合物B脈衝進入反應區，然後是第二時間延遲。在每一時間延遲期間，可以將諸如氬的淨化氣體引入處理腔室中，以淨化反應區或若不然則從反應區移除任何殘留的反應性化合物或反應產物或副產物。在一些實施例中，淨化氣體可以在整個沉積製程中連續流動，使得在反應性化合物脈衝之間於時間延遲期間僅有淨化氣體流動。交替地脈衝反應性化合物，直到在基板表面上形成預定的膜或膜厚度為止。在任一情況下（分立的淨化氣體脈衝或是連續的淨化氣體流動），脈衝化合物A、淨化氣體、化合物B和淨化氣體的ALD製程可稱為一循環。循環能夠從化合物A或是化合物B開始，且可繼續循環的各別順序，直到獲得具有預定厚度的膜為止。
在空間ALD製程的一個態樣中，第一反應氣體和第二反應氣體同時輸送到反應區，但是透過淨化氣簾及/或真空簾分開。該氣簾能為進入處理腔室的惰氣流及離開處理腔室的真空串流的組合。基板相對於氣體輸送設備移動，使得基板上的任何給定點暴露於第一反應性氣體和第二反應性氣體。
如本文所用的「脈衝」或「投劑」是指間歇地或非連續地引入處理腔室中的一定量的源氣體。每個脈衝內的特定化合物的量可隨時間變化，這取決於脈衝的持續時間。特定的處理氣體可包括單一化合物或兩種或更多種化合物的混合物/組合。
每個脈衝/劑量的持續時間是可變的，且可經調整以適應例如處理腔室的容量以及與該處理腔室耦接的真空系統的能力。另外，處理氣體的投劑時間可根據下述因素而不同：處理氣體的流速、處理氣體的溫度、控制閥的類型、所用處理腔室的類型、以及處理氣體之成分吸附到基板表面上的能力。投劑時間也可以根據所形成的層的類型和所形成的元件的幾何形狀而有所不同。投劑時間應當足夠長以提供充分數量的化合物，足以吸附/化學吸附到基板整個表面上且在該基板表面上形成處理氣體成分層。
本案揭露內容的一或多個實施例有利地提供用於沉積含鉻膜的新前驅物類別。一些實施例有利地提供使用新類別的前驅物沉積含鉻膜的方法。在一些實施例中，沉積是透過原子層沉積（ALD）製程。在一些實施例中，沉積是透過化學氣相沉積（CVD）製程，其中含鉻前驅物和反應物同時暴露於基板，使得含鉻前驅物和反應物得以在氣相反應。
本案揭露內容的一些實施例有利地提供形成蝕刻選擇性的含鉻膜的方法。本案揭露內容的一些實施例有利地提供用於縫隙填充含鉻膜的方法。在縫隙填充的同時還有蝕刻選擇性的能力可開闢新的圖案化途徑，諸如在相同的蝕刻表面上有3個至4個分段的圖案化材料，以實現精確的閘極/汲極接觸圖案化及自對準雙圖案化/自對準四重圖案化（SADP/SAQP）。本案揭露內容的一些實施例提供下述一或多者：（1）用於含鉻膜的新沉積製程；（2）氧化鉻的選擇性蝕刻製程；及/或（3）保護氧化鉻膜以防止蝕刻的方法。
本案揭露內容的實施例提供沉積含鉻膜的方法，該方法使用選擇的鉻前驅物和還原劑（鉻金屬）、氧化劑源（氧化鉻）、氮源（氮化鉻）、碳源（碳化鉻）、矽源（矽化鉻）、硼源（硼化鉻）及/或其他金屬源（例如，鈦、鎢、釕、錫）。一些實施例的沉積製程是ALD製程。在一些實施例中，沉積製程是化學氣相沉積（CVD）製程。
適合的鉻前驅物包括（但不限於）六羰基鉻（Cr(CO)6 ）、三(乙醯丙酮)鉻（Cr(acac)3 ）、三(六氟乙醯丙酮)鉻（Cr(hfac)3 ）、三(四甲基庚二酮)鉻（Cr(tmhd)3 ）、
Figure 02_image003
二茂鉻（chromocene）、
Figure 02_image005
雙(五甲基環戊二烯基)鉻、
Figure 02_image007
雙(異丙基環戊二烯基)鉻、
Figure 02_image009
雙(乙苯)鉻、 具有下式的取代或未取代的鉻二氮雜二烯基錯合物
Figure 02_image011
其中每個R和每個R'獨立地選自H、C1-C6烷基、芳基、醯基、烷基醯胺基、肼基、矽烷基、醛基、酮基、C2-C4烯基及/或炔基所組成之群組。在一些實施例中，至少一個R或R’不是H。在一些實施例中，每個R’基團不同或每個R基團不同，而增加配體的旋轉熵。如以這種方式使用，字母「C」後面跟著數字（例如「C4」）表示取代基包含指定數目的碳原子（例如，C4包含四個碳原子）。在一些實施例中，氮-R基團（上文標記為R’）及/或碳主鏈-R基團（上文標記為R）中的至少一者不是H。在一些實施例中，至少一個氮-R基團及/或碳主鏈-R基團包含C2-C6烷基、C3-C6烷基、C4-C6烷基、或C5-C6烷基中的一或多者。
在一些實施例中，鉻前驅物用於製備下述一或多者：鉻金屬（Cr）、氧化鉻（CrO）、氮化鉻（CrN）、碳化鉻（CrC）、矽化鉻（CrSi）、或是包括鉻且具有氧（O）、氮（N）、碳（C）、硼（B）或矽（Si）原子之的一或多者的膜。發明所屬技術領域中具有通常知識者將認識到鉻膜的化學式並不暗示任何特定的原子化學計量比，除非特別就此說明。舉例而言，氧化鉻膜可以稱為「CrO」或「CrOx 」，且膜的組成包括鉻和氧原子。本案揭露內容的一些實施例有利地提供形成多種三元材料的方法，該等三元材料包含鉻和下述之兩者或更多者：氧、氮、碳、硼、矽、鈦、鎢、錫及/或釕原子。三元材料的一些範例包括（但不限於）CrON、CrOC、CrBN、CrSiO、CrBO、CrTiO、CrTiN、CrWN和CrTiW。
在一個或多個實施例中，含鉻前驅物具有至少一個二氮雜二烯配體。如方案（I）所示，當與鉻原子結合時，二氮雜二烯配體能採取幾種共振形式：
Figure 02_image013
當在金屬錯合物中鍵結在一起時，這些共振形式中的每一種在鉻金屬中心上賦予不同的電荷。左邊含有兩個雙鍵（二烯）的形式是中性非離子的配體（DAD0）。方案（I）中心的共振形式含有自由基（radical）共振結構，且為單陰離子配體（DAD1）。在方案（I）右側含有單個雙鍵的共振形式是雙陰離子配體（DAD2）。發明所屬技術領域中具有通常知識者會認識到，方案（I）中編號為R1和R4的氮-R基團都可以標記為R基團，而不會推斷兩個R基團是相同的。另外，發明所屬技術領域中具有通常知識者會認識到，方案（I）中編號為R2和R3的主鏈-R基團都可以標記為R’基團，而不會推斷兩個R’基團是相同的。
在一些實施例中，DAD0、DAD1、及/或DAD2配體中的至少一者是對稱的。如以此方式所用，當氮-R基團相同且碳主鏈-R基團相同時，配體是對稱的。氮-R基團能夠與碳主鏈-R基團不同。在一些實施例中，DAD0、DAD1、及/或DAD2配體中的至少一種是不對稱的。不對稱配體可賦予鉻錯合物旋轉熵，這可改變物種的蒸氣壓及/或反應性。一些實施例中，該鉻錯合物為同配體式。適合的同配體式鉻-二氮雜二烯錯合物包括具有通式為Cr(DAD)2 的化合物，其中DAD是DAD0、DAD1、或DAD2中的一或多種。
在一些實施例中，形成金屬鉻（Cr0 ）膜。在一些實施例中，所形成的膜基本上由鉻金屬組成。以這種方式使用時，術語「基本上由鉻組成」是指，該膜大於或等於約95%、98%、99%、或99.5%。當測量膜的組成時，測量主體膜性質，排除來自相鄰位置的原子可能擴散到膜中的界面區域。為了形成金屬鉻膜，反應物能夠是任何適合的還原劑，例如，醇、氨、分子氫（H­2 ）、肼（N2 H4 ）、取代的肼、取代的環己二烯、取代的二氫吡嗪（dihydropyrazine）、含鋁分子、上述物質之組合、及上述物質之電漿形式。
在一些實施例中，形成的膜包含氧化鉻（CrO）。在一些實施例中，該膜基本上由氧化鉻組成。以這種方式使用時，術語「基本上由……組成」是指膜的組成為，在原子基礎上的總和上，有大於或等於約95%、98%、99%或99.5%的所述元素（在這種情況下為鉻和氧）。為了形成氧化物膜，反應物能夠是任何適合的反應物，包括（但不限於）水（H2 O）、分子氧（O2 ）、過氧化物、有機醇、臭氧（O3 ）、一氧化二氮、上述物質之組合及上述物質之電漿。
在一些實施例中，該膜包含氮化鉻（CrN）。在一些實施例中，該膜基本上由氮化鉻組成。為了形成氮化物膜，反應物可以是任何適合的反應物，包括（但不限於）氨（NH3 ）、肼（N2 H4 ）、取代的肼、上述物質之組合和上述物質之電漿。
在一些實施例中，該膜包含碳化鉻（CrC）。在一些實施例中，該膜基本上由碳化鉻組成。為了形成碳化物膜，適合的反應物包括（但不限於）烷烴、烯烴、炔烴、上述物質之取代形式、上述物質之組合及上述物質之電漿。
在一些實施例中，該膜包含矽化鉻（CrSi）。在一些實施例中，該膜基本上由矽化鉻組成。為了形成矽化物膜，適合的反應物包括（但不限於）矽烷、取代的矽烷、矽氧烷、矽烷基鹵化物、矽烷基醯胺、上述物質之組合及上述物質之電漿。矽烷基鹵化物的實例包括（但不限於）二氯矽烷（DCS）、六氯乙矽烷（HCDS）、三氯矽烷（TCS）、和SiCl4 。矽烷基醯胺的實例包括（但不限於）雙(二乙胺基)矽烷（BDEAS）、雙(第三丁胺基)矽烷（BTBAS）、四(二甲胺基)矽烷（TDMAS）。在一些實施例中，矽前驅物包含化學式為Sin Xa R2n+2-a 、Si（NR’2 ）a R4-a 或矽氧烷的物種，其中n為1至4，a為0至2n+2，每一X是獨立選擇的鹵化物，且每一R和R’獨立地選自H、C1-4烷基或芳基。適合的矽氧烷包括（但不限於）六氯二矽氧烷（HCDSO）和八氯三矽氧烷（OCTSO）。在一些實施例中，矽前驅物基本上由甲矽烷（SiH4 ）組成。
在一些實施例中，該膜包含硼化鉻（CrB）。在一些實施例中，該膜基本上由硼化鉻組成。為了形成硼化物膜，適合的硼前驅物包括（但不限於）硼烷、烷基硼烷、和鹵代硼烷。在一些實施例中，硼前驅物包含一種或多種化學式為Bc Hd Xe Rf 的物種，其中每一X是獨立地選自F、Cl、Br、和I的鹵素，每個R是獨立選擇的C1-C4烷基基團，c是任何大於或等於2的整數，而d、e和f每一者小於或等於c+2，且d+e+f等於c+2。
在一些實施例中，該膜包含通式為Cra Bb Cc Nd Oe Sif 的化合物，其中a在約1至約100的範圍內，並且b、c、d、e和f的各者在約0至約100的範圍內。
在一些實施例中，該膜包含鉻與另一種金屬的合金。能夠形成的適合的合金膜包括（但不限於）鈦酸鉻、鎢酸鉻、鉻-釕膜。在一些實施例中，該膜包含鉻和「鈦、鎢、或釕」之一或多者。在一些實施例中，該合金膜基本上由鉻和一金屬組成，該金屬包含鈦、鎢或釕之一或多者。
本案揭露內容的一些實施例涉及使用鉻前驅物形成三元材料的方法。在一些實施例中，三元材料包含鉻和下述其中兩者或更多者：氧、氮、碳、硼、矽、鈦、釕、及/或鎢。在一些實施例中，形成的膜包含硼化釕鉻或基本上由硼化釕鉻組成。在一些實施例中，三元材料包含氧化矽鉻或基本上由氧化矽鉻組成。在一些實施例中，三元材料層用作進一步表面反應的催化劑。
能夠使用一或多種製程完成三元材料的形成。例如，鉻能夠藉由ALD沉積，而另一種金屬（或元素）能夠藉由CVD或PVD沉積。第三成分，氧、氮、碳、硼、矽、鈦、釕及/或鎢能夠以鉻或其他金屬的沉積一併納入，或是在分開的製程中納入。在一些實施例中，藉由形成含鉻層和其他材料層的積層體而形成三元材料。例如，硼化釕鉻膜可形成為散佈有硼化釕層的鉻金屬層的積層體。鈦前驅物、鎢前驅物、及/或釕前驅物能夠是發明所屬技術領域中具有通常知識者已知的任何適合的前驅物，或者是對於PVD而言包含所選成分的適合的靶材料。
基板暴露於處理氣體的時段可以是容許形成膜或部分膜的任何適合的時間量。如以此方式所用，「處理氣體」是與基板表面反應或與基板表面上的化學吸附分子反應的任何氣體或氣態物種。例如，處理氣體可流入處理腔室達約0.1秒至約90秒的時段。在一些實施例中，處理氣體暴露至基板表面達範圍約0.1秒至約90秒的時間，或範圍約0.5秒至約60秒、或範圍約1秒至約30秒，或範圍約2秒至約25秒、或範圍約3秒至約20秒、或範圍約4秒至約15秒、或範圍約5秒至約10秒。
能夠控制沉積期間的基板溫度，例如，透過設定基板支撐件或基座的溫度而達成。在一些實施例中，基板保持在約25ºC至約500ºC的溫度範圍內，或在約50ºC至約450ºC的溫度範圍內，或在約100ºC至約400ºC的溫度範圍內，或在約150°C至約350°C的範圍，或約300°C至約300°C的範圍。
在鉻前驅物流入處理腔室之前能夠先加熱該鉻前驅物。例如，鉻前驅物可以安置在前驅物安瓿中，該前驅物安瓿保持在安瓿溫度，以增加前驅物的蒸氣壓。惰氣或載氣能夠流過安瓿，以將前驅物汲引到處理腔室。在一些實施例中，鉻前驅物保持在約0ºC至約250ºC的溫度範圍內，或在約50ºC至約200ºC的範圍內。
除上述外，可在將基板暴露於處理氣體的同時調節額外的製程參數。例如，在一些實施例中，處理腔室可以保持在約1毫托至約760托的範圍內的壓力下，或者在約1托至約500托的範圍內，或在約10托至約100托的範圍內。
在將基板暴露於一種處理氣體之後，可以使用惰氣淨化處理腔室（特別是在時域ALD中）。（這在空間ALD製程中可不需要，因為有分隔反應性氣體的氣簾。）該惰氣可以是任何惰氣，舉例而言，諸如氬、氦、氖、或類似物。在一些實施例中，惰氣可與在基板暴露於第一處理氣體期間提供至處理腔室的惰氣相同，或者，作為替代方案，可以與上述惰氣不同。在惰氣相同的實施例中，執行淨化可藉由下述方式達成：將第一處理氣體從處理腔室轉向，允許惰氣流過處理腔室，淨化處理腔室除去任何過量的第一處理氣體成分或反應副產物。在一些實施例中，可利用上文所述的與第一處理氣體一併使用的相同的流速提供惰氣，或者在一些實施例中，可以增加或減少該流速。例如，在一些實施例中，可利用以大於0至約10000sccm的流速將惰氣提供至處理腔室，以淨化處理腔室。在空間ALD中，在反應性氣體流之間保持淨化氣簾，並且可不需要淨化處理腔室。在空間ALD製程的一些實施例中，可以用惰氣淨化處理腔室或者淨化處理腔室的區域。
惰氣流可有助於從處理腔室中移除任何過量的處理氣體及/或過量的反應副產物，以防止非期望的氣相反應。例如，惰氣流可以從處理腔室中移除過量的處理氣體，防止鉻前驅物與後續處理氣體之間的反應。
之後，將基板暴露於第二處理氣體達第二段時間。第二處理氣體可與基板表面上的物種反應。可以利用大於第一處理氣體的流速將第二處理氣體供應到基板表面。在一個或多個實施例中，流速大於第一處理氣體之流速的約1倍，或大於第一處理氣體之流速的約100倍，或在第一處理氣體之流速的約3000至5000倍之範圍內。可以在時域ALD中供應第二處理氣體達下述時間：在約0.1秒至約90秒的範圍內、或在約1秒至約60秒的範圍內、或在約10秒至約30秒的範圍內。能以下述壓力供應第二處理氣體：在約1毫托至約760托的壓力範圍內、或在約1托至約500托的範圍內、或在約10托至約250托的範圍內。
可以使用惰氣再次淨化處理腔室。惰氣可以是任何惰氣，舉例而言，諸如氬、氦、氖、或類似物。在一些實施例中，惰氣可與在先前製程步驟期間提供至處理腔室的惰氣相同，或者，作為替代方案，可以與上述惰氣不同。在惰氣相同的實施例中，執行淨化可藉由下述方式達成：將第二處理氣體從處理腔室轉向，允許惰氣流過處理腔室，淨化處理腔室除去任何過量的第二處理氣體成分或反應副產物。在一些實施例中，可利用上文所述的與第二處理氣體一併使用的相同的流速提供惰氣，或者在一些實施例中，可以增加或減少該流速。例如，在一些實施例中，可利用以大於0至約10000sccm的流速將惰氣提供至處理腔室，以淨化處理腔室。
雖然上述處理方法的實施例僅包括兩個反應氣體脈衝，但是應該理解，這僅僅是示範性，並且可以使用額外的處理氣體脈衝。能以全體或部分重複脈衝。能夠重複該循環以形成預定厚度的膜。
在薄膜沉積製程的預示性範例中，將基板定位在反應器中，而基板溫度保持在25和500ºC之間。選擇的鉻前驅物（保持在0-250ºC之間）透過氣相輸送以預定的脈衝長度（0.1-60秒）輸送到基板。在此製程期間，沉積反應器在惰性載氣流下操作，而腔室保持在預定溫度（0-500ºC）和壓力（選擇在1毫托-760托之間）。在所選擇的鉻前驅物的脈衝之後，隨後將該腔室泵送並且淨化移除所有必需的氣體和副產物達一段所決定的時間量。隨後，將共反應物脈衝進入腔室達預定的脈衝長度（0.1-60秒）和腔室壓力（1毫托-760托）。然後，執行另外的腔室淨化，以除去反應器中任何過量的反應物和反應副產物。根據需要重複該製程多次，以使目標膜達到預定的膜厚度。
在特定的預示性實施例中，選擇的鉻前驅物雙(1,4-二第三丁基二氮雜二烯基)鉻(II)（保持在0-250ºC）透過氣相輸送以5秒的預定脈衝長度輸送至基板。在此製程期間，沉積反應器在氮氣載氣流（總共1000sccm）下操作，而腔室保持在預定溫度（350ºC）和壓力（3.5托）。在所選擇的鉻前驅物的脈衝之後，隨後將該腔室泵送並淨化移除所有必需的氣體和副產物達預定的時間量。隨後，在3.5托的腔室壓力下將水脈衝進入腔室0.1秒。然後執行另外的腔室淨化，以除去反應器中任何過量的反應物和反應產物及副產物。根據需要重複該製程多次，以使目標膜達到預定的膜厚度。
本案揭露內容的一些實施例涉及蝕刻氧化鉻膜的方法。能夠使用氧化劑源（例如，水、分子氧、過氧化物、有機醇、臭氧、一氧化二氮、上述物質之電漿）蝕刻含鉻薄膜。能夠使用交替的脈衝和淨化步驟將蝕刻製程執行為原子層蝕刻序列。
在蝕刻製程的預示性範例中，在薄膜沉積反應器中，基板溫度保持在25和500ºC之間，所選氧化劑（保持在0-250ºC）透過氣相輸送以預定的脈衝長度（0.1-60秒）而輸送到基板。在此製程期間，沉積反應器在惰性載氣流下操作，腔室保持在預定溫度（0-500ºC）和壓力（選擇在1毫托-760托之間）。在所選氧化劑的脈衝之後，隨後將腔室泵送並且淨化移除所有必需的氣體和副產物達決定的時間量。隨後，將共反應物脈衝進入腔室達預定的脈衝長度（0.1-60秒）和腔室壓力（1毫托-760托）。然後進行另外的腔室淨化，以除去反應器中任何過量的反應物和反應副產物。根據需要重複該製程多次，以使目標膜達到預定的膜厚度或蝕刻分佈曲線。
在另一個預示性範例中，選定的氧化劑氧（UHP等級99.999%）以5秒的預定脈衝長度輸送到基板。在此製程期間，沉積反應器在氧氣流（總共500sccm）下操作，腔室保持在預定溫度（350ºC）和壓力（3.5托）。在氧氣流動5秒後，將50瓦氧電漿點燃達另外的5秒，總共10秒。然後，執行腔室淨化，以除去反應器中任何過量的反應物和反應副產物。根據需要重複該製程多次，以使目標膜達到預定的膜厚度。
本案揭露內容的進一步實施例涉及用含鉻材料填充基板特徵（即，縫隙）的方法。如本文所用，縫隙是指基板之材料中的任何刻意的表面不規則性。縫隙包括（但不限於）溝槽和通孔（via）。在縫隙填充製程中，沉積的薄膜通常夾止（pinch off）縫隙的開口，造成在縫隙中形成接縫。消除或最小化接縫的一項方法是，防止在基板的表面上沉積，使得縫隙是以自下而上的方式填充。表面毒化的類型取決於例如基板材料和沉積的材料。
在預示性實施例中，使具有縫隙特徵的基板選擇性毒化，使得在特徵之頂部處發生的沉積比在特徵內的更慢。所選的鉻前驅物雙(1,4-二第三丁基二氮雜二烯基)鉻(II)（保持在0-250ºC）透過氣相輸送以5秒的預定脈衝長度輸送到基板上。此製程期間，沉積反應器在氮氣載氣流（總共1000sccm）下操作，腔室保持在預定溫度（350ºC）和壓力（3.5托）。在選定的鉻前驅物的脈衝之後，隨後將腔室泵送並且淨化而移除所有必需的氣體和副產物達決定的時間量。隨後，在3.5托的腔室壓力下將水脈衝進入腔室0.1秒。然後進行另外的腔室淨化，以使反應器除去任何過量的反應物與反應副產物。在CrOx步驟之後，能夠設想，可能必須重複表面毒化步驟以刷新表面。這樣做的目的是為了防止CrOx在頂部特徵上生長。根據需要重複此製程多次，使目標薄膜達到期望的膜厚度和階梯覆蓋率分佈曲線。
本案揭露內容的額外的實施例涉及使用沉積/蝕刻方案以鉻材料縫隙填充的方法。藉由使用沉積/蝕刻方案，能夠利用電漿的非均質性而優先蝕刻掉三維特徵的頂表面上的材料，同時使底部處的沉積材料保持完整。在此情況下，CrOx以正形（conformal）的樣式沉積達預定厚度。之後，施行蝕刻製程達指定的時間量，以移除預定量的材料。隨後根據需要重複此製程多次，以容許獲得期望的厚度及階梯覆蓋率分佈曲線，而實現完整填充凹陷特徵。含鉻膜能夠形成在基板上以及形成於基板上的特徵中。能從基板之表面部分移除膜，而留下基板之特徵中的至少一些膜，使得更多的膜是從表面移除而非從特徵的底部移除。能夠升高基板溫度，以使氧化鉻膜揮發，使得膜能夠從處理腔室移除。
在預示性實施例中，在薄膜沉積反應器中基板溫度保持在25和500ºC之間，所選擇的氧化劑（保持在0-250ºC之間）透過氣相輸送以預定的脈衝長度（0.1-60秒）輸送到基板。在此製程期間，沉積反應器在惰性載氣流下操作，腔室保持在預定溫度（0-500ºC）和壓力（選擇在1毫托-760托之間）。在所選氧化劑的脈衝之後，隨後將腔室泵送並且淨化移除所有必需的氣體和副產物達決定的時間量。之後，將共反應物脈衝進入腔室達預定的脈衝長度（0.1-60秒）和腔室壓力（1毫托-760托）。然後，執行額外的腔室淨化，以除去反應器中任何過量的反應物和反應副產物。根據需要重複此製程多次，以使目標膜達到預定的膜厚度或蝕刻分佈曲線。
在另一預示性範例中，所選擇的氧化劑氧（UHP等級99.999%）以5秒的預定脈衝長度輸送到基板。在此製程期間，沉積反應器在氧氣流（總共500sccm）下操作，腔室保持在預定溫度（350ºC）和壓力（3.5托）。在氧氣流動5秒後，將50瓦氧電漿點燃達另外的5秒，總共10秒。然後執行腔室淨化以除去反應器中任何過量的反應物和反應副產物。根據需要重複此製程多次，以使目標膜達到預定的膜厚度
在此說明書全文中對「一個實施例」、「某些實施例」、「一或多個實施例」或「一實施例」的參考對象是意味，結合該實施例描述的特定特徵、結構、材料或特性包括在本案揭露內容的至少一個實施例中。因此，在此說明書全文中各處出現的諸如「在一或多個實施例中」、「在某些實施例中」、「在一個實施例中」或「在一實施例中」的詞彙不必然是指本案揭露內容的相同實施例。再者，該特定特徵、結構、材料或特性可以在一或多個實施例中以任何適合的方式組合。
儘管已經參考特定實施例描述了本文的揭露內容，但應該理解，這些實施例僅僅是說明本案揭露內容的原理和應用。發明所屬技術領域中具有通常知識者明瞭，在不背離本案揭露內容的精神和範圍的情況下，可以對本案揭露內容的方法和設備進行各種修改和變化。因此，本案揭露內容旨在包括在所附申請專利範圍及其等效例之範疇內的修改和變化。
無
無
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (20)

  1. 一種形成含鉻膜的方法，該方法包括：將一處理腔室中的一基板暴露於一沉積循環，該沉積循環包括暴露於一鉻前驅物和一反應物，該鉻前驅物包括下述一或多者：具環戊二烯基配體之化合物，或是有一鉻-二氮雜二烯（chromium-diazadiene）鍵的一錯合物，該錯合物具有通式結構：
    Figure 03_image015
    其中每個R和每個R’獨立地選自由H、C1-C6烷基、芳基、醯基、烷基醯胺基、肼基、矽烷基、醛基、酮基、C2-C4烯基及/或炔基組成之群組。
  2. 如請求項1所述之方法，其中該鉻前驅物與該反應物分別暴露於該基板。
  3. 如請求項2所述之方法，其中該鉻前驅物與一氧化劑在時間上分開。
  4. 如請求項2所述之方法，其中該鉻前驅物與一氧化劑在空間上分開。
  5. 如請求項1所述之方法，其中該鉻前驅物包括一同配體式（homoleptic）鉻-二氮雜二烯錯合物，該錯合物包括具通式Cr(DAD)2 之化合物，其中DAD是二氮雜二烯。
  6. 如請求項5所述之方法，其中該鉻前驅物包括具下述通式的一化合物：
    Figure 03_image017
    或
    Figure 03_image019
    。
  7. 如請求項5所述之方法，其中該鉻前驅物包括具下述通式的一化合物：
    Figure 03_image021
    或
    Figure 03_image023
    。
  8. 如請求項5所述之方法，其中該鉻前驅物包括具下述通式的一化合物：
    Figure 03_image025
    。
  9. 如請求項8所述之方法，其中該鉻前驅物包括一異配體式（heteroleptic）鉻-二氮雜二烯錯合物。
  10. 如請求項8所述之方法，其中該鉻前驅物包括一同配體式鉻-二氮雜二烯錯合物。
  11. 如請求項10所述之方法，其中該鉻前驅物包括雙(1,4-二第三丁基二氮雜二烯)鉻(II)。
  12. 如請求項1所述之方法，其中該膜包括下述一或多者：鉻金屬、氧化物、氮化物、碳化物、硼化物、或矽化物。
  13. 如請求項1所述之方法，其中該反應物包括下述一或多者：醇、氨、分子氫、肼、取代的肼、取代的環己二烯、取代的二氫吡嗪（dihydropyrazine）、含鋁分子、或上述物質之電漿形式，且該含鉻膜是金屬鉻。
  14. 如請求項1所述之方法，其中該反應物包括下述一或多者：水、分子氧、過氧化物、有機醇、臭氧、一氧化二氮、或上述物質之電漿形式，且該含鉻膜包括氧化鉻。
  15. 如請求項1所述之方法，其中該反應物包括下述一或多者：氨、肼、取代的肼、或上述物質之電漿形式，且該含鉻膜包括氮化鉻。
  16. 如請求項1所述之方法，其中該反應物包括下述一或多者：烷烴、烯烴、炔烴、取代的烷烴、取代的烯烴、取代的炔烴、或上述物質之電漿形式，且該含鉻膜包括碳化鉻。
  17. 如請求項1所述之方法，其中該反應物包括下述一或多者：矽烷（silane）、取代的矽烷、或上述物質的電漿形式，且該含鉻膜包括矽化鉻。
  18. 如請求項1所述之方法，其中該含鉻膜是一硬遮罩。
  19. 一種以含鉻膜填充縫隙的方法，該方法包括： 將其中具有至少一個特徵的一基板暴露於一沉積循環，以在該基板上和該特徵中形成一含鉻膜，該沉積循環包括至少一次暴露於一鉻前驅物和至少一次暴露於一反應物，該鉻前驅物包含一鉻-二氮雜二烯鍵或一環戊二烯基配體，該反應物包括一氧化劑；以及 藉由將該基板暴露於一氧化劑形成一氧化鉻膜，而從該基板蝕刻至少一部分的該含鉻膜，且在該特徵中留下至少一部分的該含鉻膜，該氧化劑包括下述一或多者：水、分子氧、過氧化物、有機醇、臭氧、一氧化二氮、或上述物質之電漿形式，以及將該基板保持在高溫下以移除該氧化鉻膜。
  20. 一種以含鉻膜填充縫隙的方法，該方法包括： 提供具有一表面的一基板，該基板中形成有至少一個特徵； 將該基板之該表面相對於該特徵的一底部選擇性地毒化（poison），以抑制該含鉻膜在該基板之該表面上生長；以及 將該基板暴露於至少一個沉積循環，以形成一含鉻膜，該至少一個沉積循環包括至少一次暴露於一鉻前驅物和至少一次暴露於一反應物，以相對於該基板之該表面而在該特徵中選擇性形成一含鉻膜，而該鉻前驅物包括一鉻-二氮雜二烯鍵或一環戊二烯基配體之一或多者。
TW108122852A 2018-06-30 2019-06-28 形成含鉻膜的方法與以含氧化鉻膜或含鉻膜填充縫隙的方法 TWI837142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862692758P 2018-06-30 2018-06-30
US62/692,758 2018-06-30

Publications (2)

Publication Number Publication Date
TW202016342A true TW202016342A (zh) 2020-05-01
TWI837142B TWI837142B (zh) 2024-04-01

Family

ID=

Also Published As

Publication number Publication date
US11289328B2 (en) 2022-03-29
WO2020006379A1 (en) 2020-01-02
US20200006056A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
US11114294B2 (en) Structure including SiOC layer and method of forming same
JP7413258B2 (ja) 金属表面上の金属酸化物のａｌｄのための方法
KR100766843B1 (ko) 순환 증착을 통한 금속 규소 질화물 필름의 제조
KR20180073483A (ko) 기판 상의 구조물 형성 방법
TW202136559A (zh) 在金屬材料表面上沉積阻擋層的方法
JP2006522225A (ja) 窒化ハフニウム堆積の方法
JP2009004786A (ja) パルスｃｖｄとａｌｄの併用による薄膜の堆積方法
TW201833128A (zh) 用於ald及cvd薄膜沉積之釕前驅物及其用法
JP6193260B2 (ja) ニッケル含有膜堆積用ニッケルアリルアミジナート前駆体
US10851454B2 (en) Metal deposition methods
US11289328B2 (en) Deposition and etch processes of chromium-containing thin films for semiconductor manufacturing
KR102555781B1 (ko) 주석-함유 전구체들 및 주석-함유 막들을 증착시키는 방법들
TWI837142B (zh) 形成含鉻膜的方法與以含氧化鉻膜或含鉻膜填充縫隙的方法
KR20220087543A (ko) 저 저항률 금속 함유 필름들을 성장시키기 위한 방법들
US10760159B2 (en) Methods and apparatus for depositing yttrium-containing films
US11370669B2 (en) Amorphous silicon doped yttrium oxide films and methods of formation
TW201443274A (zh) 使用二矽氧烷先質之膜的沉積
US20220216059A1 (en) Method of treating a substrate
US20220119939A1 (en) Method of improving step coverage using an inhibitor molecule for high aspect ratio structures
KR20240062997A (ko) 포토레지스트 접착 층 특성을 조정하기 위한 방법 및 시스템