TW202007057A - 開關電路及其操作方法 - Google Patents

開關電路及其操作方法 Download PDF

Info

Publication number
TW202007057A
TW202007057A TW107137863A TW107137863A TW202007057A TW 202007057 A TW202007057 A TW 202007057A TW 107137863 A TW107137863 A TW 107137863A TW 107137863 A TW107137863 A TW 107137863A TW 202007057 A TW202007057 A TW 202007057A
Authority
TW
Taiwan
Prior art keywords
signal
conductive terminal
voltage level
connector
pin
Prior art date
Application number
TW107137863A
Other languages
English (en)
Other versions
TWI761619B (zh
Inventor
孫士宸
Original Assignee
美商美超微電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美超微電腦股份有限公司 filed Critical 美商美超微電腦股份有限公司
Publication of TW202007057A publication Critical patent/TW202007057A/zh
Application granted granted Critical
Publication of TWI761619B publication Critical patent/TWI761619B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0002—Multistate logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
    • H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/735—Printed circuits including an angle between each other
    • H01R12/737—Printed circuits being substantially perpendicular to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

一種開關電路包括：經組態以自一連接件之一第一插腳接收一第一信號的一第一導電端子，經組態以自該連接件之一第二插腳接收一第二信號的一第二導電端子，電連接至該連接件之一第三插腳的一第三導電端子，及電連接至該連接件之一第四插腳的一第四導電端子。該第三導電端子在接收到該第一信號之後，將具有一第一電壓位準之一第一電力信號輸出至該連接件之該第三插腳，且該第四導電端子在接收到該第二信號之後，將具有一第二電壓位準之一第二電力信號輸出至該連接件之該第四插腳。

Description

開關電路及其操作方法
本發明大體上涉及開關電路，且特定言之涉及用於電子裝置之開關電路及其操作方法。
隨著技術的發展，每天都有新的產品進入市場。有時，此等發展之形式為隨時間推移不斷改變產品。較新型號可能在某些參數(諸如功率消耗)方面不同於之前型號。若新的參數產生之新技術要求不能滿足，則裝置之效能可能受到不利影響。
根據本發明之一些實施例，一種開關電路包括第一導電端子、第二導電端子、第三導電端子及第四導電端子。第一導電端子經組態以自連接件之第一插腳接收第一信號。第二導電端子經組態以自連接件之第二插腳接收第二信號。第三導電端子電連接至連接件之第三插腳。第四導電端子電連接至連接件之第四插腳。第三導電端子在接收到第一信號之後，將具有第一電壓位準之第一電力信號輸出至連接件之第三插腳，且第四導電端子在接收到第二信號之後，將具有第二電壓位準之第二電力信號輸出至連接件之第四插腳。第二電壓位準不同於第一電壓位準。
根據本發明之一些實施例，一種操作開關電路之方法。該方法包括：在開關電路之第一導電端子處自連接件之第一插腳接收第一信號；在開關電路之第二導電端子處自連接件之第二插腳接收第二信號；在接收到第一信號之後，在開關電路之第三導電端子處將具有第一電壓位準之第一電力信號輸出至連接件之第三插腳，並在接收到第二信號之後，在開關電路之第四導電端子處將具有第二電壓位準之第二電力信號輸出至連接件之第四插腳。第二電壓位準不同於第一電壓位準。
下文詳細論述本發明之實施例及其使用。然而，應瞭解，該等實施例闡述可實施於廣泛多種特定上下文中之許多適用概念。應理解，以下揭示內容提供實施各種實施例之不同特徵的許多不同實施例或實例。下文出於論述之目的描述組件及配置之特定實例。當然，此等組件及配置僅為實例且不意欲為限制性的。
除非另外規定，否則包括諸如「上方」、「下方」、「向上」、「左側」、「右側」、「向下」、「頂部」、「底部」、「垂直」、「水平」、「側面」、「較高」、「下部」、「上部」、「上面」、「下面」等等之術語的空間描述在本文中係相對於對應圖中示出之定向使用。應理解，本文中所使用之空間描述係出於說明之目的，且本文中所描述之結構之實際實施可以任何定向或方式在空間上配置，其限制條件為本發明之實施例之優點不因此配置而有偏差。
下文使用特定語言揭示圖中所說明之實施例或實例。然而，將理解，實施例及實例並不意欲為限制性的。如相關領域中之一般技術者通常將想到，本發明實施例之任何更改及修改，及揭示於本文中之原理的任何其他應用處於本發明之範疇內。
另外，本發明可在各種實例中重複附圖標記及/或字母。此重複係出於簡化及清楚的目的，且本身並不指示本文中所論述之各種實施例及/或組態之間的關係。
因此，需要開發解決裝置之不同型號之間(例如，舊版型號與下一代型號之間)的不相容性問題之機構。
圖1A為說明根據本發明之一些實施例的系統之示意圖。如圖1A中所示出，系統1a包括電源單元或電力供應單元2、處理單元4、開關電路6a及連接件8。
系統1可整合至電路板(例如，印刷電路板(PCB))上。在本發明之一些實施例中，系統1a可安置於一些未整合之電路板上；例如電力供應單元2可安置於第一電路板上，且處理單元4可安置於與第一電路板分離且電連接至第一電路板之第二電路板上。
電力供應單元2可包括(但不限於)例如AC-DC電力供應器、DC-DC電力供應器、可程式化電力供應器(CVCC)等。電力供應單元2提供各種電壓位準之電力信號。舉例而言，電力供應單元2提供電壓位準之範圍介於1.8伏特(V)至12V的電力信號。電力供應單元2輸出電壓位準為1.8V之電力信號。電力供應單元2輸出電壓位準為3.3V之電力信號。電力供應單元2輸出電壓位準為12V之電力信號。電力供應單元2電連接至開關電路6a。電力供應單元2電連接至處理單元4。電力供應單元2電連接至連接件8。電力供應單元2將電力信號供應或輸出至開關電路6a。
處理單元4可包括(但不限於)例如中央處理單元(CPU)、微處理器、特殊應用指令集處理器(ASIP)、圖形處理單元(GPU)、物理處理單元(PPU)、數位信號處理器(DSP)、影像處理器、共處理器、浮點單元、網路處理器、多核心處理器、前端處理器等。處理單元4電連接至開關電路6a。處理單元4電連接至電力供應單元2。處理單元4電連接至連接件8。
連接件8可包括(但不限於)例如插口、插槽、接合機構等。連接件8可包括記憶卡連接件，其包括在其側壁處界定導電端子凹槽及兩個定位凹槽的絕緣外殼。保護殼與絕緣外殼耦接以形成(卡)腔體。連接件8可包括一或多個抗失配部分。抗失配部分具有不同寬度及垂直長度。連接件8可包括固定在導電端子凹槽中，且焊接至電路板(例如PCB)以與插入至腔體中的電子裝置(例如，記憶體(卡))之對應接點電接合的導電端子。連接件8電連接至開關電路6a。連接件8電連接至處理單元4。連接件8電連接至電力供應單元2。連接件8包括導電插腳P1、P2、P3、P4及P5。開關電路6a在本發明之一些其他實施例中可包括較多或較少導電插腳，為簡化起見未說明此情況。
開關電路6a包括導電端子T1、T2、T3、T4、T5、T6及T7。開關電路6a在本發明之一些其他實施例中可包括較多或較少導電端子，為簡化起見未說明此情況。
導電端子T1電連接至電力供應單元2。為簡化起見，圖1A中所說明之導電端子T1僅包括單個連接；然而，可以預期電力供應單元2與開關電路6a之間可存在用於信號傳輸(例如，傳輸各種電壓位準之電力信號)之較多連接。
開關電路6a之導電端子T2電連接至處理單元4。開關電路6a之導電端子T3電連接至連接件8之插腳P1。開關電路6a之導電端子T4電連接至連接件8之插腳P2。開關電路6a之導電端子T5電連接至連接件8之插腳P3。開關電路6a之導電端子T6電連接至連接件8之插腳P4。開關電路6a之導電端子T7電連接至連接件8之插腳P5。
開關電路6a之導電端子T1經組態以自電力供應單元2接收電力信號s1。
信號s2在開關電路6a之導電端子T2與處理單元4之間傳輸。
信號s3在開關電路6a之導電端子T3與連接件8之插腳P1之間傳輸。
信號s5在開關電路6a之導電端子T5與連接件8之插腳P3之間傳輸。
開關電路6a之導電端子T4經組態以將電力信號s4提供至連接件8之插腳P2。
開關電路6a之導電端子T6經組態以將電力信號s6提供至連接件8之插腳P4。
信號s7在開關電路6a之導電端子T7與連接件8之間傳輸。
開關電路6a之導電端子T4在自連接件8之插腳P1接收到信號s3之後，將電力信號s4輸出至連接件8之插腳P2。開關電路6a之導電端子T6在自連接件8之插腳P3接收到信號s5之後，將電力信號s6輸出至連接件8之插腳P4。電力信號s4具有不同於電力信號s6之電壓的電壓位準。
開關電路6a經組態以在自連接件8之插腳P3接收到信號s5之後，改變在開關電路6a與連接件8之間傳輸的信號s7之電壓位準。
當自連接件8之插腳P1接收到的信號s3為接地位準或相對低電壓位準之信號時，開關電路6a之導電端子T4將電力信號s4輸出至連接件8之插腳P2。
當自連接件8之插腳P3接收到的信號s5為接地位準或相對低電壓位準之信號時，開關電路6a之導電端子T6將電力信號s6輸出至連接件8之插腳P4。
當自連接件8之插腳P3接收到的信號s5為接地位準或相對低電壓位準之信號時，開關電路6a經組態以改變信號s7之電壓位準。
電力信號s4具有不同於電力信號s6之電壓位準的電壓位準。電力信號s4具有低於電力信號s6之電壓位準的電壓位準。電力信號s4可具有大致3.3V之電壓位準。電力信號s6可具有大致12V之電壓位準。
圖1B為說明根據本發明之一些實施例的系統之示意圖。圖1B中示出之系統1b相同或類似於如參考圖1A所描述及說明的系統1a。在一些實施例中，圖1B中示出之系統1b不同於如參考圖1A所描述及說明的系統1a。
圖1B中示出之開關電路6b相同或類似於如參考圖1A所描述及說明的開關電路6a。在一些實施例中，圖1B中示出之開關電路6b不同於如參考圖1A所描述及說明的開關電路6a。
參考圖1B，開關電路6b包括開關電路62a及開關電路64a。
開關電路62a包括導電端子VCC_1、VCC_2、IN_1、OUT_1、IN_2及OUT_2。雖然未說明，但預期開關電路62a可包括較多或較少導電端子。
開關電路62a之導電端子VCC_1電連接至電力供應單元2。開關電路62a之導電端子VCC_1電連接至開關電路6b之導電端子T1_a。
開關電路62a之導電端子VCC_2電連接至電力供應單元2。開關電路62a之導電端子VCC_2電連接至開關電路6b之導電端子T1_b。
開關電路62a之導電端子IN_1電連接至連接件8之插腳P1。開關電路62a之導電端子IN_1電連接至開關電路6b之導電端子T3。
開關電路62a之導電端子OUT_1電連接至連接件8之插腳P2。開關電路62a之導電端子OUT_1電連接至開關電路6b之導電端子T4。
開關電路62a之導電端子IN_2電連接至連接件8之插腳P3。開關電路62a之導電端子IN_2電連接至開關電路6b之導電端子T5。
開關電路62a之導電端子OUT_2電連接至連接件8之插腳P4。開關電路62a之導電端子OUT_2電連接至開關電路6b之導電端子T6。
開關電路62a之導電端子VCC_1自電力供應單元2接收電力信號s1_a。開關電路62a之導電端子VCC_2自電力供應單元2接收電力信號s1_b。開關電路62a之導電端子OUT_1在自連接件8之插腳P1接收到信號s3時或之後，將電力信號s1_a輸出至連接件之插腳P2。開關電路62a之導電端子OUT_2在自連接件8之插腳P3接收到信號s5時或之後，將電力信號s1_b輸出至連接件之插腳P4。
當自連接件8之插腳P1接收到的信號s3為接地電壓位準或相對低電壓位準之信號時，開關電路62a之導電端子OUT_1將電力信號s1_a輸出至連接件之插腳P2。當自連接件8之插腳P3接收到的信號s5為接地電壓位準或相對低電壓位準之信號時，開關電路62a之導電端子OUT_2將電力信號s1_b輸出至連接件8之插腳P4。
電力信號s1_a具有不同於電力信號s1_b之電壓位準的電壓位準。電力信號s1_a具有低於電力信號s1_b之電壓位準的電壓位準。電力信號s1_a可具有大致3.3V之電壓位準。電力信號s1_b可具有大致12V之電壓位準。
開關電路64a包括導電端子VCC_1、VCC_3、D1、IN_1及D2。
開關電路64a之導電端子VCC_1電連接至電力供應單元2。開關電路64a之導電端子VCC_1電連接至開關電路6b之導電端子T1_a。
開關電路64a之導電端子VCC_3電連接至電力供應單元2。開關電路64a之導電端子VCC_3電連接至開關電路6b之導電端子T1_c。
開關電路64a之導電端子D1電連接至處理單元4。開關電路64a之導電端子D1電連接至開關電路6b之導電端子T2。
開關電路64a之導電端子D2電連接至連接件8之插腳P5。開關電路64a之導電端子D2電連接至開關電路6b之導電端子T7。
開關電路64a之導電端子IN_1電連接至連接件8之插腳P3。開關電路64a之導電端子IN_1電連接至開關電路6b之導電端子T5。
開關電路64a之導電端子VCC_1自電力供應單元2接收電力信號s1_a。
開關電路64a之導電端子VCC_3自電力供應單元2接收電力信號s1_c。
電力信號s1_a具有不同於電力信號s1_c之電壓位準的電壓位準。電力信號s1_a具有高於電力信號s1_c之電壓位準的電壓位準。電力信號s1_a可具有大致3.3V之電壓位準。電力信號s1_c可具有大致1.8V之電壓位準。
開關電路64a經組態以提供信號s2在處理單元4與開關電路6b之間的傳輸。開關電路64a進一步經組態以提供信號s7在開關電路6b與連接件8之間的傳輸。開關電路64a經組態以在開關電路64a之導電端子IN_1處接收到信號s5之後，改變信號s7之電壓位準。開關電路64a經組態以在開關電路6b之T5處接收到信號s5之後，改變信號s7之電壓位準。信號s7之電壓位準自相對低電壓位準改變為相對高電壓位準。信號s7之電壓位準可自1.8V改變為3.3V。
圖2為說明根據本發明之一些實施例的連接件之示意圖。圖2中示出之連接件8a相同或類似於如參考圖1A或圖1B所說明及描述的連接件8。在一些實施例中，圖2中示出之連接件8a不同於如參考圖1A或圖1B所說明及描述的連接件8。
參考圖2，連接件8a包括用於在連接件8a接納電子裝置時，與電子裝置之對應接點電接合的多個插腳。電子裝置可包括(但不限於)例如M.2固態磁碟機(SSD)SSD或下一代小型外觀尺寸(NGSFF)SSD。NGSFF SSD為M.2 SSD之下一代裝置。NGSFF SSD可以大致3.3V之電力信號工作。NGSFF SSD可以大致12V之電力信號工作。M.2 SSD可以大致3.3V之電力信號工作。NGSFF SSD可接收或傳輸大致3.3V之旁頻帶信號。M.2 SSD可接收或傳輸大致1.8V之旁頻帶信號。
當並無電子裝置插入至連接件8a中或與之接合時，具有預設高電壓之信號s3被提供至插腳P1。當並無電子裝置插入至連接件8a中或與之接合時，具有相對高電壓之信號s3被提供至插腳P1。
一旦電子裝置插入至連接件8a中或與之接合，信號s3之電壓位準被下拉至相對低電壓位準(例如，接地電壓位準)。可(由開關電路6a或6b)使用插腳P1處之信號s3的改變，以判定是否存在或接合了電子裝置。
當並無電子裝置插入至連接件8a中或與之接合(或由其接納)時，在插腳P3處提供了具有浮動電壓位準(或相對高電壓位準)之信號s5。在連接件8a接納第一類型之電子裝置(例如，NGSFF SSD)時或之後，信號s5之電壓位準將被下拉至相對低電壓位準(例如，接地電壓位準)。在連接件8a接納第二類型之電子裝置(例如，M.2 SSD)時或之後，信號s5之電壓位準保持處於相對高電壓位準。
插腳P2經組態以接收電力信號s1_a。電力信號s1_a可具有3.3V之電壓位準。
插腳P4經組態以接收電力信號s1_b。電力信號s1_b可具有12V之電壓位準。
具有相對高電壓位準(例如12V)之電力信號可損害M.2 SSD。具有相對高電壓位準(例如3.3V)之旁頻帶信號可損害M.2 SSD。
連接件8a之插腳P5經組態以將信號s7傳輸至處理單元4。連接件8a之插腳P5經組態以自處理單元4接收信號s7。信號s7可包括(但不限於)與由連接件8a接納之電子裝置的型號名稱、系列編號、溫度、功率消耗或性能相關聯之資訊。
圖3為說明根據本發明之一些實施例的開關電路之示意圖。圖3中示出之開關電路62b相同或類似於如參考圖1B所描述及說明的開關電路62a。在一些實施例中，圖3中示出之開關電路62b不同於如參考圖1B所描述及說明的開關電路62a。
參考圖3，開關電路62b包括開關模組622a及另一開關模組624a。
開關模組622a電連接至開關電路62b之導電端子VCC_1。開關模組622a電連接至開關電路62b之導電端子IN_1。開關模組622a電連接至開關電路62b之導電端子OUT_1。
開關模組624a電連接至開關電路62b之導電端子VCC_1。開關模組624a電連接至開關電路62b之導電端子VCC_2。開關模組624a電連接至開關電路62b之導電端子IN_2。開關模組624a電連接至開關電路62b之導電端子OUT_2。
開關模組622a自開關電路62b之導電端子VCC_1接收電力信號s1_a。開關模組622a在自開關電路62b之導電端子IN_1接收到信號s3之後，將電力信號s1_a輸出至開關電路62b之導電端子OUT_1。
開關模組624a自開關電路62b之導電端子VCC_1接收電力信號s1_a。開關模組624a自開關電路62b之導電端子VCC_2接收電力信號s1_b。由開關模組622a輸出之電力信號s1_a可啟用開關模組624a。開關模組624a回應於自開關電路62b之導電端子IN_2接收到的信號s5而將電力信號s1_b輸出至開關電路62b之導電端子OUT_2。
圖3A為說明根據本發明之一些實施例的開關模組之示意圖。圖3A中示出之開關模組622b相同或類似於如參考圖3所描述及說明的開關模組622a。在一些實施例中，圖3A中示出之開關模組622b不同於如參考圖3所描述及說明的開關模組622a。
參考圖3A，開關模組622b包括多個導電端子。開關模組622b包括控制邏輯6221。開關模組622b之導電端子VCC_1經組態以自電力供應單元2接收電力信號s1_a。開關模組622b之導電端子IN_1經組態以自連接件8之插腳P1接收信號s3。開關模組622b之導電端子OUT_1經組態以將電力信號s1_a輸出至連接件8之插腳P2。
開關模組622b包括電連接至開關模組622b之導電端子dVdT的電容器C_1。電容器C_1用於控制輸出至連接件8之插腳P2的電力信號s1_a之上升時間。
電容器C_1之電容值被設計成符合電子裝置之標準或規範。電容器C_1之電容值被設計成與不同電子裝置之上升時間相容。電容器C_1之電容值被設計成與NGSFF SSD及M.2 SSD之規範中界定的不同上升時間相容。舉例而言，在M.2 SSD中，所接收電力信號之上升時間可界定為大於1毫秒(ms) 。舉例而言，在NGSFF SSD中，所接收電力信號之上升時間可界定為大於1毫秒。在本申請案之一些實施例中，電容器C_1具有大致1.5毫微法拉(nF)之電容值。在本申請案之一些實施例中，電容器C_1具有控制/促進電力信號s1_a具有大致1.5毫秒之上升時間的電容值。電容器C_1具有控制/促進電力信號s1_a具有滿足NGSFF SSD之規範中界定的準則或標準之上升時間的電容值。電容器C_1具有控制/促進電力信號s1_a具有滿足M.2 SSD之規範中界定的準則或標準之上升時間的電容值。在一些實施例中，控制邏輯6221為可提供過電壓保護及/或過電流保護之eFuse組件。
圖3B為說明根據本發明之一些實施例的開關模組之示意圖。圖3B中示出之開關模組624b相同或類似於如參考圖3所描述及說明的開關模組624a。在一些實施例中，圖3B中示出之開關模組624b不同於如參考圖3所描述及說明的開關模組624a。
參考圖3B，開關模組624b包括反相器電路6242及控制邏輯6244。開關模組624b分別電連接至導電端子VCC_1、VCC_2、IN_2、OUT_1及OUT_2。
導電端子VCC_1經組態以自電力供應單元2接收電力信號s1_a。
導電端子VCC_2經組態以自電力供應單元2接收電力信號s1_b。
控制邏輯6244之啟用導電端子EN可接收自開關模組622a或622b輸出的電力信號s1_a，以啟用控制邏輯6244。
導電端子OUT_2經組態以在導電端子IN_2處接收到信號s5時或之後，輸出電力信號s1_b。
反相器電路6242經組態以改變自導電端子IN_2接收到之信號s5的電壓位準。舉例而言，若自導電端子IN_2接收到之信號s5具有相對低電壓位準(例如，接地電壓位準或邏輯低)，則反相器電路6242可將相對低電壓位準改變為相對高電壓位準(邏輯高)，且反之亦然。由反相器電路6242輸出之相對高電壓位準可觸發控制邏輯6244在導電端子OUT_2處輸出電力信號s1_b。
反相器電路6242包括金屬氧化物半導體場效電晶體(MOSFET)。反相器電路6242包括二極體。雖然圖3B中未說明，但預期反相器電路6242可包括較多組件或由其他感興趣的反相器電路替換。
參考圖3B，電容器C_2電連接至控制邏輯6244之導電端子dV/dT。電容器C_2之電容值用於控制自導電端子OUT_2輸出之電力信號s1_b的上升時間。電容器C_2之電容值被設計成符合電子裝置之標準或規範。電容器C_2之電容值被設計成與不同電子裝置的上升時間相容。電容器C_2之電容值被設計成與NGSFF SSD及M.2 SSD之規範中界定的不同上升時間相容。
舉例而言，在M.2 SSD中，所接收電力信號之上升時間可界定為大於1毫秒(ms) 。舉例而言，在NGSFF SSD中，所接收電力信號之上升時間可界定為大於1毫秒。在本申請案之一些實施例中，電容器C_2具有大致0.1微法拉(µF)之電容值。在本申請案之一些實施例中，電容器C_2具有控制/促進電力信號s1_b具有大致1.2毫秒之上升時間的電容值。電容器C_2具有控制/促進電力信號s1_b具有滿足NGSFF SSD之規範中界定的準則或標準之上升時間的電容值。電容器C_2具有控制/促進電力信號s1_b具有滿足M.2 SSD之規範中界定的準則或標準之上升時間的電容值。
參考圖3B，開關模組624b包括與電阻器R_2串聯連接之電阻器R_1。電阻器R_1及R_2可充當分壓器以向控制邏輯6244提供合適之偏壓電壓。另外，電阻器R_2與電容器C_3並聯連接。電容器C_3經組態以過濾不合需要之雜訊。在一些實施例中，控制邏輯6244為可提供過電壓保護及/或過電流保護之eFuse組件。
圖4A為說明根據本發明之一些實施例的開關電路之示意圖。在一些實施例中，圖4A中示出之開關電路64b相同或類似於如參考圖1B所描述及說明的開關電路64a。在一些實施例中，圖4A中示出之開關電路64b不同於如參考圖1B所描述及說明的開關電路64a。
參考圖4A，開關電路64b包括控制邏輯642a及上拉電路644a。
控制邏輯642a可包括(但不限於)例如符合I²C(互連積體電路)協定之微處理器。控制邏輯642a支援熱調換(hot swap)功能。
控制邏輯642a分別電連接至開關電路64b之導電端子D1、D2及VCC_1。
上拉電路644a分別電連接至開關電路64b之導電端子VCC_1、VCC_3、IN_1及D2。
儘管為簡化起見，在圖4A中將導電端子D1及D2分別說明為單個連接，但可預期導電端子D1可包括至處理單元4之多個連接，且導電端子D2可包括至連接件8之多個連接。
上拉電路644a自開關電路64b之導電端子VCC_1接收電力信號s1_a。上拉電路644a自開關電路64b之導電端子VCC_3接收電力信號s1_c。上拉電路644a自開關電路64b之導電端子IN_1接收信號s5。
上拉電路644a經組態以在自開關電路64b之導電端子IN_1接收到信號s5時或之後，改變在導電端子D2與連接件8之插腳P5之間傳輸的信號s7之電壓位準。在自導電端子IN_1接收到信號s5時或之後，信號s7之電壓位準自相對低電壓位準改變為相對高電壓位準。在一些實施例中，在自導電端子IN_1接收到信號s5時或之後，信號s7之電壓位準自1.8伏特改變為3.3伏特。
圖4B為說明根據本發明之一些實施例的開關電路之示意圖。圖4B中示出之開關電路64c相同或類似於如參考圖1B所描述及說明的開關電路64a。圖4B中示出之開關電路64c相同或類似於如參考圖4A所描述及說明的開關電路64b。在一些實施例中，圖4B中示出之開關電路64c不同於如參考圖1B所描述及說明的開關電路64a。在一些實施例中，圖4B中示出之開關電路64c不同於如參考圖4A所描述及說明的開關電路64b。
參考圖4B，開關電路64c包括控制邏輯642b及上拉電路644b。
開關電路64c包括多個導電端子。開關電路64c包括電連接至導電端子VCC_1之電容器C_4。電容器C_4經組態以過濾自導電端子VCC_1接收到之電力信號的不合需要之雜訊。
導電端子D1及D2中之每一者提供兩個或多於兩個連接通道。導電端子D1及D2中之每一者提供兩個或少於兩個連接通道。導電端子D1之連接通道中之每一者經組態以提供對不同信號之傳輸。導電端子D2之連接通道中之每一者經組態以提供對不同信號之傳輸。導電端子D1之連接通道中之每一者經組態以提供對攜載不同資料或資訊之信號的傳輸。導電端子D2之連接通道中之每一者經組態以提供對攜載不同資料或資訊之信號的傳輸。
參考圖4B，上拉電路644b包括例如兩個電路40及42。在一些實施例中，電路40包括p型MOSFET，及連接於p型MOSFET之源極與汲極之間的二極體。電路42包括n型MOSFET，及連接於n型MOSFET之源極與汲極之間的二極體。開關電路40之二極體包括(但不限於)例如齊納二極體。開關電路42之二極體包括(但不限於)例如齊納二極體。
在一個操作中，當自導電端子IN_1接收到相對低電壓位準(例如，接地電壓位準或邏輯低)之信號時，電連接或接通上拉電路644b之端子M2及M4，而斷開或關斷上拉電路644b之端子M5及M6。根據自導電端子VCC_1接收到之電力信號，改變在導電端子D2與連接件8之插腳P5之間傳輸的信號s7之電壓位準。在導電端子D2與連接件8之插腳P5之間傳輸的信號s7之電壓位準可具有與自導電端子VCC_1接收到之電力信號s1_a的電壓位準大體上相同的電壓位準。
在另一操作中，當在導電端子IN_1處接收到相對高電壓位準(例如，邏輯高)之信號時，斷開或關斷端子M2及M4而電連接或接通端子M5及M6。根據自導電端子VCC_3接收到之電力信號，改變在導電端子D2與連接件8之插腳P5之間傳輸的信號s7之電壓位準。在導電端子D2與連接件8之插腳P5之間傳輸的信號s7可具有與自導電端子VCC_3接收到之電力信號s1_c的電壓位準大體上相同的電壓位準。
圖5為說明根據本發明之一些實施例的一些操作之流程圖。在操作501中，開關電路可判定是否接收到第一信號。第一信號可包括(但不限於)例如邏輯低信號或相對低電壓位準之信號。若接收到第一信號，則在操作502中，自開關電路輸出第一電力信號。在操作503中，開關電路可判定是否接收到第二信號。第二信號可包括(但不限於)例如邏輯低信號或相對低電壓位準之信號。若接收到第二信號，則在操作504中輸出第二電力信號同時在操作505中改變信號之電壓。第一電力信號具有第一電壓位準且第二電力信號具有第二電壓位準。第一電壓位準不同於第二電壓位準。第一電壓位準低於第二電壓位準。第一電壓位準大致為3.3V。第二電壓位準大致為12V。在操作505中，回應於操作503之結果而改變信號之電壓位準。
在一些實施例中，當電子裝置(例如，M.2 SSD)插入至連接件(例如，如圖1A、1B、2中示出之連接件)中或與之接合時，連接件之導電端子的電壓位準被下拉至相對低電壓位準(例如，接地電壓位準)。舉例而言，當M.2 SSD插入至圖1A或圖1B之連接件8中或與之接合時，連接件8之插腳P1的電壓位準被下拉至相對低電壓位準。舉例而言，當M.2 SSD插入至圖2之連接件8a中或與之接合時，插腳P1之電壓位準被下拉至相對低電壓位準。
在連接件之導電端子的電壓位準被下拉至相對低電壓位準時或之後，開關電路可自連接件接收相對低電壓位準之第一信號。舉例而言，圖1A之開關電路6a將在導電端子T3處自連接件8接收信號s3。舉例而言，圖1B之開關電路6b將在導電端子T3處自連接件8接收信號s3。舉例而言，圖3之開關模組622a將在導電端子IN_1處自連接件8接收信號s3。舉例而言，圖3A之開關模組622b將在導電端子IN_1處自連接件8接收信號s3。
在自連接件接收到具有相對低電壓位準之第一信號時或之後，開關電路可將具有第一電壓位準之電力信號輸出至連接件。舉例而言，在自圖1A之連接件8接收到信號s3時或之後，開關電路6a將電力信號s4輸出至連接件8。舉例而言，在自圖1B之連接件8接收到信號s3時或之後，開關電路6b將電力信號s1_a輸出至連接件8。舉例而言，在自連接件8接收到信號s3時或之後，圖3之開關模組622a將電力信號s1_a輸出至連接件8。舉例而言，在自連接件8接收到信號s3時或之後，圖3A之開關模組622b將電力信號s1_a輸出至連接件8。
在一些實施例中，當M.2 SSD插入至連接件中或與之接合時，連接件之導電端子的電壓位準將保持不變。舉例而言，當M.2 SSD插入至圖1A或圖1B之連接件8中或與之接合時，插腳P3之電壓位準將保持不變。舉例而言，當M.2 SSD插入至圖2之連接件8a中或與之接合時，插腳P1之電壓位準將保持不變。舉例而言，信號s5之電壓位準保持處於相對高電壓位準。回應於連接件之導電端子的電壓位準(其保持不變)，開關電路並不將相對高電壓之電力信號輸出至連接件，而是將具有相對低電壓位準之電力信號提供至連接件以保護M.2 SSD(其消耗相對低電壓之電力來進行工作)免於受損。舉例而言，當M.2 SSD插入至圖1A或圖1B之連接件8中或與之接合時，圖1A之開關電路6a並不將電力信號s6輸出至連接件8。舉例而言，當M.2 SSD插入至圖1A或圖1B之連接件8中或與之接合時，圖1B之開關電路6b並不將電力信號s6輸出至連接件8。舉例而言，當M.2 SSD插入至圖1A或圖1B之連接件8中或與之接合時，圖3之開關電路62b並不將電力信號s1_b輸出至連接件8。
在一些實施例中，當M.2 SSD插入至連接件中或與之接合時，開關電路並不改變提供至連接件之信號的電壓位準。藉由使提供至連接件之信號保持相對低電壓位準，開關電路可保護M.2 SSD免於受損。舉例而言，當M.2 SSD插入至圖1A之連接件8中或與之接合時，開關電路6a並不改變信號s7之電壓位準。舉例而言，當M.2 SSD插入至圖1B之連接件8中或與之接合時，開關電路6b並不改變信號s7之電壓位準。舉例而言，當M.2 SSD插入至圖1B之連接件8中或與之接合時，開關電路64a並不改變信號s7之電壓位準。舉例而言，當M.2 SSD插入至圖1B之連接件8中或與之接合時，圖4A之開關電路64b並不改變信號s7之電壓位準。舉例而言，當M.2 SSD插入至圖1B之連接件8中或與之接合時，圖4A之上拉電路644a並不改變信號s7之電壓位準。
在另一實施例中，當NGSFF SSD插入至連接件中或與之接合時，連接件之導電端子的電壓位準將被下拉至相對低電壓位準(例如，接地電壓位準)。舉例而言，當NGSFF SSD插入至圖1A或圖1B之連接件8中或與之接合時，插腳P1之電壓位準將被下拉至相對低電壓位準。舉例而言，當NGSFF SSD插入至圖2之連接件8a中或與之接合時，插腳P1之電壓位準將被下拉至相對低電壓位準。
在連接件之導電端子的電壓位準被下拉至相對低電壓位準時或之後，開關電路將自連接件接收具有相對低電壓位準之信號。舉例而言，圖1A之開關電路6a在導電端子T3處自連接件8接收具有相對低電壓位準之信號s3。舉例而言，圖1B之開關電路6b在導電端子T3處自連接件8接收具有相對低電壓位準之信號s3。舉例而言，圖3之開關模組622a在導電端子IN_1處自連接件8接收具有相對低電壓位準之信號s3。舉例而言，圖3A之開關模組622b在導電端子IN_1處自連接件8接收具有相對低電壓位準之信號s3。
在自連接件接收到具有相對低電壓位準之信號時或之後，開關電路將具有相對低電壓位準之電力信號輸出至連接件。舉例而言，在自圖1A之連接件8接收到信號s3時或之後，開關電路6a將具有相對低電壓位準之電力信號s4輸出至連接件8。舉例而言，在自圖1B之連接件8接收到信號s3時或之後，開關電路6b將具有相對低電壓位準之電力信號s1_a輸出至連接件8。舉例而言，在自連接件8接收到信號s3時或之後，圖3之開關模組622a將具有相對低電壓位準之電力信號s1_a輸出至連接件8。舉例而言，在自連接件8接收到信號s3時或之後，圖3A之開關模組622b將具有相對低電壓位準之電力信號s1_a輸出至連接件8。
當NGSFF SSD插入至連接件中或與之接合時，連接件之導電端子的電壓位準將被下拉至相對低電壓位準(例如，接地電壓位準)。舉例而言，當NGSFF SSD插入至圖1A或圖1B之連接件8中或與之接合時，插腳P3之電壓位準將被下拉至相對低電壓位準。舉例而言，當NGSFF SSD插入至圖2之連接件8a中或與之接合時，插腳P3之電壓位準被下拉至相對低電壓位準。在連接件之導電端子的電壓位準被下拉至相對低電壓位準時或之後，開關電路將自連接件接收具有相對低電壓位準之信號。舉例而言，圖1A之開關電路6a可在導電端子T5處自連接件8接收具有相對低電壓位準之信號s5。舉例而言，圖1B之開關電路6b可在導電端子T5處自連接件8接收具有相對低電壓位準之信號s5。舉例而言，圖3之開關模組624a可在導電端子IN_2處自連接件8接收具有相對低電壓位準之信號s5。舉例而言，圖3B之開關模組624b可在導電端子IN_2處自連接件8接收具有相對低電壓位準之信號s5。
在自連接件接收到具有相對低電壓位準之信號時或之後，開關電路將具有相對高電壓位準之電力信號輸出至連接件。舉例而言，在自圖1A之連接件8接收到信號s5時或之後，開關電路6a將具有相對高電壓位準之電力信號s6輸出至連接件8。舉例而言，在自圖1B之連接件8接收到信號s5時或之後，開關電路6b將具有相對高電壓位準之電力信號s1_b輸出至連接件8。舉例而言，在自連接件8接收到信號s5時或之後，圖3之開關模組624a將具有相對高電壓位準之電力信號s1_b輸出至連接件8。舉例而言，在自連接件8接收到具有相對低電壓位準之信號s5時或之後，圖3B之反相器電路6242將信號s5之電壓位準改變為相對高電壓位準並將其輸出至控制邏輯6244。控制邏輯6244將接著被觸發以將具有相對高電壓位準之電力信號s1_b輸出至連接件8。
在自連接件接收到具有相對低電壓位準之信號時或之後，開關電路將改變提供至連接件之信號的電壓位準。舉例而言，在自圖1A之連接件8接收到信號s5時或之後，開關電路6a改變信號s7之電壓位準。舉例而言，在自圖1B之連接件8接收到信號s5時或之後，開關電路6b改變信號s7之電壓位準。舉例而言，在自圖1B之連接件8接收到信號s5時或之後，開關電路64a改變信號s7之電壓位準。舉例而言，在自圖1B之連接件8接收到信號s5時或之後，圖4A之開關電路64b改變信號s7之電壓位準。舉例而言，在自圖1B之連接件8接收到信號s5時或之後，圖4A之上拉電路644a改變信號s7之電壓位準。
圖6為說明根據本發明之一些實施例的一些操作之流程圖。除了操作505係在操作504之後執行之外，如圖6中示出之流程圖類似於如參考圖5所描述及說明的流程圖。
除非上下文另外明確指示，否則如本文中所使用，單數術語「一」及「該」可包括複數個指示物。在一些實施例之描述中，提供在另一組件「上」、「上方」或「上面」之組件可涵蓋前一組件直接在後一組件上(例如，與之實體接觸)的情況，以及一或多個介入組件位於前一組件與後一組件之間的情況。
如本文中所使用，術語「大體上」、「大致」及「約」用於描述及解釋較小變化。當與事件或情形結合使用時，術語可指事件或情形明確發生之情況以及事件或情形極近似於發生之情況。舉例而言，當結合數值使用時，該等術語可指小於或等於該數值之±10%的變化範圍，諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%，或小於或等於±0.05%之變化範圍。舉例而言，同等參考兩個值之術語「約」或「大體上」可指兩個值之比率處於0.9與1.1之間的範圍內(包括0.9及1.1)。
另外，有時在本文中按範圍格式呈現量、比率及其他數值。應理解，此類範圍格式係為便利及簡潔起見而使用，且應靈活地理解為不僅包括明確指定為範圍限制之數值，且亦包括涵蓋於該範圍內之所有個別數值或子範圍，如同明確指定每一數值及子範圍一般。
雖然已參考本發明之特定實施例描述及說明本發明，但此等描述及說明並不限制本發明。熟習此項技術者應理解，在不脫離如由所附申請專利範圍界定的本發明之真實精神及範疇的情況下，可作出各種改變且可取代等效物。說明可不必按比例繪製。歸因於製造製程及容限，本發明中之藝術再現與實際設備之間可存在區別。可存在並未特定說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可做出修改，以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有此類修改意欲在此處附加之申請專利範圍之範疇內。儘管已參考按特定次序執行之特定操作來描述本文中所揭示之方法，但應理解，在不脫離本發明之教示的情況下，可組合、再細分或重新定序此等操作以形成等效方法。因此，除非本文中特定地指示，否則操作之次序及分組並非本發明之限制。
1a‧‧‧系統1b‧‧‧系統2‧‧‧電源單元或電力供應單元4‧‧‧處理單元6a‧‧‧開關電路6b‧‧‧開關電路8‧‧‧連接件8a‧‧‧連接件40‧‧‧開關電路42‧‧‧開關電路62a‧‧‧開關電路62b‧‧‧開關電路64a‧‧‧開關電路64b‧‧‧開關電路64c‧‧‧開關電路501‧‧‧操作502‧‧‧操作503‧‧‧操作504‧‧‧操作505‧‧‧操作622a‧‧‧開關模組622b‧‧‧開關模組624a‧‧‧開關模組624b‧‧‧開關模組642a‧‧‧控制邏輯642b‧‧‧控制邏輯644a‧‧‧上拉電路644b‧‧‧上拉電路6221‧‧‧控制邏輯6242‧‧‧反相器電路6244‧‧‧控制邏輯C_1‧‧‧電容器C_2‧‧‧電容器C_3‧‧‧電容器C_4‧‧‧電容器dVdT‧‧‧導電端子dV/dT‧‧‧導電端子D1‧‧‧導電端子D2‧‧‧導電端子EN‧‧‧啟用導電端子IN_1‧‧‧導電端子IN_2‧‧‧導電端子M2‧‧‧端子M4‧‧‧端子M5‧‧‧端子M6‧‧‧端子OUT_1‧‧‧導電端子OUT_2‧‧‧導電端子P1‧‧‧導電插腳P2‧‧‧導電插腳P3‧‧‧導電插腳P4‧‧‧導電插腳P5‧‧‧導電插腳R_1‧‧‧電阻器R_2‧‧‧電阻器s1‧‧‧電力信號s1_a‧‧‧電力信號s1_b‧‧‧電力信號s1_c‧‧‧電力信號s2‧‧‧信號s3‧‧‧信號s4‧‧‧電力信號s5‧‧‧信號s6‧‧‧電力信號s7‧‧‧信號T1‧‧‧導電端子T1_a‧‧‧導電端子T1_b‧‧‧導電端子T1_c‧‧‧導電端子T2‧‧‧導電端子T3‧‧‧導電端子T4‧‧‧導電端子T5‧‧‧導電端子T6‧‧‧導電端子T7‧‧‧導電端子VCC_1‧‧‧導電端子VCC_2‧‧‧導電端子VCC_3‧‧‧導電端子
當結合附圖閱讀時，自以下詳細描述容易地理解本發明之態樣。應注意，各種特徵可能未按比例繪製，且各種特徵之尺寸可出於清楚論述起見而任意增大或減小。 圖1A為說明根據本發明之一些實施例的系統之示意圖。 圖1B為說明根據本發明之一些實施例的另一系統之示意圖。 圖2為說明根據本發明之一些實施例的連接件之示意圖。 圖3為說明根據本發明之一些實施例的開關電路之示意圖。 圖3A為說明根據本發明之一些實施例的開關模組之示意圖。 圖3B為說明根據本發明之一些實施例的另一開關模組之示意圖。 圖4A為說明根據本發明之一些實施例的開關電路之示意圖。 圖4B為說明根據本發明之一些實施例的另一開關電路之示意圖。 圖5為說明根據本發明之一些實施例的一些操作之流程圖。 圖6為說明根據本發明之一些實施例的一些操作之流程圖。
1a‧‧‧系統
2‧‧‧電源單元或電力供應單元
4‧‧‧處理單元
6a‧‧‧開關電路
8‧‧‧連接件
P1‧‧‧導電插腳
P2‧‧‧導電插腳
P3‧‧‧導電插腳
P4‧‧‧導電插腳
P5‧‧‧導電插腳
s1‧‧‧電力信號
s2‧‧‧信號
s3‧‧‧信號
s4‧‧‧電力信號
s5‧‧‧信號
s6‧‧‧電力信號
s7‧‧‧信號
T1‧‧‧導電端子
T2‧‧‧導電端子
T3‧‧‧導電端子
T4‧‧‧導電端子
T5‧‧‧導電端子
T6‧‧‧導電端子
T7‧‧‧導電端子

Claims (23)

  1. 一種開關電路，其包含： 一第一導電端子，其經組態以自一連接件之一第一插腳接收一第一信號； 一第二導電端子，其經組態以自該連接件之一第二插腳接收一第二信號； 一第三導電端子，其電連接至該連接件之一第三插腳；及 一第四導電端子，其電連接至該連接件之一第四插腳， 其中該第三導電端子在接收到該第一信號之後，將具有一第一電壓位準之一第一電力信號輸出至該連接件之該第三插腳，且其中該第四導電端子在接收到該第二信號之後，將具有一第二電壓位準之一第二電力信號輸出至該連接件之該第四插腳，其中該第二電壓位準不同於該第一電壓位準。
  2. 如請求項1之開關電路，其進一步包含： 一第五導電端子，其電連接至該連接件之一第五插腳，以提供一第三信號在該第五導電端子與該連接件之該第五插腳之間傳輸；及 一第六導電端子，其電連接至一處理單元，以提供一第四信號在該第六導電端子與該處理單元之間傳輸， 其中在接收到該第二信號之後改變該第三信號之一電壓位準。
  3. 如請求項1之開關電路，其中當該開關電路接收到該第二信號時，該連接件之該第三插腳接收到該第一電力信號而該連接件之該第四插腳接收到該第二電力信號。
  4. 如請求項2之開關電路，其進一步包含電連接至一電力供應單元之一第七導電端子，其中該電力供應單元經組態以提供各種電壓位準之電力信號。
  5. 如請求項4之開關電路，其進一步包含： 一第一開關電路，其電連接至該第一導電端子、該第二導電端子、該第三導電端子、該第四導電端子及該第七導電端子，其中 該第一開關電路在接收到該第一信號之後，將該第一電力信號輸出至該連接件之該第三插腳，且在接收到該第二信號之後，將該第二電力信號輸出至該連接件之該第四插腳。
  6. 如請求項4之開關電路，其進一步包含： 一第一開關模組，其電連接至該第一導電端子、該第三導電端子及該第七導電端子；及 一第二開關模組，其電連接至該第二導電端子、該第四導電端子及該第七導電端子。
  7. 如請求項6之開關電路，其中該第一開關模組在接收到該第一信號之後，自該第七導電端子接收該第一電力信號並將該第一電力信號輸出至該連接件之該第三插腳，且其中該第二開關模組在接收到該第二信號之後，自該第七導電端子接收該第一電力信號及該第二電力信號並將該第二電力信號輸出至該連接件之該第四插腳。
  8. 如請求項6之開關電路，其中該第一開關模組包括一第一電容器，該第一電容器電連接至該第三導電端子以控制該第一電力信號之一上升時間。
  9. 如請求項6之開關電路，其中該第二開關模組進一步電連接至該第三導電端子，其中該第二開關模組在自該第三導電端子接收到該第一電力信號之後被啟用。
  10. 如請求項6之開關電路，其中該第二開關模組包含一反相器電路，該反相器電路經組態以改變自該第二導電端子接收到之該第二信號的一電壓位準。
  11. 如請求項4之開關電路，其進一步包含電連接至該第二導電端子、該第五導電端子、該第六導電端子及該第七導電端子之一第二開關電路。
  12. 如請求項11之開關電路，其中該第二開關電路在自該第二導電端子接收到該第二信號之後，改變該第三信號之該電壓位準。
  13. 如請求項11之開關電路，其中該第二開關電路包含： 一控制邏輯，其電連接至該第五導電端子、該第六導電端子及該第七導電端子；及 一上拉電路，其電連接至該第二導電端子、該第五導電端子及該第七導電端子；其中 該控制邏輯提供該第三信號在該第五導電端子與該連接件之該第五插腳之間傳輸；且 該上拉電路在接收到該第二信號之後，改變該第三信號之一電壓位準。
  14. 如請求項13之開關電路，其中該上拉電路進一步包括一第一電路及一第二電路，在接收到該第二信號之後，該第一電路接通且該第二電路關斷。
  15. 如請求項14之開關電路，其中該第一電路包括一p型金屬氧化物半導體場效電晶體(MOSFET)及電連接於該p型MOSFET之一汲極與一源極之間的一二極體，且其中該第二電路包括一n型MOSFET及電連接於該n型MOSFET之一汲極與一源極之間的一二極體。
  16. 如請求項2之開關電路，其中該第三信號包含關於電連接至該連接件之一電子裝置的資訊，該資訊包含以下中的至少一者：該電子裝置之型號名稱、系列編號、溫度、功率消耗或性能。
  17. 如請求項6之開關電路，其中該第一開關模組為一Efuse且該第二開關模組為一Efuse。
  18. 如請求項1之開關電路，其中該第三導電端子回應於該第一信號為一接地位準信號而將具有該第一電壓位準之該第一電力信號輸出至該連接件之該第三插腳，且其中該第四導電端子回應於該第二信號為一接地位準信號而將具有該第二電壓位準之該第二電力信號輸出至該連接件之該第四插腳。
  19. 如請求項11之開關電路，其中當該第二信號為一接地位準信號時，該第二開關電路改變該第三信號之該電壓位準。
  20. 一種操作一開關電路之方法，其包含： 在該開關電路之一第一導電端子處自一連接件之一第一插腳接收一第一信號； 在該開關電路之一第二導電端子處自該連接件之一第二插腳接收一第二信號； 在接收到該第一信號之後，在該開關電路之一第三導電端子處將具有一第一電壓位準之一第一電力信號輸出至該連接件之一第三插腳，並在接收到該第二信號之後，在該開關電路之一第四導電端子處將具有一第二電壓位準之一第二電力信號輸出至該連接件之一第四插腳，其中該第二電壓位準不同於該第一電壓位準。
  21. 如請求項20之方法，其進一步包含： 提供一第三信號在該連接件之一第五插腳與一處理單元之間傳輸，及 在該第二導電端子處自該連接件之該第二插腳接收到該第二信號之後，改變該第三信號之一電壓位準。
  22. 如請求項20之方法，其進一步包含在接收到該第二信號之後，提供該第一電力信號及該第二電力信號兩者。
  23. 如請求項20之方法，其進一步包含回應於該第一信號為一接地位準信號而輸出具有該第一電壓位準之該第一電力信號，及回應於該第二信號為一接地位準信號而輸出具有該第二電壓位準之該第二電力信號。
TW107137863A 2018-07-16 2018-10-26 開關電路及其操作方法 TWI761619B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/036,529 US10693458B2 (en) 2018-07-16 2018-07-16 Switch circuit and method of operating the same
US16/036,529 2018-07-16

Publications (2)

Publication Number Publication Date
TW202007057A true TW202007057A (zh) 2020-02-01
TWI761619B TWI761619B (zh) 2022-04-21

Family

ID=69138279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137863A TWI761619B (zh) 2018-07-16 2018-10-26 開關電路及其操作方法

Country Status (3)

Country Link
US (1) US10693458B2 (zh)
CN (1) CN110729992B (zh)
TW (1) TWI761619B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768881B (zh) * 2021-05-07 2022-06-21 慧榮科技股份有限公司 邊帶信號調整系統及其方法和儲存裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530040C (zh) * 2005-09-23 2009-08-19 鸿富锦精密工业（深圳）有限公司 主板供电控制板
CN101420480B (zh) * 2007-10-25 2011-02-09 宏达国际电子股份有限公司 检测电路以及相关检测方法
CN101639669B (zh) * 2008-07-30 2011-06-08 鸿富锦精密工业（深圳）有限公司 电源切换电路
CN102053932B (zh) * 2009-10-29 2012-09-05 宏达国际电子股份有限公司 电子装置及其辨识电子配件的方法
US20110246138A1 (en) * 2010-04-01 2011-10-06 Yi-Jen Chung Hardware status detecting circuit for generating one hardware status detecting signal having information of multiple hardware status detectors, related hardware status identifying circuit, related hardware status detecting system, and related methods
US8898348B2 (en) * 2013-02-07 2014-11-25 Apple Inc. Method and system for detecting connection of a host device to an accessory device
TWI600245B (zh) * 2013-11-11 2017-09-21 緯創資通股份有限公司 電源供應電路、電源供應系統以及電源供應方法
TWI534632B (zh) * 2013-12-05 2016-05-21 威盛電子股份有限公司 中介電子裝置、中介電子裝置的操作方法及電子系統
KR102328014B1 (ko) * 2015-08-24 2021-11-18 삼성전자주식회사 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템

Also Published As

Publication number Publication date
US20200021288A1 (en) 2020-01-16
CN110729992A (zh) 2020-01-24
US10693458B2 (en) 2020-06-23
CN110729992B (zh) 2022-05-24
TWI761619B (zh) 2022-04-21

Similar Documents

Publication Publication Date Title
US6426879B1 (en) Load adjustment board and data processing apparatus
US8217662B2 (en) Testing device for USB I/O board
US20120131243A1 (en) Multiplexing pin control circuit for computer system
US20230411385A1 (en) Package with embedded capacitors
JP2010055474A (ja) シリアルバスシステム及びハングアップスレーブリセット方法
CN204155270U (zh) 具有通用接口的电脑结构
US9286255B2 (en) Motherboard
CN203775311U (zh) 摄像模组及电子设备
US7683686B2 (en) Power-on circuit for computer
TWI761619B (zh) 開關電路及其操作方法
US10271403B2 (en) Optical module
US11750000B2 (en) Electronic device having USB power delivery function
CN105100553A (zh) 摄像模组及电子设备
CN106788370B (zh) 电子器件
US11158568B2 (en) Package with wall-side capacitors
US6154058A (en) Output buffer
CN204516361U (zh) 嵌入式存储芯片、嵌入式电子设备
US20140319915A1 (en) Power adapter with proportional current sharing and mobile electronic device having the same
CN116325403A (zh) 具有热插拔保护的通信接口缓冲器
CN113050786A (zh) 一种可待机系统及显示设备
US8713392B2 (en) Circuitry testing module and circuitry testing device
US9509291B1 (en) CMOS data reset circuit with indicating unit
CN213484750U (zh) 滤波电路及模块
CN204205225U (zh) HDMI与DisplayPort转换模块
JP2884666B2 (ja) 活線挿抜方式