TW202002292A - 積體電路裝置 - Google Patents

積體電路裝置 Download PDF

Info

Publication number
TW202002292A
TW202002292A TW108122249A TW108122249A TW202002292A TW 202002292 A TW202002292 A TW 202002292A TW 108122249 A TW108122249 A TW 108122249A TW 108122249 A TW108122249 A TW 108122249A TW 202002292 A TW202002292 A TW 202002292A
Authority
TW
Taiwan
Prior art keywords
layer
gate
liner
semiconductor
substrate
Prior art date
Application number
TW108122249A
Other languages
English (en)
Inventor
旭升 吳
劉昌淼
慧玲 尚
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202002292A publication Critical patent/TW202002292A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例提供一種積體電路裝置，包含：一基板；一鰭片，延伸自所述基板；一閘極，設置於所述鰭片上且具有朝向所述鰭片設置的一底部分和設置於所述底部分上的一頂部分；以及一襯層，設置於所述閘極之底部分的一側表面上，使得所述閘極的頂部分沒有襯層。

Description

積體電路裝置
本發明實施例係關於半導體製造技術，且特別是有關於具有能產生通道應變的襯層之積體電路裝置。
半導體積體電路（integrated circuit；IC）產業已經歷快速成長。在積體電路演進的歷程中，當幾何尺寸（亦即製程中所能創造出最小的元件或線路）縮減時，功能密度（亦即單位晶片面積的內連接裝置數量）通常也增加。這種尺寸微縮的製程通常藉由提高生產效率及降低相關成本而提供一些效益。然而，這樣的尺寸微縮也增加了包含這些積體電路的裝置在加工和製造上的複雜度。製造上的平行進步使得越來越複雜的設計能夠以精確和可靠的方式製造。
舉例來說，製造上的進步使得三維設計成為可能，例如鰭式場效電晶體（fin-like field effect transistor；FinFET）。可以將鰭式場效電晶體設想為從基板突出（extruded out）並進入閘極的典型平面裝置。示例性鰭式場效電晶體具有從基板向上延伸的薄「鰭片」（或鰭片結構）。場效電晶體（FET）的通道區域形成於此垂直鰭片中，且閘極設置於鰭片的通道區域之上（例如包覆（wrapping around））。以鰭片包覆住閘極增加了通道區域和閘極之間的接觸面積，並允許閘極從多個側面控制通道。這可以藉由多種方式實現，並且在一些應用中，鰭式場效電晶體提供降低的短通道效應、減少的漏電（leakage）和更高的電流。換句話說，它們可以比平面裝置更快、更小、更有效率。
鰭式場效電晶體和平面裝置都可受益於生產最適化，例如應變工程（strain engineering），其形成應變產生（strain-generating）層以對裝置的一部分施加應力，藉此改善電荷載子透過裝置之通道區域的流動。
根據本發明的一實施例，提供一種積體電路裝置，包含：基板；鰭片，延伸自所述基板；閘極，設置於所述鰭片上且具有朝向所述鰭片設置的底部分和設置於所述底部分上的頂部分；以及襯層，設置於所述閘極之底部分的側表面上，使得所述閘極的頂部分沒有襯層。
根據本發明的另一實施例，提供一種積體電路裝置，包含：基板；一對源極/汲極部件，設置於所述基板上；閘極，設置於該對源極/汲極部件之間；以及襯層，設置於每一對源極/汲極部件上且沿著所述閘極的第一部分延伸，使得所述閘極的第二部分沒有襯層。
又根據本發明的另一實施例，提供一種積體電路裝置的製造方法，包含：接收基板，所述基板具有設置於其上的佔位閘極；形成襯層，沿著所述佔位閘極的側表面的第一部分延伸，使得所述側表面的第二部分沒有襯層，其中所述襯層被配置以產生通道應變；以及以功能性閘極取代所述佔位閘極。
以下內容提供了許多不同的實施例或範例，用於實施所提供之標的之不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上方，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。此外，在本發明實施例中，形成一個部件連接至及/或耦合至另一部件，可能包含形成兩個部件直接接觸的實施例，也可能包含兩者之間有其他部件形成介入，使得兩個部件不直接接觸的實施例。
此外，其中可能用到與空間相對用語，例如：「較低的」、「較高的」、 「水平的」、「垂直的」、「上方」、「之上」、「下方」、「下方」、 「上」、 「下」、 「頂部」、「底部」等及其類似的用詞（例如「水平地」、 「向下地」、「向上地」等）係為了便於描述如圖所示之一個部件與另一個部件之間的關係。這些空間相對用語係用以涵蓋包含這些部件的裝置之不同方位。另外，本發明實施例可能在不同實施例中重複使用參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定不同實施例及/或結構之間具有超出所述範圍之特定的關係。
示例性積體電路包含數個電性互連的平面裝置（例如場效電晶體）及/或非平面裝置（例如鰭式場效電晶體）。可以在一些裝置上形成一或多個應變產生層。在一個這樣的示例中，應變產生層形成於平面及/或非平面裝置的源極/汲極部件上。應變產生層也可以沿著裝置的閘極垂直延伸。當應變產生層被氧化時，會膨脹並在相鄰的通道區域上產生應變。
然而，已經確定的是，沿著閘極延伸的應變產生層的最上部分可能對通道應變不具有意義的貢獻，因為它們與基板和通道仍相隔一段距離。相反地，應變產生層的這些部分向閘極本身和周圍結構施加力量。在移除佔位閘極的閘極置換製程（gate replacement process）期間，應變產生層的頂部可以在佔位閘極留下的凹槽上向內擠壓（press），並且可使凹槽的頂部變窄或塌陷。即使凹槽沒有塌陷，當在凹槽中形成功能性閘極時，變窄也可能導致填充問題。此外，當功能性閘極形成於凹槽中時，閘極可能具有較窄的頂部和縮小的臨界尺寸。窄頂（narrow-top）閘極可能產生接觸對準問題且可能具有較高的閘極電阻。因此，本技術的一些示例選擇性地從裝置閘極旁（alongside）移除應變產生層的最上部分。
經由這些方式和其他方式，經修飾的應變產生層提供改善的電性（例如導通模式（on-mode）中降低的電阻、更大的電流、更快地切換（switching）等），而沒有閘極變形、降低臨界尺寸或與某些技術相關之填充缺陷的風險。然而，除非另有說明，否則實施例不需要提供任何特定的優點。
本發明實施例提供了積體電路裝置及用於製造所述裝置之技術的示例。一些示例形成非平面電晶體，例如參照第1圖和第2A～11B圖所描述的那些裝置。其他的示例形成平面電晶體，例如參照第1圖和第12A～14B圖所描述的那些裝置。
第1圖是根據本發明實施例的各個面向繪示製造具有應變產生襯層（liner）之工件的方法100之流程圖。可以在方法100之前、期間和之後提供額外的步驟，並且可以在方法100的其他實施例中取代或消除所述的一些步驟。
第2A、3A、4A、5A、6A、7A、8A、9A、10A和11A圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成非平面裝置的工件200之第一區域的剖面圖。第2B、3B、4B、5B、6B、7B、8B、9B、10B和11B圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成非平面裝置的工件200之第二區域的剖面圖。為清楚起見且為了更佳地說明本發明實施例的概念，已經簡化了第2A～11B圖。可以將額外的部件合併到工件200中，且在工件200的其他實施例中，可以取代或消除以下所述的一些部件。
參照第1圖的方框102並參照第2A圖和第2B圖，接收工件200。工件200包含基板204，裝置將形成於基板204上。在各個示例中，基板204包含元素（單一元素）半導體，例如晶體結構的矽或鍺；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；非半導體材料，例如鈉鈣玻璃（soda-lime glass）、熔融矽、熔融石英及/或氟化鈣（CaF2 ）；及/或前述之組合。
基板204的組成可以是均勻的，或者可以包含各種膜層，可選擇性蝕刻其中一些膜層以形成鰭片（fin）。這些膜層可具有相似或不同的組成，並且在各個實施例中，一些基板層具有不均勻的組合物以引發裝置應變並藉此調節裝置的效能。分層基板的示例也包含絕緣體上覆矽（silicon-on-insulator；SOI）基板204。在一些這樣的示例中，絕緣體上覆矽基板204的絕緣層包含半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物及/或其他合適的絕緣材料。
可形成摻雜區域（例如阱）於基板204上，且基板204的一些區域可摻雜有p-型摻雜物，例如硼、BF2 或銦，而基板204的其他區域可摻雜有n-型摻雜物，例如磷或砷；及/或包含前述之組合的其他合適摻雜物。基板204之特定區域的摻雜可取決於將要形成在所述區域上的裝置。在一示例中，基板204包含用於形成第2A、3A、4A、5A、6A、7A、8A、9A、10A和11A圖所示的p-通道裝置的第一區域206以及用於形成第2B、3B、4B、5B、6B、7B、8B、9B、10B和11B圖所示的n-通道裝置的第二區域207。
在一些示例中，將要形成於基板204上的裝置自基板204延伸出來。舉例來說，鰭式場效電晶體及/或其他非平面裝置可形成於設置在基板204上的裝置鰭片208上。鰭片208代表任何凸起的（raised）部件且包含鰭式場效電晶體裝置鰭片208和用於在基板204上形成其他凸起的主動和被動裝置之鰭片208。可以藉由蝕刻基板204的一部分、沉積各種層於基板204上並蝕刻這些層及/或透過其他合適的技術來形成鰭片208。舉例來說，可以使用一或多個微影製程來圖案化鰭片208，包含雙重圖案化（double-patterning）或多重圖案化（multi-patterning）製程。通常而言，雙重圖案化或多重圖案化製程結合微影和自對準（self-aligned）製程，使得將被創造的圖案之例如節距（pitches）小於利用例如單一、直接的微影製程所獲得的節距。舉例而言，在一實施例中，形成犧牲層於基板之上並利用微影製程將犧牲層圖案化。利用自對準製程在經圖案化的犧牲層旁（alongside）形成間隔物。然後移除犧牲層，剩餘的間隔物可接著用於將鰭片圖案化。
鰭片208在組成上可類似於基板204，或者可以與基板204不同。舉例來說，在一些實施例中，基板204主要包含矽，而鰭片208包含一或多層主要為鍺或矽鍺的半導體。在一些實施例中，基板204包含矽鍺半導體，且鰭片208包含一或多層具有不同矽與鍺比例的矽鍺半導體。
鰭片208可以透過隔離部件210，例如淺溝槽隔離部件（shallow trench isolation features；STI），與彼此物理地和電性分離。在這方面，鰭片208從基板204延伸穿過隔離部件210並延伸至隔離部件210上方，使得閘極結構（例如佔位閘極（placeholder gate）212）可以包覆鰭片208。在各個示例中，隔離部件210包含介電材料，例如半導體氧化物、半導體氮化物、半導體碳化物、氟矽酸鹽玻璃（FluoroSilicate Glass；FSG）、低介電常數（low-k）介電材料及/或其他合適的介電材料。
佔位閘極212或虛設閘極形成於鰭片208的通道區域之上。藉由施加至相鄰並覆蓋（overwrapping）通道區域之閘極結構的電壓，控制源極/汲極部件之間透過通道區域之載子（用於n-通道鰭式場效電晶體的電子和用於p-通道鰭式場效電晶體的電洞）的流動。當閘極結構的材料對某些製造過程（例如源極/汲極活化退火）敏感或者難以圖案化時，可以在一些製造過程期間使用佔位閘極212，隨後將其移除並以閘極後製（gate-last）製程中的功能性閘極（例如閘極電極、閘極介電層、界面層等）之元件進行替換。
在一示例中，形成佔位閘極212包含沉積一層佔位閘極材料214，例如多晶矽、介電材料（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮氧化物等）及/或其他合適的材料。
可以將硬罩幕層216沉積於佔位閘極材料214層上。硬罩幕層216的組成可以與佔位閘極材料214的組成不同，且在各個示例中，硬罩幕層216包含介電材料（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮氧化物等）及/或其他合適的材料。在一些實施例中，硬罩幕層216包含多個構成層（constituent layer），每一個構成層具有不同的介電材料，在一個這樣的實施例中，硬罩幕層216包含設置於佔位閘極材料214上的第一層半導體氧化物和設置於所述氧化物層上的第二層半導體氮化物。
佔位閘極材料214和硬罩幕層216可以形成為均勻的膜層並且使用蝕刻製程將其圖案化以定義佔位閘極212，所述蝕刻製程例如濕蝕刻、乾蝕刻、反應離子蝕刻（Reactive Ion Etching；RIE）、灰化及/或其他蝕刻方法。
側壁間隔物218形成於佔位閘極212的側表面上。在各個示例中，側壁間隔物218包含一或多層合適的材料，例如介電材料（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮氧化物等）、旋塗玻璃（Spin On Glass；SOG）、四乙氧基矽烷（tetraethylorthosilicate；TEOS）、電漿增強化學氣相沉積氧化物（Plasma Enhanced CVD oxide；PE-oxide）、高深寬比製程（High-Aspect-Ratio-Process；HARP）形成的氧化物及/或其他合適的材料。在一些示例中，側壁間隔物218包含一或多層低介電常數介電材料，例如磷矽酸鹽玻璃（PhosphoSilicate Glass；PSG）、硼磷矽酸鹽玻璃（BoroPhosphoSilicate Glass；BPSG）、氟化矽玻璃（Fluorinated Silica Glass；FSG）、碳摻雜氧化矽、黑鑽石（Black Diamond®）、乾凝膠（Xerogel）、氣凝膠（Aerogel）、非晶氟化碳（amorphous fluorinated carbon）、聚對二甲苯（Parylene）、雙-苯並環丁烯（bis-benzocyclobutenes；BCB）、SiLK®（密西根州米特蘭陶氏化學的註冊商標）、聚醯亞胺、其他合適的材料。在一實施例中，側壁間隔物218各自包含第一層半導體氧化物、設置於第一層上的第二層半導體氮化物、設置於第二層上的第三層半導體氧化物。在此實施例中，每一層側壁間隔物218的厚度介於約1 nm至約50 nm。
源極/汲極部件220形成於佔位閘極212相對兩側上的鰭片208上。在各個示例中，藉由化學氣相沉積（Chemical Vapor Deposition；CVD）沉積技術（例如氣相磊晶（Vapor-Phase Epitaxy；VPE）及/或超高真空化學氣相沉積（Ultra-High Vacuum CVD；UHV-CVD））、分子束磊晶（molecular beam epitaxy）及/或其他合適的製程來形成源極/汲極部件220。磊晶製程可以使用氣體及/或液體前驅物，其與基板204的成分（例如矽或矽-鍺）相互作用以形成源極/汲極部件220。源極/汲極部件220的半導體成分可以類似於或不同於鰭片208的剩餘部分。舉例來說，含矽的源極/汲極部件220可形成於含矽鍺的鰭片208上，反之亦然。當源極/汲極部件220和鰭片208包含多於一個半導體時，其比例可實質上（substantially）類似或不同。
源極/汲極部件220可經由原位（in-situ）摻雜以包含p-型摻雜物，例如硼、BF2 或銦；n-型摻雜物，例如磷或砷；及/或包含前述之組合的其他合適摻雜物。額外地或替代地，可以在形成源極/汲極部件220之後，使用佈植製程（亦即接合佈植製程（junction implant process））來摻雜源極/汲極部件220。關於特定摻雜物類型，源極/汲極部件220被摻雜為與鰭片208的剩餘部分相反的類型。對於p-通道裝置，鰭片208摻雜有n-型摻雜物且源極/汲極部件220摻雜有p-型摻雜物，而同樣的道理也適用於n-通道裝置。一旦將摻雜物引進源極/汲極部件220中，就可以進行摻雜物活化製程以活化摻雜物，所述摻雜物活化製程例如快速熱退火（Rapid Thermal Annealing；RTA）及/或雷射退火製程。
接觸蝕刻停止層（contact-etch stop layer；CESL）222可以在源極/汲極部件220上且沿著佔位閘極212的頂部和側面形成。接觸蝕刻停止層222可以包含介電質（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物等）及/或其他合適的材料，在各個實施例中，接觸蝕刻停止層222包含SiN、SiO、SiON及/或SiC。可以藉由任何合適的技術來沉積接觸蝕刻停止層222，所述技術包含原子層沉積（Atomic Layer Deposition；ALD）、化學氣相沉積（CVD）、高密度電漿化學氣相沉積（High Density Plasma CVD；HDP-CVD）及/或其他合適的技術，且接觸蝕刻停止層222可以具有任何合適的厚度。在一些示例中，接觸蝕刻停止層222的厚度介於約1 nm至約50 nm。
參照第1圖的方框104並參照第3A圖和第3B圖，襯層302形成於接觸蝕刻停止層222上，使得襯層302設置於源極/汲極部件220上方並沿著佔位閘極212的側表面垂直延伸。襯層302也可設置於佔位閘極212的頂表面之上。襯層302可包含半導體（例如矽、鍺、矽鍺等）、介電質（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物等）及/或其他合適的材料。包含半導體的襯層302也可包含一或多種摻雜物（例如B、BF2 、In、P及/或As）。可以藉由任何合適的技術來沉積襯層302，所述技術包含原子層沉積（ALD）、化學氣相沉積（CVD）、高密度電漿化學氣相沉積（HDP-CVD）及/或其他合適的技術，且襯層302可以具有任何合適的厚度。可以選擇特定的厚度，使得襯層302足夠厚以在襯層被氧化時產生通道應力（channel stress），同時足夠薄以在給定的退火預算（annealing budget）內完全氧化。在一些示例中，襯層302的厚度介於約1 nm至約10 nm。
襯層302可用來施加應變至將要形成於鰭片208上之裝置的通道區域上。在許多應用中，通道應變改善載子遷移率，藉此提高電晶體的電性（例如降低Ron 、提高效率、增加切換速度等）。不同的應變方向對不同類型的裝置產生不同的影響。通常而言，通道區域上的壓縮應變整體改善p-通道裝置的載子遷移率，而拉伸應變改善n-通道裝置的載子遷移率。因此，在一些實施例中，襯層302被配置以改善p-通道裝置的載子遷移率並且相應地設置於第一區域206上以形成p-通道裝置而不設置在用於形成n-通道裝置的第二區域207上。
在一些實施例中，這藉由先在基板204的兩個區域上形成襯層302來實現。然後，將光阻層塗布於工件並將光阻層圖案化以覆蓋並保護第一區域206中的襯層302並露出第二區域207中的襯層302。示例性光阻層包含光敏材料，光敏材料使得所述層在暴露於光時經歷性質變化。這種性質變化可用來在稱為微影圖案化的製程中選擇性移除光阻層的曝光或未曝光部分。
舉例來說，在一個這樣的實施例中，微影系統使得光阻層在由罩幕定義的特定圖案中暴露於輻射。穿過罩幕或從罩幕反射的光照射光阻層，藉此將形成於罩幕上的圖案轉移至光阻。在其他這樣的實施例中，使用直寫（direct write）或無罩幕微影技術來圖案化光阻層，例如雷射圖案化、電子束圖案化及/或離子束圖案化。一旦曝光，光阻層經過顯影僅留下光阻的曝光部分，或者在替代實施例中，僅留下光阻的未曝光部分。示例性圖案化製程包含光阻層的軟烘烤、罩幕對準、曝光、曝光後烘烤（post-exposure baking）、顯影光阻層、清洗和乾燥（例如硬烘烤）。
圖案化製程移除光阻層位於第二區域207中的那些部分。因此，在圖案化光阻層之後，可以在工件200上進行一或多個蝕刻製程以從第二區域207移除襯層302，此時光阻層保護了第一區域206中的襯層302。所述蝕刻製程可包含任何合適的蝕刻技術，例如乾蝕刻、濕蝕刻及/或其他蝕刻方法（例如反應離子蝕刻）。包含蝕刻劑化學物質的蝕刻技術可被配置以避免光阻層及/或接觸蝕刻停止層222的顯著蝕刻。在蝕刻襯層302之後，可以移除任何剩餘的光阻。
參照第1圖的方框106，從佔位閘極212旁（alongside）部分地移除襯層302。具體而言，沿著佔位閘極212的側表面移除襯層302的頂部分，而保留襯層302的底部分於佔位閘極212側面和源極/汲極部件220上。可以使用任何合適的倒角製程（chamfering process）來移除襯層302的頂部分。
在一些示例中，一組倒角部件402形成於工件200上，如第4A圖和第4B圖所示。倒角部件402設置於佔位閘極212之間，並在隨後的蝕刻製程期間保護襯層302下方的部分。倒角部件402包含任何合適的材料，其可以被選擇為與襯層302及/或接觸蝕刻停止層222具有不同的蝕刻選擇性。在各個示例中，倒角部件402包含介電質（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、半導體碳氮化物等）、多晶矽、旋塗玻璃（SOG）、四乙氧基矽烷（TEOS）、電漿增強化學氣相沉積氧化物（PE-oxide）、高深寬比製程（HARP）形成的氧化物、底部抗反射塗層（Bottom Anti-Reflective Coating；BARC）及/或其他合適的材料。可以使用任何合適的製程來沉積倒角部件402，所述製程包含原子層沉積（ALD）、化學氣相沉積（CVD）、高密度電漿化學氣相沉積（HDP-CVD）、物理氣相沉積（PVD）、旋塗式（spin-on）沉積及/或其他合適的沉積製程。
可以藉由將所選擇的材料沉積在源極/汲極部件220的頂部上和佔位閘極212的頂部上，並從佔位閘極212的頂部回蝕刻襯層來形成倒角部件402。經回蝕刻的倒角部件402露出設置於佔位閘極212旁之襯層302的一部分。在各個示例中，使用濕蝕刻、乾蝕刻、反應離子蝕刻及/或化學機械平坦化/研磨（Chemical Mechanical Planarization/Polishing；CMP）以回蝕刻倒角部件402。倒角部件402的剩餘部分可具有任何合適的高度及/或深寬比（aspect ratio）。在各個示例中，倒角部件402的高度介於相鄰佔位閘極212之高度的約1/100至約4/5，如標記404和406所示。
此後，蝕刻襯層302的露出部分，如第5A圖和第5B圖所示。在佔位閘極212之間，所述蝕刻移除至少一部分設置於側壁間隔物218旁且沿著接觸蝕刻停止層222的垂直表面延伸的襯層302。襯層302的剩餘部分可以包含沿著源極/汲極部件220延伸的水平部分，以及沿著接觸蝕刻停止層222的垂直表面延伸的垂直部分，其延伸至水平部分上方的一高度。在這方面，垂直部分可以具有任何合適的高度502。在各個示例中，佔位閘極212的高度404介於約10 nm至約500 nm，且襯層302之垂直部分的高度502介於佔位閘極212之高度404的約1/100至約4/5。因此，大部分的佔位閘極212（以及大部分的側壁間隔物218和接觸蝕刻停止層222的垂直表面）可以沒有襯層302。
在各個示例中，襯層302的蝕刻包含濕蝕刻、乾蝕刻、反應離子蝕刻及/或其他合適的蝕刻製程。可以選擇蝕刻製程和蝕刻化學物質以大致上避免蝕刻接觸蝕刻停止層222、倒角部件402、以及襯層302位於倒角部件402下方和旁邊的部分。舉例來說，當使用濕蝕刻時，可以選擇蝕刻劑的黏度以防止顯著蝕刻襯層302設置於倒角部件402旁的部分，否則將露出倒角部件402。
參見第6A圖和第6B圖，從佔位閘極212之間移除倒角部件402。可以使用任何合適的蝕刻製程移除倒角部件402，所述蝕刻製程例如濕蝕刻、乾蝕刻、反應離子蝕刻及/或其他合適的蝕刻製程，且可以選擇特定的蝕刻製程和蝕刻劑化學物質以避免顯著蝕刻襯層302、接觸蝕刻停止層222及/或工件200之其他元件。在一些這樣的示例中，透過具有氧反應物的灰化來移除倒角部件402。
參照第1圖並參照第7A圖和第7B圖，在工件200上形成層間介電（Inter-Level Dielectric；ILD）層702。層間介電層702用來做為支撐和隔離電性多層內連線結構（electrical multi-level interconnect structure）之導電跡線（traces）的絕緣體。相反地，多層內連線結構與工件200的元件電性互連，所述元件例如源極/汲極部件220和後續形成的功能性閘極。層間介電層702可包含介電材料（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物等）、旋塗玻璃（SOG）、氟摻雜矽酸鹽玻璃（fluoride-doped silicate glass；FSG）、磷矽酸鹽玻璃（PSG）、硼磷矽酸鹽玻璃（BPSG）、黑鑽石（BlackDiamond®；加利福尼亞州聖克拉拉的應用材料）、乾凝膠（Xerogel）、氣凝膠（Aerogel）、非晶氟化碳、聚對二甲苯、雙-苯並環丁烯（BCB）、SiLK®（密西根州米特蘭陶氏化學）及/或前述之組合。可以透過任何合適的製程來形成層間介電層702，所述製程包含化學氣相沉積（CVD）、物理氣相沉積（PVD）、旋塗沉積及/或其他合適的製程。
參見第1圖的方框110並參照第8A圖和第8B圖，對工件200進行退火製程。退火製程可以是層間介電層702的固化或緻密化製程的一部分。舉例來說，層間介電層702可以以液體形式塗布，且退火可以固化任何剩餘的液體前驅物。在另一個示例中，使用可流動式化學氣相沉積（flowable CVD）製程來沉積層間介電層702，且剛沉積的（as-deposited）形式包含元素（例如H、N等）及/或鍵（例如Si-H、Si-N等），這些是不想要出現在完成的層間介電層702中的。退火可以趕走不需要的組成並重新構築鍵結以增加密度、調節介電常數及/或調整層間介電層702的任何其他合適的性質。
退火製程也可以使剛沉積的層間介電層702中的氧遷移至襯層302。氧可以與包含半導體的襯層302（例如經摻雜或未摻雜的Si襯層）鍵結以形成包含介電質的襯層302（例如經摻雜或未摻雜的SiOx 襯層）。由於氧化矽的結構比結晶矽具有更大的體積，因此氧化可能會導致襯層302的體積膨脹。然而，所述膨脹可能受限於層間介電層702，藉此導致壓力累積。相反地，所述壓力可能在所得裝置中產生所需的通道應變。
如前所述，通道區上的壓縮應變整體改善了p-通道裝置的載子遷移率，而拉伸應變改善了n-通道裝置的載子遷移率。因此，在一些實施例中，襯層302被配置以改善p-通道裝置的載子遷移率且相應地設置於第一區域206上以形成p-通道裝置而不設置在用於形成n-通道裝置的第二區域207上。
退火製程可包含將工件200加熱到任何合適的溫度，在各個示例中包含將工件200加熱到介於約300°C至約1000°C的溫度約10分鐘至約24小時。退火製程氧化一些或全部的襯層302，且在一些示例中，退火被配置以進行直到大致上所有襯層302都轉變為氧化矽為止。因此，退火的持續時間可部分地取決於襯層302的厚度。在退火之後，襯層302和層間介電層702可具有一些共同的材料（例如半導體、氧等），儘管這些材料的比例和其他材料特性（例如密度）可能不同。舉例來說，襯層302中的氧與矽的比例可能低於層間介電層702中的比例。同樣地，襯層302的密度可能高於層間介電層702的密度。
如前所述，因為襯層302被限制在佔位閘極212和側壁間隔物218的底部，所以襯層302在閘極置換製程期間可施加較小的壓力於側壁間隔物218上（特別是接近閘極結構的頂部）。這可以減少填充問題、避免意外的閘極變窄、降低閘極電阻及/或避免接觸對準的問題。
參照第1圖的方框112並參照第9A圖和第9B圖，在工件200上進行化學機械研磨/平坦化製程以從佔位閘極212的頂部移除層間介電層702及/或接觸蝕刻停止層222。化學機械研磨/平坦化製程之後，可進行回蝕刻製程以從佔位閘極212移除任何剩餘的層間介電層702材料或接觸蝕刻停止層222材料。
參照第1圖的方框114並參照第10A圖和第10B圖，做為閘極置換製程的一部分，移除佔位閘極212以在側壁間隔物218之間提供凹槽1002。在一些示例中，先藉由化學機械研磨/平坦化及/或蝕刻來移除硬罩幕層216以露出佔位閘極材料214。然後，可以藉由一或多個蝕刻製程（例如濕蝕刻、乾蝕刻、反應離子蝕刻），其使用蝕刻化學物質來移除佔位閘極材料214，所述蝕刻化學物質被配置以選擇性蝕刻佔位閘極材料214和任何剩餘的硬罩幕層216而大致上不蝕刻周圍的材料，例如鰭片208、側壁間隔物218、接觸蝕刻停止層222、層間介電層702等。
參照第1圖的方框116並參照第11A圖和第11B圖，功能性閘極1102形成於藉由移除佔位閘極212而定義的凹槽1002中。在一些示例中，形成功能性閘極包含在通道區域處的鰭片208之頂表面和側表面上形成界面層1104。界面層1104可以包含界面材料，例如半導體氧化物、半導體氮化物、半導體氮氧化物、其他半導體介電質、其他合適的界面材料及/或前述之組合。可以使用任何合適的製程形成具有任何合適厚度的界面層1104，所述製程包含熱生長、原子層沉積（ALD）、化學氣相沉積（CVD）、高密度電漿化學氣相沉積（HDP-CVD）、物理氣相沉積（PVD）、旋塗沉積及/或其他合適的沉積製程。在一些示例中，藉由熱氧化製程來形成界面層1104，且界面層1104包含存在於鰭片208中的半導體熱氧化物（例如用於含矽鰭片208的氧化矽、用於含矽鍺鰭片208的矽鍺氧化物等）。
在一些示例中，形成功能性閘極1102包含形成設置於界面層1104上的閘極介電質1106。閘極介電質1106也可以沿著側壁間隔物218的垂直表面設置。閘極介電質1106可以包含一或多個介電材料，其特徵通常在於它們相對於二氧化矽的介電常數。在一些實施例中，閘極介電質1106包含高介電常數（high-k）介電材料，例如HfO2 、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-氧化鋁（HfO2 -Al2 O3 ）合金、其他合適的高介電常數介電材料及/或前述之組合。額外地或替代地，閘極介電質1106可以包含其他介電質，例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、非晶碳（amorphous carbon）、四乙氧基矽烷（TEOS）、其他合適的介電材料及/或前述之組合。可以使用任何合適的製程來形成閘極介電質1106，包含原子層沉積（ALD）、電漿增強原子層沉積（Plasma Enhanced ALD；PEALD）、化學氣相沉積（CVD）、電漿增強化學氣相沉積（Plasma Enhanced CVD；PECVD）、高密度電漿化學氣相沉積（HDP-CVD）、物理氣相沉積（PVD）、旋塗沉積及/或其他合適的沉積製程。閘極介電質1106可以具有任何合適的厚度，在一些示例中，閘極介電質1106的厚度介於約0.1 nm至約3 nm。
在一些示例中，形成功能性閘極1102包含在工件200上形成閘極電極。閘極電極可以包含數個不同的導電層，其中繪示出三個示例性膜層（蓋層1108、功函數層1110和電極填充物1112）。關於第一層，在一些示例中，形成閘極電極包含在工件200上形成蓋層（capping layer）1108。蓋層1108可以包含任何合適的導電材料，包含金屬（例如W、Al、Ta、Ti、Ni、Cu、Co等）、金屬氮化物及/或金屬矽氮化物，且可以藉由化學氣相沉積（CVD）、原子層沉積（ALD）、電漿增強化學氣相沉積（PECVD）、電漿增強原子層沉積（PEALD）、物理氣相沉積（PVD）及/或其他合適的沉積製程來沉積蓋層1108。在各個實施例中，蓋層1108包含TaSiN、TaN及/或TiN。
在一些示例中，形成閘極電極包含在蓋層1108上形成一或多個功函數層1110。基於裝置的類型，合適的功函數層1110材料包含n-型及/或p-型功函數材料。示例性的p-型功函數金屬包含TiN、TaN、Ru、Mo、Al、WN、ZrSi2 、MoSi2 、TaSi2 、NiSi2 、WN、其他合適的p-型功函數材料及/或前述之組合。示例性的n-型功函數金屬包含Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n-型功函數材料及/或前述之組合。可以藉由任何合適的技術來沉積功函數層1110，所述技術包含原子層沉積（ALD）、化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、電漿增強原子層沉積（PEALD）、物理氣相沉積（PVD）及/或前述之組合。因為p-通道和n-通道裝置可以具有不同的功函數層1110，所以在一些示例中，p-型功函數層1110沉積於第一沉積製程中，所述製程使用介電硬罩幕以防止沉積至n-通道裝置的電極上，n-型功函數層1110於第二沉積製程中，所述第二沉積製程使用介電硬罩幕以防止沉積在p-通道裝置的電極上。
在一些示例中，形成閘極電極包含在功函數層1110上形成電極填充物1112。電極填充物1112可以包含任何合適的材料，包含金屬（例如W、Al、Ta、Ti、Ni、Cu、Co等）、金屬氧化物、金屬氮化物及/或前述之組合，在一示例中，電極填充物包含鎢。可以透過任何合適的技術來沉積電極填充物1112，所述技術包含原子層沉積（ALD）、化學氣相沉積（CVD）、電漿增強化學氣相沉積（PECVD）、電漿增強原子層沉積（PEALD）、物理氣相沉積（PVD）及/或前述之組合。
可以進行化學機械研磨/平坦化製程來移除功能性閘極1102外部多餘的電極材料（例如蓋層1108、功函數層1110、電極填充物1112等的材料）。
在一些示例中，形成閘極結構1102（又稱為功能性閘極）包含部分地凹陷閘極結構1102（例如閘極介電質1106、蓋層1108、功函數層1110、電極填充物1112等）和形成閘極蓋（gate cap）1114於凹陷的閘極結構1102上。閘極蓋1114可以包含任何合適的材料，例如介電材料（例如半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物，半導體碳氮氧化物等）、多晶矽、旋塗玻璃（SOG）、四乙氧基矽烷（TEOS）、電漿增強化學氣相沉積氧化物（PE-oxide）、高深寬比製程（HARP）形成的氧化物及/或其他合適的材料。在一些示例中，閘極蓋1114包含碳氮氧化矽。可以使用任何合適的沉積技術（例如化學氣相沉積、高密度電漿化學氣相沉積、原子層沉積等）形成具有任何合適厚度的閘極蓋1114。在一些示例中，藉由化學氣相沉積（CVD）及/或原子層沉積（ALD）製程沉積閘極蓋1114，且閘極蓋1114的厚度介於約1 nm至約50 nm。
因此，方法100提供的襯層302沿著功能性閘極1102的側面具有降低的高度。在各個示例中，襯層302之垂直部分的高度1116介於約1 nm至約50 nm，而且是功能性閘極1102之高度1118的約1/100至約4/5。
參照第1圖的方框118，提供工件200以用於進一步的製造。在各個示例中，這包含形成耦合到源極/汲極部件220和功能性閘極1102的接觸件，形成電性互連結構的剩餘部分、切割（dicing）、封裝和其他製造過程。
雖然以上示例係關於非平面裝置（例如鰭式場效電晶體），但是方法100同樣適用於在平面裝置中形成應變產生襯層。參照第1圖和第12A～14B圖描述利用方法100形成平面裝置的示例。第12A、13A和14A圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成平面裝置的工件1200之第一區域的剖面圖，第12B、13B和14B圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成平面裝置的工件1200之第二區域的剖面圖。為清楚起見且為了更佳地說明本發明實施例的概念，已經簡化了第12A～14B圖。可以將額外的部件合併到工件1200中，且在工件1200的其他實施例中，可以取代或消除以下所述的一些部件。
參照第1圖的方框102並參照第12A圖和第12B圖，接收工件1200。工件1200包含基板1202，基板1202可大致類似於上述的基板204，除了它可以不包含從其延伸的裝置鰭片。不在鰭片上形成裝置，而是在基板1202的頂表面上形成平面裝置（例如場效電晶體）。在一示例中，基板1202包含用於形成第12A圖所示之p-通道裝置的第一區域1204和用於形成第12B圖所示之n-通道裝置的第二區域1206。
基板1202的主動區域可以透過隔離部件1208（例如淺溝槽隔離）與彼此物理地和電性隔離，大致上如前所述。
工件1200可包含設置於基板1202上的佔位閘極1210。佔位閘極1210可大致類似於前述那些，除了它們可設置於基板1202的頂表面上而不是包覆鰭片。佔位閘極1210可以包含一層佔位閘極材料1212、硬罩幕層1214和側壁間隔物1216，各自大致如前所述。
工件1200也可以包含設置於佔位閘極1210相對兩側上之基板1202上的源極/汲極部件1218和設置於側壁間隔物1216上和源極/汲極部件1218上的接觸蝕刻停止層1220，各自大致類似於前述的那些。
參照第1圖的方框104，襯層1222形成於接觸蝕刻停止層1220上，使得襯層1222設置於源極/汲極部件1218和佔位閘極1210之上且垂直延伸於佔位閘極1210旁。這可大致如前所述地進行。襯層1222可以足夠厚以在襯層被氧化時產生通道應力（channel stress），同時足夠薄以在給定的退火預算內完全氧化。在一些示例中，襯層1222的厚度介於約1 nm至約10 nm。
參照第1圖的方框106並參照第13A圖和第13B圖，沿著佔位閘極1210的側表面移除襯層1222的頂部分，而保留襯層1222的底部分於佔位閘極1210的側表面和源極/汲極部件1218上。這可大致如前所述地進行，且在一些這樣的示例中，形成倒角部件以保護襯層1222下方的部分，同時移除襯層1222的露出部分。沿著接觸蝕刻停止層1220之垂直表面延伸之襯層的剩餘部分可以具有任何合適的高度1302。在各個示例中，高度1302介於約1 nm至約50 nm，而且為佔位閘極1210之高度1304的約1/100至約4/5。因此，大部分的佔位閘極1210（且因此，大部分的側壁間隔物1216和接觸蝕刻停止層1220的垂直表面）可以沒有襯層1222。
參照第1圖的方框108並參照第13A圖和第13B圖，在工件1200上形成大致與前述類似的層間介電（Inter-Level Dielectric；ILD）層1306。
參見第1圖的方框110，對工件1200進行退火製程。退火製程可以是層間介電層1306的固化或緻密化製程的一部分，而且也可以使剛沉積的（as-deposited）層間介電層1306中的氧遷移至襯層1222。氧可以與包含半導體的襯層1222（例如經摻雜或未摻雜的Si襯層）鍵結以形成包含介電質的襯層1222（例如經摻雜或未摻雜的SiOx 襯層）。由於氧化矽的結構比結晶矽具有更大的體積，因此氧化可能會導致襯層1222的體積膨脹。然而，所述膨脹可能受限於層間介電層1306，藉此累積壓力。相反地，所述壓力可能在所得裝置中產生所需的通道應變。
在一些實施例中，襯層1222被配置以改善p-通道裝置的載子遷移率且相應地設置於第一區域1204上以形成p-通道裝置而不設置在用於形成n-通道裝置的第二區域1206上。
退火製程可以包含將工件1200加熱到任何合適的溫度，且在各個示例中包含將工件1200加熱到介於約300°C至約1000°C的溫度約10分鐘至約24小時。在退火之後，襯層1222和層間介電層1306可以具有一些共同的材料（例如半導體、氧等），儘管這些材料的比例和其他材料特性（例如密度）可能不同。舉例來說，襯層1222中的氧與矽的比例可能低於層間介電層1306中的比例。同樣地，襯層1222的密度可能高於層間介電層1306的密度。
如前所述，因為襯層1222被限制在佔位閘極1210和側壁間隔物1216的底部，所以襯層1222在閘極置換製程期間可施加較小的壓力於側壁間隔物側壁間隔物1216上（特別是在接近閘極結構的頂部）。這可以減少填充問題、避免意外的閘極變窄、降低閘極電阻及/或避免接觸對準的問題。
參照第1圖的方框112，在工件1200上進行化學機械研磨/平坦化製程以從佔位閘極1210的頂部移除層間介電層1306及/或接觸蝕刻停止層1220。
參見第1圖的方框114，做為閘極置換製程的一部分，移除佔位閘極1210以在側壁間隔物1216之間提供凹槽。
參照第1圖的方框116並參照第14A圖和第14B圖，功能性閘極1402形成於透過移除佔位閘極1210而定義的凹槽中。形成功能性閘極1402可以包含形成界面層1404、閘極介電質1406、蓋層1408、功函數層1410、電極填充物1412及/或閘極蓋1414，各自大致如上所述。
參照第1圖的方框118，提供工件1200以用於進一步的製造。在各個示例中，這包含形成耦合到源極/汲極部件1218和功能性閘極1402的接觸件，形成電性互連結構的剩餘部分、切割、封裝和其他製造過程。
因此，方法100提供的襯層1222沿著功能性閘極1402的側面具有降低的高度。在各個示例中，襯層1222之垂直部分的高度1416介於約1 nm至約50 nm，而且是功能性閘極1402之高度1418的約1/100至約4/5。
因此，本發明實施例提供一種具有應變產生襯層的積體電路之示例及其形成方法。在一些實施例中，積體電路包含：基板、延伸自所述基板的鰭片、設置於所述鰭片上的閘極，其具有朝向所述鰭片設置的底部分和設置於所述底部分上的頂部分。襯層設置於所述閘極之底部分的側表面上，使得所述閘極的頂部分沒有襯層。在一些這樣的實施例中，所述襯層被配置以產生通道應變（channel strain）。在一些這樣的實施例中，所述襯層的高度介於閘極之高度的約1/100至約4/5。在一些這樣的實施例中，大部分的閘極沒有襯層。在一些這樣的實施例中，基板包含第一區域和第二區域，其中所述第一區域具有第一通道類型的第一裝置且所述第二區域具有第二通道類型的第二裝置。第一區域包含所述襯層，且第二區域沒有所述襯層。在一些這樣的實施例中，所述鰭片包含一源極/汲極部件且所述襯層設置於源極/汲極部件上。在一些這樣的實施例中，所述積體電路裝置更包含蝕刻停止層，設置於所述襯層和所述閘極之底部分的側表面之間。在一些這樣的實施例中，所述蝕刻停止層更設置於所述襯層和所述鰭片之間。在一些這樣的實施例中，所述裝置更包含層間介電層，設置於所述襯層上。所述襯層物理接觸蝕刻停止層的底部分，且所述層間介電層物理接觸蝕刻停止層的頂部分。在一些這樣的實施例中，所述襯層和所述層間介電層各自包含半導體和氧。在一些這樣的實施例中，所述襯層中半導體與氧的比例不同於所述層間介電層中半導體與氧的比例。在一些這樣的實施例中，所述襯層的密度不同於所述層間介電層的密度在一些這樣的實施例中，襯層包含中心部分和朝向所述閘極設置的側部分，其中所述側部分延伸至中心部分上方。在一些這樣的實施例中，所述側部分延伸至一高度，所述高度小於閘極之高度。
在進一步的實施例中，裝置包含基板、設置於所述基板上的一對源極/汲極部件、設置於該對源極/汲極部件之間的閘極、以及設置於每一對源極/汲極部件上且沿著所述閘極的第一部分延伸的一襯層，使得所述閘極的第二部分沒有襯層。在一些這樣的實施例中，所述襯層包含：沿著該對源極/汲極部件延伸且具有第一高度的水平部分，以及沿著所述閘極延伸且具有大於第一高度之第二高度的垂直部分。在一些這樣的實施例中，第二高度介於閘極之高度的約1/100至約4/5。在一些這樣的實施例中，所述襯層被配置以產生通道應變。在一些這樣的實施例中，大部分的閘極沒有所述襯層。在一些這樣的實施例中，所述裝置更包含設置於所述襯層和一對源極/汲極部件的個別（respective）源極/汲極部件之間且設置於每一對源極/汲極部件上的接觸蝕刻停止層。在一些這樣的實施例中，接觸蝕刻停止層更設置於所述襯層和所述閘極之間。
在更進一步的實施例中，積體電路裝置的製造方法包含：接收基板，所述基板具有設置於其上的佔位閘極，以及形成沿著所述佔位閘極之側表面的第一部分延伸的襯層，使得所述側表面的第二部分沒有襯層。所述襯層被配置以產生通道應變。由功能性閘極取代所述佔位閘極。在一些這樣的實施例中，形成所述襯層包含：形成所述襯層於佔位閘極之側表面的第一部分和第二部分上，以及進行倒角製程以從所述佔位閘極的側表面的第二部分移除所述襯層。在一些這樣的實施例中，形成所述襯層包含：沉積層間介電層於襯層上，以及退火所述基板以氧化襯層。在一些這樣的實施例中，所述退火被配置以使得氧從所述層間介電層遷移至所述襯層。在一些這樣的實施例中，形成所述襯層被配置以使得佔位閘極大部分的側表面沒有襯層。
以上概述數個實施例之部件，使得在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的面向。在本發明所屬技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。本發明所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。
100‧‧‧方法102、104、106、108、110、112、114、116、118‧‧‧方框200、1200‧‧‧工件204、1202‧‧‧基板206、1204‧‧‧第一區域207、1206‧‧‧第二區域208‧‧‧鰭片210、1208‧‧‧隔離部件212、1210‧‧‧佔位閘極214‧‧‧佔位閘極材料216‧‧‧硬罩幕層218、1216‧‧‧側壁間隔物220、1218‧‧‧源極/汲極部件222、1220‧‧‧接觸蝕刻停止層302、1222‧‧‧襯層402‧‧‧倒角部件404、406、502、1116、1118、1302、1416、1418‧‧‧高度702、1306‧‧‧層間介電層1002‧‧‧凹槽1102、1402‧‧‧功能性閘極1104、1404‧‧‧界面層1106、1406‧‧‧閘極介電質1108、1408‧‧‧蓋層1110、1410‧‧‧功函數層1112、1412‧‧‧電極填充物1114、1414‧‧‧閘極蓋
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件（feature）並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1圖是根據本發明實施例的各個面向繪示製造具有應變產生襯層之工件的方法流程圖。 第2A、3A、4A、5A、6A、7A、8A、9A、10A和11A圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成非平面裝置的工件之第一區域的剖面圖。 第2B、3B、4B、5B、6B、7B、8B、9B、10B和11B圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成非平面裝置的工件之第二區域的剖面圖。 第12A、13A和14A圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成平面裝置的工件之第一區域的剖面圖。 第12B、13B和14B圖是根據本發明實施例的各個面向繪示在製造方法中的各個點用於形成平面裝置的工件之第二區域的剖面圖。
200‧‧‧工件
204‧‧‧基板
206‧‧‧第一區域
208‧‧‧鰭片
210‧‧‧隔離部件
218‧‧‧側壁間隔物
220‧‧‧源極/汲極部件
222‧‧‧接觸蝕刻停止層
302‧‧‧襯層
702‧‧‧層間介電層
1102‧‧‧功能性閘極
1104‧‧‧界面層
1106‧‧‧閘極介電質
1108‧‧‧蓋層
1110‧‧‧功函數層
1112‧‧‧電極填充物
1114、1414‧‧‧閘極蓋
1116、1118‧‧‧高度

Claims (1)

  1. 一種積體電路裝置，包括： 一基板； 一鰭片，延伸自該基板； 一閘極，設置於該鰭片上且具有朝向該鰭片設置的一底部分和設置於該底部分上的一頂部分；以及 一襯層，設置於該閘極之該底部分的一側表面上，使得該閘極的該頂部分沒有該襯層。
TW108122249A 2018-06-29 2019-06-26 積體電路裝置 TW202002292A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862691668P 2018-06-29 2018-06-29
US62/691,668 2018-06-29
US16/192,856 2018-11-16
US16/192,856 US10840375B2 (en) 2018-06-29 2018-11-16 Integrated circuits with channel-strain liner

Publications (1)

Publication Number Publication Date
TW202002292A true TW202002292A (zh) 2020-01-01

Family

ID=69008370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122249A TW202002292A (zh) 2018-06-29 2019-06-26 積體電路裝置

Country Status (3)

Country Link
US (2) US10840375B2 (zh)
CN (1) CN110660855A (zh)
TW (1) TW202002292A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765591B (zh) * 2020-09-15 2022-05-21 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US12100751B2 (en) 2023-03-20 2024-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. Void elimination for gap-filling in high-aspect ratio trenches

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840375B2 (en) 2018-06-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with channel-strain liner
US11063065B2 (en) * 2018-07-06 2021-07-13 Samsung Electronics Co., Ltd. Semiconductor device having a negative capacitance using ferroelectrical material
CN112582270A (zh) * 2019-09-28 2021-03-30 台湾积体电路制造股份有限公司 半导体结构的制造方法
US11757020B2 (en) 2020-01-31 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20220246747A1 (en) * 2021-02-04 2022-08-04 Tokyo Electron Limited Contact Etch Stop Layer with Improved Etch Stop Capability

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10879180B2 (en) * 2017-11-28 2020-12-29 Globalfoundries Inc. FinFET with etch-selective spacer and self-aligned contact capping layer
US10840375B2 (en) 2018-06-29 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with channel-strain liner

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI765591B (zh) * 2020-09-15 2022-05-21 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US11610982B2 (en) 2020-09-15 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Void elimination for gap-filling in high-aspect ratio trenches
US12100751B2 (en) 2023-03-20 2024-09-24 Taiwan Semiconductor Manufacturing Co., Ltd. Void elimination for gap-filling in high-aspect ratio trenches

Also Published As

Publication number Publication date
US20210083113A1 (en) 2021-03-18
US20200006558A1 (en) 2020-01-02
CN110660855A (zh) 2020-01-07
US11430890B2 (en) 2022-08-30
US10840375B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
CN111128882B (zh) 集成电路器件及其形成方法
KR102237258B1 (ko) 핀 폭 균일성을 달성하기 위한 핀형 전계 효과 트랜지스터 패터닝 방법
CN110729233B (zh) 具有气隙的半导体结构、其制造方法和气隙的密封方法
TWI701766B (zh) 積體電路裝置及其形成方法
KR102271583B1 (ko) 멀티 게이트 디바이스 및 관련 방법
US11430890B2 (en) Integrated circuits with channel-strain liner
US11848326B2 (en) Integrated circuits with gate cut features
TWI707391B (zh) 電路裝置及其製造方法
TW202018821A (zh) 積體電路的製造方法
US11855082B2 (en) Integrated circuits with FinFET gate structures
US20230207320A1 (en) Integrated Circuits with Capacitors
US20230387256A1 (en) Circuit devices with gate seals