TW202001636A - 積體電路佈局方法、裝置及系統 - Google Patents

積體電路佈局方法、裝置及系統 Download PDF

Info

Publication number
TW202001636A
TW202001636A TW108122424A TW108122424A TW202001636A TW 202001636 A TW202001636 A TW 202001636A TW 108122424 A TW108122424 A TW 108122424A TW 108122424 A TW108122424 A TW 108122424A TW 202001636 A TW202001636 A TW 202001636A
Authority
TW
Taiwan
Prior art keywords
active
boundary
cell
gate
region
Prior art date
Application number
TW108122424A
Other languages
English (en)
Other versions
TWI709160B (zh
Inventor
陳建盈
魯立忠
田麗鈞
郭大鵬
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202001636A publication Critical patent/TW202001636A/zh
Application granted granted Critical
Publication of TWI709160B publication Critical patent/TWI709160B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種產生積體電路胞元的佈局圖的方法包括以下步驟。藉由沿著第一方向沿伸的邊界的第一部分在胞元的邊界中界定邊界凹陷部。使邊界的第二部分在與第一方向垂直的第二方向上遠離第一部分延伸。第二部分與第一部分相連。使邊界的第三部分在第二方向上遠離第一部分延伸。第三部分與第一部分相連。藉由使主動區在與第二方向相反的第三方向上遠離第一部分延伸而在胞元中對主動區進行定位。佈局圖儲存於非暫時性電腦可讀取媒體上。

Description

積體電路佈局方法、裝置及系統
積體電路（integrated circuit，IC）通常包括一定數目的半導體裝置（亦被稱為積體電路裝置）。一種表示積體電路裝置的方式是使用被稱作佈局圖或積體電路佈局圖的平面圖。積體電路佈局圖是階層式的且包括根據積體電路裝置的設計規格來施行高階功能的模組。所述模組通常是由可包括標準胞元（standard cell）及定製化胞元（custom cell）二者在內的胞元的組合構成，標準胞元及定製化胞元中的每一者表示一或多個半導體結構。
被配置成提供普通的低階功能的胞元，通常由電晶體基於閘極區來實行，所述閘極區與主動區（有時被稱為氧化物界定（oxide definition，OD）區）相交。胞元的元件佈置於胞元邊界（cell boundary）內且藉由內連結構電性連接至其他胞元。
以下揭露內容提供用於實作所提供標的的不同特徵的諸多不同的實施例或實例。以下闡述組件、值、操作、材料、構造等的具體實例以簡化本發明。當然，該些僅為實例且並非旨在進行限制。能設想出其他組件、值、操作、材料、構造等。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡單及清晰的目的，而不是自身表示所論述的不同的實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在...下方（beneath）」、「在...下面（below）」、「下部的（lower）」、「上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一（些）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或其他定向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。
在不同的實施例中，一種積體電路佈局包括第一胞元及第二胞元，所述第一胞元在一側上具有邊界突出部（boundary protrusion），所述第二胞元在與第一胞元鄰近的一側上具有相容的邊界凹陷部（boundary recess），以使得當在佈局方法中將各胞元貼靠時，所述邊界突出部安裝於所述邊界凹陷部內。所得的佈局藉此能夠具有用於界定電晶體的閘極區。閘極區藉由與第一胞元的邊界突出部中的主動區相交且延伸至第二胞元中來界定電晶體。不同的實施例的積體電路佈局以及基於所述積體電路佈局的積體電路裝置避免了在胞元邊界處使用虛擬閘極區（dummy gate region），相較於不包括能夠在第一胞元中且延伸至第二胞元中來界定電晶體的閘極區的方法，此方法降低了面積要求。
圖1是根據一些實施例產生積體電路的佈局圖的方法100的流程圖。方法100的操作能夠作為形成基於所產生的積體電路佈局圖而製造的一或多個積體電路裝置（例如，以下分別參照圖11及圖12所述的積體電路裝置1100或1200中的一者）的方法的一部分來實行。積體電路裝置的非限制性實例包括記憶體電路、邏輯裝置、處理裝置、訊號處理電路等。
在一些實施例中，方法100的操作中的一些操作或全部操作能夠作為自動化放置與佈線（automated placement and routing，APR）方法的一部分來實行。在一些實施例中，方法100的操作中的一些操作或全部操作能夠由自動化放置與佈線系統（例如，以下參照圖13所述的電子設計自動化系統1300中所包括的且被配置成實行自動化放置與佈線方法的系統）實行。
在一些實施例中，方法100的操作中的一些操作或全部操作是作為以下參照圖6所述的產生積體電路的佈局圖的方法600的一部分來實行。方法100的操作中的一些操作或全部操作能夠作為在設計機構（design house）（例如，以下參照圖14所述的設計機構1420）中實行的設計程序的一部分來實行。
在一些實施例中，方法100的一些或全部是由電腦的處理器執行。在一些實施例中，方法100的一些或全部是由以下參照圖13所述的電子設計自動化系統1300的處理器1302執行。
在一些實施例中，方法100的操作是以圖1所示的次序來實行。在一些實施例中，方法100的操作是以除了圖1所示次序之外的次序來實行。在一些實施例中，在實行方法100的一或多個操作之前、之間、期間及/或之後實行一或多個操作。
圖2至圖4及圖5B1至圖5H2分別繪示在一些實施例中藉由執行方法100的一或多個操作而產生的積體電路佈局圖200至積體電路佈局圖400及積體電路佈局圖500B1至積體電路佈局圖500H2的非限制性實例。為清晰起見，積體電路佈局圖200至積體電路佈局圖400及積體電路佈局圖500B1至積體電路佈局圖500H2被簡化。在不同的實施例中，積體電路佈局圖200至積體電路佈局圖400及積體電路佈局圖500B1至積體電路佈局圖500H2中的一或多者除了圖2至圖4及圖5B1至圖5H2所示特徵以外亦包括多個特徵，例如，一或多個電晶體元件、電源軌（power rail）、隔離結構、井（well）、導電元件等。
圖2至圖4及圖5B1至圖5H2中的每一者更繪示X方向及與X方向垂直的Y方向。X方向被繪示為水平的且Y方向被繪示為垂直的是用於說明目的的非限制性實例。在不同的實施例中，X方向及Y方向彼此垂直且具有除圖2至圖4及圖5B1至圖5H2所示定向之外的定向。
X方向包括圖2至圖4及圖5B1至圖5H2所示的正X方向以及與正X方向相反的負X方向（圖中未標示）。Y方向包括圖2至圖4及圖5B1至圖5H2所示的正Y方向以及與正Y方向相反的負Y方向（圖中未標示）。
圖2繪示根據一些實施例包括胞元200C的積體電路佈局圖200。胞元200C包括邊界200B以及主動區210、主動區220、主動區230及主動區240。
圖3繪示根據一些實施例包括胞元300C的積體電路佈局圖300。胞元300C包括邊界300B以及主動區210、220、230及240。
除胞元200C及300C以外，圖2及圖3中的每一者亦繪示閘極軌道（gate track）T1、閘極軌道T2、閘極軌道T3、閘極軌道T4、閘極軌道T5以及閘極軌道T6。在積體電路佈局圖（例如，積體電路佈局圖200及300）中，閘極軌道T1至閘極軌道T6在Y方向上延伸，在X方向上具有閘極間距GP，且對應於使各閘極區（圖中未示出）對齊的位置。
在不同的實施例中，積體電路佈局圖200或300中的一者或二者除各自的胞元200C或胞元300C以外亦包括一或多個胞元（圖中未示出）。
在不同的實施例中，胞元200C或胞元300C中的一者或二者是以下的佈局圖：標準胞元、定製化胞元、工程變更命令（engineering change order，ECO）胞元、邏輯閘胞元、記憶體胞元、或另一類型的胞元、或者能夠在積體電路佈局圖中被界定的胞元的組合。在不同的實施例中，邏輯閘胞元包括以下中的一或多者的佈局圖：及（AND）裝置、或（OR）裝置、反及（NAND）裝置、反或（NOR）裝置、互斥或（XOR）裝置、反相（INV）裝置、及或反相（AND-OR-Invert，AOI）裝置、或及反相（OR-AND-Invert，OAI）裝置、多工器（MUX）裝置、正反器（Flip-flop）裝置、緩衝器（BUFF）裝置、栓鎖器（Latch）裝置、延遲（delay）裝置、或時脈裝置。在不同的實施例中，記憶體胞元包括以下中的一或多者的佈局圖：靜態隨機存取記憶體（static random access memory，SRAM）胞元、動態隨機存取記憶體（dynamic RAM，DRAM）胞元、電阻性隨機存取記憶體（resistive RAM，RRAM）胞元、磁阻性隨機存取記憶體（magnetoresistive RAM，MRAM）胞元、或唯讀記憶體（read only memory，ROM）胞元、或者能夠具有表示邏輯值的多個狀態的另一裝置。
如圖2中所示，胞元200C的邊界200B包括部分B1至部分B12。部分B12沿Y方向延伸且與沿X方向延伸的部分B1相連。對於其他部分B2至部分B11中的每一者，所給定的部分B[n]與部分B[n-1]相連，部分B[n]與部分B[n+1]相連且沿X方向或Y方向中的一者延伸，X方向或Y方向中的所述一者垂直於部分B[n-1]及B[n+1]中的每一者延伸所沿的X方向或Y方向中的另一者。
部分B1在正X方向上自與閘極軌道T1對應的點延伸至與閘極軌道T5對應的點。部分B2沿閘極軌道T5在負Y方向上自部分B1延伸至部分B3。在不同的實施例中，部分B1自與閘極軌道T1對應的點之外的位置延伸，及/或部分B1延伸至與閘極軌道T5對應的點之外的位置，且部分B2沿閘極軌道T5的位置之外的位置延伸。
部分B3在正X方向上自部分B2延伸至與閘極軌道T6對應的點。部分B4沿閘極軌道T6在負Y方向上自部分B3延伸至部分B5。在不同的實施例中，部分B3自與閘極軌道T5對應的點之外的位置延伸，及/或部分B3延伸至與閘極軌道T6對應的點之外的位置，且部分B4沿閘極軌道T6的位置之外的位置延伸。
部分B5在負X方向上自部分B4延伸至與閘極軌道T5對應的點。部分B6沿閘極軌道T5在負Y方向上自部分B5延伸至部分B7。在不同的實施例中，部分B5自與閘極軌道T6對應的點之外的位置延伸，及/或部分B5延伸至與閘極軌道T5對應的點之外的位置，且部分B6沿閘極軌道T5的位置之外的位。
部分B7在負X方向上自部分B6延伸至與閘極軌道T1對應的點。部分B8沿閘極軌道T1在正Y方向上自部分B7延伸至部分B9。在不同的實施例中，部分B7自與閘極軌道T6對應的點之外的位置延伸，及/或部分B7延伸至與閘極軌道T1對應的點之外的位置，且部分B8沿閘極軌道T1的位置之外的位置延伸。
部分B9在正X方向上自部分B8延伸至與閘極軌道T2對應的點。部分B10沿閘極軌道T2在正Y方向上自部分B9延伸至部分B11。在不同的實施例中，部分B9自與閘極軌道T1對應的點之外的位置延伸，及/或部分B9延伸至與閘極軌道T2對應的點之外的位置，且部分B10沿閘極軌道T2的位置之外的位置延伸。
部分B11在負X方向上自部分B10延伸至與閘極軌道T1對應的點。部分B12沿閘極軌道T1在正Y方向上自部分B11延伸至部分B1延伸。在不同的實施例中，部分B11自與閘極軌道T2對應的點之外的位置延伸，及/或部分B11延伸至與閘極軌道T1對應的點之外的位置，且部分B12沿閘極軌道T1的位置之外的位置延伸。
在圖2所示的實施例中，部分B1、部分B3、部分B5、部分B7、部分B9及部分B11中的每一者在X方向上延伸。在不同的實施例中，部分B1、部分B3、部分B5、部分B7、部分B9或部分B11中的一或多者在X方向之外的方向上延伸，且包括在X方向上的分量。
在圖2所示的實施例中，部分B2、部分B4、部分B6、部分B8、部分B10及部分B12中的每一者在Y方向上延伸。在不同的實施例中，部分部分B2、部分B4、部分B6、部分B8、部分B10或部分B12中的一或多者在Y方向之外的方向上延伸，且包括在Y方向上的分量。
在圖2所示的實施例中，部分B2沿Y方向與部分B6對齊，部分B3沿X方向與部分B11對齊，部分B5沿X方向與部分B9對齊，且部分B8沿Y方向與部分B12對齊。在不同的實施例中，存在以下情形中的一或多者：部分B2不沿Y方向與部分B6對齊，部分B3不沿X方向與部分B11對齊，部分B5不沿X方向與部分B9對齊，或者部分B8不沿Y方向與部分B12對齊。
基於相對於矩形形狀的一或多個偏差，具有矩形形狀之外的形狀的邊界被視為具有一或多個邊界突出部及/或一或多個邊界凹陷部。依據以上所述的邊界200B的配置，部分B3、部分B4及部分B5具有胞元200C的邊界突出部200P1的形狀，部分B7、部分B8及部分B9具有胞元200C的邊界突出部200P2的形狀，部分B11、部分B12及部分B1具有胞元200C的邊界突出部200P3的形狀，部分B2及部分B3具有胞元200C的邊界凹陷部200R1的形狀，部分B5及部分B6具有胞元200C的邊界凹陷部200R2的形狀，且部分B9、部分B10及部分B11具有胞元200C的邊界凹陷部200R3的形狀。
在圖2所示的實施例中，胞元200C藉此沿胞元200C的左側包括邊界突出部200P2及200P3，沿胞元200C的右側包括一個邊界突出部200P1，沿胞元200C的頂部包括零個邊界突出部，且沿胞元200C的底部包括零個邊界突出部。在不同的實施例中，胞元200C沿左側包括少於或多於二個邊界突出部，沿右側包括多於一個邊界突出部，沿頂部包括一或多個邊界突出部，及/或沿底部包括一或多個邊界突出部。
在圖2所示的實施例中，胞元200C藉此沿左側包括一個邊界凹陷部200R3，沿右側包括邊界凹陷部200R1及200R2，沿頂部包括零個邊界凹陷部，且沿底部包括零個邊界凹陷部。在不同的實施例中，胞元200C沿左側包括多於一個邊界凹陷部，沿右側包括少於或多於二個邊界凹陷部，沿頂部包括一或多個邊界凹陷部，及/或沿底部包括一或多個邊界凹陷部。
在圖2所示的實施例中，邊界突出部200P1、200P2及200P3中的每一者以及邊界凹陷部200R1、200R2及200R3中的每一者在X方向上延伸等於閘極間距GP的距離。在不同的實施例中，邊界突出部200P1、200P2或200P3或者邊界凹陷部200R1、200R2或200R3中的一或多者在X方向上延伸閘極間距GP之外的距離，例如，閘極間距GP的倍數或閘極間距GP的分數。
在圖2所示的實施例中，邊界突出部200P1、邊界突出部200P2及邊界突出部200P3中的每一者以及邊界凹陷部200R1、邊界凹陷部200R2及邊界凹陷部200R3中的每一者具有基於由相連的邊界部分形成的直角的形狀。在不同的實施例中，邊界突出部200P1、邊界突出部200P2或邊界突出部200P3或者邊界凹陷部200R1、邊界凹陷部200R2或邊界凹陷部200R3中的一或多者具有基於相連的邊界部分形成的直角之外的一或多個配置（例如，由相連的邊界部分形成的銳角或鈍角、半圓形邊界部分、或包括一或多個弧的邊界部分）的形狀。
如圖3中所示，胞元300C的邊界300B包括部分B21至B36。部分B36沿Y方向延伸且與沿X方向延伸的部分B21相連。對於其他部分B22至B35中的每一者，所給定的部分B[n]與部分B[n-1]相連，部分B[n]與部分B[n+1]相連，且部分B[n]沿X方向或Y方向中的一者延伸，X方向或Y方向中的所述一者垂直於部分B[n-1]及B[n+1]中的每一者延伸所沿的X方向或Y方向中的另一者。
部分B21在正X方向上自與閘極軌道T1對應的點延伸至與閘極軌道T5對應的點。部分B22沿閘極軌道T5在負Y方向上自部分B21延伸至部分B23。在不同的實施例中，部分B21自與閘極軌道T1對應的點之外的位置延伸，及/或部分B21延伸至與閘極軌道T5對應的點之外的位置，且部分B22沿閘極軌道T5的位置之外的位置延伸。
部分B23在正X方向上自部分B22延伸至與閘極軌道T6對應的點。部分B24沿閘極軌道T6在負Y方向上自部分B23延伸至部分B25。在不同的實施例中，部分B23自與閘極軌道T5對應的點之外的位置延伸，及/或部分B23延伸至與閘極軌道T6對應的點之外的位置，且部分B24沿閘極軌道T6的位置之外的位置延伸。
部分B25在負X方向上自部分B24延伸至與閘極軌道T5對應的點。部分B26沿閘極軌道T5在負Y方向上自部分B25延伸至部分B27。在不同的實施例中，部分B25自與閘極軌道T6對應的點之外的位置延伸，及/或部分B25延伸至與閘極軌道T5對應的點之外的位置，且部分B26沿閘極軌道T5的位置之外的位置延伸。
部分B27在正X方向上自部分B26延伸至與閘極軌道T6對應的點。部分B28沿閘極軌道T6在負Y方向上自部分B27延伸至部分B29。在不同的實施例中，部分B27自與閘極軌道T5對應的點之外的位置延伸，及/或部分B27延伸至與閘極軌道T6對應的點之外的位置，且部分B28沿閘極軌道T6的位置之外的位置延伸。
部分B29在負X方向上自部分B28延伸至與閘極軌道T2對應的點。部分B30沿閘極軌道T2在正Y方向上自部分B29延伸至部分B31。在不同的實施例中，部分B29自與閘極軌道T6對應的點之外的位置延伸，及/或部分B29延伸至與閘極軌道T2對應的點之外的位置，且部分B30沿閘極軌道T2的位置之外的位置延伸。
部分B31在負X方向上自部分B30延伸至與閘極軌道T1對應的點。部分B32沿閘極軌道T1在正Y方向上自部分B31延伸至部分B33。在不同的實施例中，部分B31自與閘極軌道T2對應的點之外的位置延伸，及/或部分B31延伸至與閘極軌道T1對應的點之外的位置，且部分B32沿閘極軌道T1的位置之外的位置延伸。
部分B33在正X方向上自部分B32延伸至與閘極軌道T2對應的點。部分B34沿閘極軌道T2在正Y方向上自部分B33延伸至部分B35。在不同的實施例中，部分B33自與閘極軌道T1對應的點之外的位置延伸，及/或部分B33延伸至與閘極軌道T2對應的點之外的位置，且部分B34沿閘極軌道T2的位置之外的位置延伸。
部分B35在負X方向上自部分B34延伸至與閘極軌道T1對應的點。部分B36沿閘極軌道T1在正Y方向上自部分B35延伸至部分B21。在不同的實施例，部分B35自與閘極軌道T2對應的點之外的位置延伸，及/或部分B35延伸至與閘極軌道T1對應的點之外的位置，且部分B36沿閘極軌道T1的位置之外的位置延伸。
在圖3所示的實施例中，部分B21、部分B23、部分B25、部分B27、部分B29、部分B31、部分B33及部分B35中的每一者在X方向上延伸。在不同的實施例中，部分B21、部分B23、部分B25、部分B27、部分B29、部分B31、部分B33或部分B35中的一或多者在X方向之外的方向上延伸且包括在X方向上的分量。
在圖3所示的實施例中，部分B22、部分B24、部分B26、部分B28、部分B30、部分B32、部分B34及部分B36中的每一者在Y方向上延伸。在不同的實施例中，部分B22、部分B24、部分B26、部分B28、部分B30、部分B32、部分B34或部分B36中的一或多者在Y方向之外的方向上延伸且包括在Y方向上的分量。
在圖3所示的實施例中，部分B22沿Y方向與部分B26對齊，部分B23沿X方向與部分B35對齊，部分B24沿Y方向與部分B28對齊，部分B25沿X方向與部分B33對齊，部分B27沿X方向與部分B31對齊，部分B30沿Y方向與部分B34對齊，且部分B32沿Y方向與部分B36對齊。在不同的實施例中，存在以下情形中的一或多者：部分B22不沿Y方向與部分B26對齊，部分B23不沿X方向與部分B35對齊，部分B24不沿Y方向與部分B28對齊，部分B25不沿X方向與部分B33對齊，部分B27不沿X方向與部分B31對齊，部分B30不沿Y方向與部分B34對齊，或者部分B32不沿Y方向與部分B36對齊。
依據以上所述的邊界300B的配置，部分B23、部分B24及部分B25具有胞元300C的邊界突出部300P1的形狀，部分B27、部分B28及部分B29具有胞元300C的邊界突出部300P2的形狀，部分B31、部分B32及部分B33具有胞元300C的邊界突出部300P3的形狀，部分B35、B部分36及部分B21具有胞元300C的邊界突出部300P4的形狀，部分B22及部分B23具有胞元300C的邊界凹陷部300R1的形狀，部分B25、部分B26及部分B27具有胞元300C的邊界凹陷部300R2的形狀，部分B30及部分B31具有胞元300C的邊界凹陷部300R3的形狀，且部分B33、部分B34及部分B35具有胞元300C的邊界凹陷部300R4的形狀。
在圖3所示的實施例中，胞元300C藉此沿胞元300C的左側包括邊界突出部300P3及邊界突出部300P4，沿胞元300C的右側包括邊界突出部300P1及邊界突出部300P2，沿胞元300C的頂部包括零個邊界突出部，且沿胞元300C的底部包括零個邊界突出部。在不同的實施例中，胞元300C沿左側包括少於或多於二個邊界突出部，沿右側包括少於或多於二個邊界突出部，沿頂部包括一或多個邊界突出部，及/或沿底部包括一或多個邊界突出部。
在圖3所示的實施例中，胞元300C藉此沿左側包括邊界凹陷部300R3及邊界凹陷部300R4，沿右側包括邊界凹陷部300R1及300R2，沿頂部包括零個邊界凹陷部，且沿底部包括零個邊界凹陷部。在不同的實施例中，胞元300C沿左側包括少於或多於二個邊界凹陷部，沿右側包括少於或多於二個邊界凹陷部，沿頂部包括一或多個邊界凹陷部，及/或沿底部包括一或多個邊界凹陷部。
在圖3所示的實施例中，邊界突出部300P1、邊界突出部300P2、邊界突出部300P3及邊界突出部300P4中的每一者以及邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3及邊界凹陷部300R4中的每一者在X方向上延伸等於閘極間距GP的距離。在不同的實施例中，邊界突出部300P1、邊界突出部300P2、邊界突出部300P3或邊界突出部300P4或者邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3或邊界凹陷部300R4中的一或多者在X方向上延伸閘極間距GP之外的距離，例如，閘極間距GP的倍數或閘極間距GP的分數。
在圖3所示的實施例中，邊界突出部300P1、邊界突出部300P2、邊界突出部300P3及邊界突出部300P4中的每一者以及邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3及邊界凹陷部300R4中的每一者具有基於由相連的邊界部分形成的直角的形狀。在不同的實施例中，邊界突出部300P1、邊界突出部300P2、邊界突出部300P3或邊界突出部300P4或者邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3或邊界凹陷部300R4中的一或多者具有基於相連的邊界部分形成的直角之外的一或多個配置（例如，由相連的邊界部分形成的銳角或鈍角、半圓形邊界部分、或者包括一或多個弧的邊界部分）的形狀。
在操作110處，在積體電路胞元的邊界中界定邊界凹陷部。界定邊界凹陷部包括以下步驟。使邊界的第一部分沿第一方向延伸。使邊界的第二部分在與第一方向垂直的第二方向上遠離第一部分延伸，第二部分與第一部分相連。使第三部分在第二方向上遠離第一部分延伸，第三部分與第一部分相連。
使第一部分在第一方向上延伸並使第二部分及第三部分在第二方向上延伸會在邊界中形成第一邊界凹陷部。在一些實施例中，界定邊界凹陷部包括形成除了第一邊界凹陷部以外的一或多個邊界凹陷部。在不同的實施例中，界定邊界凹陷部包括在邊界中形成一或多個邊界突出部。
在一些實施例中，界定邊界凹陷部包括形成具有封閉環狀（closed loop）的邊界的全部。在不同的實施例中，界定邊界凹陷部包括形成以上分別參照圖2及圖3所述的邊界200B或邊界300B中的一者的全部。
在一些實施例中，界定邊界凹陷部包括界定胞元200C的邊界200B的至少一些，使第一部分在第一方向上延伸包括使部分B10在正Y方向或負Y方向上延伸，使第二部分及第三部分在第二方向上延伸包括使部分B9及部分B11在負X方向上延伸，藉此形成上述對應的圖2所述的邊界凹陷部200R3。
在一些實施例中，界定邊界凹陷部包括界定胞元300C的邊界300B的至少一些，使第一部分在第一方向上延伸包括使部分B34在正Y方向或負Y方向上延伸，使第二部分及第三部分在第二方向上延伸包括使部分B33及B35在負X方向上延伸，藉此形成上述對應的圖3所述的邊界凹陷部300R4。
在一些實施例中，界定邊界凹陷部包括界定胞元300C的邊界300B的至少一些，使第一部分在第一方向上延伸包括使部分B26在正Y方向或負Y方向上延伸，使第二部分及第三部分在第二方向上延伸包括使部分B25及部分B27在正X方向上延伸，藉此形成上述對應的圖3所述的邊界凹陷部300R2。
在不同的實施例中，界定邊界凹陷部包括藉由使一或多個附加部分沿第一方向或第二方向或者沿與第一方向或第二方向相反的一或多個方向延伸來進一步界定邊界。
在一些實施例中，進一步界定邊界包括形成具有閉環的邊界的全部。在不同的實施例中，進一步界定邊界包括形成以上分別參照圖2及圖3所述的邊界200B或邊界300B中的一者的全部。
在一些實施例中，進一步界定邊界包括形成除了第一邊界凹陷部以的一或多個邊界凹陷部。在一些實施例中，進一步界定邊界包括形成上述對應的圖2所述的邊界凹陷部200R1或邊界凹陷部200R2中的一者或二者。在一些實施例中，進一步界定邊界包括形成上述對應的圖3所述的邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3或邊界凹陷部300R4中的一或多者。
在一些實施例中，進一步界定邊界包括在邊界中形成一或多個邊界突出部。在一些實施例中，進一步界定邊界包括形成上述對應的圖2所述的邊界突出部200P1、邊界突出部200P2或邊界突出部200P3中的一或多者。在一些實施例中，進一步界定邊界包括形成上述對應的圖3所述的邊界突出部300P1、邊界突出部300P2、邊界突出部300P3或邊界突出部300P4中的一或多者。
主動區210、主動區220、主動區230及主動區240中的每一者是沿X方向延伸且為一或多個電晶體結構界定主動區域的佈局組件，所述一或多個電晶體結構形成於主動區210、主動區220、主動區230及主動區240與閘極軌道T1至閘極軌道T6相交的一或多個位置處。在不同的實施例中，電晶體結構包括開關裝置、邏輯裝置、放大裝置、整流裝置、儲存裝置或其他積體電路裝置中的一或多者。
主動區210、主動區220、主動區230及主動區240中的每一者界定半導體基底中及/或半導體基底上所形成的一或多個電晶體結構的源極特徵、汲極特徵及通道特徵的主動區域。所給定的主動區210、主動區220、主動區230或主動區240是： P型主動區，界定一或多個P型金屬氧化物半導體（P-type Metal Oxide Semiconductor，PMOS）電晶體結構的P型主動區域；或N型主動區，界定一或多個N型金屬氧化物半導體（N-type Metal Oxide Semiconductor，NMOS）電晶體結構的N型主動區域。在一些實施例中，主動區210及主動區220中的每一者界定一或多個P型金屬氧化物半導體電晶體結構的P型主動區域，且主動區230及主動區240中的每一者界定一或多個N型金屬氧化物半導體電晶體結構的N型主動區域。
在不同的實施例中，主動區210、主動區220、主動區230或主動區240中的一或多者包括單個連續主動區或多個主動區。在一些實施例中，主動區210、主動區220、主動區230及主動區240中的每一者包括相同數目的主動區。在不同的實施例中，主動區210、主動區220、主動區230或主動區240中的一或多者所包括的主動區的數目不同於主動區210、主動區220、主動區230或主動區240中的另外一或多者中所包括的主動區的數目。
在不同的實施例中，在胞元200C或胞元300C中的一者或二者中，主動區210、主動區220、主動區230或主動區240中的一或多者包含於一或多個平面電晶體（planar transistor）及/或一或多個鰭型場效電晶體（fin, field-effect transistor，FinFET）中。在一些實施例中，主動區210、主動區220、主動區230或主動區240中的一或多者是下述對應的圖4所述的積體電路佈局圖400。
在圖2及圖3所示的實施例中，主動區210、主動區220、主動區230及主動區240中的每一者跨越閘極軌道T2至閘極軌道T5中的三者延伸。在不同的實施例中，主動區210、主動區220、主動區230或主動區240中的一或多者跨越閘極軌道T2至閘極軌道T5中的少於三者、閘極軌道T2至閘極軌道T5中的多於三者、或者跨越除閘極軌道T2至閘極軌道T5之外的一或多個閘極軌道延伸。
在圖2所示的實施例中，主動區210位於部分B12與部分B2之間，沿X方向與部分B12及部分B2對齊，且延伸至邊界突出部200P3中，並且主動區210與部分B12及部分B2中的每一者被間隔（圖中未標示）分隔開。在不同的實施例中，主動區210貼靠部分B12或部分B2中的一者或二者，及/或與閘極軌道T1或閘極軌道T5中的一者或二者對齊。
在一些實施例中，胞元200C除主動區210以外亦包括位於部分B12與部分B2之間、沿X方向與部分B12及部分B2對齊且延伸至邊界突出部200P3中的一或多個主動區（圖中未示出）。
在圖2所示的實施例中，主動區220及主動區230中的每一者位於部分B10與部分B4之間，沿X方向與部分B10及部分B4對齊，且延伸至邊界突出部200P1中，並且主動區220及主動區230中的每一者與部分B10及部分B4中的每一者被間隔（圖中未標示）分隔開。在不同的實施例中，主動區220或主動區230中的一者或二者貼靠部分B10或部分B4中的一者或二者，及/或與閘極軌道T2或閘極軌道T6中的一者或二者對齊。
在一些實施例中，胞元200C除主動區220及主動區230以外亦包括位於部分B10與部分B4之間、沿X方向與部分B10及部分B4對齊且延伸至邊界突出部200P1中的一或多個其他主動區（圖中未示出）。在一些實施例中，胞元200C不包括主動區220或主動區230中的一者，且主動區220或主動區230中的一者是位於部分B10與部分B4之間、沿X方向與部分B10及部分B4對齊且延伸至邊界突出部200P1中的單個主動區。
在圖2所示的實施例中，主動區240位於部分B8與部分B6之間，沿X方向與部分B8及部分B6對齊且延伸至邊界突出部200P2中，並且主動區240與部分B8及部分B6中的每一者被間隔（圖中未標示）分隔開。在不同的實施例中，主動區240貼靠部分B8或部分B6中的一者或二者，及/或與閘極軌道T1或閘極軌道T5中的一者或二者對齊。
在一些實施例中，胞元200C除主動區240以外亦包括位於部分B8與部分B6之間、沿X方向與部分B8及部分B6對齊且延伸至邊界突出部200P2中的一或多個主動區（圖中未示出）。
在圖3所示的實施例中，主動區210位於部分B36與B22之間，沿X方向與部分B36及部分B22對齊且延伸至邊界突出部300P4中，並且主動區210與部分B36及部分B22中的每一者被間隔（圖中未標示）分隔開。在不同的實施例中，主動區210貼靠部分B36或部分B22中的一者或二者，及/或與閘極軌道T1或閘極軌道T5中的一者或二者對齊。
在一些實施例中，胞元300C除主動區210以外亦包括位於部分B36與部分B22之間、沿X方向與部分B36及部分B22對齊且延伸至邊界突出部300P4中的一或多個主動區（圖中未示出）。
在圖3所示的實施例中，主動區220位於部分B34與部分B24之間，沿X方向與部分B34及部分B24對齊且延伸至邊界突出部300P1中，並且主動區220與部分B34及部分B24中的每一者被間隔（圖中未標示）分隔開。在不同的實施例中，主動區220貼靠部分B34或部分B24中的一者或二者，及/或與閘極軌道T2或閘極軌道T6中的一者或二者對齊。
在一些實施例中，胞元300C除主動區220以外亦包括位於部分B34與B24之間、沿X方向與部分B34及B24對齊且延伸至邊界突出部300P1中的一或多個主動區（圖中未示出）。
在圖3所示的實施例中，主動區230位於部分B32與部分B26之間，沿X方向與部分B32及部分B26對齊且延伸至邊界突出部300P3中，並且主動區230與部分B32及部分B26中的每一者被間隔（圖中未標示）分隔開。在不同的實施例中，主動區230貼靠部分B32或部分B26中的一者或二者，及/或與閘極軌道T1或閘極軌道T5中的一者或二者對齊。
在一些實施例中，胞元300C除主動區230以外亦包括位於部分B32與部分B26之間、沿X方向與部分B32及部分B26對齊且延伸至邊界突出部300P3中的一或多個主動區（圖中未示出）。
在圖3所示的實施例中，主動區240位於部分B30與B28之間，沿X方向與部分B30及B28對齊且延伸至邊界突出部300P2中，並且主動區240與部分B30及部分B28中的每一者被間隔（圖中未標示）分隔開。在不同的實施例中，主動區240貼靠部分B30或部分B28中的一者或二者，及/或與閘極軌道T2或T6中的一者或二者對齊。
在一些實施例中，胞元300C除主動區240以外亦包括位於部分B30與部分B28之間、沿X方向與部分B30及部分B28對齊且延伸至邊界突出部300P2中的一或多個主動區（圖中未示出）。
圖4繪示根據一些實施例的積體電路佈局圖400。積體電路佈局圖400可用作以上參照圖2及圖3所述的主動區210、主動區220、主動區230或主動區240中的一或多者。除積體電路佈局圖400以外，圖4亦繪示上述對應的圖2至圖3所述的X方向及Y方向、閘極軌道TR以及閘極區P。在一些實施例中，閘極軌道TR對應於以上參照圖2及圖3所述的閘極軌道T1至T6中的一者。
積體電路佈局圖400包括數目M個主動線410[1]、主動線410[2].. 主動線410[M]。每一主動線410[1]、主動線410[2].. 主動線410[M]沿X方向延伸且至少部分地界定鰭型場效電晶體的鰭結構。在一些實施例中，每一主動線410[1]、主動線410[2].. 主動線410[M]是與每一其他主動線410[1]、主動線410[2].. 主動線410[M]分開的主動區域。在一些實施例中，主動線410[1]、主動線410[2].. 主動線410[M]中的二或更多者是同一主動區域的一部分。
在不同的實施例中，積體電路佈局圖400包括介於1至4的範圍內的數目M個主動線410[1]、主動線410[2].. 主動線410[M]。在一些實施例中，積體電路佈局圖400包括大於4的數目M個主動線410[1]、主動線410[2].. 主動線410[M]。由於鰭型場效電晶體的電流容量及鰭型場效電晶體所佔據的面積均隨著主動線410[1]、主動線410[2].. 主動線410[M]的數目M增加而增加，因此在一些情形中，數目M是基於包括積體電路佈局圖400的積體電路的電流與面積設計準則。
閘極區P沿Y方向延伸，位於閘極軌道TR處，且與每一主動線410[1]、主動線410[2]..410[M]相交。閘極區P至少部分地界定鰭型場效電晶體中所包括的閘極結構的閘電極。在不同的實施例中，閘極區P至少部分地界定包含以下的一或多者的閘電極：多晶矽層、金屬層、功函數層、或適用於對鰭型場效電晶體的通道進行控制的另一材料。
在操作120處，藉由使第一主動區在與第二方向相反的第三方向上遠離第一部分延伸而在胞元中對第一主動區進行定位。在一些實施例中，在胞元中對第一主動區進行定位包括修正佈局圖。使第一主動區在第三方向上遠離第一部分延伸是基於藉由使第一主動區與第一部分在第二方向及第三方向上對齊來對第一主動區進行定位。
由於邊界的第二部分及第三部分是在第二方向上遠離第一部分延伸，因此使第一主動區在與第二方向相反的第三方向上延伸會使第一主動區被定位於胞元邊界內且在第二方向及第三方向上與第一邊界凹陷部對齊。
在一些實施例中，第二方向對應於負X方向，且第三方向對應於正X方向，負X方向及正X方向在上述對應的圖2至圖4及圖5B1至圖5H2進行了論述。
在一些實施例中，在胞元中對第一主動區進行定位包括將第一主動區定位於胞元邊界的突出部內。在不同的實施例中，在胞元中對第一主動區進行定位包括將第一主動區定位於上述對應的圖2所述的邊界突出部200P1、邊界突出部200P2或邊界突出部200P3中的一者內、或者上述對應的圖3所述的邊界突出部300P1、邊界突出部300P2、邊界突出部300P3或邊界突出部300P4中的一或多者內。
在一些實施例中，在胞元中對第一主動區進行定位包括將第一主動區定位成與胞元的邊界凹陷部不交疊。在不同的實施例中，在胞元中對第一主動區進行定位包括將第一主動區定位成與上述對應的圖2所述的邊界凹陷部200R1、邊界凹陷部200R2或邊界凹陷部200R3中的一或多者不交疊、或者與上述對應的圖3所述的邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3或邊界凹陷部300R4中的一或多者不交疊。
在不同的實施例中，對第一主動區進行定位包括在上述對應的圖2及圖3所述的胞元200C或胞元300C中的一者中對主動區210至主動區240中的一或多者進行定位。在一些實施例中，對第一主動區進行定位包括對上述對應的圖4所述的積體電路佈局圖400進行定位。
在操作130處，在一些實施例中，在胞元中對第二主動區進行定位。對第二主動區進行定位包括沿第二方向及第三方向、藉此與第一主動區平行地來對第二主動區進行定位。在不同的實施例中，對第二主動區進行定位包括使第二主動區的第一端點或第二端點中的一者或二者或者不使第二主動區的第一端點及第二端點中的任一者沿第一方向與第一主動區的第一端點或第二端點對齊。
在不同的實施例中，對第二主動區進行定位包括界定與由第一主動區界定的主動區域相同或不同的N型主動區域或P型主動區域中的一者，以對第二主動區進行定位。
在不同的實施例中，在胞元中對第二主動區進行定位包括在上述對應的圖2及圖3所述的胞元200C或胞元300C中的一者中對主動區210至主動區240中的一或多者進行定位。在一些實施例中，對第二主動區進行定位包括對以上參照圖4所述的積體電路佈局圖400進行定位。
在一些實施例中，在胞元中對第二主動區進行定位包括將第二主動區定位於胞元邊界的突出部內。在不同的實施例中，在胞元中對第二主動區進行定位包括將第二主動區定位於上述對應的圖2所述的邊界突出部200P1、邊界突出部200P2或邊界突出部200P3中的一者內、或者上述對應的圖3所述的邊界突出部300P1、邊界突出部300P2、邊界突出部300P3或邊界突出部300P4中的一或多者內。
在一些實施例中，在胞元中對第二主動區進行定位包括將第二主動區定位成與胞元的邊界凹陷部不交疊。在不同的實施例中，在胞元中對第二主動區進行定位包括將第二主動區定位成與以上參照圖2所述的邊界凹陷部200R1、邊界凹陷部200R2或邊界凹陷部200R3中的一或多者不交疊、或者與上述對應的圖3所述的邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3或邊界凹陷部300R4中的一或多者不交疊。
在一些實施例中，對第二主動區進行定位包括修正積體電路佈局圖。
圖5A是根據一些實施例與圖5B1至圖5H2中分別所示的積體電路佈局圖500B1至積體電路佈局圖500H2對應的積體電路500的示意圖。在一些實施例中，積體電路500是傳輸閘電路（transmission gate circuit），且積體電路佈局圖500B1至積體電路佈局圖500H2中的每一者是藉由執行方法100的一或多個操作而產生的對應積體電路佈局圖的非限制性實例。
積體電路500包括具有閘極端子A1的P型金屬氧化物半導體電晶體P1’、具有閘極端子B1的P型金屬氧化物半導體電晶體P2’、具有閘極端子B2的N型金屬氧化物半導體電晶體N1’、及具有閘極端子A2的N型金屬氧化物半導體電晶體N2’。閘極端子A1電性連接至閘極端子A2，且閘極端子B1電性連接至閘極端子B2。
電晶體P1’、P2’、N1’及N2’的第一源極/汲極端子彼此電性連接。電晶體P1’的第二源極/汲極端子電性連接至電晶體N1’的第二源極/汲極端子，且電晶體P2’的第二源極/汲極端子電性連接至電晶體N2’的第二源極/汲極端子。
圖5B1、圖5C1、圖5D1、圖5E1、圖5F1、圖5G1及圖5H1分別繪示各自基於上述對應的圖2所述的胞元200C的積體電路佈局圖500B1、積體電路佈局圖500C1、積體電路佈局圖500D1、積體電路佈局圖500E1、積體電路佈局圖500F1、積體電路佈局圖500G1及積體電路佈局圖500H1。圖5B2、圖5C2、圖5D2、圖5E2、圖5F2、圖5G2及圖5H2分別繪示各自基於以上參照圖3所述的胞元300C的積體電路佈局圖積體電路佈局圖500B2、積體電路佈局圖500C2、積體電路佈局圖500D2、積體電路佈局圖500E2、積體電路佈局圖500F2、積體電路佈局圖500G2及積體電路佈局圖500H2。
圖5B1至圖5H2中的每一者分別繪示包括根據胞元200C或300C中的一者而定位的主動區210至主動區240的積體電路佈局圖500B1至500H2中的一者，但為清晰起見未繪示邊界200B或邊界300B中的任一者。除主動區210至主動區240以外，每一積體電路佈局圖500B1至500H2亦包括閘極端子A1、A2、B1及B2、以及附加積體電路佈局元件，所述附加積體電路佈局元件基於相應的積體電路佈局圖500B1至500H2而製造且與積體電路500對應的積體電路裝置（例如，下述對應的圖11及圖12所述的積體電路裝置1100或1200中的一者），界定出積體電路裝置的電性連接件及位於積體電路裝置內的電性連接件。
在圖5B1至圖5H2所示的不同的實施例中，所述附加積體電路佈局元件包括沿Y方向延伸的閘極區P1、閘極區P2、閘極區P3、閘極區P4以及閘極區P5、沿Y方向延伸的導電區MD1、導電區MD2、導電區MD3、導電區MD4以及MD5、以及沿Y方向延伸的導電區M1及導電區M2、沿X方向延伸的導電區M01、導電區M02、導電區M03、導電區M04、導電區M04A、導電區M04B、導電區M05、導電區M05A、導電區M05B、導電區M06、導電區M07、導電區M07A以及導電區M07B、以及沿X方向延伸的切割多晶矽區（cut poly region）CP、通孔V0及通孔V1。
每一閘極區P1至閘極區P5至少部分地界定電晶體結構中所包括的閘極結構的閘電極。在不同的實施例中，閘極區P1至閘極區P5中的一或多者至少部分地界定場效電晶體、鰭型場效電晶體或虛擬裝置的閘電極。在不同的實施例中，閘極區P1至閘極區P5中的一或多者至少部分地界定包含以下中的一或多者的閘電極：多晶矽層、金屬層、功函數層、或適用於對電晶體的通道進行控制的另一材料。
閘極區P1至閘極區P5定位於與上述對應的圖2及圖3所述的閘極軌道T1至閘極軌道T6的子集對應的位置處。
每一導電區MD1至導電區MD5至少部分地界定電性連接至下伏（underlying）主動區的導電層的區段（segment）。在一些實施例中，導電區MD1至導電區MD5中的一或多者被稱作金屬擴散區（metal diffusion region）。在不同的實施例中，導電區MD1至導電區MD5中的一或多者至少部分地界定包含銅或適用於形成連通下伏主動區的電性連接件的另一金屬的導電層的區段。
導電區MD1至導電區MD5定位於與其中定位有閘極區P1至閘極區P5的位置平行且與其中定位有閘極區P1至閘極區P5的位置分開的位置處。
每一導電區M1及導電區M2至少部分地界定上覆於積體電路裝置的其他附加元件上的導電層的區段。在一些實施例中，導電區M1及導電區M2界定積體電路裝置的金屬一層（metal one layer）中的區段。在不同的實施例中，導電區M1及導電區M2中的一或多者至少部分地界定包含銅或適用於形成位於積體電路裝置中及連通積體電路裝置的電性連接件的另一金屬的導電層的區段。
每一導電區M01至導電區M07B至少部分地界定上覆於由導電區MD1至導電區MD5界定的區段以及由閘極區P1至閘極區P5界定的閘電極上且下伏於由導電區M1及導電區M2界定的區段下的導電層的區段。在一些實施例中，導電區M01至導電區M07B界定積體電路裝置的金屬零層（metal zero layer）中的段。在不同的實施例中，導電區M01至導電區M07B中的一或多者至少部分地界定包含銅或適用於形成位於積體電路裝置中的電性連接件的另一金屬的導電層的區段。
切割多晶矽區CP至少部分地界定於由閘極區P1至閘極區P5界定的一或多個閘電極的區域內，以使得與切割多晶矽區CP相交的閘極區P1至閘極區P5被劃分成可單獨控制的閘電極。
每一通孔V0（為清晰起見僅標示其中的一者）是至少部分地界定位於由導電區M01至導電區M07B界定的區段與由導電區MD1至導電區MD5界定的下伏的區段或由閘極區P1至閘極區P5界定的下伏閘電極之間的導電層的區段的導電區。在不同的實施例中，通孔V0中的一或多者至少部分地界定包含銅或適用於形成位於積體電路裝置中的電性連接件的另一金屬的導電層的區段。
每一通孔V1（為清晰起見僅標示一者）是至少部分地界定位於由導電區M1或導電區M2界定的區段與由導電區M01至導電區M07B界定的下伏的區段之間的導電層的區段的導電區。在不同的實施例中，通孔V1中的一或多者至少部分地界定包含銅或適用於形成位於積體電路裝置中的電性連接件的另一金屬的導電層的區段。
圖5B1繪示積體電路佈局圖500B1，其包括將閘極區P2分成閘極端子A1及閘極端子B2並將閘極區P3分成閘極端子B1及閘極端子A2的切割多晶矽區CP。閘極端子A1藉由導電區M01、導電區MD4及導電區M05B、以及四個通孔V0電性連接至閘極端子A2。閘極端子B1藉由導電區M03、閘極區P5、導電區M07、以及四個通孔V0電性連接至閘極端子B2。
圖5B2繪示積體電路佈局圖500B2，其包括將閘極區P2分成閘極端子A1及閘極端子B2並將閘極區P3分成閘極端子B1及閘極端子A2的切割多晶矽區CP。閘極端子A1藉由導電區M01、導電區MD4及導電區M07、以及四個通孔V0電性連接至閘極端子A2。閘極端子B1藉由導電區M03B、閘極區P5、導電區M05、以及四個通孔V0電性連接至閘極端子B2。
圖5C1繪示積體電路佈局圖500C1，其包括將閘極區P2分成閘極端子A1及閘極端子B2並將閘極區P3分成閘極端子B1及閘極端子A2的切割多晶矽區CP。閘極端子A1藉由導電區M01、閘極區P5、導電區M05、以及四個通孔V0電性連接至閘極端子A2。閘極端子B1藉由導電區M03、導電區MD4及導電區M07、以及四個通孔V0電性連接至閘極端子B2。
圖5C2繪示積體電路佈局圖500C2，其包括將閘極區P2分成閘極端子A1及閘極端子B2並將閘極區P3分成閘極端子B1及閘極端子A2的切割多晶矽區CP。閘極端子A1藉由導電區M01、閘極區P5、導電區M07、以及四個通孔V0電性連接至閘極端子A2。閘極端子B1藉由導電區M03B、導電區MD4及導電區M05、以及四個通孔V0電性連接至閘極端子B2。
圖5D1繪示積體電路佈局圖500D1，其包括將閘極區P2分成閘極端子A1及B2並將閘極區P3分成閘極端子B1及A2的切割多晶矽區CP。閘極端子A1藉由導電區M01、M1、M05、二個通孔V0、以及二個通孔V1電性連接至閘極端子A2。閘極端子B1藉由導電區M03、M2及M07、二個通孔V0、以及二個通孔V1電性連接至閘極端子B2。
圖5D2繪示積體電路佈局圖500D2，其包括將閘極區P2分成閘極端子A1及閘極端子B2並將閘極區P3分成閘極端子B1及閘極端子A2的切割多晶矽區CP。閘極端子A1藉由導電區M01、導電區M1、導電區M07、二個通孔V0、以及二個通孔V1電性連接至閘極端子A2。閘極端子B1藉由導電區M03、導電區M2及導電區M05、二個通孔V0、以及二個通孔V1電性連接至閘極端子B2。
圖5E1繪示積體電路佈局圖500E1，其包括將閘極區P2分成閘極端子A1及閘極端子B2的切割多晶矽區CP。閘極區P3對應於閘極端子A2，且閘極區P4對應於閘極端子B1。閘極端子A1藉由導電區M01及二個通孔V0電性連接至閘極端子A2。閘極端子B1藉由導電區M07及二個通孔V0電性連接至閘極端子B2。
圖5E2繪示積體電路佈局圖500E2，其包括將閘極區P2分成閘極端子A1及閘極端子B2的切割多晶矽區CP。閘極區P3對應於閘極端子B1，且閘極區P4對應於閘極端子A2。閘極端子A1藉由導電區M01及二個通孔V0電性連接至閘極端子A2。閘極端子B1藉由導電區M05及二個通孔V0電性連接至閘極端子B2。
圖5F1及圖5F2分別繪示積體電路佈局圖500F1及500F2，積體電路佈局圖500F1及積體電路佈局圖500F2中的任一者均不包括切割多晶矽區CP。在積體電路佈局圖500F1及積體電路佈局圖500F2中的每一者中，閘極區P3對應於閘極端子A1及閘極端子A2，且閘極區P4對應於閘極端子B1及閘極端子B2。
圖5G1及圖5G2分別繪示積體電路佈局圖500G1及500G2，積體電路佈局圖500G1及積體電路佈局圖500G2中的任一者均不包括切割多晶矽區CP。在積體電路佈局圖500G1及積體電路佈局圖500G2中的每一者中，閘極區P2對應於閘極端子A1及閘極端子A2，且閘極區P3對應於閘極端子B1及閘極端子B2。
圖5H1及圖5H2分別繪示積體電路佈局圖500H1及500H2，積體電路佈局圖500H1及積體電路佈局圖500H2中的任一者均不包括切割多晶矽區CP。在積體電路佈局圖500H1及積體電路佈局圖500H2中的每一者中，閘極區P2對應於閘極端子A1及閘極端子A2，且閘極區P3對應於閘極端子B1及閘極端子B2。
在操作140處，在一些實施例中，在胞元中對一或多個閘極區進行定位。對所述一或多個閘極區進行定位包括沿第一方向對所述一或多個閘極區進行定位。
對所述一或多個閘極區進行定位包括將至少一個閘極區定位成與胞元的至少二個主動區相交，所述胞元的第三主動區定位於所述至少二個主動區之間。主動區被視為藉由跨越閘極區且在第二方向及第三方向上遠離閘極區延伸而與所述閘極區相交。
將所述至少一個閘極區定位成與所述至少二個主動區相交，包括使第三主動區在第二方向或第三方向中的僅一者上遠離所述至少一個閘極區延伸。在一些實施例中，所述至少一個閘極區中的一個閘極區與第三主動區的邊緣交疊。在不同的實施例中，所述至少一個閘極區中的一個閘極區包括與第三主動區的邊緣交疊的氧化物界定（主動區）邊緣上多晶矽（poly on OD edge，PODE）區或連續氧化物界定邊緣上多晶矽（continuous PODE，CPODE）區。在一些實施例中，所述至少一個閘極區中的任一閘極區均不與第三主動區的邊緣交疊。
在不同的實施例中，對所述一或多個閘極區進行定位包括對閘極區P2至閘極區P4中的一或多者進行定位，如圖5B1至圖5H2所示的非限制性實例中所說明。在不同的實施例中，將所述至少一個閘極區定位成與所述至少二個主動區相交，包括將閘極區P2或閘極區P3定位成與主動區210及主動區240相交，如圖5B1、圖5C1、圖5D1、圖5E1、圖5F1、圖5G1及圖5H1所示的非限制性實例中所說明。在不同的實施例中，將所述至少一個閘極區定位成與所述至少二個主動區相交包括將閘極區P2或P3定位成與主動區210及230相交、或者將閘極區P3或P4定位成與主動區210及230相交，如圖5B2、圖5C2、圖5D2、圖5E2、圖5F2、圖5G2及圖5H2所示的非限制性實例中所說明。
在不同的實施例中，在胞元中對所述一或多個閘極區進行定位包括除了在第二方向或第三方向中的僅一者上遠離所述至少一個閘極區延伸的第三主動區對應的所述至少一個閘極區以外，更對一或多個閘極區進行定位。在不同的實施例中，對所述一或多個附加閘極區進行定位包括將所述一或多個附加閘極區定位成與第三主動區相交或者具有以上所述配置的組合。
在一些實施例中，對所述一或多個閘極區進行定位包括對一或多個切割多晶矽區進行定位。對所述一或多個切割多晶矽區進行定位包括將一或多個閘極區劃分成二或更多個區段。在不同的實施例中，對所述一或多個切割多晶矽區進行定位包括對切割多晶矽區CP進行定位，如圖5B1至圖5E2所示的非限制性實例中所說明。
在一些實施例中，對所述一或多個閘極區進行定位包括將至少一個閘極區定位於與閘極軌道對應的位置處。在不同的實施例中，將至少一個閘極區定位於與軌道對應的位置處包括將至少一個閘極區定位於與以上參照圖2及圖3所述的閘極軌道T1至閘極軌道T6中的至少一者對應的位置處。
在一些實施例中，在胞元中對所述一或多個閘極區進行定位包括對延伸至胞元的邊界凹陷部中的至少一個閘極區進行定位。在不同的實施例中，對延伸至邊界凹陷部中的至少一個閘極區進行定位包括對延伸至上述對應的圖2所述的邊界凹陷部200R1或邊界凹陷部200R2中的一者或二者中或者邊界凹陷部200R3中的至少一個閘極區進行定位。在不同的實施例中，對延伸至邊界凹陷部中的至少一個閘極區進行定位包括對延伸至上述對應的圖3所述的邊界凹陷部300R1或邊界凹陷部300R2中的一者或二者中或者邊界凹陷部300R3或邊界凹陷部300R4中的一者或二者中的至少一個閘極區進行定位。
在一些實施例中，在胞元中對所述一或多個閘極區進行定位包括將至少一個閘極區定位於胞元的邊界突出部內。在不同的實施例中，將至少一個閘極區定位於邊界突出部內包括將至少一個閘極區定位於上述對應的圖2所述的邊界突出部200P1內或者邊界突出部200P2或邊界突出部200P3中的一者或二者內。在不同的實施例中，將至少一個閘極區定位於邊界突出部內包括將至少一個閘極區定位於上述對應的圖3所述的邊界突出部300P1或邊界突出部300P2中的一者或二者內或者邊界突出部300P3或邊界突出部300P4中的一者或二者內。
在一些實施例中，在胞元中對所述一或多個閘極區進行定位包括修正積體電路佈局圖。
在操作150處，在一些實施例中，在胞元中對一或多個導電區進行定位。對所述一或多個導電區進行定位包括在積體電路佈局圖中對至少部分地界定一或多個積體電路裝置結構元件的一或多個區進行定位，所述一或多個積體電路裝置結構元件能夠形成電性連接件以連通由主動區及閘極區界定的主動區域及/或閘電極。
在不同的實施例中，對所述一或多個導電區進行定位包括沿第一方向及/或沿第二方向及第三方向對所述一或多個導電區進行定位。在不同的實施例中，對所述一或多個導電區進行定位包括對至少部分地界定以下中的一或多者的一或多個區域進行定位：金屬擴散段、源極/汲極接點、金屬零區段（metal zero segment）、金屬一區段、更高層級金屬區段、或者自金屬擴散區段或閘電極延伸至上覆金屬段的通孔。
在不同的實施例中，對所述一或多個導電區進行定位包括對導電區MD1至導電區MD5、導電區M1、導電區M2、或導電區M01至導電區M07B、或者通孔V0或通孔V1中的一或多者進行定位，如圖5B1至圖5H2所示的非限制性實例中所說明。
在一些實施例中，對所述一或多個導電區進行定位包括將所述一或多個導電區中的至少一者定位於胞元邊界的突出部內。在不同的實施例中，在胞元中對所述一或多個導電區進行定位包括將所述一或多個導電區中的至少一者定位於上述對應的2圖所述的邊界突出部200P1、邊界突出部200P2或邊界突出部200P3中的一者內或者上述對應的圖3所述的突出部300P1、邊界突出部300P2、邊界突出部300P3或邊界突出部300P4中的一或多者內。
在一些實施例中，在胞元中對所述一或多個導電區進行定位包括將所述一或多個導電區中的至少一者定位成與胞元的邊界凹陷部不交疊。在不同的實施例中，在胞元中對所述一或多個導電區進行定位包括將所述一或多個導電區中的至少一者定位成與上述對應的圖2所述的邊界凹陷部200R1、邊界凹陷部200R2或邊界凹陷部200R3中的一或多者不交疊或者與上述對應的圖3所述的邊界凹陷部300R1、邊界凹陷部300R2、邊界凹陷部300R3或邊界凹陷部300R4中的一或多者不交疊。
在一些實施例中，在胞元中對所述一或多個導電區進行定位包括修正積體電路佈局圖。
在操作160處，在一些實施例中，將修正後的佈局圖儲存於儲存裝置中。在不同的實施例中，將佈局圖儲存於儲存裝置中包括將佈局圖儲存於非揮發性電腦可讀取記憶體或胞元庫（例如，資料庫）中，及/或包括藉由網路來儲存佈局圖。在一些實施例中，將佈局圖儲存於儲存裝置中包括藉由下述對應的圖13所述的電子設計自動化系統1300的網路1314來儲存佈局圖。
在操作170處，在一些實施例中，基於修正後的佈局圖來製作一或多個半導體罩幕、或者半導體積體電路的層中的至少一個組件。下述對應的圖14來論述製作一或多個半導體罩幕或者半導體積體電路的層中的至少一個組件。
在操作180處，在一些實施例中，基於修正後的佈局圖來實行一或多個製造操作。在一些實施例中，實行一或多個製造操作包括基於佈局圖來實行一或多次微影曝光（lithographic exposure）。下述對應的圖14來論述基於佈局圖來實行一或多個製造操作（例如，一或多次微影曝光）。
藉由執行方法100的操作中的一些操作或全部操作，產生積體電路佈局圖，在所述積體電路佈局圖中，胞元包括與所述胞元中的一或多個主動區相交且能夠與相鄰胞元的一或多個主動區相交的閘極區。積體電路佈局圖及基於所述積體電路佈局圖而製造的積體電路裝置藉此能夠避免在胞元邊界處使用虛擬閘極區，相較於不包括與胞元中的一或多個主動區相交且能夠與相鄰胞元的一或多個主動區相交的閘極區的方法，此方法降低了面積要求。
圖6是根據一些實施例產生積體電路的佈局圖的方法600的流程圖。方法600的操作能夠作為形成基於所產生的積體電路佈局圖而製造的一或多個積體電路裝置（例如，下述分別對應的圖11及圖12所述的積體電路裝置1100或1200中的一者）的方法的一部分來實行。積體電路裝置的非限制性實例包括記憶體電路、邏輯裝置、處理裝置、訊號處理電路等。
在一些實施例中，方法600的操作中的一些操作或全部操作能夠作為自動化放置與佈線方法的一部分來實行。在一些實施例中，方法600的操作中的一些操作或全部操作能夠由自動化放置與佈線系統（例如，以下參照圖13所述的電子設計自動化系統1300中所包括的且被配置成實行自動化放置與佈線方法的系統）實行。
方法600的操作中的一些操作或全部操作能夠作為在設計機構（例如，以下參照圖14所述的設計機構1420）中實行的設計程序的一部分來實行。
在一些實施例中，方法600的一些或全部是由電腦的處理器執行。在一些實施例中，方法600的一些或全部是由以下參照圖13所述的電子設計自動化系統1300的處理器1302執行。
在一些實施例中，方法600的操作是以圖6所示的次序來實行。在一些實施例中，方法600的操作是以圖6所示次序之外的次序來實行。在一些實施例中，在實行方法600的一或多個操作之前、之間、期間及/或之後實行一或多個操作。
圖7至圖10分別繪示在一些實施例中藉由執行方法600的一或多個操作而產生的積體電路佈局圖700至積體電路佈局圖1000的非限制性實例。為清晰起見，積體電路佈局圖700至1000被簡化。在不同的實施例中，積體電路佈局圖700至積體電路佈局圖1000中的一或多者除了圖7至圖10所示特徵以外更包括多個特徵，例如，一或多個電晶體元件、電源軌、隔離結構、井、導電元件等。
圖7繪示根據一些實施例的積體電路佈局圖700。佈局圖700包括胞元200C-1及胞元200C-2、主動區210-2、主動區220-1、主動區230-1及主動區240-2、閘極軌道T1至閘極軌道T7、閘極間距GP、閘極區P1至閘極區P7、放置與佈線邊界（place-and-route boundary，prBoundary）PR1、以及X方向及Y方向。在不同的實施例中，積體電路佈局圖700除了主動區210-2、主動區220-1、主動區230-1及主動區240-2以外更包括一或多個主動區（圖中未示出）。
圖8繪示根據一些實施例的積體電路佈局圖800。佈局圖800包括胞元300C-1及胞元300C-2、主動區210-2、主動區220-1、主動區230-2及主動區240-1、閘極軌道T1至閘極軌道T7、閘極間距GP、閘極區P1至閘極區P7、放置與佈線邊界PR2、以及X方向及Y方向。在不同的實施例中，積體電路佈局圖800除了主動區210-2、主動區220-1、主動區230-2及主動區240-1以外更包括一或多個主動區（圖中未示出）。
圖9繪示根據一些實施例的積體電路佈局圖900。佈局圖900包括胞元200C-1至胞元200C-5以及X方向及Y方向。
圖10繪示根據一些實施例的積體電路佈局圖1000。佈局圖1000包括胞元300C-1至胞元300C-5以及X方向及Y方向。
胞元200C-1至胞元200C-5中的每一者是上述對應的圖2所述的胞元200C的實施例，且胞元300C1至300C-5中的每一者是上述對應的圖3所述的胞元300C的實施例。主動區210-2、主動區220-1、主動區230-1、主動區230-2、主動區240-1及主動區240-2中的每一者分別是上述對應的圖2及圖3所述的主動區210至主動區240的實施例。
閘極軌道T1至閘極軌道T7及閘極間距GP等效於上述對應的圖2及圖3所述的具有閘極間距GP的閘極軌道T1至閘極軌道T6。閘極區P1至閘極軌道P7等效於上述對應的圖5B1至圖5H2所述的閘極區P1至閘極區P6。上述對應的圖2至圖4及圖5B1至圖5H2論述了X方向及Y方向。
放置與佈線邊界PR1及放置與佈線邊界PR2中的每一者是用於界定區域的閉合邊界（closed boundary）。在一或多個佈線操作中，於所述區域中，一組電性連接件在閉合邊界內形成以連通及/或形成至閉合邊界所界定的區域，而被佈線及/或形成各種特徵。在一些實施例中，所述一或多個佈線操作是自動化放置與佈線方法的一部分。
在不同的實施例中，積體電路佈局圖700至積體電路佈局圖1000中的一或多者除了圖7至圖10所示的胞元200C-1至200C-5或胞元300C-1至300C-5中的二或更多者以外，更包括一或多個胞元（圖中未示出）。
在積體電路佈局圖700中，如圖7中所示，胞元200C-1包括邊界凹陷部200R1-1、邊界凹陷部200R2-1以及邊界凹陷部200R3-1及邊界突出部200P1-1、邊界突出部200P2-1以及邊界突出部200P3-1，且胞元200C-2包括邊界凹陷部200R1-2、邊界凹陷部200R2-2以及邊界凹陷部200R3-2及邊界突出部200P1-2、邊界突出部200P2-2以及邊界突出部200P3-2。胞元200C-1及胞元200C-2各自的邊界凹陷部對應於邊界凹陷部200R1至邊界凹陷部200R3，且胞元200C-1及200C-2各自的邊界突出部對應於邊界突出部200P1至邊界突出部200P3，邊界凹陷部200R1至邊界凹陷部200R3及邊界突出部200P1至邊界突出部200P3各自在上述對應的圖2進行了論述。
使胞元200C-1與胞元200C-2貼靠於一起，邊界突出部200P1-1藉此安裝於邊界凹陷部200R3-2內，邊界突出部200P2-2藉此安裝於邊界凹陷部200R2-1內，且邊界突出部200P3-2藉此安裝於邊界凹陷部200R1-1內。
閘極區P4及閘極區P5中的每一者在與各自的閘極軌道T4及閘極軌道T5對應的位置處沿Y方向對齊，且包含於胞元200C-1及200C-2二者中。閘極區P4與邊界突出部200P1-1相交，且閘極區P5與邊界突出部200P2-2及邊界突出部200P3-2相交。
閘極區P4亦與主動區220-1及主動區230-1相交，且藉此能夠用於在突出部200P1-1中具有一或多個組件的一或多個電晶體中。閘極區P5亦與主動區210-2及240-2相交，且藉此能夠用於在突出部200P2-2或200P3-2中的一者或二者中具有一或多個組件的一或多個電晶體中。
由於相鄰的閘極區P4及閘極區P5中的每一者包含於胞元200C-1及200C-2二者中且能夠用於一或多個電晶體中，因此積體電路佈局圖700包括相貼靠的胞元200C-1及胞元200C-2，在胞元200C-1與200C-2之間無虛擬閘極區。
在積體電路佈局圖800中，如圖8中所示，胞元300C-1包括邊界凹陷部300R1-1、凹陷部300R2-1、凹陷部300R3-1以及邊界凹陷部300R4-1及邊界突出部300P1-1、邊界突出部300P2-1、邊界突出部300P3-1以及邊界突出部300P4-1，且胞元300C-2包括邊界凹陷部300R1-2、邊界凹陷部300R2-2、邊界凹陷部300R3-2以及邊界凹陷部300R4-2及邊界突出部300P1-2至邊界突出部300P4-2。胞元300C-1及胞元300C-2各自的邊界凹陷部對應於邊界凹陷部300R1至300R4且胞元300C-1及300C-2各自的邊界突出部對應於邊界突出部300P1至300P4，邊界凹陷部300R1至300R4及邊界突出部300P1至300P4各自在上述對應的圖3進行了論述。
使胞元300C-1與胞元300C-2貼靠於一起，邊界突出部300P1-1藉此安裝於邊界凹陷部300R4-2內，邊界突出部300P2-1藉此安裝於邊界凹陷部300R3-2內，邊界突出部300P3-2藉此安裝於邊界凹陷部300R2-1內，且邊界突出部300P4-2藉此安裝於邊界凹陷部300R1-1內。
閘極區P4及P5中的每一者在與各自的閘極軌道T4及T5對應的位置處沿Y方向對齊，且包含於胞元300C-1及300C-2二者中。閘極區P4與邊界突出部300P1-1及300P2-1相交，且閘極區P5與邊界突出部300P3-2及300P4-2相交。
閘極區P4亦與主動區220-1及主動區240-1相交，且藉此能夠用於在邊界突出部300P1-1或邊界突出部300P2-1中的一者或二者中具有一或多個組件的一或多個電晶體中。閘極區P5亦與主動區210-2及主動區230-2相交，且藉此能夠用於在邊界突出部300P3-2或邊界突出部300P4-2中的一者或二者中具有一或多個組件的一或多個電晶體中。
由於相鄰的閘極區P4及閘極區P5中的每一者包含於胞元300C-1及胞300C-2二者中且能夠用於一或多個電晶體中，因此積體電路佈局圖800包括相貼靠的胞元300C-1及胞元300C-2，在胞元300C-1與胞300C-2之間無虛擬閘極區。
在積體電路佈局700中，如圖7中所示，胞元200C-1及200C-2中的每一者在Y方向上具有相同的高度（圖中未標示）。在積體電路佈局圖900中，如圖9中所示，胞元200C-2所具有的高度（圖中未標示）不同於胞元200C-1、胞元200C-3、胞元200C-4及胞元200C-5中的每一者的高度（圖中未標示），且胞元200C-2所包括的邊界凹陷部及突出部的數目大於胞元200C-1、胞元200C-3、胞元200C-4及胞元200C-5中的每一者中所包括的凹陷部及突出部的數目。胞元200C-2藉此能夠在正X方向或負X方向中的一者或二者上貼靠多個胞元。
在圖9所示的實施例中，胞元200C-2在負X方向上貼靠二個胞元（即胞元200C-1及胞元200C-4）且在正X方向上貼靠二個胞元（即胞元200C-3及胞元200C-5）。在不同的實施例中，胞元200C-2在負X方向或正X方向中的一者或二者上貼靠少於二個或多於二個胞元。
在積體電路佈局800中，如圖8中所示，胞元300C-1及300C-2中的每一者在Y方向上具有相同的高度（圖中未標示）。在積體電路佈局圖1000中，如圖10中所示，胞元300C-2所具有的高度（圖中未標示）不同於胞元300C-1、胞元300C-3、胞元300C-4及胞元300C-5中的每一者的高度（圖中未標示），且胞元300C-2所包括的邊界凹陷部及邊界突出部的數目大於胞元300C-1、胞元300C-3、胞元300C-4及胞元300C-5中的每一者中所包括的邊界凹陷部及邊界突出部的數目。胞元300C-2藉此能夠在正X方向或負X方向中的一者或二者上貼靠多個胞元。
在圖10所示的實施例中，胞元300C-2在負X方向上貼靠二個胞元（即胞元300C-1及胞元300C-4）且在正X方向上貼靠二個胞元（即胞元300C-3及胞元300C-5）。在不同的實施例中，胞元300C-2在負X方向或正X方向中的一者或二者上貼靠少於二個或多於二個胞元。
在操作610處，在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖。在不同的實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收以下各者的佈局圖：標準胞元、定製化胞元、工程變更命令胞元、邏輯閘胞元、記憶體胞元、或另一類型的胞元、或者能夠在積體電路佈局圖中被界定的胞元的組合。在不同的實施例中，邏輯閘胞元包括以下中的一或多者的佈局圖：及裝置、或裝置、反及裝置、反或裝置、互斥或裝置、反相裝置、及或反相裝置、或及反相裝置、多工器裝置、正反器裝置、緩衝器裝置、栓鎖器裝置、延遲裝置、或時脈裝置。在不同的實施例中，記憶體胞元包括以下中的一或多者的佈局圖：靜態隨機存取記憶體胞元、動態隨機存取記憶體胞元、電阻性隨機存取記憶體胞元、磁阻性隨機存取記憶體胞元、或唯讀記憶體胞元、或者能夠具有表示邏輯值的多個狀態的另一裝置。
在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括藉由執行以上參照圖1所述的方法100的操作中的一些操作或全部操作而接收一或多個積體電路佈局圖。在不同的實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收以上分別參照圖2及圖3所述的胞元200C或胞元300C中的一者或二者、及/或接收以上參照圖7及圖9所述的胞元200C-1至胞元200C-5中的二或更多者、及/或接收以上參照圖8及圖10所述的胞元300C-1至胞元300C-5中的二或更多者。
在不同的實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收一或多個電子檔案及/或自胞元庫接收第一胞元的佈局圖及第二胞元的佈局圖。在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括藉由網路接收第一胞元的佈局圖及第二胞元的佈局圖。在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括藉由下述對應的圖13所述的電子設計自動化系統1300的網路1314接收第一胞元的佈局圖及第二胞元的佈局圖。
在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收可作為積體電路製造流程的一部分由積體電路製造系統（例如，下述對應的圖14所述的積體電路製造系統1400）使用的一或多個積體電路設計佈局圖1422。
接收第一胞元的佈局圖及第二胞元的佈局圖包括接收包括至少一個邊界突出部的第一胞元的佈局圖，及包括至少一個邊界凹陷部的第二胞元的佈局圖。
在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收具有相同閘極間距的第一胞元的佈局圖及第二胞元的佈局圖。在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收具有不同的閘極間距的第一胞元的佈局圖及第二胞元的佈局圖。
在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收具有多個閘極間距的第一胞元的佈局圖及第二胞元的佈局圖，在所述多個閘極間距中，一個閘極間距是另一閘極間距的倍數。在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括修改一或多個閘極間距以使得第一胞元的佈局圖與第二胞元的佈局圖具有相同的閘極間距。
在一些實施例中，接收第一胞元的佈局圖及第二胞元的佈局圖包括接收其中定位有一或多個導電區的第一胞元的佈局圖或第二胞元的佈局圖中的至少一者。在不同的實施例中，所述一或多個導電區包括由以上參照圖5B1至圖5H2所述的導電區MD1至導電區MD5、導電區M1、導電區M2、導電區M01至導電區M07B、通孔V0、或通孔V1所例示的一或多個導電區。
在操作620中，藉由將第一胞元的邊界突出部安裝於第二胞元的邊界凹陷部內並使積體電路佈局的第一閘極區與所述邊界突出部以及與第二胞元的第一主動區相交來使第一胞元與第二胞元貼靠於一起。
在一些實施例中，將第一胞元的邊界突出部安裝於第二胞元的邊界凹陷部內包括使第一胞元的邊界突出部與第二胞元的邊界凹陷部匹配。在一些實施例中，將第一胞元的邊界突出部安裝於第二胞元的邊界凹陷部內包括在第一胞元的邊界突出部與第二胞元的邊界凹陷部之間留下一或多個間隙。
在一些實施例中，將第一胞元的邊界突出部安裝於第二胞元的邊界凹陷部內包括將第一胞元的多於一個邊界突出部安裝於第二胞元的多於一個邊界凹陷部內。在一些實施例中，將第一胞元的邊界突出部安裝於第二胞元的邊界凹陷部內包括將第二胞元的一或多個邊界突出部安裝於第一胞元的一或多個邊界凹陷部內。
在不同的實施例中，使第一胞元與第二胞元貼靠於一起包括除了使第一胞元與第二胞元貼靠於一起以外亦使第一胞元與一或多個胞元貼靠於一起。例如將第一胞元的一或多個邊界突出部安裝於第二胞元及/或附加胞元的一或多個邊界凹陷部內，或者將第二胞元及/或附加胞元的一或多個邊界突出部安裝於第一胞元的一或多個邊界凹陷部內。
在不同的實施例中，使第一胞元與第二胞元貼靠於一起包括使以上參照圖7至圖10所述的胞元200C-1至胞元200C-5或胞元300C-1至胞元300C-5中的一或多者與胞元200C-1至胞元200C-5或胞元300C-1至胞元300C-5中的另外一或多者貼靠於一起。
在一些實施例中，使第一閘極區與邊界突出部及第一主動區相交包括藉由使第一胞元的閘極區與第二胞元的閘極區合併來形成第一閘極區。在不同的實施例中，使第一閘極區與邊界突出部及第一主動區相交包括使第一胞元的第一閘極區與第二胞元的第一主動區相交、或者使第二胞元的第一閘極區與第一胞元的邊界突出部相交。
在不同的實施例中，使第一閘極區與邊界突出部及第一主動區相交包括以下操作中的一者或二者：使第一閘極區與第一胞元的一或多個附加邊界突出部相交、或者使第一閘極區與第二胞元的一或多個附加主動區相交。
在不同的實施例中，使第一閘極區與邊界突出部及第一主動區相交包括以下操作中的一者或二者：使第一閘極區與一或多個附加胞元的一或多個邊界突出部相交、或者使第一閘極區與一或多個附加胞元的一或多個主動區相交。
在不同的實施例中，使第一閘極區與邊界突出部相交包括使上述對應的圖7及圖8所述的閘極區P1至閘極區P7中的一或多者與邊界突出部200P1-1至邊界突出部200P3-2或邊界突出部300P1-1至邊界突出部300P4-2中的一或多者相交。在不同的實施例中，使第一閘極區與第一主動區相交包括使上述對應的圖7及圖8所述的閘極區P1至閘極區P7中的一或多者與主動區210-1至主動區240-2中的一或多者相交。
在一些實施例中，使第一閘極區與邊界突出部及第一主動區相交包括基於閘極軌道來使第一胞元與第二胞元對齊。在一些實施例中，基於閘極軌道來使第一胞元與第二胞元對齊包括基於上述對應的圖2、圖3、圖7及圖8所述的閘極軌道T1至閘極軌道T7中的一或多者來使第一胞元與第二胞元對齊。
在一些實施例中，使第一胞元與第二胞元貼靠於一起包括修正積體電路佈局圖。
在操作630處，在一些實施例中，將第一胞元及第二胞元定位於放置與佈線邊界內。在一些實施例中，將第一胞元及第二胞元定位於放置與佈線邊界內包括將第一胞元及第二胞元定位於上述分別對應的圖7及圖8的放置與佈線邊界PR1或放置與佈線邊界PR2中的一者內。
在一些實施例中，將第一胞元及第二胞元定位於放置與佈線邊界內包括在放置與佈線邊界內形成與第一胞元或第二胞元中的一者或二者的一或多個邊界凹陷部對應的一或多個空白區域（clear area）。
在一些實施例中，將第一胞元及第二胞元定位於放置與佈線邊界內包括修正積體電路佈局圖。
在操作640處，在一些實施例中，佈線出連通第一胞元及第二胞元的一或多個電性連接件。在一些實施例中，佈線出所述一或多個電性連接件包括根據放置與佈線邊界來佈線出所述一或多個電性連接件。
在一些實施例中，佈線出電性連接件包括以自動化放置與佈線方法的一部分來佈線出電性連接件。在一些實施例中，佈線出電性連接件是由自動化放置與佈線系統（例如，下述對應的圖13所述的電子設計自動化系統1300中所包括的且被配置成實行自動化放置與佈線方法的系統）實行。
佈線出所述一或多個電性連接件包括在積體電路佈局圖內對一或多個導電區進行定位。對導電區進行定位包括在導電層（例如，金屬一、金屬二（metal two）等）中至少部分地界定一個區域，以使得在基於積體電路佈局圖而製造的積體電路裝置中所述導電層的區段與所述積體電路裝置的一或多個下伏元件之間形成電性連接件。在不同的實施例中，對所述一或多個導電區進行定位會至少部分地界定導電層的區段，其包含銅或適用於形成連通積體電路裝置的電性連接件的另一金屬。
在不同的實施例中，在積體電路佈局圖內對所述一或多個導電區進行定位包括對由上述對應的圖5B1至圖5H2所述的導電區MD1至導電區MD5、導電區M1、導電區M2、導電區M01至導電區M07B、通孔V0、或通孔V1所例示的一或多個導電區進行定位。
在一些實施例中，佈線出連通第一胞元及第二胞元的電性連接件包括修正積體電路佈局圖。
在操作650處，在一些實施例中，將修正後的佈局圖儲存於儲存裝置中。在不同的實施例中，將佈局圖儲存於儲存裝置中包括將佈局圖儲存於非揮發性電腦可讀取記憶體或胞元庫（例如，資料庫）中，及/或包括藉由網路來儲存佈局圖。在一些實施例中，將佈局圖儲存於儲存裝置中包括藉由以下參照圖13所述的電子設計自動化系統1300的網路1314來儲存佈局圖。
在操作660處，在一些實施例中，基於修正後的佈局圖來製作以下中的至少一者：一或多個半導體罩幕、或者半導體積體電路的層中的至少一個組件。以下參照圖14來論述製作一或多個半導體罩幕或者半導體積體電路的層中的至少一個組件。
在操作670處，在一些實施例中，基於修正後的佈局圖來實行一或多個製造操作。在一些實施例中，實行一或多個製造操作包括基於佈局圖來實行一或多次微影曝光。以下參照圖14來論述基於佈局圖來實行一或多個製造操作（例如，一或多次微影曝光）。
藉由執行方法600的操作中的一些操作或全部操作，產生積體電路佈局圖。在所述積體電路佈局圖中，被貼靠的胞元的閘極區與所述被貼靠的胞元中的一者的邊界突出部相交且與所述被貼靠的胞元中的另一者的一或多個主動區相交。積體電路佈局圖及基於所述積體電路佈局圖而製造的積體電路裝置藉此能夠避免在胞元邊界處使用虛擬閘極區，相較於不包括與胞元中的一或多個主動區相交且能夠與相鄰胞元的一或多個主動區相交的閘極區的方法，此方法降低了面積要求。
圖11是根據一些實施例的積體電路裝置1100的圖。積體電路裝置1100是藉由執行方法100及/或方法600的操作中的一些操作或全部操作來形成，且是根據以上分別參照圖2及圖7所述的積體電路佈局圖200及積體電路佈局圖700來配置。
圖12是根據一些實施例的積體電路裝置1200的圖。積體電路裝置1200是藉由執行方法100及/或方法600的操作中的一些操作或全部操作來形成，且是根據以上分別參照圖3及圖8所述的積體電路佈局圖300及積體電路佈局圖800來配置。
為清晰起見，對圖11所示積體電路裝置1100及圖12所示積體電路裝置1200的說明被簡化。圖11及圖12繪示積體電路裝置1100及1200的平面圖，其中為利於以下論述而包含及排除了各種特徵。圖11及圖12中的每一者更繪示上述對應的圖2及圖3所述的X方向及Y方向。
積體電路裝置1100包括主動區域1110、主動區域1120、主動區域1130及主動區域1140、以及閘極結構G1及閘極結構G2，主動區域1110、主動區域1120、主動區域1130及主動區域1140中的每一者沿X方向延伸，閘極結構G1及閘極結構G2中的每一者沿Y方向延伸且上覆於主動區域1110、主動區域1120、主動區域1130及主動區域1140中的每一者上。
主動區域1110、主動區域1120、主動區域1130及主動區域1140是根據各自的主動區210、主動區220、主動區230及主動區240而配置的N型主動區域或P型主動區域，且閘極結構G1及閘極結構G2是根據閘極區P1至閘極區P6中的各閘極區而配置的閘極結構，主動區210、主動區220、主動區230及主動區240以及閘極區P1至閘極區P6中的每一者在上述對應的圖2及圖3進行了論述。
在圖11所示的實施例中，積體電路裝置1100包括四個主動區域及二個閘極結構。在不同的實施例中，積體電路裝置1100包括少於四個或多於四個主動區域及/或少於二個或多於二個閘極結構，所述主動區域及所述閘極結構中的每一者是如上述對應的積體電路佈局圖200及圖2所述根據各自的主動區及閘極區而配置。
根據積體電路佈局圖200，閘極結構G1上覆於主動區域1120及主動區域1130的邊緣上，主動區域1110及主動區域1140中的每一者跨越閘極結構G1延伸，閘極結構G2上覆於主動區域1110及主動區域1140的邊緣上，且主動區域1120及主動區域1130中的每一者跨越閘極結構G2延伸。
在不同的實施例中，閘極結構G1及主動區域1110、閘極結構G1及主動區域1140、閘極結構G2及主動區域1120、或閘極結構G2及主動區域1130中的一或多者被配置為N型金屬氧化物半導體電晶體或P型金屬氧化物半導體電晶體。
積體電路裝置1200包括主動區域1210、主動區域1220、主動區域1230及主動區域1240、以及閘極結構G3及閘極結構G4，主動區域1210、主動區域1220、主動區域1230及主動區域1240中的每一者沿X方向延伸，閘極結構G3及閘極結構G4中的每一者沿Y方向延伸且上覆於主動區域1210、主動區域1220、主動區域1230及主動區域1240中的每一者上。
主動區域1210、主動區域1220、主動區域1230及主動區域1240是根據各自的主動區210、主動區220、主動區230及主動區240而配置的N型主動區域或P型主動區域，且閘極結構G3及閘極結構G4是根據閘極區P1至閘極區P6中的各閘極區而配置的閘極結構，主動區210、主動區220、主動區230及主動區240以及閘極區P1至閘極區P6中的每一者在上述對應的圖2及圖3進行了論述。
在圖12所示的實施例中，積體電路裝置1200包括四個主動區域及二個閘極結構。在不同的實施例中，積體電路裝置1200包括少於四個或多於四個主動區域及/或少於二個或多於二個閘極結構，所述主動區域及所述閘極結構中的每一者是如上述對應的積體電路佈局圖300及圖3所述而根據各自的主動區及閘極區來配置。
根據積體電路佈局圖300，閘極結構G3上覆於主動區域1220及主動區域1240的邊緣上，主動區域1210及主動區域1230中的每一者跨越閘極結構G3延伸，閘極結構G4上覆於主動區域1210及主動區域1230的邊緣上，且主動區域1220及主動區域1240中的每一者跨越閘極結構G4延伸。
在不同的實施例中，閘極結構G3及主動區域1210、閘極結構G3及主動區域1230、閘極結構G4及主動區域1220、或閘極結構G4及主動區域1240中的一或多者被配置為N型金屬氧化物半導體電晶體或P型金屬氧化物半導體電晶體。
在不同的實施例中，積體電路裝置1100或積體電路裝置1200中的一者或二者包括適用於將主動區域與閘極結構的一或多個組合配置為一或多個N型金屬氧化物半導體電晶體或P型金屬氧化物半導體電晶體的附加積體電路裝置元件（圖中未示出），例如，摻雜區及/或磊晶區、井、或隔離結構。
在不同的實施例中，積體電路裝置1100或積體電路裝置1200中的一者或二者包括根據由上述對應的圖5B1至圖5H2所述的導電區MD1至導電區MD5、導電區M1、導電區M2、導電區M01至導電區M07B、通孔V0、或通孔V1所例示的導電區而配置的一或多個導電元件（圖中未示出），例如，接點、通孔、或者金屬擴散層的、金屬零層的、金屬一層的或更高金屬層的區段，積體電路裝置1100或1200中的所述一者或二者藉此包括通達所述一或多個N型金屬氧化物半導體電晶體或P型金屬氧化物半導體電晶體的一或多個電性連接。
在不同的實施例中，存在以下情形中的一或多者：根據由上述對應的圖5B1至圖5E2所述的切割多晶矽區CP所例示的一或多個切割多晶矽區，閘極結構G1由切割部分G1CP劃分成二個部分，閘極結構G2由切割部分G2CP劃分成二個部分，閘極結構G3由切割部分G3CP劃分成二個部分，或者閘極結構G4由切割部分G4CP劃分成二個部分，所給定的閘極結構的每一部分藉此可相對於所述所給定的閘極結構的每一其他部分被單獨地控制。
在不同的實施例中，除根據積體電路佈局圖200而配置的主動區域1110至主動區域1140以及閘極結構G1及閘極結構G2以外，積體電路裝置1100亦包括根據積體電路佈局圖200而配置的主動區域與閘極結構的一或多個其他組合（圖中未示出），以使得積體電路裝置1100是根據以上分別參照圖7或圖9所述的積體電路佈局圖700或積體電路佈局圖900中的一者來配置。
在不同的實施例中，除根據積體電路佈局圖300而配置的主動區域1210至主動區域1240以及閘極結構G3及閘極結構G4以外，積體電路裝置1200亦包括根據積體電路佈局圖300而配置的主動區域與閘極結構的一或多個其他組合（圖中未示出），以使得積體電路裝置1200是根據以上分別參照圖8或圖10所述的積體電路佈局圖800或積體電路佈局圖1000中的一者來配置。
藉由執行方法100及方法600的操作中的一些操作或全部操作來進行製造且根據上述對應的圖1至圖10所述的積體電路佈局圖200、積體電路佈局圖300或積體電路佈局圖700至積體電路佈局圖1000進行配置，積體電路裝置1100及積體電路裝置1200中的每一者能夠達成上述對應的方法100、方法600、及圖1至圖10所述的優點。
圖13是根據一些實施例的電子設計自動化系統1300的方塊圖。
在一些實施例中，電子設計自動化系統1300包括自動化放置與佈線系統。根據一些實施例，本文所述的根據一或多個實施例用於設計佈局圖及表示導線佈線安排的方法可例如使用電子設計自動化系統1300來實作。
在一些實施例中，電子設計自動化系統1300是通用計算裝置，其包括硬體的處理器1302及非暫時性電腦可讀取儲存媒體1304。儲存媒體1304尤其編碼有（即，儲存）指令（例如，電腦程式碼）1306，也可說是，可執行指令集。硬體的處理器1302對指令1306的執行（至少部分地）表示電子設計自動化工具，所述電子設計自動化工具實作本文根據一或多個實施例所述的方法（在下文中，稱為所提及過程及/或方法）中的一部分或全部。
處理器1302藉由匯流排1308電性耦合至電腦可讀取儲存媒體1304。處理器1302亦藉由匯流排1308電性耦合至輸入/輸出（input/output，I/O）介面1310。網路介面1312亦藉由匯流排1308電性連接至處理器1302。網路介面1312連接至網路1314，以使得處理器1302及電腦可讀取儲存媒體1304能夠藉由網路1314連接至外部元件。處理器1302被配置成執行編碼於電腦可讀取儲存媒體1304中的指令1306，以使電子設計自動化系統1300可用於實行所提及過程及/或方法的一部分或全部。在一或多個實施例中，處理器1302是中央處理單元（central processing unit，CPU）、多處理器（multi-processor）、分佈式處理系統（distributed processing system）、應用專用積體電路（application specific integrated circuit，ASIC）及/或適合的處理單元。
在一或多個實施例中，電腦可讀取儲存媒體1304是電子系統、磁性系統、光學系統、電磁系統、紅外線系統及/或半導體系統（或者是設備或裝置）。舉例而言，電腦可讀取儲存媒體1304包括半導體記憶體或固態記憶體（semiconductor or solid-state memory）、磁帶（magnetic tape）、可抽換式電腦磁片（removable computer diskette）、隨機存取記憶體、唯讀記憶體、硬式磁碟（rigid magnetic disk）及/或光碟（optical disk）。在使用光碟的一或多個實施例中，電腦可讀取儲存媒體1304包括光碟唯讀記憶體（compact disk-read only memory，CD-ROM）、讀/寫光碟（compact disk-read/write，CD-R/W）及/或數位視訊光碟（digital video disc，DVD）。
在一或多個實施例中，儲存媒體1304儲存指令1306，指令1306被配置成使電子設計自動化系統1300（其中此種執行（至少部分地）表示電子設計自動化工具）可用於實行所提及過程及/或方法的一部分或全部。在一或多個實施例中，儲存媒體1304亦儲存利於實行所提及過程及/或方法的一部分或全部的資訊。在一或多個實施例中，儲存媒體1304儲存由包括本文所揭露的標準胞元在內的標準胞元庫1307。
電子設計自動化系統1300包括輸入/輸出介面1310。輸入/輸出介面1310耦合至外部電路系統（external circuitry）。在一或多個實施例中，輸入/輸出介面1310包括用於向處理器1302傳送資訊及命令的鍵盤、小鍵盤（keypad）、滑鼠、軌跡球（trackball）、軌跡墊（trackpad）、觸控螢幕及/或遊標方向鍵。
電子設計自動化系統1300亦包括耦合至處理器1302的網路介面1312。網路介面1312使得電子設計自動化系統1300能夠與連接有一或多個其他電腦系統的網路1314通訊。網路介面1312包括例如藍芽（BLUETOOTH）、無線保真（WIFI）、全球互通微波存取（WIMAX）、通用封包無線電服務（GPRS）、或寬頻分碼多重存取（WCDMA）等無線網路介面；或者例如乙太網路（ETHERNET）、通用串列匯流排（USB）、或IEEE-1364等有線網路介面。在一或多個實施例中，所提及過程及/或方法的一部分或全部是在二或更多個電子設計自動化系統1300中實作。
電子設計自動化系統1300被配置成藉由輸入/輸出介面1310接收資訊。藉由輸入/輸出介面1310所接收的資訊包括以下中的一或多者：指令、資料、設計規則、標準胞元庫、及/或供處理器1302處理的其他參數。所述資訊藉由匯流排1308被傳遞至處理器1302。電子設計自動化系統1300被配置成藉由輸入/輸出介面1310接收與使用者介面（user interface，UI）相關的資訊。所述資訊作為使用者介面1342儲存於電腦可讀取儲存媒體1304中。
在一些實施例中，所提及過程及/或方法的一部分或全部被實作為供處理器執行的獨立軟體應用。在一些實施例中，所提及過程及/或方法的一部分或全部被實作為是附加軟體應用一部分的軟體應用。在一些實施例中，所提及過程及/或方法的一部分或全部被實作為軟體應用的外掛程式（plug-in）。在一些實施例中，所提及過程及/或方法中的至少一者被實作為是電子設計自動化工具一部分的軟體應用。在一些實施例中，所提及過程及/或方法的一部分或全部被實作為由電子設計自動化系統1300使用的軟體應用。在一些實施例中，使用例如可自凱登斯設計系統公司（CADENCE DESIGN SYSTEMS, Inc.）購得的VIRTUOSO® 等工具或者另一適合的佈局產生工具來產生包括標準胞元的佈局圖。
在一些實施例中，所述過程被視為在非暫時性電腦可讀取記錄媒體中儲存的程式的功能。非暫時性電腦可讀取記錄媒體的實例包括但不限於外部/可抽換式及/或內部/內建式儲存單元或記憶體單元，例如，光碟（例如DVD）、磁碟（例如硬碟）、半導體記憶體（例如ROM、RAM、記憶卡）等中的一或多者。
圖14是根據一些實施例的積體電路製造系統1400及與其相關聯的積體電路製造流程的方塊圖。在一些實施例中，基於佈局圖，使用積體電路製造系統1400來製作以下中的至少一者：（A）一或多個半導體罩幕或者（B）半導體積體電路的層中的至少一個組件。
在圖14中，積體電路製造系統1400包括例如設計機構1420、罩幕機構（mask house）1430、及積體電路製作廠（fab）1450等實體，所述實體在與積體電路裝置1460的製造相關的設計、開發、以及製造循環及/或服務中彼此進行交互作用（interact）。積體電路製造系統1400中的各實體是由通訊網路進行連接。在一些實施例中，通訊網路為單一網路。在一些實施例中，通訊網路為各種不同的網路，例如內部網路（intranet）及網際網路（Internet）。通訊網路包括有線及/或無線通訊通道。每一實體與其他實體中的一或多者進行交互並向其他實體中的一或多者提供服務及/或自其他實體中的所述一或多者接收服務。在一些實施例中，設計機構1420、罩幕機構1430、及積體電路製作廠1450中的二或更多者由單一的較大的公司擁有。在一些實施例中，設計機構1420、罩幕機構1430、及積體電路製作廠1450中的二或更多者同時存在於共用設施中且使用共用資源。
設計機構（或設計團隊）1420產生積體電路設計佈局圖1422。積體電路設計佈局圖1422包括為積體電路裝置1460設計的各種幾何圖案。所述幾何圖案對應於構成將被製作的積體電路裝置1460的各種組件的金屬層、氧化物層或半導體層的圖案。各種層進行組合以形成各種積體電路特徵。舉例而言，積體電路設計佈局圖1422的一部分包括即將被形成於半導體基底（例如，矽晶圓）中的例如主動區、閘電極、源極及汲極、層間內連線的金屬線或通孔、以及結合接墊（bonding pad）的開口等各種積體電路特徵、以及設置於所述半導體基底上的各種材料層。設計機構1420實作恰當的設計程序以形成積體電路設計佈局圖1422。設計程序包括邏輯設計、實體設計、或放置與佈線中的一或多者。積體電路設計佈局圖1422是以具有幾何圖案的資訊的一或多個資料檔案呈現。舉例而言，積體電路設計佈局圖1422可被表達成GDSII檔案格式或DFII檔案格式。
罩幕機構1430包括資料準備（data preparation）1432及罩幕製作（mask fabr積體電路ation）1444。罩幕機構1430使用積體電路設計佈局圖1422以根據積體電路設計佈局圖1422來製造欲用於製作積體電路裝置1460的各種層的一或多個罩幕1445。罩幕機構1430實行罩幕資料準備1432，其中積體電路設計佈局圖1422被轉譯成代表性資料檔案（「representative data file，RDF」）。罩幕資料準備1432向罩幕製作1444提供所述代表性資料檔案。罩幕製作1444包括罩幕寫入器（mask writer）。罩幕寫入器將所述代表性資料檔案轉換成基底（例如罩幕（罩版（reticle））1445或半導體晶圓1453）上的影像（image）。積體電路設計佈局圖1422透過罩幕資料準備1432進行操作以遵從罩幕寫入器的特定特性及/或積體電路製作廠1450的要求。在圖14中，罩幕資料準備1432及罩幕製作1444被示作單獨的元件。在一些實施例中，罩幕資料準備1432及罩幕製作1444可被籠統地稱作罩幕資料準備。
在一些實施例中，罩幕資料準備1432包括光學接近修正（optical proximity correction，OPC），光學接近修正使用微影增強技術（lithography enhancement technique）來補償例如可能因繞射（diffraction）、干涉、其他製程效應等所引起的影像誤差（image error）。光學接近修正會對積體電路設計佈局圖1422進行調整。在一些實施例中，罩幕資料準備1432更包括解析度增強技術（resolution enhancement technique，RET），例如離軸照明（off-axis illumination）、次解析度輔助特徵（sub-resolution assist feature）、相移罩幕（phase-shifting mask）、其他適合的技術等、或者其組合。在一些實施例中，亦使用將光學接近修正作為逆向成像問題進行處理的逆向微影技術（inverse lithography technology，ILT）。
在一些實施例中，罩幕資料準備1432包括罩幕規則檢查器（mask rule checker，MRC）。所述罩幕規則檢查器利用包含特定幾何約束條件及/或連接性約束條件的一組罩幕創建規則（mask creation rule）來檢查已歷經光學接近修正中的各過程之後的積體電路設計佈局圖1422，以確保具有足以考量到半導體製造製程中的可變性（variability）等的裕度（margin）。在一些實施例中，罩幕規則檢查器修改積體電路設計佈局圖1422以補償罩幕製作1444期間的限制，此可解除由光學接近修正實行的修改中的一部分以滿足罩幕創建規則。
在一些實施例中，罩幕資料準備1432包括微影製程檢查（lithography process checking，LPC），所述微影製程檢查對將由積體電路製作廠1450實作的用以製作積體電路裝置1460的加工進行模擬。微影製程檢查基於積體電路設計佈局圖1422來模擬此加工以創建模擬製造的裝置（例如，積體電路裝置1460）。微影製程檢查模擬中的加工參數可包括與積體電路製造循環的各種製程相關聯的參數、與用於製造積體電路的工具相關聯的參數、及/或製造製程的其他態樣。微影製程檢查考慮到各種因數，例如上空影像對比（aerial image contrast）、焦點深度（depth of focus，DOF）、罩幕誤差增強因數（mask error enhancement factor，MEEF）、其他適合的因數等、或者其組合。在一些實施例中，在藉由微影製程檢查創建模擬製造的裝置之後，若模擬的裝置的形狀不夠接近於滿足設計規則，則重複使用光學接近修正及/或罩幕規則檢查器以進一步完善積體電路設計佈局圖1422。
應理解，為清晰起見，對以上對罩幕資料準備1432的說明進行了簡化。在一些實施例中，資料準備1432包括例如邏輯運算（logic operation，LOP）等附加特徵以根據製造規則來修改積體電路設計佈局圖1422。另外，在資料準備1432期間應用於積體電路設計佈局圖1422的過程可以各種不同的次序執行。
在罩幕資料準備1432之後及在罩幕製作1444期間，基於被修改的積體電路設計佈局圖1422來製作罩幕1445或由多個罩幕1445所形成的群組。在一些實施例中，罩幕製作1444包括基於積體電路設計佈局圖1422來實行一或多次微影曝光。在一些實施例中，基於被修改的積體電路設計佈局圖1422，使用電子束（electron-beam，e-beam）或多重電子束機制在罩幕（光罩或罩版）1445上形成圖案。罩幕1445可以各種技術形成。在一些實施例中，罩幕1445是使用二元技術（binary technology）來形成。在一些實施例中，罩幕圖案包括不透明區及透明區。用於將被塗佈於晶圓上的影像敏感性材料層（例如，光阻）曝光的輻射束（例如，紫外光（ultraviolet，UV）束）被不透明區遮擋且透射過透明區。在一個實例中，罩幕1445的二元罩幕版本（binary mask version）包括透明基底（例如，熔融石英（fused quartz））及塗佈於所述二元罩幕的不透明區中的不透明材料（例如，鉻）。在另一實例中，罩幕1445是使用相移技術來形成。在罩幕1445的相移罩幕（phase shift mask，PSM）版本中，形成於所述相移罩幕上的圖案中的各種特徵被配置成具有恰當的相差（phase difference）以增強解析度及成像品質。在各種實例中，相移罩幕可為衰減式相移罩幕（attenuated PSM）或交替式相移罩幕。藉由罩幕製作1444而產生的一或多個罩幕被用於各種製程中。舉例而言，所述一或多個罩幕被用於在半導體晶圓1453中形成各種摻雜區的離子植入製程（ion implantation process）中、被用於在半導體晶圓1453中形成各種蝕刻區的蝕刻製程（etching process）中、及/或被用於其他適合的製程中。
積體電路製作廠1450包括晶圓製作1452。積體電路製作廠1450為包括用於製作各種不同積體電路產品的一或多個製造設施的積體電路製作工廠。在一些實施例中，積體電路製作廠1450為半導體代工廠（sem積體電路onductor foundry）。舉例而言，可存在一種製造設施來用於多個積體電路產品的前端製作（生產線前端（front-end-of-line，FEOL）製作），同時第二種製造設施可提供用於積體電路產品的內連及封裝的後端製作（生產線後端（back-end-of-line，BEOL）製作），且第三種製造設施可提供其他代工業務服務。
積體電路製作廠1450使用由罩幕機構1430製作的罩幕1445來製作積體電路裝置1460。因此，積體電路製作廠1450至少間接地使用積體電路設計佈局圖1422來製作積體電路裝置1460。在一些實施例中，積體電路製作廠1450使用罩幕1445來製作半導體晶圓1453以形成積體電路裝置1460。在一些實施例中，積體電路製作包括至少間接地基於積體電路設計佈局圖1422來實行一或多次微影曝光。半導體晶圓1453包括矽基底或上面形成有材料層的其他恰當的基底。半導體晶圓1453更包括（在後續製造步驟處形成的）各種摻雜區、介電特徵、多級內連線（multilevel interconnect）等中的一或多者。
在一些實施例中，一種產生積體電路胞元的佈局圖的方法，佈局圖儲存於非暫時性電腦可讀取媒體上，方法包括藉由以下操作在胞元的邊界中界定邊界凹陷部。使邊界的第一部分沿第一方向延伸。使邊界的第二部分在與第一方向垂直的第二方向上遠離第一部分延伸，第二部分與第一部分相連。使邊界的第三部分在第二方向上遠離第一部分延伸，第三部分與第一部分相連。藉由使主動區在與第二方向相反的第三方向上遠離第一部分延伸而在胞元中對主動區進行定位。在一些實施例中，方法更包括基於佈局圖來製作以下中的至少一者：一或多個半導體罩幕、或者半導體積體電路的層中的至少一個組件。在一些實施例中，主動區是胞元中的多個主動區中的第一主動區，且方法更包括藉由使多個主動區中的第二主動區在第三方向上遠離第一部分延伸而對第二主動區進行定位。在一些實施例中，對第一主動區進行定位包括將第一主動區包含於P型金屬氧化物半導體裝置中，且對第二主動區進行定位包括將第二主動區包含於N型金屬氧化物半導體裝置中。在一些實施例中，主動區是胞元中的多個主動區中的第一主動區，多個主動區中的每一主動區在第三方向上延伸，且方法更包括藉由使多個主動區中的第二主動區、多個主動區中的第三主動區、第二部分及第三部分沿第一方向對齊來對第二主動區及第三主動區進行定位。在一些實施例中，對多個主動區中的第二主動區進行定位包括將第二主動區包含於P型金屬氧化物半導體裝置中，且對多個主動區中的第三主動區進行定位包括將第三主動區包含於N型金屬氧化物半導體裝置中。在一些實施例中，在胞元的邊界中界定邊界凹陷部包括藉由以下操作在邊界中界定邊界突出部。使邊界的第四部分在第一方向上延伸。使邊界的第五部分在第二方向上遠離第四部分延伸。第五部分與第四部分相連。使第六部分在第二方向上遠離第四部分延伸。第六部分與第四部分相連，其中主動區在第一部分與第四部分之間。在一些實施例中，主動區是胞元中的多個主動區中的第一主動區。多個主動區中的每一主動區在第三方向上延伸。在胞元的邊界中界定邊界凹陷部更包括使邊界的第七部分在第二方向上延伸。第七部分與第四部分不相連且平行於第五部分及第六部分，並且方法更包括藉由使第一主動區、多個主動區中的第二主動區、第五部分、第六部分及第七部分在第一方向上對齊來對第二主動區進行定位。在一些實施例中，對多個主動區中的第一主動區或多個主動區中的第二主動區中的一者進行定位包括將第一主動區或第二主動區中的一者包含於P型金屬氧化物半導體裝置中，且對第一主動區或第二主動區中的另一者進行定位包括將第一主動區或第二主動區中的另一者包含於N型金屬氧化物半導體裝置中。
在一些實施例中，一種產生積體電路的佈局圖的方法，佈局圖儲存於非暫時性電腦可讀取媒體上，方法包括藉由以下操作在積體電路佈局圖中使第一胞元與第二胞元貼靠於一起。將第一胞元的邊界突出部安裝於第二胞元的邊界凹陷部內。使積體電路佈局圖的第一閘極區與邊界突出部及與第二胞元的第一主動區相交。在一些實施例中，方法更包括基於積體電路佈局圖來實行一或多次微影曝光。在一些實施例中，使第一閘極區與邊界突出部及與第一主動區相交包括基於閘極軌道來使第一胞元與第二胞元對齊。在一些實施例中，使積體電路佈局圖的第一閘極區與邊界突出部及與第一主動區相交包括使第一閘極區與第二胞元的第二主動區相交。在一些實施例中，第一胞元的邊界突出部是第一胞元的多個邊界突出部中的第一邊界突出部，且使積體電路佈局圖的第一閘極區與邊界突出部及與第一主動區相交包括使第一閘極區與多個邊界突出部中的第二邊界突出部相交。在一些實施例中，方法更包括將第一胞元及第二胞元定位於放置與佈線邊界內。
在一些實施例中，一種積體電路裝置包括多個主動區域以及第一閘極結構。多個主動區域中的每一主動區域在第一方向上延伸。第一閘極結構在與第一方向垂直的第二方向上延伸。第一閘極結構上覆於多個主動區域中的每一主動區域上。多個主動區域中的第一主動區域在多個主動區域中的第二主動區域與多個主動區域中的第三主動區域之間。第一閘極結構上覆於多個主動區域中的第一主動區域的邊緣上，且多個主動區域中的第二主動區域及多個主動區域中的第三主動區域中的每一者跨越第一閘極結構延伸。在一些實施例中，積體電路裝置更包括第二閘極結構。第二閘極結構在第二方向上延伸。第二閘極結構上覆於多個主動區域中的每一主動區域上，其中第二閘極結構上覆於多個主動區域中的第二主動區域的邊緣及多個主動區域中的第三主動區域的邊緣上，且多個主動區域中的第一主動區域跨越第二閘極結構延伸。在一些實施例中，多個主動區域中的第四主動區域在多個主動區域中的第二主動區域與多個主動區域中的第三主動區域之間，且第一閘極結構上覆於多個主動區域中的第四主動區域的邊緣上。在一些實施例中，多個主動區域中的第三主動區域在多個主動區域中的第一主動區域與多個主動區域中的第四主動區域之間，且第一閘極結構上覆於多個主動區域中的第四主動區域的邊緣上。在一些實施例中，第一閘極結構的第一部分上覆於多個主動區域中的第二主動區域上，第一閘極結構的第二部分上覆於多個主動區域中的第三主動區域上，且第一閘極結構的第一部分與第一閘極結構的第二部分是可單獨控制的。
以上內容概述了若干實施例的特徵以使熟習此項技術者可更好地理解本發明的各態樣。熟習此項技術者應瞭解，他們可易於使用本發明作為基礎來設計或修改其他製程及結構以施行本文所介紹實施例的相同目的及/或達成本文所介紹實施例的相同優點。熟習此項技術者亦應認識到，此種等效構造並不背離本發明的精神及範圍，且在不背離本發明的精神及範圍的條件下，他們可對本文作出各種改變、替代及變更。
100、600‧‧‧方法 110、120、130、140、150、160、170、180、610、620、630、640、650、660、670‧‧‧操作 200、300、400、500B1、500B2、500C1、500C2、500D1、500D2、500E1、500E2、500F1、500F2、500G1、500G2、500H1、500H2、700、800、900、1000‧‧‧積體電路佈局圖 200B、300B‧‧‧邊界 200C、200C-1、200C-2、200C-3、200C-4、200C-5、300C、300C-1、300C-2、300C-3、300C-4、300C-5‧‧‧胞元 200P1、200P1-1、200P1-2、200P2、200P2-1、200P2-2、200P3-2、200P3、200P3-1、300P1、300P1-1、300P1-2、300P2、300P2-1、300P2-2、300P3、300P3-2、300P3-1、300P4、300P4-1、300P4-2‧‧‧邊界突出部 200R1、200R1-1、200R1-2、200R2、200R2-1、200R2-2、200R3、200R3-1、200R3-2、300R1、300R1-1、300R1-2、300R2、300R2-1、300R2-2、300R3、300R3-1、300R3-2、300R4、300R4-1、300R4-2‧‧‧邊界凹陷部 210、210-2、220、220-1、230、230-1、230-2、240、240-1、240-2‧‧‧主動區 410[1]、410[2]、…、410[M]‧‧‧主動線 500‧‧‧積體電路 1100、1200、1460‧‧‧積體電路裝置 1110、1120、1130、1140、1210、1220、1230、1240‧‧‧主動區域 1300‧‧‧電子設計自動化系統 1302‧‧‧處理器 1304‧‧‧儲存媒體 1306‧‧‧指令 1307‧‧‧標準胞元庫 1308‧‧‧匯流排 1310‧‧‧輸入/輸出介面 1312‧‧‧網路介面 1314‧‧‧網路 1342‧‧‧使用者介面 1400‧‧‧積體電路製造系統 1420‧‧‧設計機構 1422‧‧‧積體電路設計佈局圖 1430‧‧‧罩幕機構 1432‧‧‧資料準備 1444‧‧‧罩幕製作 1445‧‧‧罩幕 1450‧‧‧積體電路製作廠 1452‧‧‧晶圓製作 1453‧‧‧半導體晶圓 A1、A2、B1、B2‧‧‧閘極端子 B1、B2、B3、B4、B5、B6、B7、B8、B9、B10、B11、B12、B21、B22、B23、B24、B25、B26、B27、B28、B29、B30、B31、B32、B33、B34、B35、B36‧‧‧部分 CP‧‧‧切割多晶矽區 G1、G2、G3、G4‧‧‧閘極結構 G1CP、G2CP、G3CP、G4CP‧‧‧切割部分 GP‧‧‧閘極間距 M01、M02、M03、M03A、M03B、M04、M04A、M04B、M05、M05A、M05B、M06、M07、M07A、M07B、M1、M2、MD1、MD2、MD3、MD4、MD5‧‧‧導電區 N1’、N2’、P1’、P2’‧‧‧電晶體 P、P1、P2、P3、P4、P5、P6、P7‧‧‧閘極區 PR1、PR2‧‧‧放置與佈線邊界 T1、T2、T3、T4、T5、T6、T7、TR‧‧‧閘極軌道 V0、V1‧‧‧通孔 X、Y‧‧‧方向
結合附圖閱讀以下詳細說明，會最佳地理解本發明的各態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是根據一些實施例產生積體電路的佈局圖的方法的流程圖。 圖2繪示根據一些實施例的積體電路佈局圖。 圖3繪示根據一些實施例的積體電路佈局圖。 圖4繪示根據一些實施例的主動區。 圖5A是根據一些實施例與積體電路佈局圖對應的積體電路的示意圖。 圖5B1至圖5H2繪示根據一些實施例的積體電路佈局圖。 圖6是根據一些實施例產生積體電路的佈局圖的方法的流程圖。 圖7繪示根據一些實施例的積體電路佈局圖。 圖8繪示根據一些實施例的積體電路佈局圖。 圖9繪示根據一些實施例的積體電路佈局圖。 圖10繪示根據一些實施例的積體電路佈局圖。 圖11繪示根據一些實施例的積體電路裝置。 圖12繪示根據一些實施例的積體電路裝置。 圖13是根據一些實施例的電子設計自動化（electronic design automation，EDA）系統的示意圖。 圖14繪示根據一些實施例的積體電路製造系統及與其相關聯的積體電路製造流程。
100‧‧‧方法
110、120、130、140、150、160、170、180‧‧‧操作

Claims (20)

  1. 一種產生積體電路（IC）胞元的佈局圖的方法，所述佈局圖儲存於非暫時性電腦可讀取媒體上，所述方法包括： 藉由以下操作在所述胞元的邊界中界定邊界凹陷部： 使所述邊界的第一部分沿第一方向延伸； 使所述邊界的第二部分在與所述第一方向垂直的第二方向上遠離所述第一部分延伸，所述第二部分與所述第一部分相連；以及 使所述邊界的第三部分在所述第二方向上遠離所述第一部分延伸，所述第三部分與所述第一部分相連；以及 藉由使主動區在與所述第二方向相反的第三方向上遠離所述第一部分延伸，而在所述胞元中對所述主動區進行定位。
  2. 如申請專利範圍第1項所述的方法，更包括基於所述佈局圖來製作以下中的至少一者： 一或多個半導體罩幕，或者 半導體積體電路的層中的至少一個組件。
  3. 如申請專利範圍第1項所述的方法，其中 所述主動區是所述胞元中的多個主動區中的第一主動區，且 所述方法更包括藉由使所述多個主動區中的第二主動區在所述第三方向上遠離所述第一部分延伸而對所述第二主動區進行定位。
  4. 如申請專利範圍第3項所述的方法，其中 所述對所述多個主動區中的所述第一主動區進行定位包括將所述多個主動區中的所述第一主動區包含於P型金屬氧化物半導體裝置中，且 所述對所述多個主動區中的所述第二主動區進行定位包括將所述多個主動區中的所述第二主動區包含於N型金屬氧化物半導體裝置中。
  5. 如申請專利範圍第1項所述的方法，其中 所述主動區是所述胞元中的多個主動區中的第一主動區，所述多個主動區中的每一主動區在所述第三方向上延伸，且 所述方法更包括藉由使所述多個主動區中的第二主動區、所述多個主動區中的第三主動區、所述第二部分及所述第三部分沿所述第一方向對齊，來對所述多個主動區中的所述第二主動區及所述多個主動區中的所述第三主動區進行定位。
  6. 如申請專利範圍第5項所述的方法，其中 所述對所述多個主動區中的所述第二主動區進行定位包括將所述多個主動區中的所述第二主動區包含於P型金屬氧化物半導體裝置中，且 所述對所述多個主動區中的所述第三主動區進行定位包括將所述多個主動區中的所述第三主動區包含於N型金屬氧化物半導體裝置中。
  7. 如申請專利範圍第1項所述的方法，其中所述在所述胞元的所述邊界中界定所述邊界凹陷部包括在所述邊界中界定邊界突出部藉由： 使所述邊界的第四部分在所述第一方向上延伸； 使所述邊界的第五部分在所述第二方向上遠離所述第四部分延伸，所述第五部分與所述第四部分相連；以及 使第六部分在所述第二方向上遠離所述第四部分延伸，所述第六部分與所述第四部分相連， 其中所述主動區在所述第一部分與所述第四部分之間。
  8. 如申請專利範圍第7項所述的方法，其中 所述主動區是所述胞元中的多個主動區中的第一主動區，所述多個主動區中的每一主動區在所述第三方向上延伸， 所述在所述胞元的所述邊界中界定所述邊界凹陷部更包括使所述邊界的第七部分在所述第二方向上延伸，所述第七部分與所述第四部分不相連且平行於所述第五部分及所述第六部分，且 所述方法更包括藉由使所述多個主動區中的所述第一主動區、所述多個主動區中的第二主動區、所述第五部分、所述第六部分及所述第七部分在所述第一方向上對齊來對所述多個主動區中的所述第二主動區進行定位。
  9. 如申請專利範圍第8項所述的方法，其中 所述對所述多個主動區中的所述第一主動區進行定位或者所述對所述多個主動區中的所述第二主動區進行定位的一者，包括將所述多個主動區中的所述第一主動區或所述多個主動區中的所述第二主動區中的一者包含於P型金屬氧化物半導體裝置中，且 所述對所述多個主動區中的所述第一主動區進行定位或者所述對所述多個主動區中的所述第二主動區進行定位的另一者，包括將所述多個主動區中的所述第一主動區或所述多個主動區中的所述第二主動區中的另一者包含於N型金屬氧化物半導體裝置中。
  10. 一種產生積體電路的佈局圖的方法，所述佈局圖儲存於非暫時性電腦可讀取媒體上，所述方法包括： 將所述佈局圖中的第一胞元與第二胞元貼靠於一起藉由： 將所述第一胞元的邊界突出部安裝於所述第二胞元的邊界凹陷部內，以及 使所述佈局圖的第一閘極區與所述邊界突出部及與所述第二胞元的第一主動區相交。
  11. 如申請專利範圍第10項所述的方法，更包括基於所述佈局圖來實行一或多次微影曝光。
  12. 如申請專利範圍第10項所述的方法，其中所述使所述第一閘極區與所述邊界突出部及與所述第一主動區相交包括基於閘極軌道來使所述第一胞元與所述第二胞元對齊。
  13. 如申請專利範圍第10項所述的方法，其中所述使所述佈局圖的所述第一閘極區與所述邊界突出部及與所述第一主動區相交包括使所述第一閘極區與所述第二胞元的第二主動區相交。
  14. 如申請專利範圍第10項所述的方法，其中 所述第一胞元的所述邊界突出部是所述第一胞元的多個邊界突出部中的第一邊界突出部，且 所述使所述佈局圖的所述第一閘極區與所述邊界突出部及與所述第一主動區相交包括使所述第一閘極區與所述多個邊界突出部中的第二邊界突出部相交。
  15. 如申請專利範圍第10項所述的方法，更包括將所述第一胞元及所述第二胞元定位於放置與佈線邊界內。
  16. 一種積體電路裝置，包括： 多個主動區域，所述多個主動區域中的每一主動區域在第一方向上延伸；以及 第一閘極結構，在與所述第一方向垂直的第二方向上延伸，所述第一閘極結構上覆於所述多個主動區域中的每一主動區域上， 其中 所述多個主動區域中的第一主動區域在所述多個主動區域中的第二主動區域與所述多個主動區域中的第三主動區域之間， 所述第一閘極結構上覆於所述多個主動區域中的所述第一主動區域的邊緣上，且 所述多個主動區域中的所述第二主動區域及所述多個主動區域中的所述第三主動區域中的每一者跨越所述第一閘極結構延伸。
  17. 如申請專利範圍第16項所述的積體電路裝置，更包括： 第二閘極結構，在所述第二方向上延伸，所述第二閘極結構上覆於所述多個主動區域中的每一主動區域上， 其中 所述第二閘極結構上覆於所述多個主動區域中的所述第二主動區域的邊緣及所述多個主動區域中的所述第三主動區域的邊緣上，且 所述多個主動區域中的所述第一主動區域跨越所述第二閘極結構延伸。
  18. 如申請專利範圍第16項所述的積體電路裝置，其中 所述多個主動區域中的第四主動區域在所述多個主動區域中的所述第二主動區域與所述多個主動區域中的所述第三主動區域之間，且 所述第一閘極結構上覆於所述多個主動區域中的所述第四主動區域的邊緣上。
  19. 如申請專利範圍第16項所述的積體電路裝置，其中 所述多個主動區域中的所述第三主動區域在所述多個主動區域中的所述第一主動區域與所述多個主動區域中的第四主動區域之間，且 所述第一閘極結構上覆於所述多個主動區域中的所述第四主動區域的邊緣上。
  20. 如申請專利範圍第16項所述的積體電路裝置，其中 所述第一閘極結構的第一部分上覆於所述多個主動區域中的所述第二主動區域上， 所述第一閘極結構的第二部分上覆於所述多個主動區域中的所述第三主動區域上，且 所述第一閘極結構的所述第一部分與所述第一閘極結構的所述第二部分是可單獨控制的。
TW108122424A 2018-06-29 2019-06-26 產生積體電路及其胞元的佈局圖的方法與積體電路裝置 TWI709160B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862691610P 2018-06-29 2018-06-29
US62/691,610 2018-06-29
US16/204,678 2018-11-29
US16/204,678 US10741540B2 (en) 2018-06-29 2018-11-29 Integrated circuit layout method and device

Publications (2)

Publication Number Publication Date
TW202001636A true TW202001636A (zh) 2020-01-01
TWI709160B TWI709160B (zh) 2020-11-01

Family

ID=68886199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122424A TWI709160B (zh) 2018-06-29 2019-06-26 產生積體電路及其胞元的佈局圖的方法與積體電路裝置

Country Status (5)

Country Link
US (4) US10741540B2 (zh)
KR (1) KR102252940B1 (zh)
CN (1) CN110660788B (zh)
DE (1) DE102019116733A1 (zh)
TW (1) TWI709160B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750024B (zh) * 2020-02-19 2021-12-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11557590B2 (en) 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741540B2 (en) * 2018-06-29 2020-08-11 Taiwan Semiconductor Manufacutring Company, Ltd. Integrated circuit layout method and device
DE102019121157A1 (de) * 2018-09-06 2020-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Transfer-gate-struktur, layout, verfahren und system
US11681847B2 (en) * 2020-07-07 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device and system for same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6237129B1 (en) * 1998-03-27 2001-05-22 Xilinx, Inc. Method for constraining circuit element positions in structured layouts
US6341083B1 (en) * 2000-11-13 2002-01-22 International Business Machines Corporation CMOS SRAM cell with PFET passgate devices
US6834003B2 (en) * 2002-11-25 2004-12-21 International Business Machines Corporation Content addressable memory with PFET passgate SRAM cells
JP4416428B2 (ja) * 2003-04-30 2010-02-17 株式会社ルネサステクノロジ 半導体記憶装置
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
JP2007013011A (ja) * 2005-07-01 2007-01-18 Seiko Epson Corp 強誘電体メモリ装置及び表示用駆動ｉｃ
US7404154B1 (en) * 2005-07-25 2008-07-22 Lsi Corporation Basic cell architecture for structured application-specific integrated circuits
JP2007081193A (ja) * 2005-09-15 2007-03-29 Toshiba Corp Ｍｏｓｆｅｔ
US9563733B2 (en) * 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
KR100911187B1 (ko) * 2007-03-13 2009-08-06 주식회사 하이닉스반도체 래치 구조 및 그것을 포함하는 비트라인 센스앰프 구조
GB2460049A (en) * 2008-05-13 2009-11-18 Silicon Basis Ltd Reading from an SRAM cell using a read bit line
US8294212B2 (en) * 2009-09-18 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM bit cell with low standby current, low supply voltage and high speed
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9257439B2 (en) * 2014-02-27 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET SRAM
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
US9412742B2 (en) * 2014-06-10 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design for manufacturing a memory cell
US9984191B2 (en) * 2014-08-29 2018-05-29 Taiwan Semiconductor Manufacturing Company Cell layout and structure
KR102258112B1 (ko) * 2015-04-01 2021-05-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102321605B1 (ko) * 2015-04-09 2021-11-08 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법
US10163880B2 (en) * 2016-05-03 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of fabricating the same
US10734377B2 (en) * 2016-11-29 2020-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US10270430B2 (en) * 2016-12-28 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cell of transmission gate free circuit and integrated circuit and integrated circuit layout including the same
US10593701B2 (en) * 2017-03-02 2020-03-17 Samsung Electronics Co., Ltd. Semiconductor device including a gate pitch and an interconnection line pitch and a method for manufacturing the same
US10665595B2 (en) * 2017-08-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal isolation testing in the context of memory cells
CN110061054B (zh) * 2018-01-18 2022-12-27 蓝枪半导体有限责任公司 半导体元件及其制作方法
US10741540B2 (en) * 2018-06-29 2020-08-11 Taiwan Semiconductor Manufacutring Company, Ltd. Integrated circuit layout method and device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750024B (zh) * 2020-02-19 2021-12-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11557590B2 (en) 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization

Also Published As

Publication number Publication date
US10741540B2 (en) 2020-08-11
US20230378159A1 (en) 2023-11-23
KR102252940B1 (ko) 2021-05-20
DE102019116733A1 (de) 2020-01-02
KR20200002643A (ko) 2020-01-08
US11776949B2 (en) 2023-10-03
US20200350307A1 (en) 2020-11-05
US20200006316A1 (en) 2020-01-02
CN110660788B (zh) 2022-06-21
CN110660788A (zh) 2020-01-07
TWI709160B (zh) 2020-11-01
US20220271025A1 (en) 2022-08-25
US11355488B2 (en) 2022-06-07

Similar Documents

Publication Publication Date Title
CN108155186B (zh) 具有单元结构的半导体器件及其布局方法
TWI709160B (zh) 產生積體電路及其胞元的佈局圖的方法與積體電路裝置
US10776557B2 (en) Integrated circuit structure
US20210248298A1 (en) Integrated circuit structure
US11574865B2 (en) Method of forming semiconductor device including deep vias
US20210056249A1 (en) Engineering change order cell structure having always-on transistor
US20220199608A1 (en) Integrated circuit with backside power rail and backside interconnect
TWI784559B (zh) 記憶體元件及製造半導體元件的方法
US11664311B2 (en) Method and structure to reduce cell width in semiconductor device
US11494542B2 (en) Semiconductor device, method of generating layout diagram and system for same
US20230268339A1 (en) Semiconductor cell and active area arrangement
US11587937B2 (en) Method of forming semiconductor device including trimmed-gates
TW202211333A (zh) 半導體元件及形成半導體元件之方法
KR20220042987A (ko) 집적 회로
US11699015B2 (en) Circuit arrangements having reduced dependency on layout environment
TW202307967A (zh) 積體電路