TW201945691A - 三維半導體結構的視覺化 - Google Patents

三維半導體結構的視覺化 Download PDF

Info

Publication number
TW201945691A
TW201945691A TW108107196A TW108107196A TW201945691A TW 201945691 A TW201945691 A TW 201945691A TW 108107196 A TW108107196 A TW 108107196A TW 108107196 A TW108107196 A TW 108107196A TW 201945691 A TW201945691 A TW 201945691A
Authority
TW
Taiwan
Prior art keywords
image
model
semiconductor
semiconductor structure
memory
Prior art date
Application number
TW108107196A
Other languages
English (en)
Other versions
TWI778239B (zh
Inventor
安隆 Ｊ 羅斯伯格
強納森 伊羅瑞塔
陶德斯 Ｇ 佐拉
安東尼歐 吉里紐
徐寅
徐凱文
約翰 漢琪
阿比 岡德
安德烈 維德曼
列泉 李
浩山姆 舟艾柏
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/283,690 external-priority patent/US10794839B2/en
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201945691A publication Critical patent/TW201945691A/zh
Application granted granted Critical
Publication of TWI778239B publication Critical patent/TWI778239B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G01B15/04—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons for measuring contours or curvatures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/20—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring contours or curvatures, e.g. determining profile
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/201—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials by measuring small-angle scattering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Generation (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Processing Or Creating Images (AREA)
  • Semiconductor Memories (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

一種半導體度量工具檢測一半導體晶圓之一區域。該經檢測區域包含在至少一維度上週期性地配置之一3D半導體結構之複數個例項。一電腦系統基於在該檢測期間收集之量測產生該3D半導體結構之一各自例項之一模型。該電腦系統呈現展示該模型之一3D形狀之該模型之一影像且將該影像提供至一裝置以用於顯示。

Description

三維半導體結構的視覺化
本發明係關於半導體度量，且更明確言之係關於產生展示半導體結構之三維(3D)性質之視覺化。
可使用各種類型之度量(諸如不同類型之光學度量及小角度x射線散射(SAXS))特性化三維半導體結構。然而，所得量測之不充分視覺化可引起資料被忽視或未被充分理解。此資料對於對一半導體製程進行除錯，提高程序之良率及可靠性或預測一半導體裝置之效能可為重要的。不充分視覺化亦使得與參考資料(諸如來自臨界尺寸掃描電子顯微術(CD-SEM)及透射電子顯微術(TEM)之資料)之比較變困難。
因此，需要用於視覺化3D半導體結構之改良技術。此等結構之實例包含(但不限於) 3D記憶體(例如，3D快閃記憶體)中之記憶體孔、finFET及DRAM單元。
在一些實施例中，一種半導體結構視覺化之方法包含：在一半導體度量工具中，檢測一半導體晶圓之一區域。該半導體晶圓可包含半導體邏輯電路或半導體記憶體電路之至少一者。該經檢測區域包含在至少一維度上週期性地配置之一3D半導體結構之複數個例項。該方法亦包含：在包括一或多個處理器及儲存藉由該一或多個處理器執行之指令之記憶體之一電腦系統中，基於該檢測產生該3D半導體結構之一各自例項之一模型。該方法進一步包含：在該電腦系統中呈現展示該模型之一3D形狀之該模型之一影像及將該影像提供至一裝置以用於顯示。
在一些實施例中，一種半導體檢測系統包含一半導體度量工具及具有一或多個處理器及儲存藉由該一或多個處理器執行之一或多個程式之記憶體之一電腦系統。該一或多個程式包含用於執行以上方法之全部或一部分之指令。在一些實施例中，一種非暫時性電腦可讀儲存媒體儲存經組態以藉由一電腦系統執行之一或多個程式。該一或多個程式包含用於執行以上方法之全部或一部分之指令。
現將詳細參考各項實施例，其等之實例係在附圖中進行繪示。在以下詳細描述中，闡述許多具體細節以提供對各項所描述實施例之一透徹理解。然而，一般技術者將明白，可在不具有此等具體細節之情況下實踐各項所描述實施例。在其他例項中，未詳細描述熟知方法、程序、組件、電路及網路以免不必要地模糊實施例之態樣。
圖1A展示顯示一記憶體孔之沿著其深度之臨界尺寸(CD)輪廓(例如，直徑)之變動之一圖表100。該記憶體孔垂直延伸穿過一個三維(3D)半導體記憶體結構(例如，3D快閃記憶體)，其中垂直方向(在其他圖中，z軸)對應於深度。該CD輪廓係以奈米(nm)為單位進行量測。圖表100對應於記憶體孔之一垂直橫截面。
圖1B展示一記憶體孔之沿著其深度之傾斜度之一圖表110。理想上該傾斜度應為零，使得該圖表展示一筆直垂直線。然而，實際上，在任何給定深度處之該記憶體孔可具有相對於在其表面處之該孔之一偏移。以奈米為單位量測之此偏移係傾斜度。可藉由量測在記憶體孔之表面上之一指定點(例如，記憶體孔之中心、記憶體孔圓周上之一特定點等)與該深度處之一對應點之間的偏移來判定在一給定深度處之傾斜度。
各展示一參數沿著一單個維度之變動之圖表100及110之低維度限制圖表傳達之資訊。圖表100及110之各者僅提供記憶體孔之形狀之一有限指示。現將描述藉由提供記憶體孔或另一半導體結構之3D形狀之一感知(sense)來解決此問題之更穩健視覺化方法。
圖2展示根據一些實施例之半導體結構視覺化之一方法200之一流程圖。方法200產生展示3D形狀且因此避免圖表100及110 (圖1A及圖1B)之缺點之影像。方法200係參考給出展示半導體結構之3D形狀之影像之實例之圖3A至圖8進行描述。(技術上，該等影像展示半導體結構之模型，其中該等模型係基於半導體度量之結果產生，如下文所描述)。方法200中之步驟可經組合或分解。
在方法200中，使用一半導體度量工具(例如，度量工具1032，圖10)檢測(202)一半導體晶圓之一區域。該半導體晶圓包含半導體邏輯電路或半導體記憶體電路之至少一者。該電路可僅部分在該檢測時製造。經檢測之該區域包含在至少一維度上(例如，在僅一個維度上或在兩個維度上)週期性地配置之一3D半導體結構之複數個例項。可執行(204)光學度量或小角度x射線散射(SAXS)以檢測區域。可執行之光學度量技術之實例包含光譜橢圓偏光量測、單波長橢圓偏光量測、光束輪廓橢圓偏光量測、光束輪廓反射量測、單波長反射量測、角度解析反射量測、光譜反射量測、散射量測及拉曼(Raman)光譜學。可執行之SAXS技術之實例包含透射SAXS、反射SAXS及掠入射SAXS。
在一些實施例中，3D半導體結構係一3D記憶體(例如，3D快閃記憶體)中之一記憶體孔、一鰭式場效電晶體(finFET)或其之部分，或一動態隨機存取記憶體(DRAM)單元或其之部分。可在一記憶體孔係空的(例如，在蝕刻之後但在填充之前)、經填充或在蝕刻與完成填充之間的某一中間步驟時檢測該記憶體孔。同樣地，其他結構可在其等製程中之各種步驟進行檢測。經檢測區域因此可包含(206)一3D記憶體中之記憶體孔之一週期性配置、finFET之一週期性配置或一DRAM單元陣列。替代性地，可檢測其他3D半導體結構。
在與度量工具通信地耦合之一電腦系統(例如，半導體檢測系統1000之電腦系統，圖10)中執行在步驟202、204及/或206之後之步驟(即，步驟208等等)。
基於在檢測步驟202期間收集之量測，產生(208) 3D半導體結構之一各自例項之一模型。在一些實施例中，根據步驟206，該各自例項係或包含一各自記憶體孔、一各自finFET或其之部分，或一各自DRAM單元或其之部分。
在一些實施例中，為產生此模型，獲得(210)具有經參數化尺寸之3D半導體結構之一幾何模型(即，一經參數化幾何模型)。該幾何模型亦可包含關於材料性質之資訊，且因此為一經參數化幾何/材料模型。該經參數化幾何模型(例如，幾何/材料模型)通常係在檢測步驟202之前提前形成。使用(212)在檢測步驟202期間收集之量測以判定經參數化尺寸之值。此判定可藉由對幾何模型(例如，幾何/材料模型)之參數執行迴歸來進行。例如，此判定可使用一機器學習模型進行，該機器學習模型使用訓練量測組(實際及/或經模擬)訓練，已針對該等訓練量測組判定用於經參數化幾何模型(例如，幾何/材料模型)之對應參數值。
在一些其他實施例中，為產生此模型，獲得(214)用於3D半導體結構之不同例項之量測組(實際及/或經模擬)。各組係標記有尺寸之各自值。使用該組及在檢測步驟202期間收集之量測執行機器學習以判定(216)用於各自例項之尺寸之值。並未使用3D半導體結構之一經參數化幾何模型。
呈現(218)展示模型之一3D形狀之模型之一影像。該影像可展示模型之一部分3D形狀，例如，此係因為一或多個表面及/或側經遮蔽或不存在，及/或因為影像包含有限數目個橫截面。替代性地，影像可(例如)使用擴增實境或虛擬實境(AR/VR)或全像術展示模型之完整3D形狀。模型及影像可經體素化，使得其等係使用體素(體積元素，其等係像素之3D等效物)建立。將影像提供(224)至一裝置以用於顯示。在一項實例中，將影像提供至執行步驟208至224之電腦系統之一顯示螢幕(例如，顯示器1008，圖10)。在另一實例中，將影像傳輸至一不同電子裝置(例如，具有一顯示器之一用戶端電腦或行動電子裝置、一AR/VR觀看器、一3D立體觀看器、一全像顯示系統等)以用於顯示。在又另一實例中，將影像傳輸至一3D列印機，該3D列印機可另外製造具有模型之形狀之一物件，藉此顯示模型之3D形狀。
在一些實施例中，影像包含(220)用於二維(2D)顯示之一投影。例如，該投影可為展示模型之多個側之一軸測投影(例如，一等角投影、二等角投影或不等角投影)。投影之維度因此可共用一共同標度或具有不同標度。在投影將以2D顯示時，其展示模型之一3D形狀(但根據一些實施例並非整個3D形狀，因為一些側及/或表面可能會被可見側及/或表面遮蔽)。
圖3A展示根據一些實施例之一影像300，該影像300係具有複數個記憶體孔302-1至302-7之一3D半導體記憶體裝置(例如，一3D快閃記憶體)之一經模型化切片304之一等角投影。切片304可包括記憶體孔302垂直延伸穿過之多個層(例如，一系列交替氧化物(SiO2 )及氮化物(Si3 N4 )層)。影像300僅展示記憶體孔302-1、302-4及302-7之2D頂表面，但展示記憶體孔302-2、302-3、302-5及302-6之剖視圖。記憶體孔302-3及302-6之剖視圖展示其等後半部相對於已將其等切片所通過之平面之3D形狀。影像300因此係步驟220之影像之一實例。可使用輪廓線(如在圖3A中)、陰影、著色或用於3D物件之2D投影之其他適當圖形技術來展示記憶體孔302-3及302-6之3D形狀。影像300因此係步驟220之影像之一實例。
圖3B展示根據一些實施例之一影像350，該影像350係兩個finFET之經模型化部分之一等角投影。第一finFET具有一通道352-1且第二finFET具有一通道352-2。通道352係藉由隔離兩個finFET之一間隙352-4分離。關於圖3A之記憶體孔302-3及302-6，此等結構之3D形狀可使用輪廓線(如在圖3B中)、陰影、著色或其他適當圖形技術來展示。影像350係步驟220之影像之另一實例。
如影像300及350展示，步驟218及224之影像可展示一半導體結構或其之部分之多個例項(例如，記憶體孔302或通道352之多個例項)之3D形狀。
在一些實施例中，可回應於使用者輸入226改變影像之視角。圖4A展示根據一些實施例之自一第一視角呈現之一經模型化記憶體孔之一影像400A。自該第一視角，影像400A展示該記憶體孔之頂表面402及前側表面404。使用輪廓線(或陰影、著色等)展示記憶體孔之一3D形狀：影像400A展示前側表面404之3D曲率。記憶體孔之底表面406及後側表面在此視角中被遮蔽。回應於接收指定視角改變之使用者輸入226，執行方法200之電腦系統自該經改變視角呈現(218)一新影像400B、400C或400D且將新影像400B、400C或400D提供(224)至使用者之裝置以用於顯示。(替代性地，該新影像可能已在使用者輸入226被接收之前呈現及儲存，且回應於使用者輸入226而提供)。可反覆執行此程序以容許使用者自多個視角觀看記憶體孔(例如，依次觀看影像400B、400C及/或400D)。例如，使用者可沿著指定方向旋轉記憶體孔之視圖。影像400B係展示前側表面404之3D曲率但並未展示頂表面402、底表面406或後側表面之一側視圖。影像400C係僅展示底表面406之一仰視圖。影像400D係僅展示頂表面402之一俯視圖。影像400C及400D並非步驟218之影像之實例，因為其等並未展示一3D形狀，但若其等經略微旋轉以展示一側表面或一側表面之部分，則其等將展示一3D形狀。
在一些實施例中，可回應於使用者輸入226改變模型自身(例如，使得標記有「使用者輸入226」之箭頭返回指向步驟208而非步驟218)，來代替改變呈現影像之視角，例如，使用者輸入226可指定各自例項之模型之一或多個尺寸(例如，距離)或角度之變化。回應於使用者輸入226更新模型，使得模型不再對應於在步驟202之檢測期間收集之量測。接著呈現經更新模型之一影像並將該影像發送至使用者之裝置以用於顯示。此修改容許使用者探究半導體結構在達到一故障點之前(例如，在相鄰導電結構短路之前)具有多少餘量。經更新模型之影像可經註記以指示模型之(若干)更新(例如，以指示尺寸變化、一或多個角度之變化等)。註記可經使用者驅動(例如，指示根據使用者輸入226之經指定距離或角度)。
圖5A展示根據一些實施例之一影像500，該影像500係一經模型化記憶體孔之一透視圖。如同影像400A (圖4A)，影像500展示該記憶體孔之一頂表面502及一前側表面504之3D曲率。但影像500亦展示傾斜度，而影像400A之記憶體孔無傾斜度(即，傾斜度實質上為零，使得記憶體孔在垂直方向上實質上筆直的)。影像500中之記憶體孔之一頂部分以一斜角向下傾斜，直至記憶體孔之一中間部分中之一彎曲部506 (其中記憶體孔朝向垂直面彎曲)。記憶體孔之一底部分向下延伸而無顯著傾斜。若傾斜度係定義為相對於頂表面之一偏移(如針對圖1B所論述)，則彎曲部506下面之底部分之傾斜度係實質上恆定的。
圖5B展示根據一些實施例之一影像550，該影像500係一不同經模型化記憶體孔之一透視圖。如同影像400A (圖4A)及影像500 (圖5A)，影像550展示該記憶體孔之一頂表面552及一前側表面554之3D曲率。影像550展示頂表面552係橢圓形的。前側表面554之形狀暗示記憶體孔在其向下延伸時保持此橢圓形狀。
在其中3D半導體結構之各自例項係一各自記憶體孔之一些實施例中，影像展示針對該各自記憶體孔之多個橫截面(例如，水平橫截面)之該記憶體孔之橢圓形狀。影像亦可針對多個橫截面展示各自記憶體孔之螺旋度及/或記憶體孔之傾斜度。螺旋度指示橢圓形狀之定向變化且可定義為橢圓之長(或等效地，短)軸相對於頂表面之一旋轉度(例如，如以度或弧度為單位進行量測)。例如，圖6展示根據一些實施例之一影像600，該影像600包含一經模型化記憶體孔之一透視圖(此處，一側視圖602)連同在各種深度處之該記憶體孔之橫截面606-1至606-6。側視圖602與各自橫截面606之間的箭頭604指示針對各自橫截面606之深度。橫截面606展示記憶體孔在各種深度處之尺寸(例如，CD)及橢圓形狀。橫截面606亦展示記憶體孔在各種深度處之螺旋度：橫截面606之橢圓隨著深度增加而旋轉。雖然圖6中之記憶體孔具有實質上零之傾斜度，但橫截面606亦可(例如)藉由在其等周圍矩形內具有變化之位置以證明相對於頂表面之偏移而展示傾斜度(若其存在)。
在一些實施例中，影像突顯或以其他方式指示與針對多個橫截面之一橢圓形狀之偏差。例如，一特定橫截面606可能並非精確橢圓形的。可突顯(例如，用一特定色彩、陰影或填充圖案展示)偏離一橢圓(例如，落在該橢圓外或無法到達該橢圓之邊緣)之橫截面之部分。更一般而言，影像可突顯或以其他方式指示3D形狀或其之一部分(例如，一橫截面)與一標稱形狀之偏差。一記憶體孔及橢圓僅為一各自結構及標稱形狀(可針對其顯示此偏差)之一實例。其他實例係可行的。
在一些實施例中，可展示橫截面，使得其等看似沿著一軸(例如，對應於深度之z軸)配置，其中該軸看似以一傾斜度(例如，以一斜角)與頁面相交。在此配置中，橫截面可部分重疊(例如，其中各自橫截面部分遮蔽連續橫截面)。
在一些實施例中，影像包含模型之一架構視圖，其中藉由輪廓線連接多個橫截面(例如，該等輪廓線與各橫截面之圓周上之對應點相交)。該架構視圖展示模型之3D形狀(但並非整個3D形狀，由於有限數目個橫截面及輪廓線)，但將以2D顯示。圖7A至圖7C展示根據一些實施例之經模型化記憶體孔之架構視圖之影像700、720及740。
在影像700中，橫截面702-1至702-5係藉由輪廓線704-1及704-2連接。橫截面702係橢圓形的，如藉由針對橫截面702之橢圓之長軸及短軸所展示。如藉由其橢圓率(例如，長軸與短軸之長度比)量化之記憶體孔之橢圓形狀隨深度變化保持恆定，記憶體孔CD且因此其尺寸亦如此。記憶體孔並非螺旋形的：橫截面702之橢圓並不隨深度變化而旋轉。然而，記憶體孔確實具有隨深度變化而改變之傾斜度(如藉由輪廓線704-1及704-2之曲率展示)。
在影像720中，橫截面722-1至722-5係藉由輪廓線724-1及724-2連接。橢圓形狀且因此橢圓率隨深度變化而改變，其中短軸在長度上增加且變為長軸。記憶體孔之尺寸且因此其CD隨深度變化而顯著改變。然而，橢圓並不旋轉，從而指示不具有螺旋度。
在影像740中，橫截面742-1至742-4係藉由輪廓線744-1及744-2連接。雖然橫截面742之橢圓率及CD保持恆定，但記憶體孔展示螺旋度：橫截面742之橢圓隨著增加深度而旋轉。可見橢圓之軸旋轉。
多個橫截面之使用可因此提供關於3D形狀之廣泛資訊，如圖6及圖7A至圖7C所展示。
圖8A及圖8B展示根據一些實施例之一半導體中之一經模型化體積802之影像800及810。體積802包含可為記憶體孔之一週期性2D配置之部分之記憶體孔804-1、804-2及804-3。在影像800中，體積802經展示為不透明的。影像800展示記憶體孔804-1之頂表面、記憶體孔804-2之頂表面之一部分及記憶體孔804-3之頂表面之一部分連同記憶體孔804-3之一橫截面垂直輪廓。在影像810中，體積802係半透明的且全部三個記憶體孔804-1、804-2及804-3之3D形狀係可見的。因此，影像800及810兩者展示至少一半導體結構(如在步驟208中模型化)之至少一部分3D形狀，但影像810比影像800展示顯著更多3D資訊。
在一些實施例中，影像包含3D半導體結構之經模型化各自例項之一頂表面或一底表面之至少一者且亦包含3D半導體結構之經模型化各自例項之介於該頂表面與該底表面之間的一使用者可選橫截面(例如，垂直於垂直z軸之一水平橫截面)。例如，圖9展示根據一些實施例之包含一經模型化記憶體孔之一底表面902及一使用者可選橫截面904之一影像900。使用者可選橫截面904可為半透明的。使用者可選橫截面904之垂直位置可基於使用者輸入226而改變(例如，回應於指定一新垂直位置之使用者輸入226，執行方法200之電腦重複步驟218及220以呈現及提供其中使用者可選橫截面904在該最新指定垂直位置中之一新影像)。藉由提供多個橫截面(即，頂表面及/或底表面及使用者可選橫截面)，影像展示模型之3D形狀(但並未整個3D形狀，由於有限數目個橫截面及輪廓線)，但影像可用於2D顯示。在一些實施例中，影像包含多個使用者可選橫截面，其等之一或多個(例如，所有)可為半透明的。
在一些實施例中，影像係或包含(222)一AR/VR影像或一3D立體影像。在步驟224中影像提供所至之裝置因此可為一AR/VR觀看裝置(例如，AR/VR護目鏡；AR眼鏡)或一3D立體觀看器。
例如，AR/VR影像係自一第一視角呈現之模型之一第一AR/VR影像。方法200進一步包含，在將該第一AR/VR影像發送至AR/VR觀看裝置以用於顯示之後，接收請求視角之一改變之使用者輸入226。回應於該使用者輸入，重複步驟222，使得自一第二視角呈現模型之一第二AR/VR影像。每步驟224將該第二AR/VR影像發送至AR/VR觀看裝置以用於顯示。以此方式，使用者可在AR/VR中有效地圍繞影像移動。
在另一實例中，AR/VR影像係具有對應於如基於在步驟202之檢測期間收集之量測判定之模型之一參數之值之一外觀的模型之一第一AR/VR影像。方法200進一步包含，在將該第一AR/VR影像發送至AR/VR觀看裝置以用於顯示之後，接收請求該參數之該等值之一改變之使用者輸入226。回應於該使用者輸入，改變用於模型之參數之值且每步驟222呈現具有對應於該等改變值之一外觀之模型之一第二AR/VR影像。每步驟224將該第二AR/VR影像發送至AR/VR觀看裝置以用於顯示。以此方式，使用者可探究半導體結構之3D形狀之潛在變動(例如，探究半導體結構在達到一故障點之前具有多少餘量)。
在一些實施例中，根據方法200所產生之一影像展示(例如，突顯)與其根據步驟218之模型之3D形狀相關聯之不確定性。例如，在CD中存在不確定性之程度上，相關模型化半導體結構例項之側處之一不確定性區域(例如，沿著一記憶體孔之壁)可以不同於相關模型化半導體結構例項之其餘部分之一色彩、陰影或填充圖案展示，從而指示該等側之精確位置中之不確定性。模糊(例如，邊緣之模糊)或點可用於指示不確定性。可展示一動畫，其中展示3D形狀根據不確定性在一可能性範圍內改變(例如，邊緣之位置改變)。其他實例係可行的。
上文所描述之指標(諸如傾斜度、橢圓率、與一標稱形狀(例如，一橢圓形狀)之偏差及螺旋度)僅為可在使用方法200產生之一影像中展示之指標之實例。亦可或替代性地展示其他指標(例如，衍生指標、使用一傅立葉變換產生之指標等)。
在一些實施例中，根據方法200產生之一影像包含連續地展示3D形狀之連續部分之一動畫。例如，該動畫可連續地展示連續橫截面(諸如增加或減小深度之橫截面)。在另一實例中，動畫展示3D形狀之旋轉，其中連續部分旋轉進出視野。
在一些實施例中，用於模型之資料可覆疊在模型之影像上，使得在步驟224中提供至一使用者之裝置之影像包含經覆疊資料。該資料可包含指定用於模型之一或多個參數/指標之值之數字。資料可包含指定電場或應變之向量。其他實例係可行的。
圖3A至圖8中所展示之影像僅為可用於方法200中之3D視覺化技術之實例。其他實例係可行的。在一些實施例中，藉由方法200產生之影像係用於預測一半導體裝置之效能。在一些實施例中，藉由方法200產生之影像係用於與參考影像(例如，CD-SEM或TEM影像)進行比較。在一些實施例中，藉由方法200產生之影像係用於識別程序或設計變化。
圖10係根據一些實施例之一半導體檢測系統1000之一方塊圖。半導體檢測系統1000包含一半導體度量工具1032及具有一或多個處理器1002 (例如，CPU及/或GPU)、選用使用者介面1006、記憶體1010及互連此等組件之一或多個通信匯流排1004之一電腦系統。該電腦系統可透過一或多個網路1030與度量工具1032通信地耦合。電腦系統可進一步包含用於與度量工具1032及/或遠端電腦系統通信之一或多個網路介面(有線及/或無線，未展示)。在一些實施例中，度量工具1032執行光學度量及/或SAXS。
使用者介面1010可包含一顯示器1008及/或一或多個輸入裝置(例如，一鍵盤、滑鼠、顯示器1008之觸敏表面等)。顯示器1008可顯示根據一些實施例之方法200之影像。
記憶體1010包含揮發性及/或非揮發性記憶體。記憶體1010 (例如，記憶體1010內之非揮發性記憶體)包含一非暫時性電腦可讀儲存媒體。記憶體1010視需要包含與處理器1002遠距離定位之一或多個儲存裝置及/或可移除地插入至電腦系統中之一非暫時性電腦可讀儲存媒體。在一些實施例中，記憶體1010 (例如，記憶體1010之非暫時性電腦可讀儲存媒體)儲存以下模組及資料或其等之一子集或超集：包含用於處置各種基本系統服務及用於執行硬體相依任務之程序之一作業系統1012、一模型產生模組1014、一模型更新模組1016、一影像呈現模組1018、一影像傳輸模組1020及自度量工具1032收集之量測之一資料庫1022。
記憶體1010 (例如，記憶體1010之非暫時性電腦可讀儲存媒體)因此包含用於結合度量工具1032執行方法200 (圖2)之指令。儲存於記憶體1010中之模組之各者對應於用於執行本文中所描述之一或多個功能之一指令集。分離模組不需要實施為分離軟體程式。模組及模組之各種子集可經組合或以其他方式重新配置。在一些實施例中，記憶體1010儲存上文所識別之模組及/或資料結構之一子集或超集。
圖10更多地旨在作為可存在於一半導體檢測系統中之各種特徵之一功能描述而非作為一結構示意圖。例如，半導體檢測系統1000中之電腦系統之功能性可劃分在多個裝置之間。儲存於記憶體1010中之模組之一部分可替代性地儲存於透過一或多個網路與半導體檢測系統1000之電腦系統通信地耦合之一或多個其他電腦系統中。
出於闡釋目的，已參考特定實施例描述先前描述。然而，上文闡釋性論述並不意欲為詳盡的或將發明申請專利範圍之範疇限於所揭示之精確形式。鑑於以上教示，許多修改及變動係可行的。選取該等實施例以便最佳闡釋作為發明申請專利範圍及其等實際應用之基礎之原理，以藉此使熟習此項技術者能夠最佳使用具有如適用於所預期之特定用途之各種修改之實施例。
100‧‧‧圖表
110‧‧‧圖表
200‧‧‧方法
202‧‧‧步驟/檢測步驟
204‧‧‧步驟
206‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
212‧‧‧步驟
214‧‧‧步驟
216‧‧‧步驟
218‧‧‧步驟
220‧‧‧步驟
222‧‧‧步驟
224‧‧‧步驟
226‧‧‧使用者輸入
300‧‧‧影像
302-1至302-7‧‧‧記憶體孔
304‧‧‧經模型化切片/切片
350‧‧‧影像
352-1‧‧‧通道
352-2‧‧‧通道
352-4‧‧‧間隙
400A‧‧‧影像
400B‧‧‧新影像/影像
400C‧‧‧新影像/影像
400D‧‧‧新影像/影像
402‧‧‧頂表面
404‧‧‧前側表面
406‧‧‧底表面
500‧‧‧影像
502‧‧‧頂表面
504‧‧‧前側表面
506‧‧‧彎曲部
550‧‧‧影像
552‧‧‧頂表面
554‧‧‧前側表面
600‧‧‧影像
602‧‧‧側視圖
604‧‧‧箭頭
606-1至606-6‧‧‧橫截面
700‧‧‧影像
702-1至702-5‧‧‧橫截面
704-1‧‧‧輪廓線
704-2‧‧‧輪廓線
720‧‧‧影像
722-1至722-5‧‧‧橫截面
724-1‧‧‧輪廓線
724-2‧‧‧輪廓線
740‧‧‧影像
742-1至742-4‧‧‧橫截面
744-1‧‧‧輪廓線
744-2‧‧‧輪廓線
800‧‧‧影像
802‧‧‧經模型化體積/體積
804-1‧‧‧記憶體孔
804-2‧‧‧記憶體孔
804-3‧‧‧記憶體孔
810‧‧‧影像
900‧‧‧影像
902‧‧‧底表面
904‧‧‧使用者可選橫截面
1000‧‧‧半導體檢測系統
1002‧‧‧處理器
1004‧‧‧通信匯流排
1006‧‧‧使用者介面
1008‧‧‧顯示器
1010‧‧‧記憶體
1012‧‧‧作業系統
1014‧‧‧模型產生模組
1016‧‧‧模型更新模組
1018‧‧‧影像呈現模組
1020‧‧‧影像傳輸模組
1022‧‧‧資料庫
1030‧‧‧網路
1032‧‧‧半導體度量工具/度量工具
為更好地理解各項所描述實施例，應結合以下圖式參考下文實施方式。
圖1A展示顯示一記憶體孔之沿著其深度之CD輪廓之變動之一圖表。
圖1B展示顯示一記憶體孔之沿著其深度之傾斜度之一圖表。
圖2展示根據一些實施例之半導體結構視覺化之一方法之一流程圖。
圖3A展示根據一些實施例之一影像，該影像係具有複數個記憶體孔之一3D半導體記憶體裝置之一經模型化切片之一等角投影。
圖3B展示根據一些實施例之一影像，該影像係兩個finFET之經模型化部分之一等角投影。
圖4A至圖4D展示根據一些實施例之自不同視角呈現之一經模型化記憶體孔之影像。
圖5A及圖5B展示根據一些實施例之影像，該等影像係各自經模型化記憶體孔之透視圖。
圖6展示根據一些實施例之一影像，該影像包含一經模型化記憶體孔之一透視圖連同在各種深度處之模型之橫截面。
圖7A至圖7C展示根據一些實施例之各自經模型化記憶體孔之架構視圖。
圖8A及圖8B展示根據一些實施例之在具有記憶體孔之一半導體中之一經模型化體積之不透明及半透明影像。
圖9展示根據一些實施例之一影像，該影像包含一經模型化記憶體孔之一底表面及一使用者可選橫截面。
圖10係根據一些實施例之一半導體檢測系統之一方塊圖。
貫穿圖式及說明書，相同元件符號係指對應部分。

Claims (24)

  1. 一種半導體結構視覺化之方法，其包括： 在一半導體度量工具中： 在包括半導體邏輯電路或半導體記憶體電路之至少一者之一半導體晶圓上，檢測該半導體晶圓之包含在至少一維度上週期性地配置之一個三維(3D)半導體結構之複數個例項之一區域；及 在包括一或多個處理器及儲存藉由該一或多個處理器執行之指令之記憶體之一電腦系統中： 基於該檢測產生該3D半導體結構之一各自例項之一模型； 呈現展示該模型之一3D形狀之該模型之一影像；及 將該影像提供至一裝置以用於顯示。
  2. 如請求項1之方法，其中該影像包括將在兩個維度上顯示之該模型之一投影。
  3. 如請求項1之方法，其中該影像包括其中藉由輪廓線連接多個橫截面之該模型之一架構視圖，其中該架構視圖將在兩個維度上顯示。
  4. 如請求項1之方法，其中該影像包括： 該3D半導體結構之該各自例項之一頂表面或一底表面之至少一者；及 該3D半導體結構之該各自例項之介於該頂表面與該底表面之間的一使用者可選半透明橫截面。
  5. 如請求項1之方法，其中該影像展示針對該模型中之該3D形狀之不確定性。
  6. 如請求項1之方法，其中該影像指示該3D形狀或該3D形狀之一橫截面與一標稱形狀之偏差。
  7. 如請求項1之方法，其中該影像包括連續地展示該3D形狀之連續部分之一動畫。
  8. 如請求項1之方法，其中： 呈現該影像包括呈現一擴增實境或虛擬實境(AR/VR)影像；且 提供該影像包括將該AR/VR影像發送至一AR/VR觀看裝置以用於顯示。
  9. 如請求項8之方法，其中該AR/VR影像係自一第一視角呈現之該模型之一第一AR/VR影像，該方法進一步包括，在將該第一AR/VR影像發送至該AR/VR觀看裝置以用於顯示之後： 接收請求視角之一改變之使用者輸入； 回應於該使用者輸入，自一第二視角呈現該模型之一第二AR/VR影像；及 將該第二AR/VR影像發送至該AR/VR觀看裝置以用於顯示。
  10. 如請求項8之方法，其中該AR/VR影像係具有對應於如基於在該檢測期間收集之量測判定之該模型之一參數之值之一外觀的該模型之一第一AR/VR影像，該方法進一步包括，在將該第一AR/VR影像發送至該AR/VR觀看裝置以用於顯示之後： 接收請求該參數之該等值之一改變之使用者輸入； 回應於該使用者輸入，改變用於該模型之該參數之該等值； 呈現具有對應於該等改變值之一外觀之該模型之一第二AR/VR影像；及 將該第二AR/VR影像發送至該AR/VR觀看裝置以用於顯示。
  11. 如請求項1之方法，其中： 該影像係一3D立體影像；且 提供該影像包括將該影像發送至一3D立體觀看器。
  12. 如請求項1之方法，其中： 該3D半導體結構之該複數個例項包括一3D記憶體中之記憶體孔之一週期性配置；且 該3D半導體結構之該各自例項包括一各自記憶體孔。
  13. 如請求項12之方法，其中該影像展示針對該各自記憶體孔之多個橫截面之該記憶體孔之一橢圓形狀。
  14. 如請求項13之方法，其中該影像展示針對該多個橫截面之該各自記憶體孔之螺旋度，其中該螺旋度指示該橢圓形狀之定向之變化。
  15. 如請求項12之方法，其中該影像指示與針對該多個橫截面之一橢圓形狀之偏差。
  16. 如請求項12之方法，其中該影像展示該各自記憶體孔之傾斜度。
  17. 如請求項1之方法，其中： 該3D半導體結構之該複數個例項包括finFET之一週期性配置；且 該3D半導體結構之該各自例項包括一各自finFET或一各自finFET之一部分。
  18. 如請求項1之方法，其中： 該3D半導體結構之該複數個例項包括一DRAM單元陣列；且 該3D半導體結構之該各自例項包括一各自DRAM單元或一各自DRAM單元之一部分。
  19. 如請求項1之方法，其中產生該3D半導體結構之該各自例項之該模型包括： 獲得具有經參數化尺寸之該3D半導體結構之一幾何模型；及 使用在該檢測期間收集之量測以判定該等經參數化尺寸之值。
  20. 如請求項1之方法，其中產生該3D半導體結構之該各自例項之該模型包括： 獲得用於該3D半導體結構之不同例項之量測組，該等組經標記有尺寸之各自值；及 使用該等組及在該檢測期間收集之量測執行機器學習以判定用於該各自例項之該等尺寸之值， 其中該產生係在未使用該3D半導體結構之一經參數化幾何模型之情況下執行。
  21. 如請求項1之方法，其中檢測該半導體晶圓之該區域包括執行選自由以下各者組成之群組之一光學度量技術：光譜橢圓偏光量測、單波長橢圓偏光量測、光束輪廓橢圓偏光量測、光束輪廓反射量測、單波長反射量測、角度解析反射量測、光譜反射量測、散射量測及拉曼光譜學。
  22. 如請求項1之方法，其中檢測該半導體晶圓之該區域包括執行小角度x射線散射。
  23. 一種半導體檢測系統，其包括： 一半導體度量工具； 一或多個處理器；及 記憶體，其儲存藉由該一或多個處理器執行之一或多個程式，該一或多個程式包括用於執行以下操作之指令： 基於藉由該半導體度量工具對包含週期性配置之一個三維(3D)半導體結構之複數個例項之一半導體晶圓之一區域之檢測，產生該3D半導體結構之一各自例項之一模型； 呈現展示該模型之一3D形狀之該模型之一影像；及 將該影像提供至一裝置以用於顯示。
  24. 一種非暫時性電腦可讀儲存媒體，其儲存用於藉由一電腦系統之一或多個處理器執行之一或多個程式，該一或多個程式包含用於執行以下操作之指令： 基於藉由一半導體度量工具對包含週期性配置之一個三維(3D)半導體結構之複數個例項之一半導體晶圓之一區域之檢測，產生該3D半導體結構之一各自例項之一模型； 呈現展示該模型之一3D形狀之該模型之一影像；及 將該影像提供至一裝置以用於顯示。
TW108107196A 2018-03-05 2019-03-05 三維半導體結構的視覺化 TWI778239B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862638721P 2018-03-05 2018-03-05
US62/638,721 2018-03-05
US16/283,690 US10794839B2 (en) 2019-02-22 2019-02-22 Visualization of three-dimensional semiconductor structures
US16/283,690 2019-02-22

Publications (2)

Publication Number Publication Date
TW201945691A true TW201945691A (zh) 2019-12-01
TWI778239B TWI778239B (zh) 2022-09-21

Family

ID=67846809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107196A TWI778239B (zh) 2018-03-05 2019-03-05 三維半導體結構的視覺化

Country Status (5)

Country Link
JP (2) JP7189959B2 (zh)
KR (1) KR102468979B1 (zh)
CN (1) CN111837226B (zh)
TW (1) TWI778239B (zh)
WO (1) WO2019173170A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11041814B1 (en) 2020-03-13 2021-06-22 Yangtze Memory Technologies Co., Ltd. Systems and methods for semiconductor chip hole geometry metrology
TWI835407B (zh) * 2021-12-20 2024-03-11 德商卡爾蔡司Ｓｍｔ有限公司 測定說明半導體晶圓之檢測體積內部三維結構參數之方法、獲取半導體晶圓內深層檢測體積之３ｄ體積影像的切片與成像方法、用於晶圓檢測的檢測裝置、及對晶圓中三維結構進行檢測之方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610297B2 (en) * 2019-12-02 2023-03-21 Kla Corporation Tomography based semiconductor measurements using simplified models
US11798828B2 (en) * 2020-09-04 2023-10-24 Kla Corporation Binning-enhanced defect detection method for three-dimensional wafer structures
CN113539877B (zh) * 2021-07-22 2023-10-17 长鑫存储技术有限公司 半导体结构的测量装置及测量方法
KR102554169B1 (ko) * 2021-10-06 2023-07-12 (주)구일엔지니어링 웨이퍼의 비아홀 검사 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298092A (ja) * 1995-04-26 1996-11-12 Hitachi Ltd 走査電子顕微鏡の分析方法
JP3749107B2 (ja) 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP3959355B2 (ja) 2003-01-17 2007-08-15 株式会社日立ハイテクノロジーズ 微細パターンの３次元形状測定方法
JP4516957B2 (ja) * 2003-01-25 2010-08-04 パーデュー リサーチ ファンデーション ３次元オブジェクトについて検索を行なうための方法、システムおよびデータ構造
JP4500653B2 (ja) 2003-11-25 2010-07-14 株式会社日立ハイテクノロジーズ 試料の観察方法及びその装置
JP4695857B2 (ja) 2004-08-25 2011-06-08 株式会社日立ハイテクノロジーズ 半導体検査方法および半導体検査装置
US8599301B2 (en) 2006-04-17 2013-12-03 Omnivision Technologies, Inc. Arrayed imaging systems having improved alignment and associated methods
US8485038B2 (en) 2007-12-18 2013-07-16 General Electric Company System and method for augmented reality inspection and data visualization
US20090296073A1 (en) 2008-05-28 2009-12-03 Lam Research Corporation Method to create three-dimensional images of semiconductor structures using a focused ion beam device and a scanning electron microscope
KR101670458B1 (ko) 2010-06-25 2016-10-28 삼성전자주식회사 오버레이 계측 방법
JP2014130077A (ja) * 2012-12-28 2014-07-10 Hitachi High-Technologies Corp パターン形状評価方法、半導体装置の製造方法及びパターン形状評価装置
US8832620B1 (en) 2013-03-14 2014-09-09 Coventor, Inc. Rule checks in 3-D virtual fabrication environment
US9766552B2 (en) * 2013-09-09 2017-09-19 Asml Netherlands B.V. Methods and apparatus for calculating electromagnetic scattering properties of a structure and for reconstruction of approximate structures
US9396443B2 (en) 2013-12-05 2016-07-19 Tokyo Electron Limited System and method for learning and/or optimizing manufacturing processes
US9553033B2 (en) * 2014-01-15 2017-01-24 Kla-Tencor Corporation Semiconductor device models including re-usable sub-structures
US9494535B2 (en) * 2014-04-21 2016-11-15 Kla-Tencor Corporation Scatterometry-based imaging and critical dimension metrology
US10352876B2 (en) * 2014-05-09 2019-07-16 KLA—Tencor Corporation Signal response metrology for scatterometry based overlay measurements
US10096144B2 (en) * 2014-07-17 2018-10-09 Crayola, Llc Customized augmented reality animation generator
KR102076527B1 (ko) * 2014-08-27 2020-04-02 삼성전자주식회사 방사선 촬영 장치 및 방사선 촬영 장치의 제어 방법
US10012599B2 (en) * 2015-04-03 2018-07-03 Kla-Tencor Corp. Optical die to database inspection
US10380728B2 (en) * 2015-08-31 2019-08-13 Kla-Tencor Corporation Model-based metrology using images
US10352695B2 (en) * 2015-12-11 2019-07-16 Kla-Tencor Corporation X-ray scatterometry metrology for high aspect ratio structures
EP3398123A4 (en) * 2015-12-31 2019-08-28 KLA - Tencor Corporation ACCELERATED TRAINING OF A MODEL BASED ON AUTOMATIC LEARNING FOR SEMICONDUCTOR APPLICATIONS

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11041814B1 (en) 2020-03-13 2021-06-22 Yangtze Memory Technologies Co., Ltd. Systems and methods for semiconductor chip hole geometry metrology
TWI739414B (zh) * 2020-03-13 2021-09-11 大陸商長江存儲科技有限責任公司 用於半導體晶片孔幾何形狀度量的系統和方法
US11674909B2 (en) 2020-03-13 2023-06-13 Yangtze Memory Technologies Co., Ltd. Systems and methods for semiconductor chip hole geometry metrology
TWI835407B (zh) * 2021-12-20 2024-03-11 德商卡爾蔡司Ｓｍｔ有限公司 測定說明半導體晶圓之檢測體積內部三維結構參數之方法、獲取半導體晶圓內深層檢測體積之３ｄ體積影像的切片與成像方法、用於晶圓檢測的檢測裝置、及對晶圓中三維結構進行檢測之方法

Also Published As

Publication number Publication date
CN111837226B (zh) 2024-03-08
TWI778239B (zh) 2022-09-21
JP2021516448A (ja) 2021-07-01
JP2023025174A (ja) 2023-02-21
KR102468979B1 (ko) 2022-11-18
WO2019173170A1 (en) 2019-09-12
CN111837226A (zh) 2020-10-27
KR20200118905A (ko) 2020-10-16
JP7189959B2 (ja) 2022-12-14

Similar Documents

Publication Publication Date Title
TWI778239B (zh) 三維半導體結構的視覺化
US11099137B2 (en) Visualization of three-dimensional semiconductor structures
US9916684B2 (en) Generating portable three-dimensional print-preview renderings of three-dimensional models
US20120183204A1 (en) 3d modeling and rendering from 2d images
Truong-Hong et al. Flying voxel method with Delaunay triangulation criterion for façade/feature detection for computation
US20130112407A1 (en) Obtaining Data From An Earth Model Using Functional Descriptors
CN105264566A (zh) 建模装置、三维模型生成装置、建模方法、程序和布局模拟器
US9158297B2 (en) Computing device and method for generating measurement program of product
US20160275688A1 (en) Method for Measuring the Interior Three-Dimensional Movement, Stress and Strain of an Object
WO2016018260A1 (en) Distortion quantifier
Lai et al. Surface roughness of rock faces through the curvature of triangulated meshes
Wang et al. Accurate radius measurement of multi-bend tubes based on stereo vision
TWI482227B (zh) 用於光散射式半導體製程度量之構造模型的描述及使用
Duran et al. Digital modeling of world's first known length reference unit: The Nippur cubit rod
TW201512873A (zh) 故障分析期間之晶片截面識別和呈現
CN111325825A (zh) 确定体积数据集的照明效果的方法
Jin et al. Automatic multi-stereo-vision reconstruction method of complicated tubes for industrial assembly
Amirkhanov et al. Fuzzy CT metrology: dimensional measurements on uncertain data
Saricam et al. Joint roughness profiling using photogrammetry
Rolland-Neviere et al. Robust diameter-based thickness estimation of 3D objects
Kreylos et al. Point-based computing on scanned terrain with LidarViewer
Villarrubia et al. Virtual rough samples to test 3D nanometer-scale scanning electron microscopy stereo photogrammetry
Frisvad et al. Photon differential splatting for rendering caustics
Olsen et al. Hinged, pseudo-grid triangulation method for long, near-linear cliff analyses
Castro et al. Light spatial distribution calibration based on local density estimation for reflectance transformation imaging

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent