TW201943083A - 在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器 - Google Patents

在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器 Download PDF

Info

Publication number
TW201943083A
TW201943083A TW108110657A TW108110657A TW201943083A TW 201943083 A TW201943083 A TW 201943083A TW 108110657 A TW108110657 A TW 108110657A TW 108110657 A TW108110657 A TW 108110657A TW 201943083 A TW201943083 A TW 201943083A
Authority
TW
Taiwan
Prior art keywords
active layer
layer
sensitive semiconductor
electrode
source electrode
Prior art date
Application number
TW108110657A
Other languages
English (en)
Other versions
TWI815873B (zh
Inventor
明煌 黃
羅伯特凡朱 李
拉傑許 瓦迪
朱斌
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW201943083A publication Critical patent/TW201943083A/zh
Application granted granted Critical
Publication of TWI815873B publication Critical patent/TWI815873B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

本發明係關於一種薄膜電晶體(TFT)液晶顯示器(LCD)，其包含一上覆液晶顯示器層與一下伏玻璃基板之間劃界之複數個影像像素。每一影像像素包含安置在該玻璃基板上方之一專用頂部閘極TFT。每一頂部閘極薄膜電晶體包含安置在該玻璃基板上方之一過程敏感半導體層，及安置在該過程敏感半導體層上方之一源電極及一汲電極。該過程敏感半導體層形成該源電極與該汲電極之間的一過程敏感半導體主動層，且一主動層保護薄膜安置在該過程敏感半導體主動層上方。一閘極介電層安置在該源電極與該汲電極之間的該主動層保護薄膜上方，且一閘電極安置在該閘極介電層上方。

Description

在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器
相關申請案之交互參照
此申請案主張2018年3月27日申請之美國臨時申請案第62/648,581號之優先權的權益，其內容經依賴且以其全文引用之方式併入本文中且下文全面闡述。
本說明書大體上係關於一種形成薄膜電晶體之方法，且更具體而言，係關於一種在玻璃基板上形成具有薄膜電晶體之液晶顯示器的方法。
液晶顯示器(liquid crystal display；LCD)通常為使用液晶之光調變特性來提供所需影像的平板顯示器。典型LCD應用包括電腦監視器、電視、儀錶板、室內及室外標牌以及類似者。LCD包括複數個彩色像素且每一彩色像素通常包括電極對與偏光濾波器對之間的液晶層。該對偏光濾波器彼此垂直對準且傳播通過偏光濾波器中之一者之光的模式由液晶旋轉使得光可通過另一偏光濾波器。特定而言，電晶體用於在該對電極兩端施加電壓且所施加電壓使液晶旋轉或不旋轉以使得通過偏光濾波器中之一者的光通過抑或不通過另一偏光濾波器。以此方式，LCD之每一彩色像素可「接通」或「斷開」且具有所需色彩，從而提供所需影像以供檢視。
預想未來普遍存在之智慧型電子系統具有任意形狀因素、強大彈性、高速電荷傳輸及低功耗，且此類智慧型電子系統將需要整合在環境友好柔性基板上。未來智慧型電子系統之一個挑戰為適合柔性基板上之高效能場效應電晶體(field-effect transistor；FET)之半導體材料的選擇。有機材料及非晶矽已經廣泛探討，但其載子移動率(通常≤1 cm2 /Vs)對於以奈秒週期操作之高速電晶體而言過低。石墨烯歸因於其高載子移動率(＞10,000 cm2 /Vs)及射頻特性而亦引起對高性能柔性電子裝置之實質關注。然而，石墨烯不具有能隙。因此，石墨烯對於低功率開關或數位電晶體之用途似乎不現實，且已經研究具有大量能隙之其他原子層狀板材。一類此材料為半導體過渡金屬二硫屬化物(transition metal dichalcogenide；TMD)。舉例而言，二硫化鉬(MoS2 )具有大半導體能隙(單層為~1.8 eV且大量薄膜為~1.3 eV)，該能隙對於硬及軟基板上之低功率電子裝置係理想的。亦，MoS2 具有高載子移動率(在室溫下高達200 cm2 /Vs)、高強度及大表面體積比，以上全部使MoS2 成為用於高速柔性電晶體及感測器之引人注目的半導體奈米材料。然而，單層MoS2 對於諸如氧電漿之半導體裝置圖案化技術係敏感的(亦即，容易損壞)。因此，當前MoS2 TFT已經使用利用MoS2 薄片之電子束微影術來製造，所述薄片已經在SiO2 /Si基板上傳輸，從而限制MoS2 TFT一次製造至一個裝置。相反，本文中揭示使用半導體裝置製造技術在玻璃基板上形成複數個TFT之方法及具有複數個TFT之液晶顯示器。
在一個實施例中，薄膜電晶體(thin film transistor；TFT)液晶顯示器(liquid crystal display；LCD)包含上覆液晶顯示器層與下伏玻璃基板之間劃界之複數個影像像素。每一影像像素包含安置在該玻璃基板上方之專用頂部閘極TFT。每一頂部閘極薄膜電晶體包含安置在該玻璃基板上方之過程敏感半導體主動層，及安置在該過程敏感半導體層上方之源電極及汲電極。主動層保護膜安置在過程敏感半導體主動層上方且閘極介電層安置在主動層保護膜上方。在一些實施例中，過程敏感半導體主動層為由過渡金屬二硫屬化物(transition metal dichalcogenide；TMD)半導體材料形成之2D半導體主動層。在其他實施例中，過程敏感半導體主動層由有機半導體材料形成。在過程敏感半導體主動層為由TMD半導體材料形成之2D半導體主動層的實施例中，TMD半導體材料可為MoS2 、WS2 、WSe2 或其組合。在過程敏感半導體主動層由有機半導體材料形成之實施例中，有機半導體材料可為苯基-C61-丁酸甲酯(phenyl-C61-butyric acid methyl ester；PCBM)、稠五苯、咔唑化合物、酞青素、e-聚(亞乙烯基氟化-六氟丙烯) (e-poly(vinylidene fluoride-hexafluoropropylene)；e-PVDF-HFP)或其組合。主動層保護膜可為氮化物膜、氧化物膜或其組合。舉例而言，主動層保護膜可由SiNx 、SiO2 、Al2 O3 、HfO2 或其組合形成，且具有約5 nm與約20 nm之間的厚度。亦，閘極介電層可由SiNx 、SiO2 、Al2 O3 、HfO2 、其組合，聚醯亞胺化合物或聚(四噻吩并苯-二酮基吡咯并吡咯) (poly(tetrathienoacene-diketopyrrolopyrrole)；PTDPPTFT4)形成。源電極及汲電極可由Ti、Cu、Al、Mo或其組合形成。
在另一實施例中，用於LCD之面板包含玻璃基板及安置在玻璃基板上方之複數個頂部閘極TFT。複數個頂部閘極TFT中之每一者包括安置在該玻璃基板上方之過程敏感半導體主動層，及安置在該過程敏感半導體層上方之源電極及汲電極。主動層保護膜安置在過程敏感半導體主動層上方且閘極介電層安置在主動層保護膜上方。在一些實施例中，過程敏感半導體主動層為由TMD半導體材料形成之2D半導體主動層。在其他實施例中，過程敏感半導體主動層由有機半導體材料形成。在過程敏感半導體主動層由TMD半導體材料形成的實施例中，TMD半導體材料可為MoS2 、WS2 、WSe2 或其組合。在過程敏感半導體主動層由有機半導體材料形成之實施例中，有機半導體材料可為苯基-C61-丁酸甲酯(PCBM)、稠五苯、咔唑化合物、酞青素、e-聚(亞乙烯基氟化-六氟丙烯) (e-PVDF-HFP)或其組合。主動層保護膜可為氮化物膜、氧化物膜或其組合。舉例而言，主動層保護膜可由SiNx 、SiO2 、Al2 O3 、HfO2 或其組合形成，且具有約5 nm與約20 nm之間的厚度。亦，閘極介電層可由SiNx 、SiO2 、Al2 O3 、HfO2 、其組合，聚醯亞胺化合物或聚(四噻吩并苯-二酮基吡咯并吡咯) (PTDPPTFT4)形成。源電極及汲電極可由Ti、Cu、Al、Mo或其組合形成。
在又另一實施例中，一種用於製造複數個頂部閘極TFT之方法包括使用高溫化學氣相沉積在玻璃基板形成過程敏感半導體層及在過程敏感半導體層之上表面上形成第一金屬層。第一金屬層經圖案化以在過程敏感半導體層上形成電極對單元陣列。電極對單元中之每一者包含源電極、與源電極間隔開之汲電極及在源電極與汲電極之間延伸的過程敏感半導體主動層。保護性膜形成在電極對單元陣列上，且過程敏感半導體層及保護性膜經圖案化以在玻璃基板上形成主動層/電極對單元陣列。主動層/電極對中之每一者包含在源電極與汲電極之間延伸之過程敏感半導體主動層上的主動層保護膜。主動層保護膜在過程敏感半導體層之圖案化期間保護在源電極與汲電極之間延伸之過程敏感半導體主動層。介電層形成在主動層/電極對單元陣列上且在主動層/電極對單元中之每一者的源電極與汲電極之間延伸的該主動層保護膜上方形成閘極介電層。介電層經圖案化且自主動層/電極對單元中之每一者的源電極及汲電極移除。第二金屬層形成在主動層/電極對單元陣列上，且第二金屬層經圖案化以在主動層/電極對單元中之每一者的源電極上形成接觸墊片，在汲電極上形成接觸墊片，且在閘極介電層上形成頂部閘電極。在實施例中，過程敏感半導體層經光微影圖案化且利用氧電漿蝕刻。主動層保護膜可由氧化物形成，且主動層保護膜在過程敏感半導體層之蝕刻期間保護主動層/電極對單元中之每一者的過程敏感半導體主動層免於氧電漿損壞。在一些實施例中，過程敏感半導體主動層為由TMD半導體材料形成之2D半導體主動層。在其他實施例中，過程敏感半導體主動層由有機半導體材料形成。在過程敏感半導體主動層由TMD半導體材料形成的實施例中，TMD半導體材料可為MoS2 、WS2 、WSe2 或其組合。在過程敏感半導體主動層由有機半導體材料形成之實施例中，有機半導體材料可為苯基-C61-丁酸甲酯(PCBM)、稠五苯、咔唑化合物、酞青素、e-聚(亞乙烯基氟化-六氟丙烯) (e-PVDF-HFP)或其組合。主動層保護膜可為氮化物膜、氧化物膜或其組合。舉例而言，主動層保護膜可由SiNx 、SiO2 、Al2 O3 、HfO2 或其組合形成，且具有約5 nm與約20 nm之間的厚度。亦，閘極介電層可由SiNx 、SiO2 、Al2 O3 、HfO2 、其組合、聚醯亞胺化合物或聚(四噻吩并苯-二酮基吡咯并吡咯) (PTDPPTFT4)形成。源電極及汲電極可由Ti、Cu、Al、Mo或其組合形成。
其他特徵及優勢將在隨後之詳細描述中闡述，且部分將自該描述對熟習此項技術者而言係顯而易見的或藉由實踐如書面描述中所描述之實施例及其技術方案以及隨附圖式來辨識。
將理解，前述一般描述和隨後詳細描述兩者僅僅係例示性的，且並不意圖提供理解技術方案之本質及特性的概覽及框架。隨附圖式經包括以提供進一步理解，且經併入且構成此說明書之一部分。圖式繪示一或多個實施例，且結合描述用來解釋各種實施例之原理及操作。
參考第1圖，頂部閘極薄膜電晶體(thin film transistor；TFT) 10包含安置在玻璃基板上方之過程敏感半導體主動層110、源電極120、汲電極130，及安置在過程敏感半導體主動層110上方之主動層保護膜。如本文中所使用，片語「過程敏感半導體層」及「過程敏感半導體主動層」係指對氧電漿圖案化或蝕刻敏感之半導體層；片語「氧電漿」係指將氧氣引入至電漿腔室時執行的電漿處理；且片語「主動層」係指半導體層，電流自源電極流經該半導體層至汲電極。過程敏感半導體主動層110在源電極120與汲電極130之間延伸，且過程敏感半導體主動層保護膜140 (本文中簡稱為「主動層保護膜」)安置在過程敏感半導體主動層110上。閘極介電層150安置在主動層保護膜140上方且閘電極160安置在閘極介電層150上方。主動層保護膜140在頂部閘極TFT 10之製造期間，尤其在過程敏感半導體主動層110之圖案化期間保護下伏過程敏感半導體主動層110，從而在頂部閘極TFT 10之操作期間提高過程敏感半導體主動層110之效能。
現參考第1圖及第2圖，頂部閘極TFT 10之截面側視圖示意性地描繪於第1圖中，且第1圖中之頂部閘極TFT 10的分解視圖示意性地描繪於第2圖中。頂部閘極TFT 10包含具有下表面102 (-Y方向)及上表面104 (+Y方向)之玻璃基板100。具有下表面112及上表面114之過程敏感半導體主動層110安置在玻璃基板100之上。在一些實施例中，過程敏感半導體主動層110安置在玻璃基板100上。如本文中所使用，片語「安置在……上方」係指第一組件(例如，過程敏感半導體主動層110)定位在第二組件(例如，玻璃基板100)上方，一或多個層視需要定位在第一組件與第二組件之間。如本文中所使用，片語「安置在……上」係指第一組件(例如，過程敏感半導體主動層110)定位在第二組件(例如，玻璃基板100)上方且與該第二組件直接接觸，一或多個層並未定位在第一組件與第二組件之間。具有下表面122及上表面124之源電極120以及具有下表面132及上表面134之汲電極130安置在過程敏感半導體主動層110上方。汲電極130與源電極120間隔開(X方向)，且過程敏感半導體主動層110在源電極120與汲電極130之間延伸。在一些實施例中，過程敏感半導體主動層110夾在源電極120與玻璃基板100之間且在汲電極130與玻璃基板100之間。在其他實施例中，過程敏感半導體主動層110直接夾在源電極120與玻璃基板100之間且在第1圖中所描繪之汲電極130與玻璃基板100之間。如本文中所使用，片語「夾在……之間」係指第一組件(例如，過程敏感半導體主動層110)定位在第二組件(例如，源電極120)與第三組件(例如，玻璃基板100)之間，一或多個層視需要定位在第一組件與第二組件之間及/或在第一組件與第三組件之間。亦，如本文中所使用，片語「直接夾在…之間」係指第一組件定位在第二組件與第三組件之間且與該等組件直接接觸，亦即，一或多個層並不在第一組件與第二組件之間及/或不在第一組件與第三組件之間。因此，在過程敏感半導體主動層110直接夾在源電極120與玻璃基板100之間且在汲電極130與玻璃基板100之間的實施例中，源電極120之下表面122及汲電極130之下表面132與如第1圖中所描繪之過程敏感半導體主動層110的上表面114直接接觸。
仍參考第1圖及第2圖，具有下表面142及上表面144之主動層保護膜140可安置在源電極120與汲電極130之間延伸的過程敏感半導體主動層110上方。在實施例中，主動層保護膜140可安置在過程敏感半導體主動層110上。閘極介電層150可安置在主動層保護膜140上方且閘電極160安置在閘極介電層150上方。閘電極160與源電極120、汲電極130及過程敏感半導體主動層110間隔。舉例而言，閘極介電層150可安置在閘電極160與源電極120之間，安置在閘電極160與汲電極130之間，且安置在閘電極160與過程敏感半導體主動層110之間。源電極接觸墊片126及汲電極接觸墊片136分別安置在源電極120及汲電極130上方。源電極接觸墊片126具有下表面125及上表面127，且汲電極接觸墊片136具有下表面135及上表面137。在實施例中，源電極接觸墊片126及/或汲電極接觸墊片136分別安置在源電極120及汲電極130上。應理解，閘極介電層150使閘電極160與源電極120及汲電極130電絕緣。
玻璃基板100、過程敏感半導體主動層110、源電極120、源電極接觸墊片126、汲電極130、汲電極接觸墊片136、主動層保護膜140、閘極介電層150及閘電極160之厚度可取決於頂部閘極TFT 10之預期用途。在一個實施例中，玻璃基板100之厚度(Y方向)在約0.1毫米(mm)至約1.0 mm之範圍內；過程敏感半導體主動層110之厚度在約0.2奈米(nm)至約1.0 nm之範圍內；源電極120及汲電極130各自之厚度在約50 nm至約250 nm之範圍內；源電極接觸墊片126及汲電極接觸墊片136各自之厚度在約100 nm與約500 nm之間；主動層保護膜140之厚度在約5 nm與約25 nm之間；閘極介電層150在主動層保護膜140正上方(+Y方向)之厚度在約10 nm與約50 nm之間，該主動層保護膜在過程敏感半導體主動層110上方延伸；且閘電極160之厚度在約100 nm與約500 nm之間。在一個非限制性實例中，玻璃基板100可具有約0.3 mm之厚度(Y方向)；過程敏感半導體主動層110可具有約0.5mm之厚度；源電極120及汲電極130各自具有約100 nm之厚度；源電極接觸墊片126及汲電極接觸墊片136可各自具有約250 nm之厚度；主動層保護膜140可具有約10 nm之厚度；閘極介電層150在主動層保護膜140正上方(+Y方向)具有約20 nm之厚度，該主動層保護膜在過程敏感半導體主動層110上方延伸；且閘電極160可具有約200 nm之厚度。應理解，可利用其他厚度。
玻璃基板100可由玻璃形成，諸如如美國專利申請案公告第2016/0122229號中所揭示之無鹼硼矽酸鹽玻璃、諸如名稱為Corning Lotus™ NXT Glass及Corning EAGLE XG® Slim Glass之可商購玻璃的鹼土硼鋁矽酸鹽玻璃，以及類似者。過程敏感半導體主動層110可為由諸如二硫化鉬(MoS2 )、二硫化鎢(WS2 )、鎢聯硒化物(WSe2 )及類似者的過渡金屬二硫屬化物(TMD)半導體材料形成的2D半導體主動層。在替代方案中，過程敏感半導體主動層110可由諸如苯基-C61-丁酸甲酯(PCBM)、稠五苯、咔唑化合物、酞青素、e-聚(亞乙烯基氟化-六氟丙烯) (e-PVDF-HFP)及類似者之有機半導體材料形成。源電極120、源電極接觸墊片126、汲電極130、汲電極接觸墊片136及閘電極160可由諸如銅(Cu)、鈦(Ti)、鋁(Al)、鉬(Mo)、其組合及其合金以及類似者之金屬材料形成。如本文中所使用，片語「其組合」係指所列項目之組合。由Ti及Cu之組合形成之源電極120及本文中所描述之其他電極的一個非限制實例包含由Ti層及安置在Ti層上之Cu層形成的電極。亦，如本文中所使用，除非另有說明，否則片語「其合金」並不限制由僅所列元素形成之合金。舉例而言，源電極120及本文中所描述之其他電極可由Cu與元素附加物之合金形成，該等元素附加物不同於或除Ti、Al及/或Mo及類似物之外。在替代方案中，源電極120及本文中所描述之其他電極可由含有僅Cu及Ti、Al及/或Mo之合金，以及源自Cu-Al合金、Cu-Ti合金等之製造呈現之可能附帶雜質形成。主動層保護膜140可由諸如氮化物、氧化物或其組合之抗氧電漿材料形成。如本文中所使用，片語「氧電漿」係指在將氧氣引入至電漿腔室時執行的電漿處理。抗氧電漿材料之非限制實例包括Al2 O3 、SiNx 、SiO2 、HfO2 、其組合及類似者。在實施例中，主動層保護膜140可為Al2 O3 主動層保護膜140。閘極介電層150可由諸如SiNx 、SiO2 、Al2 O3 、HfO2 及類似者之無機介電材料形成。在替代方案中，閘極介電層150可由諸如聚醯亞胺化合物、聚(四噻吩并苯-二酮基吡咯并吡咯) (PTDPPTFT4)及類似者之有機介電材料形成。
現參考第3A圖至第3F圖，描繪一種用於製造頂部閘極TFT 10之方法。在步驟200(第3A圖)處，過程敏感半導體層110'形成在玻璃基板100上。玻璃基板100可為如上文所論述之無鹼硼矽酸鹽玻璃或鹼土硼鋁矽酸鹽玻璃。在一些實施例中，玻璃基板100可為一卷無鹼硼矽酸鹽玻璃或鹼土硼鋁矽酸鹽玻璃，該卷玻璃經展開且通過薄膜沉積腔室以使過程敏感半導體層110'沉積。在其他實施例中，玻璃基板100可為薄片無鹼硼矽酸鹽玻璃或鹼土硼鋁矽酸鹽玻璃，複數個頂部閘極TFT 10形成在該玻璃上。過程敏感半導體層110'可使用2D層形成技術形成在玻璃基板上。2D層形成技術之非限制性實例包括原子層沉積(atomic layer deposition；ALD)技術，諸如化學氣相沉積(chemical vapor deposition；CVD)、高溫CVD、物理氣相沉積及類似者。如本文中所使用，「高溫CVD」係指大於約500o C之溫度下的CVD。在一些實施例中，過程敏感半導體層110'直接形成在玻璃基板100上。在此類實施例中，過程敏感半導體層110'可為使用氧化鉬(MoO3 )之前體及硫蒸氣藉由大於500o C下之高溫CVD形成的2D MoS2 半導體層。應理解，過程敏感半導體層110'可連續形成在玻璃基板100之大面積上方。如本文中所使用，術語「大面積」係指大於約10 cm2 之面積。在一些實施例中，過程敏感半導體層110'為表面積大於約100 cm2 之連續過程敏感半導體層。舉例而言，過程敏感半導體層110'為表面積大於約200 cm2 之連續過程敏感半導體層。
在步驟210(第3B圖)處，源電極120及汲電極130在過程敏感半導體層110'上沉積及圖案化。源電極120及汲電極130可使用說明性地包括CVD、高溫CVD、PVD及類似者之薄膜沉積技術形成。在一些實施例中，源電極120及汲電極130使用諸如一或多種金屬之電子束蒸發的PVD技術(亦稱為電子束PVD或EBPVD)形成。舉例而言，源電極120及汲電極130可由第一金屬層及第二金屬層之組合組成。源電極120及汲電極130可使用圖案化技術來圖案化。圖案化技術之非限制性實例包括微影術、陰影遮罩、剝離圖案化、包括反應離子蝕刻及深度反應離子蝕刻之乾式蝕刻(也稱為電漿蝕刻)、濕式蝕刻(也稱為化學蝕刻)、其組合以及類似者。在一些實施例中，源電極120及汲電極130使用剝離方法來圖案化。
在步驟220(第3C圖)處，具有下表面142及上表面144之保護膜140'沉積至源電極120、汲電極130及源電極120與汲電極130之間(且上方)延伸之過程敏感半導體層110'上。保護膜140'可使用說明性地包括CVD、高溫CVD、PVD及類似者之ALD沉積技術來沉積。
在步驟230(第3D圖)處，過程敏感半導體層110'及保護膜140'經圖案化以形成在源電極120與汲電極130之間延伸的過程敏感半導體主動層110，且以形成安置在過程敏感半導體主動層110上方之主動層保護膜140。過程敏感半導體層110'及保護膜140'可使用圖案化技術來圖案化。用來將過程敏感半導體層110'及保護膜140'圖案化之圖案化技術的非限制性實例包括微影術、陰影遮罩、剝離圖案化、乾式蝕刻、濕式蝕刻、其組合或類似者。在一些實施例中，過程敏感半導體層110'及保護膜140'藉由抗蝕劑遮罩、Al2 O3 蝕刻溶液及氧電漿蝕刻來光微影圖案化。在此類實施例中，保護膜140'上之抗蝕劑可用氧電漿移除，而氧電漿不接觸及/或不損壞保護膜140'下面之過程敏感半導體層110'。亦，保護膜140'上之殘餘抗蝕劑的移除可增強或改善第3E圖中所示意性地描繪之在步驟240處沉積至主動層保護膜140上之介電層150'之間的接觸。特定而言，在步驟240處，介電層150'形成在源電極120、汲電極130及在源電極120與汲電極130之間延伸的主動層保護膜140上。應理解，介電層150'可形成在越過(+X及-X方向)過程敏感半導體主動層110延伸之玻璃基板100上。介電層150'可使用薄膜形成技術形成在源電極120、汲電極130及主動層保護膜140上。薄膜形成技術之非限制性實例包括原子層沉積(ALD)技術，諸如化學氣相沉積(CVD)、高溫CVD、PVD及類似者。
在步驟250(第3F圖)處，介電層150'經圖案化以形成閘極介電層150且自源電極120及汲電極130移除介電層150'。介電層150'可藉由抗蝕劑遮罩及反應離子蝕刻來光微影圖案化。
第二金屬層(未展示)可經沉積及圖案化以形成第1圖中所描繪之源電極接觸墊片126、汲電極接觸墊片136及閘電極160。源電極接觸墊片126、汲電極接觸墊片136及閘電極160可使用說明性地包括CVD、高溫CVD、PVD及類似者之薄膜沉積技術來形成。在一些實施例中，源電極120及汲電極130使用一或多種金屬之EBPVD來形成。源電極接觸墊片126、汲電極接觸墊片136及閘電極160可由第一金屬層及第二金屬層之組合組成。亦，源電極接觸墊片126、汲電極接觸墊片136及閘電極160可使用諸如微影術、陰影遮罩、剝離圖案化、乾式蝕刻、濕式蝕刻、其組合及類似者之圖案化技術來圖案化。在一些實施例中，源電極120及汲電極130使用剝離方法來圖案化。
現轉至第4圖，示意性地描繪包含複數個頂部閘極TFT 10之液晶顯示器(LCD) 30的非限制性實例。LCD 30包含在上覆液晶顯示器層340與下伏玻璃基板100之間劃界之複數個影像像素32。密封件350可定位在影像像素32中之每一者之間。影像像素32中之每一者包含安置在玻璃基板100上方之專用頂部閘極TFT 10。在實施例中，頂部閘極TFT 10中之每一者可安置在玻璃基板100上，其中複數個過程敏感半導體主動層110 (第1圖) 安置在玻璃基板100上。頂部閘極TFT 10中之每一者包括源電極120、汲電極130及過程敏感半導體主動層110，該過程敏感半導體主動層安置在源電極120與玻璃基板100之間，安置在汲電極130與玻璃基板100之間且在源電極120與汲電極130之間延伸。主動層保護膜140安置在源電極120與汲電極130之間延伸的過程敏感半導體主動層110上方，且閘極介電層150安置在主動層保護膜140上方。在實施例中，主動層保護膜140安置在過程敏感半導體主動層110上。源電極接觸墊片126安置在源電極120上方，汲電極接觸墊片136安置在汲電極130上方，且閘電極160安置在閘極介電層150上方。
源電極導電引線128可安置在源電極接觸墊片126上方且與其電接觸，汲電極導電引線138可安置在汲電極接觸墊片136上方且與其電接觸，且閘電極導電引線166可安置在閘電極160上方且與其電接觸。液晶314定位在頂部閘極TFT 10中之每一者與間隔件312之間。下配向層310定位在液晶314與像素電極304之間，該像素電極與汲電極導電引線138電接觸且自該汲電極導電引線延伸。亦即，像素電極304自頂部閘極TFT 10延伸至液晶314下面(-Y方向)。共同電極324在液晶314上方(+Y方向)延伸。上配向層320安置在共同電極324與液晶314之間。
仍參考第4圖，第一偏光膜342可安置在玻璃基板100之下表面102 (第2圖)上方，且第二偏光膜344可安置如第4圖中所描繪之上覆液晶顯示器層340上方。複數個濾色器330(例如，紅色、藍色及綠色濾色器；僅展示一個)安置在上覆液晶顯示器層340與影像像素32中之每一者的共同電極324之間。在一些實施例中，通常阻斷光之黑色矩陣層332可定位在影像像素32中之每一者之上覆液晶顯示器層340與共同電極324之間的頂部閘極TFT 10上方(+Y方向)。在其他實施例中，頂部閘極TFT 10可透光且黑色矩陣層332可用紅色、藍色或綠色濾色器330代替。應理解，在頂部閘極TFT 10透光且黑色矩陣層332用濾色器330代替之實施例中，此透光的頂部閘極TFT可增大LCD 30之孔徑比且改進其顯示器品質。
在操作中，複數個頂部閘極TFT 10用於在像素電極304與共同電極324之間施加電勢使得液晶314旋轉或不旋轉，以使得傳播通過第一偏光膜342之光可通過第二偏光膜344且LCD 30之每一影像像素32具有所需色彩。
儘管第4圖示意性地描繪上覆LCD之一個實例，但本揭示內容並不限於一種特定類型之上覆液晶顯示器層，且多種習知或尚未開發技術中之任意者可用於形成上覆液晶顯示器層，該上覆液晶顯示器層包括(例如且並非通過限制)第4圖中所繪示之液晶顯示器層，該液晶顯示器層包含液晶矩陣、配向層、共同ITO電極、黑色矩陣材料、濾色器元件、玻璃顯示器表面、偏光濾波器、佈置在顯示器內部中之相關聯間隔件以及適當短接及密封元件。適當液晶顯示器層之其他實例繪示在美國專利申請案公告第2018/0004044號、第2017/0261675號及第2017/0153515號。類似地，應注意，本文中所預期之TFT結構可利用在多種適當習知或尚未開發之像素組態中，該等組態中之一者繪示在第4圖中且包含專用儲存電容器及焊盤以電偶接至相關聯顯示器驅動器。舉例而言，且並非通過限制，TFT LCD顯示器像素之適當電組態之實例繪示在美國專利申請案公告第2017/0344145號及第2017/0242533號中。
實例
比較實例
過程敏感半導體層上未安置主動層保護膜之頂部閘極TFT經製造以供測試。特定而言，2D MoS2 半導體層使用高溫CVD藉由MoO3 之前體及硫蒸氣及約680o C之沉積溫度直接形成在鹼土硼鋁矽酸鹽玻璃基板上。各自包含10 nm Ti層及100 nm Cu層之源電極及汲電極使用EBPVD及剝離圖案化形成在2D MoS2 半導體層上。用於剝離圖案化之抗蝕劑不經受離子衝擊且易於移除。2D MoS2 半導體層經光微影圖案化且使用Ar+O2 電漿蝕刻以形成在源電極與汲電極之間延伸之2D MoS2 半導體主動層。源電極與汲電極將硬遮罩設置在電極下面之2D MoS2 半導體層上且在蝕刻期間保護該半導體層。抗蝕劑在蝕刻之後用MICROPOSIT™移除劑1165除去，然而抗蝕劑在2D MoS2 傳導層之Ar+O2 電漿蝕刻期間劣化，從而使得殘餘抗蝕劑留在2D MoS2 半導體層、源電極及汲電極上，如藉由掃描電子顯微術所觀測。厚度為30 nm之Al2 O3 介電層在200o C下使用ALD系統沉積在源電極、汲電極及經圖案化2D MoS2 半導體層上方。然而，2D MoS2 半導體主動層上之殘餘抗蝕劑在2D MoS2 半導體主動層與Al2 O3 介電層之間產生條帶圖案。亦即，殘餘抗蝕劑阻擋2D MoS2 半導體主動層與Al2 O3 介電層之間的清潔介面。Al2 O3 介電層經光微影圖案化且使用BCl3 + Ar電漿蝕刻，且抗蝕劑使用Ar+O2 電漿除去。包含10 nm Ti層及100 nm Cu層之源電極接觸墊片、汲電極接觸墊片及頂部閘電極使用EBPVD沉積且藉由剝離方法圖案化。
實例
過程敏感半導體層上安置主動層保護膜之頂部閘極TFT經製造以供測試。特定而言，2D MoS2 半導體層使用高溫CVD藉由MoO3 之前體及硫蒸氣及約680o C之沉積溫度直接形成在鹼土硼鋁矽酸鹽玻璃基板上。各自包含10 nm Ti層及100 nm Cu層之源電極及汲電極使用EBPVD及剝離圖案化形成在2D MoS2 半導體層上。用於剝離圖案化之抗蝕劑不經受離子衝擊且易於移除。厚度為10 nm之Al2 O3 主動層保護膜在200o C下使用ALD系統沉積至源電極、汲電極及2D MoS2 半導體層上。Al2 O3 主動層保護膜及2D MoS2 半導體層經光微影圖案化且使用Ar+O2 電漿蝕刻以形成在源電極與汲電極之間延伸之2D MoS2 半導體主動層。源電極、汲電極及Al2 O3 主動層保護膜將硬遮罩設置在2D MoS2 半導體層上且在蝕刻期間保護該半導體層。亦，Al2 O3 主動層保護膜允許Ar+O2 電漿使用以移除殘餘抗蝕劑，而不損壞2D MoS2 半導體層。厚度為20 nm之Al2 O3 介電層在200o C下使用ALD系統沉積在源電極、汲電極及Al2 O3 主動層保護膜上方。Al2 O3 介電層經光微影圖案化且使用BCl3 + Ar電漿蝕刻，且抗蝕劑使用Ar+O2 電漿除去。包含10 nm Ti層及100 nm Cu層之源電極接觸墊片、汲電極接觸墊片及頂部閘電極使用EBPVD沉積且藉由剝離方法圖案化。
現參考第5圖及第6圖，無主動層保護膜之頂部閘極TFT及有主動層保護膜之頂部閘極TFT經受臨限值電壓測試。如本文中所使用，片語「臨限值電壓」係指在頂部閘極TFT之源電極與汲電極之間產生導電路徑所需之最小閘電極至源電極電壓差。第5圖圖示地描繪無主動層保護膜之頂部閘極TFT的正規化電壓(X軸)與正規化電流(Y軸)，且第6圖圖示地描繪有主動層保護膜之頂部閘極TFT的正規化電壓與正規化電流。無主動層保護膜之頂部閘極TFT的正規化電壓臨限值為約-0.34伏特(V)且有主動層保護膜之頂部閘極TFT的正規化電壓臨限值為約-0.5 V。因此，與無主動層保護膜之頂部閘極TFT相比，有主動層保護膜之頂部閘極TFT呈現電壓臨限值下降大約48%。亦，有主動層保護膜之頂部閘極TFT之汲極電流飽和值(圖中未示出)大於無主動層保護膜之頂部閘極TFT之汲極電流飽和值約55倍。如本文中所使用，片語「汲極電流飽和值」係指當閘電極及源電極電壓等於0.0 V時，由頂部閘極TFT之汲電極攜帶之電流的最大量。
由於本文中所描述之頂部閘極TFT使用主動層保護膜來保護過程敏感半導體主動層以免氧電漿蝕刻，因此氧電漿蝕刻可將移除過程敏感半導體主動層上之殘餘抗蝕劑，過程敏感半導體主動層之完整得以維持，且頂部閘極TFT之效能增大。因此，本文中所揭示及描述之主動層保護膜提供對圖案化技術(例如，氧電漿蝕刻)敏感的材料以用作源電極與汲電極之間的過程敏感半導體主動層。亦，用於形成本文中所揭示及描述之頂部閘極TFT之方法允許通常用於將頂部閘極TFT直接形成在玻璃基板上之半導體裝置製造技術用於形成具有過程敏感半導體主動層之LCD，且從而提供用於製造具有改進TFT (例如，具有2D MoS2 半導體主動層之頂部閘極TFT)之LCD的經濟可行之方法。
在以上詳細描述中，眾多特定細節已經闡述以提供上文所描述之實施例的透徹理解。然而，熟習此項技術者應清楚，何時可實踐不具有此等特定細節中之一些或全部的實施例。在其他情況下，熟知特徵及方法可能未詳細描述，以免不必要地混淆本揭示內容。另外，除非另有定義，否則本文中所使用之技術及科學術語具有與一般熟習此揭示內容所屬之此項技術者通常理解的相同之意謂。為了避免矛盾，將控制本說明書，包括本文中之定義。
儘管其他方法及材料可用於實踐或測試本文中所描述之實施例，但本文將描述某些適當方法及材料。
揭示可用於，可結合用於，可用於製備或為所揭示方法及組合物之實施例的材料、化合物、組合物及組件。此等及其他材料揭示於本文中，且應理解，當此等材料之組合、子集、交互、群組等經揭示時，儘管此等化合物之每一各種個別及共同組合及排列的指定參考可能未明確揭示，但本文中特別地預期及描述每一者。
如本文中所使用，術語「約」意謂量、大小、配方、參數以及其他數量及特性不或不必精確，但可按需要為大約及/或更大或更小、反映公差、轉換因素、四捨五入、量測誤差及類似者，及熟習此項技術者理解之其他因素。通常，無論是否明確陳述成這樣，量、大小、配方、參數或其他數量或特性皆為「約」或「大約」。
如本文中所使用，術語「或」具有包容性；更特別地，片語「A或B」意謂「A、B或A及B兩者」。排他性「或」在本文中由諸如例如「A抑或B」及「A或B中之一者」之術語指定。
不定冠詞「一(a)」及「一(an)」用於描述本發明之元件及組件。此等冠詞之使用意謂，存在此等元件或組件中之一者或至少一者。儘管此等冠詞慣常用於表示所修飾名詞為單數名詞，除非在特定情況下另有說明，否則如本文中所使用，冠詞「一(a)」及「一(an)」亦包括複數。類似地，又除非在特定情況下另有說明，否則如本文中所使用，定冠詞「該(該等)」亦表示所修飾名詞可為單數或複數。
熟習此項技術者將顯而易見的是，可對本文中所描述之實施例進行各種修改及改變，而不背離所主張主體之精神及範疇。因此，意圖為本說明書涵蓋本文中所描述之各種實施例的修改及改變，只要此修改及改變在所附申請專利範圍及其等同物之範疇內。
10‧‧‧頂部閘極薄膜電晶體
30‧‧‧液晶顯示器
32‧‧‧影像像素
100‧‧‧玻璃基板
102‧‧‧下表面
104‧‧‧上表面
110‧‧‧過程敏感半導體主動層
110'‧‧‧過程敏感半導體層
112‧‧‧下表面
114‧‧‧上表面
120‧‧‧源電極
122‧‧‧下表面
124‧‧‧上表面
125‧‧‧下表面
126‧‧‧源電極接觸墊片
127‧‧‧上表面
128‧‧‧源電極導電引線
130‧‧‧汲電極
135‧‧‧下表面
136‧‧‧汲電極接觸墊片
137‧‧‧上表面
138‧‧‧汲電極導電引線
140‧‧‧過程敏感半導體主動層保護膜
140'‧‧‧保護膜
142‧‧‧下表面
144‧‧‧上表面
150‧‧‧閘極介電層
150'‧‧‧介電層
160‧‧‧閘電極
166‧‧‧閘電極導電引線
200‧‧‧步驟
210‧‧‧步驟
220‧‧‧步驟
230‧‧‧步驟
240‧‧‧步驟
250‧‧‧步驟
304‧‧‧像素電極
310‧‧‧下配向層
312‧‧‧間隔件
314‧‧‧液晶
320‧‧‧上配向層
324‧‧‧共同電極
330‧‧‧濾色器
332‧‧‧黑色矩陣層
340‧‧‧上覆液晶顯示器層
342‧‧‧第一偏光膜
344‧‧‧第二偏光膜
350‧‧‧密封件
1165‧‧‧移除劑
第1圖示意性地描繪根據本文中所描述之一或多個實施例之薄膜電晶體的側視圖；
第2圖示意性地描繪第1圖中之薄膜電晶體的分解視圖；
第3A圖至第3F圖示意性地描繪用於形成根據本文中所描述之一或多個實施例之薄膜電晶體的方法步驟；
第4圖示意性地描繪根據本文中所描述之一或多個實施例之液晶顯示器的側視圖；
第5圖圖示地描繪無主動層保護膜之頂部閘極TFT的正規化電壓與正規化電流；及
第6圖圖示地描繪根據本文中所描述之一或多個實施例的具有主動層保護膜之頂部閘極TFT的正規化電壓與正規化電流。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無

Claims (20)

  1. 一種薄膜電晶體液晶顯示器，其包含一上覆液晶顯示器層與一下伏玻璃基板之間劃界之複數個影像像素，其中每一影像像素包含安置在該玻璃基板上方之一專用頂部閘極薄膜電晶體且每一頂部閘極薄膜電晶體包含： 安置在該玻璃基板上方之一過程敏感半導體層； 安置在該過程敏感半導體層上方之一源電極及一汲電極，其中該過程敏感半導體層形成該源電極與該汲電極之間的一過程敏感半導體主動層； 安置在該過程敏感半導體主動層上方之一主動層保護膜； 安置在該源電極與該汲電極之間的該主動層保護膜上方的一閘極介電層，其中該主動層保護膜夾在該過程敏感半導體主動層與該閘極介電層之間；及 安置在該閘極介電層上方之一閘電極。
  2. 如請求項1所述之薄膜電晶體液晶顯示器，其中該過程敏感半導體層由一過渡金屬二硫屬化物(TMD)半導體材料及一有機半導體材料中之至少一者形成。
  3. 如請求項1所述之薄膜電晶體液晶顯示器，其中該過程敏感半導體主動層為由選自MoS2 、WS2 及WSe2 中之至少一者之一過渡金屬二硫屬化物(TMD)半導體材料形成的一2D半導體主動層。
  4. 如請求項1所述之薄膜電晶體液晶顯示器，其中該過程敏感半導體主動層由包含苯基-C61-丁酸甲酯(PCBM)、稠五苯、一咔唑化合物、酞青素及e-聚(亞乙烯基氟化-六氟丙烯) (e-PVDF-HFP)中之至少一者的一有機半導體材料形成。
  5. 如請求項1所述之薄膜電晶體液晶顯示器，其中該主動層保護膜包含SiNx 、SiO2 、Al2 O3 、HfO2 或其一組合。
  6. 如請求項1所述之薄膜電晶體液晶顯示器，其中該主動層保護膜包含一厚度在約5 nm與約20 nm之間的一Al2 O3 薄膜。
  7. 如請求項1所述之薄膜電晶體液晶顯示器，其中該閘極介電層包含SiNx 、SiO2 、Al2 O3 、HfO2 、一聚醯亞胺化合物及聚(四噻吩并苯-二酮基吡咯并吡咯) (PTDPPTFT4)中之至少一者。
  8. 如請求項1所述之薄膜電晶體液晶顯示器，其中該源電極及該汲電極包含Ti、Cu、Al及Mo。
  9. 一種用於一液晶顯示器之面板，其包含： 一玻璃基板及安置在該玻璃基板上方之複數個頂部閘極薄膜電晶體，其中該複數個頂部閘極薄膜電晶體中之每一者包含： 安置在該玻璃基板上方之一過程敏感半導體層； 安置在該過程敏感半導體層上方之一源電極及一汲電極，其中該過程敏感半導體層形成該源電極與該汲電極之間的一過程敏感半導體主動層； 安置在該過程敏感半導體主動層上方之一主動層保護膜； 安置在該源電極與該汲電極之間的該主動層保護膜上方的一閘極介電層，其中該主動層保護膜夾在該過程敏感半導體主動層與該閘極介電層之間；及 安置在該閘極介電層上方之一閘電極。
  10. 如請求項9所述之面板，其中該過程敏感半導體主動層由一過渡金屬二硫屬化物(TMD)半導體材料及一有機半導體材料中之至少一者形成。
  11. 如請求項9所述之面板，其中該過程敏感半導體主動層為由包含MoS2 、WS2 及WSe2 中之至少一者之一過渡金屬二硫屬化物(TMD)半導體材料形成的一2D半導體主動層。
  12. 如請求項9所述之面板，其中該過程敏感半導體主動層由包含苯基-C61-丁酸甲酯(PCBM)、稠五苯、一咔唑化合物、酞青素及e-聚(亞乙烯基氟化-六氟丙烯) (e-PVDF-HFP)中之至少一者的一有機半導體材料形成。
  13. 如請求項9所述之面板，其中該主動層保護膜包含SiNx 、SiO2 、Al2 O3 、HfO2 或其一組合。
  14. 如請求項9所述之面板，其中該主動層保護膜包含一Al2 O3 膜。
  15. 如請求項9所述之面板，其中該閘極介電層包含SiNx 、SiO2 、Al2 O3 、HfO2 、一聚醯亞胺化合物及聚(四噻吩并苯-二酮基吡咯并吡咯) (PTDPPTFT4)中之至少一者。
  16. 一種用於製造複數個頂部閘極薄膜電晶體之方法，其包含以下步驟： 使用高溫化學氣相沉積CVD在一玻璃基板上形成一過程敏感半導體層； 在該過程敏感半導體層之一上表面上形成一第一金屬層； 將該第一金屬層及該過程敏感半導體層圖案化且在該過程敏感半導體層上形成一電極對單元陣列，其中該等電極對單元中之每一者包含一源電極及與該源電極分隔開之一汲電極，且一過程敏感半導體主動層在該源電極與該汲電極之間延伸； 在該電極對單元陣列上形成一保護性膜； 將該過程敏感半導體層及該保護性膜圖案化且在該玻璃基板上形成一主動層/電極對單元陣列，其中該主動層/該等電極對單元中之每一者包含在該源電極與該汲電極之間延伸的該過程敏感半導體主動層上的一主動層保護膜，且該主動層保護膜在該過程敏感半導體層之圖案化期間保護在該源電極與該汲電極之間延伸的該過程敏感半導體主動層； 在該主動層/電極對單元陣列上形成一介電層，其中該介電層在該主動層/該等電極對單元中之每一者的該源電極與該汲電極之間延伸的該主動層保護膜上方形成一閘極介電層； 將該介電層圖案化且將該介電層自該主動層/該等電極對單元中之每一者的該源電極及該汲電極移除； 在該主動層/電極對單元陣列上形成一第二金屬層；及 將該第二金屬層圖案化且在該主動層/該等電極對單元中之每一者的該源電極上形成一接觸墊片，在該汲電極上形成一接觸墊片，且在該閘極介電層上形成一頂部閘電極。
  17. 如請求項16所述之方法，其中該過程敏感半導體層利用氧電漿圖案化來圖案化，該主動層保護膜包含氧化物，且該主動層保護膜在該過程敏感半導體層之圖案化期間保護該主動層/該等電極對單元中之每一者的該過程敏感半導體主動層免於氧電漿損壞。
  18. 如請求項16所述之方法，其中該過程敏感半導體層由一過渡金屬二硫屬化物(TMD)半導體材料及一有機半導體材料中之至少一者形成。
  19. 如請求項16所述之方法，其中該過程敏感半導體主動層為由選自MoS2 、WS2 及WSe2 中之至少一者之一過渡金屬二硫屬化物(TMD)半導體材料形成的一2D半導體主動層。
  20. 如請求項16所述之方法，其中該主動層保護膜包含SiNx 、SiO2 、Al2 O3 、HfO2 或其一組合。
TW108110657A 2018-03-27 2019-03-27 在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器 TWI815873B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862648581P 2018-03-27 2018-03-27
US62/648,581 2018-03-27

Publications (2)

Publication Number Publication Date
TW201943083A true TW201943083A (zh) 2019-11-01
TWI815873B TWI815873B (zh) 2023-09-21

Family

ID=68060726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110657A TWI815873B (zh) 2018-03-27 2019-03-27 在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器

Country Status (5)

Country Link
US (1) US20210018780A1 (zh)
KR (1) KR20200126428A (zh)
CN (1) CN111937150A (zh)
TW (1) TWI815873B (zh)
WO (1) WO2019191031A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430666B2 (en) * 2019-12-31 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20230101370A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Thin film transistors having multi-layer gate dielectric structures integrated with 2d channel materials

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7527994B2 (en) * 2004-09-01 2009-05-05 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
KR20120118566A (ko) * 2011-04-19 2012-10-29 성균관대학교산학협력단 박막 트랜지스터
US8692238B2 (en) * 2012-04-25 2014-04-08 Eastman Kodak Company Semiconductor devices and methods of preparation
KR101376732B1 (ko) * 2012-09-19 2014-04-07 전자부품연구원 다층 전이금속 칼코겐화합물을 이용한 투명전자소자, 이를 이용한 광전자 소자 및 트랜지스터 소자
CN102916051B (zh) * 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
US9876039B2 (en) * 2015-01-08 2018-01-23 Mitsubishi Electric Corporation Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
TW201721623A (zh) * 2015-12-03 2017-06-16 群創光電股份有限公司 具有混合電晶體的主動矩陣有機發光二極體之驅動電路

Also Published As

Publication number Publication date
TWI815873B (zh) 2023-09-21
KR20200126428A (ko) 2020-11-06
WO2019191031A1 (en) 2019-10-03
US20210018780A1 (en) 2021-01-21
CN111937150A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN102053435B (zh) 液晶显示设备及其制造方法
US8530273B2 (en) Method of making oxide thin film transistor array
US10192908B2 (en) TFT array manufacturing method of optimized 4M production process
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9741752B1 (en) Method for manufacturing TFT substrate
US9190564B2 (en) Array substrate and method for fabricating the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US8952387B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
KR20110027472A (ko) 산화물 박막 트랜지스터 및 그 제조방법
TWI815873B (zh) 在玻璃基板上形成薄膜電晶體的方法及由其形成的液晶顯示器
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
KR20100060502A (ko) 산화물 박막 트랜지스터의 제조방법
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
Chung et al. Enhancement of a-IGZO TFT device performance using a clean interface process via etch-stopper nano-layers
US20130153911A1 (en) Array substrate, manufacturing method thereof and display device
CN104051472A (zh) 一种显示装置、阵列基板及其制作方法
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
CN102709328B (zh) 一种阵列基板、其制造方法、显示面板及显示装置
KR20110027470A (ko) 산화물 박막 트랜지스터의 제조방법
KR102117454B1 (ko) 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법
KR20140143575A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20090127687A (ko) 투명 박막트랜지스터의 제조방법