TW201939885A - 放大電路以及緩衝放大器 - Google Patents

放大電路以及緩衝放大器 Download PDF

Info

Publication number
TW201939885A
TW201939885A TW108107896A TW108107896A TW201939885A TW 201939885 A TW201939885 A TW 201939885A TW 108107896 A TW108107896 A TW 108107896A TW 108107896 A TW108107896 A TW 108107896A TW 201939885 A TW201939885 A TW 201939885A
Authority
TW
Taiwan
Prior art keywords
control node
current
coupled
switch
decoupling
Prior art date
Application number
TW108107896A
Other languages
English (en)
Other versions
TWI678882B (zh
Inventor
歐李啟祥
辜宗堯
施俊任
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Publication of TW201939885A publication Critical patent/TW201939885A/zh
Application granted granted Critical
Publication of TWI678882B publication Critical patent/TWI678882B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供一種放大電路以及一種緩衝放大器。放大電路具有運算放大級、輸出級、第一補償電容以及第一去耦合電路。運算放大級耦接於第一輸入端、第二輸入端、第一控制節點以及第二控制節點之間。輸出級耦接於第一控制節點、第二控制節點以及輸出端之間。第一補償電容耦接於輸出端與第一控制節點之間。第一去耦合電路具有第一開關、第一電流源以及第一接地端。第一開關耦接於第一控制節點，第一電流源連接於第一開關與第一接地端之間。去耦合電路用以在第一開關關閉時提供第一補償電容之第一耦合電流放電所需路徑。

Description

放大電路以及緩衝放大器
本發明涉及一種放大電路及使用該放大電路的緩衝放大器，尤其是涉及一種提高轉換率(slew rate)的放大電路及使用該放大電路的緩衝放大器。
習知技術中，液晶顯示器的源極驅動器利用緩衝器(Buffer)將像素訊號傳輸至面板內的資料線。應用於源極驅動器的緩衝器一般由運算放大器(Operational Amplifier)之輸出端耦接於輸入端而構成，其中運算放大器通常在輸入級和輸出級之間設置有補償電容，以利用米勒效應提供運算放大電路的穩定度補償。
現有技術提供一種源極驅動架構，使用斜坡源極驅動器(Ramp Source Driver)產生斜坡電壓，而緩衝器將多條資料線的像素訊號一次打入面板中。這種源極驅動架構的中，運算放大器的電容負載會特別高，導致補償電容的電容值會也會較高。然而，高補償電容將導致斜坡電壓在轉換輸出訊號(slewing)的過程中一股耦合電流進入運算放大器的回授電路中，造成輸出電壓無法以等比例呈現輸入電壓。
舉例而言，當源極驅動器產生斜坡上升電壓，運算 放大器中的控制訊號使PMOS電晶體的閘極端產生負電壓，以開啟PMOS電晶體。然而此時補償電容耦合進一股電流使閘極端的電位上升，使PMOS電晶體不能完全打開，因此造成輸出電壓的變化率小於輸入電壓的變化率。現有技術中提供此現象的解決方案是將運算放大級的偏壓電流提高，以降低耦合電流對輸出級電晶體的影響。然而，此方案將提高電路整體的耗電量，且使放大級的極點往外移，影響電路穩定度。
綜合上述，現有技術中用於源極驅動器的緩衝放大器仍有缺陷而存在改善的空間。
緣此，本發明提出一種放大電路以及緩衝放大器，利用去耦合電路消除補償電容的耦合電流對放大電路的影響，以提高放大電路的轉換率(slew rate)。
本發明一實施例提供一放大電路，包含運算放大級、輸出級、第一補償電容以及第一去耦合電路。運算放大級耦接於第一輸入端、第二輸入端、第一控制節點以及第二控制節點之間，運算放大級用以通過第一輸入端以及第二輸入端接收一輸入訊號，並分別自第一控制節點以及第二控制節點輸出第二控制訊號以及第二控制訊號。輸出級耦接於第一控制節點、第二控制節點以及輸出端之間，輸出級用以接收第一控制訊號以及第二控制訊號，並根據跟第一控制訊號以及第二控制訊號輸出輸出訊號至輸出端。第一補償電容耦接於輸出端與第一控制節點之間。第一去耦合電路具有第一開關、第一電流源以及第一接地端，第一開關耦接於第 一控制節點，第一電流源連接於第一開關與第一接地端之間。第一去耦合電路用以在第一開關關閉時提供第一補償電容之第一耦合電流放電所需路徑。
於一實施例中，第一開關用以在輸入訊號為一斜坡電壓時關閉。
於一實施例中，輸出級包括一PMOS電晶體與一NMOS電晶體，PMOS電晶體之閘極耦接於第一控制節點，NMOS電晶體之閘極耦接於第二控制節點，PMOS電晶體之汲極以及NMOS電晶體之汲極耦接於輸出端，其中，輸入訊號具有一斜坡上升期間，第一補償電容在斜坡上升期間對第一控制節點輸出第一耦合電流，且第一電流源使一第一去耦合電流自第一控制節點通過第一電流源進入第一接地端。
於一實施例中，第一去耦合電流與第一耦合電流之電流大小相同。
於一實施例中，上述放大電路進一步包括第二補償電容以及第二去耦合電路。第二補償電容耦接於輸出端與第二控制節點之間。第二去耦合電路具有第二開關、第二電流源以及第二接地端，第二開關耦接於第二控制節點，第二電流源連接於第二開關與第二接地端之間。第二去耦合電路用以在第二開關關閉時提供第二補償電容之第二耦合電流放電所需路徑。該第二開關在該輸入訊號為一斜坡電壓時關閉。
於一實施例中，第二開關在輸入訊號為斜坡電壓時關閉。
於一實施例中，輸入訊號具有一斜坡上升期間，第二補 償電容在斜坡上升期間對第二控制節點輸出第二耦合電流，且第二電流源使一第二去耦合電流自第二控制節點通過第二電流源進入第二接地端。
於一實施例中，放大電路進一步包括一第三耦合電路，第三耦合電路具有一第三開關以及一第三電流源，第三開關耦接於第二控制節點與第三電流源之間，其中，第三電流源用以提供第二補償電容之一第三耦合電流之電流來源。
於一實施例中，第三開關在輸入訊號為斜坡電壓時關閉。
於一實施例中，輸入訊號具有一斜坡下降期間，第二補償電容在斜坡下降期間對輸出端輸出第三耦合電流，且第三電流源向第二控制節點輸出一第三去耦合電流。
於一實施例中，第三耦合電流與第三去耦合電流之電流大小相等。
於一實施例中，放大電路進一步包括第四耦合電路，第四耦合電路具有第四開關以及第四電流源，第四開關耦接於第一控制節點與第四電流源之間，其中，第四電流源用以提供第一補償電容之第四耦合電流之電流來源。
於一實施例中，第四開關在輸入訊號為斜坡下降電壓時關閉。
於一實施例中，輸入訊號具有一斜坡下降期間，第一補償電容在斜坡下降期間對輸出端輸出第四耦合電流，且第四電流源向該第一控制節點輸出一第四去耦合電流。
於一實施例中，第四耦合電流與第四去耦合電流之電流 大小相等。
本發明另一實施例提供一緩衝放大器，用於一顯示裝置之斜坡源極驅動器。緩衝放大器包含上述之放大電路，其中輸出端耦接至第二輸入端。
綜合上述，本發明實施例所提供的放大電路以及緩衝放大器通過「第一去耦合電路具有第一開關、第一電流源以及第一接地端，第一開關耦接於第一控制節點，第一電流源連接於第一開關與第一接地端之間」的技術手段，以使「第一去耦合電路在第一開關關閉時提供第一補償電容之第一耦合電流放電所需路徑」。
為更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
Z‧‧‧放大電路
B‧‧‧緩衝放大器
1‧‧‧運算放大級
2‧‧‧輸出級
3、4、5、6‧‧‧去耦合電路
Cm、Cm’‧‧‧補償電容
S1、S2、S3、S4‧‧‧開關
301、302、303、304‧‧‧電流源
GND1、GND2‧‧‧接地端
Ic1、Ic2‧‧‧控制電流
N1‧‧‧第一控制節點
N2‧‧‧第二控制節點
IN+‧‧‧第一輸入端
IN-‧‧‧第二輸入端
Vn1‧‧‧第一輸入訊號
Vin2‧‧‧第二輸入訊號
Vout‧‧‧輸出端
Vo‧‧‧輸出訊號
M1‧‧‧PMOS電晶體
M2‧‧‧NMOS電晶體
Im1、Im2、Im3、Im4‧‧‧耦合電流
Id1、Id2、Id3、Id4‧‧‧去耦合電流
Vc1‧‧‧第一控制訊號
Vc2‧‧‧第二控制訊號
圖1為本發明第一實施例的放大電路的示意圖。
圖2A為圖1的放大電路的實施示意圖。
圖2B為圖2A的實施例中輸入訊號以及第一開關的控制訊號隨時間變化的示意圖。
圖3為本發明第二實施例的放大電路的示意圖。
圖4為圖3的放大電路的實施示意圖。
圖5A為本發明第二實施例的放大電路接收一斜坡上升輸入電壓時第一開關與第二開關開啟的電壓變化示意圖。
圖5B為本發明第二實施例的放大電路接收一斜坡 上升輸入電壓時第一開關與第二開關關閉的電壓變化示意圖。
圖6為本發明第三實施例的放大電路的示意圖。
圖7A為圖6的放大電路的實施示意圖。
圖7B為圖7A的實施例中輸入訊號以及第三開關、第四開關的控制訊號隨時間變化的示意圖。
圖8為本發明第四實施例的緩衝放大器的示意圖。
以下通過特定的具體實施例並配合圖1至圖8以說明本發明所公開的放大電路以及緩衝放大器的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。然而，以下所公開的內容並非用以限制本發明的保護範圍，在不悖離本發明構思精神的原則下，本領域技術人員可基於不同觀點與應用以其他不同實施例實現本發明。另外，需事先聲明的是，本發明的附圖僅為示意說明，並非依實際尺寸的描繪。此外，雖本文中可能使用第一、第二、第三等用語來描述各種元件，但該些元件不應受該些用語的限制。這些用語主要用以區分元件。
第一實施例
以下搭配圖1至圖2B說明本發明第一實施例的實施方式。首先，請參閱圖1，本發明第一實施例提供一放大電路Z，其具有運算放大級1、輸出級2、第一補償電容Cm以及第一去耦合電路3。運算放大級1耦接於第一輸入級IN+、第二輸入級IN-、第一控制節點N1以及第二控制節點N2之間。如圖1所示，運算放大器1分別通過第一輸入級IN+以及第二輸入級IN-而接收第一輸入訊號Vin1以及第二輸入訊號Vin2，並輸出第一控制訊號Vc1 至第一控制節點N1以及輸出第二控制訊號Vc2至第二控制節點N2。具體來說，運算放大級1內部可包括一輸入級以及至少一增益級，然而，本發明不限於此。輸入級用以將第一輸入訊號Vin1以及第二輸入訊號Vin2的差值作為增益級的輸入訊號；增益級則用以將輸入訊號放大。
請繼續參閱圖1，輸出級2耦接於第一控制節點N1、第二控制節點N2以及輸出端Vout之間。輸出級2用以接收第一控制訊號Vc1及第二控制訊號Vc2，並根據第一控制訊號Vc1及第二控制訊號Vc2輸出訊號Vo。舉例而言，輸出級2可包括串聯之PMOS電晶體與NMOS電晶體，PMOS電晶體與NMOS電晶體分別以閘極耦接於第一控制節點N1與第二控制節點N2以接收第一控制訊號Vc1及第二控制訊號Vc2，並以汲極耦接於輸出端Vout、源極耦接於正電源端與負電源端。輸出級根據PMOS電晶體以及NMOS電晶體的導通情況而將輸出訊號Vo傳輸至輸出端Vout。然而，本發明不以此為限。現有領域技術人員可根據實際應用需求而設計輸出級2電路。
如圖1所示，放大電路Z具有第一補償電容Cm以及第一去耦合電路3。第一補償電容Cm耦接於第一控制節點N1與輸出端Vout之間。詳細而言，本實施例中，第一補償電容Cm用以提供米勒效應，以得到放大的電容值，可提高放大電路Z的穩定度。第一去耦合電路3具有第一開關S1、第一電流源301以及第一接地端GND1。第一開關S1耦接於第一控制節點N1。第一電流源301連接於第一開關S1與第一接地端GND1之間。明確來說，圖1中第一去耦合電路3中所顯示的節點N1用以與第一控制節點N1耦接，而形成如圖2A所示的電路。第一電流源301可例如以電流鏡實現，然而，本發明不以此為限。本實施例中，第一電流源301用以提供一第一耦合電流 Id1，以使第一去耦合電路3形成第一補償電容Cm的放電路徑。放大電路Z的詳細運作方式將在以下說明。
以下以圖2A及圖2B說明本發明第一實施例的放大電路Z的實施示意圖。為使圖式容易閱讀，圖2A省略圖1中所繪示的第一輸入訊號Vin1、第二輸入訊號Vin2、第一控制訊號Vc1、第二控制訊號Vc2以及輸出訊號Vo。此外，圖2A的實施例中，輸出級2包括串接的PMOS電晶體與NMOS電晶體，其輸出運作方式已經於上文舉例說明，此處不再贅述。
請搭配參閱圖2A及圖2B，其中圖2B顯示圖2A中放大電路Z所接收的輸入訊號以及第一開關S1的控制訊號隨時間變化的示意圖。本實施例中，當輸入電壓為斜坡上升電壓Vramp，由於PMOS電晶體工作於負壓，故第一控制訊號Vc1在此實施例中實現為自第一控制節點N1朝向運算放大級1傳輸的第一控制電流Ic1，以打開pMOS電晶體M1。此時，第一補償電容Cm耦合一股第一耦合電流Im1輸入第一控制節點N1。由於此第一耦合電流Im1將造成第一控制節點N1的電位上升，影響pMOS電晶體M1的導通程度，故本實施例利用第一去耦合電路3耦接於第一控制節點N1，並使第一開關S1在斜坡上升電壓Vramp開始時點t1關閉。此時，第一電流源301提供一輸往第一接地端GND1的第一去耦合電流Id1，且使第一去耦合電流Id1等於第一耦合電流Im1。如此，原本欲通往第一控制節點N1的第一耦合電流Im1將被引入第一去耦合電路3，並流入第一接地端GND1。藉此，第一去耦合電路3用以提供第一補償電容Cm之第一耦合電流Im1放電所需路徑。
通過上述技術手段，通過第一控制節點N1的電流將只剩下第一控制電流Ic1，則放大電路Z在輸出訊號轉換(slewing)的過程中將可免 於第一耦合電流Im1的影響。藉此，本實施例可解決現有技術中米勒效應造成放大電路之輸出訊號失真的問題。並且，相較於現有技術中因應米勒效應的技術手段，本實施例不需提高控制電流(Ic1、Ic2)，省去額外的靜態耗電，且避免因為增強控制電流(Ic1、Ic2)而導致放大電路Z的穩定度下降。
進一步來說，第一耦合電流Im1的電流值可根據斜坡上升電壓的波型斜率dV/dT以及第一補償電容Cm的電容值Cm而以下列計算公式而得。
Im1=(dV/dT)* Cm
得出第一耦合電流Im1之後，可進一步將第一去耦合電流Id1的電流值設為與第一耦合電流的電流值相等，如此，在輸出訊號轉換過程中(slewing)，第一補償電容Cm形成的第一耦合電流Im1將可流入第一接地端GND1，不會進入運算放大級1，也不會影響PMOS的導通。
此外，本實施例的第一開關S1可以設定為只有在輸入訊號(Vin1-Vin2)為斜坡上升電壓時第一開關S1才設為關閉；當輸入訊號為非斜坡上升電壓時，第一開關S1開啟。第一開關S1可在接收一控制訊號時開啟或關閉，然而，本發明亦不以此為限。
第二實施例
請參閱圖3，本發明第二實施例提供一放大電路Z，其與第一實施例的主要差異在於：本實施例的放大電路Z更包括一第二補償電容Cm’以及一第二去耦合電路4。第二去耦合電路4具有第二開關S2、第二電流源302以及第二接地端GND2。第二開關S2耦接於第二控制節點N2，第二電 流源302連接於第二開關S2與第二接地端GND2之間。
圖4顯示圖3的放大電路Z的實施示意圖。詳細來說，本實施例中的輸入訊號與第一實施例的輸入訊號同為斜坡上升電壓，因此第一控制電流Ic1以及第二控制電流Ic2的方向與圖2A相同。如上文所述，第一補償電容Cm形成第一耦合電流Im1朝向第一控制節點N1的方向前進。由於放大電路Z的對稱性，第二補償電容Cm’同樣產生第二耦合電流Im2並輸往第二控制節點N2。由於此實施例中，欲輸出一斜坡上升電壓需要pMOS電晶體M1導通而nMOS電晶體不導通，然而第二耦合電流Im2朝向第二控制節點N2的方向前進時，將可能使nMOS導通。故本實施例在放大電路Z中新增了第二去耦合電路4，其中的第二電流源302設計為通過第二去耦合電流Id2，其中第二去耦合電流Id2與第二耦合電流Im2具有相同的電流值，並使第二開關S2在輸入訊號為斜坡上升電壓時關閉。如此，如圖4所示，第二耦合電流Im2將不會進入第二控制節點N2，而是流入第二接地點GND2。如此，第二去耦合電路4用以提供第二補償電容Cm’之第二耦合電流Im2放電所需路徑。藉此，本實施例可相對於第一實施例達到更佳的slewing鎖定效果；保留了補償電容Cm、Cm’帶來的穩定度提升的同時，避免補償電容Cm、Cm’的耦合電流對降低放大電路Z的迴轉率(slew rate)。
請配合參閱圖5A及圖5B，圖5A繪示本實施例的放大電路Z接收斜坡上升輸入電壓時，第一開關S1與第二開關S2開啟的電壓變化示意圖；圖5B繪示本實施例的放大電路接收斜坡上升輸入電壓時第一開關S1與第二開關S2關閉的電壓變化示意圖。如圖所示，當輸入斜坡上升訊號時第一開關S1及第二開關S2開啟，放 大電路Z的輸出訊號失真；當輸入斜坡上升訊號時第一開關及第二開關關閉，輸出訊號與輸入訊號失真程度大幅降低。由圖5A及圖5B可知，第一去耦合電路3與第二去耦合電路4可有效降低補償電容Cm、Cm’之耦合電流對放大電路Z迴轉率的影響。
第三實施例
請參閱圖6，本發明第三實施例與前一實施例的主要差異在於：本實施例進一步包括第三去耦合電路5以及第四去耦合電路6。第三去耦合電路5具有第三開關S3以及第三電流源303；第四去耦合電路6具有第四開關S4以及第四電流源304。如圖6所示，第三電流源303之電流值為Id3，第三開關S3耦接於第二控制節點N2，且第四電流源304之電流值為Id4，第四開關S4耦接於第一控制節點N1。第三電流源303以及第四電流源304用以提供補償電容Cm、Cm’的耦合電流來源。
詳細來說，請配合參閱圖7A及圖7B，其中圖7A為圖6的放大電路Z的實施示意圖，圖7B顯示圖7A的輸入訊號以及第三、第四開關的控制訊號隨時間變化的示意圖。當在時點t2對放大電路Z輸入訊號Vin，且輸入訊號Vin為如圖7B所示的斜坡下降電壓，則圖7A所示的放大電路Z中需要nMOS電晶體導通且pMOS電晶體關閉。此時，第一控制電流Ic1方向為輸入第一控制節點N1，以關閉pMOS電晶體M1；第二控制電流Ic2方向亦為輸入第二控制節點N2，以導通nMOS電晶體M2。然而，第一補償電容Cm與第二補償電容Cm’在此實施例中對輸出端Vout分別輸入第四耦合電流Im4以及第三耦合電流Im3。第三耦合電流Im3將導致nMOS電晶體M2導通程度下降，且第四耦合電流Im4將使pMOS電晶體M1被導通。
故本實施例中，放大電路Z進一步包括第三去耦合電路5，其耦接於第二控制節點N2，並使第三開關S3在放大電路Z接收斜坡下降電壓的時點t2關閉，使第三去耦合電流Id3輸入第二控制節點N2，彌補第二控制節點N2因第三耦合電流Im3通往輸出級2所造成的電位下降。換句話說，第三去耦合電路5用以提供第二補償電容Cm’之第三耦合電流Im3之電流來源。另一方面，由於第四耦合電流Im4對第一控制節點N1造成的電位下降將可能導通pMOS電晶體M1，故本實施例進一步包括第四去耦合電路6，其耦接於第一控制節點N1，其中第四開關S4在時點t2時關閉以使第四去耦合電流Id4輸入第一控制節點N1，彌補第一控制節點N1因第四耦合電流Im4通往輸出端Vout造成的電位下降。亦即，第四去耦合電路6用以提供第一補償電容Cm之第四耦合電流Im4之電流來源。
可以理解的是，在本實施例中，第三開關S3與第四開關S4可設定為僅在輸入訊號為斜坡下降電壓時關閉而形成導通，在輸入訊號非為斜坡下降電壓時開啟，如此可降低放大電路Z之額外靜電耗損。
第四實施例
請參閱圖8，本發明第四實施例提供一緩衝放大器B，其使用前述實施例之放大電路Z，其中輸出級2耦接於第二輸入端IN-。當本實施例的緩衝放大器B用於顯示裝置之斜坡源極驅動器(Ramp Source Driver)，由於可通過上述技術手段消除補償電容Cm、Cm’之耦合電流造成的影響，故緩衝放大器B除了具有補償電容Cm、Cm’帶來的穩定性，相較於現有技術的緩衝器還可提供較高精確度的輸出訊號波型。
綜合上述，本發明實施例提供的放大電路與緩衝放大器 通過「第一去耦合電路具有第一開關、第一電流源以及第一接地端，第一開關耦接於第一控制節點，第一電流源連接於第一開關與第一接地端之間」的技術手段，以使「第一去耦合電路在第一開關關閉時提供第一補償電容之第一耦合電流放電所需路徑」。
上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均落入本發明的申請專利範圍內。

Claims (16)

  1. 一種放大電路，包含：一運算放大級，耦接於一第一輸入端、一第二輸入端、一第一控制節點以及一第二控制節點之間，該運算放大級用以通過該第一輸入端以及該第二輸入端接收一輸入訊號，並分別自該第一控制節點以及該第二控制節點輸出一第一控制訊號以及一第二控制訊號；以及一輸出級，耦接於該第一控制節點、該第二控制節點以及一輸出端之間，該輸出級用以接收該第一控制訊號以及該第二控制訊號，並根據跟第一控制訊號以及該第二控制訊號輸出一輸出訊號至該輸出端；一第一補償電容，耦接於該輸出端與該第一控制節點之間；以及一第一去耦合電路，該第一去耦合電路具有一第一開關、一第一電流源以及一第一接地端，該第一開關耦接於該第一控制節點，該第一電流源連接於該第一開關與該第一接地端之間，其中，該第一去耦合電路用以提供該第一補償電容之一第一耦合電流放電所需路徑。
  2. 如請求項1所述之放大電路，其中，該第一開關用以在該輸入訊號為一斜坡電壓時關閉。
  3. 如請求項1所述之放大電路，其中，該輸出級包括一pMOS電晶體與一nMOS電晶體，該pMOS電晶體之閘極耦接於該第一控制節點，該nMOS電晶體之閘極耦接於該第二控制節點，該pMOS電晶體之汲極以及該nMOS電晶體之汲極耦接於該輸出端，其中，該輸入訊號具有一斜坡上升期間，該第一補償電容在該斜坡上升期間對該第一控制節點輸出該第 一耦合電流，且該第一電流源使一第一去耦合電流自該第一控制節點通過該第一電流源進入該第一接地端。
  4. 如請求項1所述之放大電路，其中，該第一去耦合電流與該第一耦合電流之電流大小相同。
  5. 如請求項1所述之放大電路，進一步包括：一第二補償電容，耦接於該輸出端與該第二控制節點之間；以及一第二去耦合電路，該第二去耦合電路具有一第二開關、一第二電流源以及一第二接地端，該第二開關耦接於該第二控制節點，該第二電流源連接於該第二開關與該第二接地端之間，其中，該第二去耦合電路用以提供該第二補償電容之一第二耦合電流放電所需路徑。
  6. 如請求項5所述之放大電路，其中，該第二開關在該輸入訊號為一斜坡電壓時關閉。
  7. 如請求項5所述之放大電路，其中，該輸出級包括一pMOS電晶體與一nMOS電晶體，該pMOS電晶體之閘極耦接於該第一控制節點，該nMOS電晶體之閘極耦接於該第二控制節點，該pMOS電晶體之汲極以及該nMOS電晶體之汲極耦接於該輸出端，其中，該輸入訊號具有一斜坡上升期間，該第二補償電容在該斜坡上升期間對該第二控制節點輸出該第二耦合電流，且該第二電流源使一第二去耦合電流自該第二控制節點通過該第二電流源進入該第二接地端。
  8. 如請求項5所述之放大電路，進一步包括一第三去耦合電路，該第三去耦合電路具有一第三開關以及一第三電流源，該第三開關耦接於該第二 控制節點與該第三電流源之間，其中，該第三去耦合電路用以提供該第二補償電容之一第三耦合電流之電流來源。
  9. 如請求項8所述之放大電路，其中，該第三開關在該輸入訊號為一斜坡電壓時關閉。
  10. 如請求項8所述之放大電路，其中，該輸出級包括一pMOS電晶體與一nMOS電晶體，該pMOS電晶體之閘極耦接於該第一控制節點，該nMOS電晶體之閘極耦接於該第二控制節點，該pMOS電晶體之汲極以及該nMOS電晶體之汲極耦接於該輸出端，其中，該輸入訊號具有一斜坡下降期間，該第二補償電容在該斜坡下降期間對該輸出端輸出該第三耦合電流，且該第三電流源向該第二控制節點輸出一第三去耦合電流。
  11. 如請求項10所述之放大電路，其中，該第三耦合電流與該第三去耦合電流之電流大小相等。
  12. 如請求項1所述之放大電路，進一步包括一第四去耦合電路，該第四去耦合電路具有一第四開關以及一第四電流源，該第四開關耦接於該第一控制節點與該第四電流源之間，其中，該第四去耦合電路用以提供該第一補償電容之一第四耦合電流之電流來源。
  13. 如請求項12所述之放大電路，其中，該第四開關在該輸入訊號為一斜坡下降電壓時關閉。
  14. 如請求項12所述之放大電路，其中，該輸出級包括一pMOS電晶體與一nMOS電晶體，該pMOS電晶體之閘極耦接於該第一控制節點，該nMOS電晶體之閘極耦接於該第二控制節點，該pMOS電晶體之汲極以及該nMOS電晶體之汲極耦接於該輸出端，其中，該輸入訊號具有一斜坡下 降期間，該第一補償電容在該斜坡下降期間對該輸出端輸出該第四耦合電流，且該第四電流源向該第一控制節點輸出一第四去耦合電流。
  15. 如請求項14所述之放大電路，其中，該第四耦合電流與該第四去耦合電流之電流大小相等。
  16. 一種緩衝放大器，用於一顯示裝置之一斜坡源極驅動器(Ramp source driver)，該緩衝放大器包含：如請求項1至15任一項所述之放大電路，其中，該輸出端耦接至該第二輸入端。
TW108107896A 2018-03-08 2019-03-08 放大電路以及緩衝放大器 TWI678882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862640063P 2018-03-08 2018-03-08
US62/640,063 2018-03-08

Publications (2)

Publication Number Publication Date
TW201939885A true TW201939885A (zh) 2019-10-01
TWI678882B TWI678882B (zh) 2019-12-01

Family

ID=67842225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107896A TWI678882B (zh) 2018-03-08 2019-03-08 放大電路以及緩衝放大器

Country Status (3)

Country Link
US (1) US20190280655A1 (zh)
CN (1) CN110247630A (zh)
TW (1) TWI678882B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735085B1 (en) 2022-04-15 2023-08-22 Ying-Neng Huang Output buffer capable of reducing power consumption of a display driver

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741759B (zh) * 2020-06-16 2021-10-01 聯詠科技股份有限公司 源極驅動器及其驅動電路
US11217152B1 (en) 2020-06-16 2022-01-04 Novatek Microelectronics Corp. Source driver and driving circuit thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471171A (en) * 1990-10-09 1995-11-28 Kabushiki Kaisha Toshiba Amplifier device capable of realizing high slew rate with low power consumption
US7403064B2 (en) * 2006-03-16 2008-07-22 Realtek Semiconductor Corp. Dynamically accelerated operational amplifier and method thereof
TWI376585B (en) * 2008-05-06 2012-11-11 Novatek Microelectronics Corp Operational amplifiers capable of enhancing slew rate and related method
CN103944571B (zh) * 2013-01-22 2017-05-24 西安电子科技大学 一种高速可配置流水线模数转换器
TWI528711B (zh) * 2013-04-15 2016-04-01 聯詠科技股份有限公司 運算放大器電路
TWI524663B (zh) * 2014-03-19 2016-03-01 聯詠科技股份有限公司 運算放大器及其驅動電路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735085B1 (en) 2022-04-15 2023-08-22 Ying-Neng Huang Output buffer capable of reducing power consumption of a display driver
TWI815496B (zh) * 2022-04-15 2023-09-11 黃英能 輸出緩衝器

Also Published As

Publication number Publication date
TWI678882B (zh) 2019-12-01
US20190280655A1 (en) 2019-09-12
CN110247630A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
TWI678882B (zh) 放大電路以及緩衝放大器
US7863982B2 (en) Driving circuit capable of enhancing response speed and related method
US6114907A (en) Amplifier with dynamic compensation and method
Grasso et al. High-performance three-stage single-Miller CMOS OTA with no upper limit of ${C} _ {L} $
US7391262B2 (en) Circuit and method for driving bulk capacitance of amplifier input transistors
US7733182B2 (en) Hybrid class AB super follower
US20110018633A1 (en) Operational amplifier having dc offset cancellation capability
JP2002542703A (ja) シングルエンド信号から差信号への変換装置および変換方法
US7282990B2 (en) Operational amplifier for output buffer and signal processing circuit using the same
US6359512B1 (en) Slew rate boost circuitry and method
JPH07193436A (ja) 低い歪の演算増幅器
US9214898B2 (en) Triple cascode power amplifier
US9436023B2 (en) Operational amplifier
US6784734B2 (en) All digital transistor high gain operational amplifier using positive feedback technique
US7688145B2 (en) Variable gain amplifying device
CN111313871A (zh) 动态预放大电路和动态比较器
US10187024B2 (en) Input feed-forward technique for class AB amplifier
US7443210B2 (en) Transmission circuit for use in input/output interface
TW201601453A (zh) 功率放大器及ａｂ類功率放大器
CN113258908A (zh) 用于开环脉宽调制驱动器的双自举
US10574193B2 (en) Class AB amplifier having cascode stage with filter for improving linearity
US11929539B2 (en) Directional coupler and semiconductor chip
US11664774B2 (en) Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method
US6297676B1 (en) High capacitance drive fast slewing amplifier
US20230015034A1 (en) Circuit which reuses current to synthesize negative impedance