TW201933132A - 分時多工(tdm)匯流排上的虛擬通用輸入/輸出(gpio)(vgi) - Google Patents

分時多工(tdm)匯流排上的虛擬通用輸入/輸出(gpio)(vgi) Download PDF

Info

Publication number
TW201933132A
TW201933132A TW108102688A TW108102688A TW201933132A TW 201933132 A TW201933132 A TW 201933132A TW 108102688 A TW108102688 A TW 108102688A TW 108102688 A TW108102688 A TW 108102688A TW 201933132 A TW201933132 A TW 201933132A
Authority
TW
Taiwan
Prior art keywords
tdm
bus
gpio
signal
time slot
Prior art date
Application number
TW108102688A
Other languages
English (en)
Inventor
利奧爾 阿瑪里利奧
雪倫 葛瑞夫
拉朗吉 米雪勒
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201933132A publication Critical patent/TW201933132A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16—Sound input; Sound output
    • G06F3/162—Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

揭示用於在分時多工（TDM）匯流排上提供虛擬通用輸入/輸出（GPIO）（VGI）的系統和方法。儘管尤其構想了SOUNDWIRE匯流排，但亦可以使用其他TDM匯流排來提供本文所概述的益處。具體地，原始GPIO信號被放置在TDM匯流排上的時槽中，而不需要額外管理負擔或封裝。這一佈置允許多點分支匯流排上的所有分支以在少於一訊框時段內所量測的等待時間基本上併發地接收GPIO信號。

Description

分時多工（TDM）匯流排上的虛擬通用輸入/輸出（GPIO）（VGI）
本專利申請案主張於2018年1月24日提出申請的題為「VIRTUAL GENERAL PURPOSE INPUT/OUTPUT (GPIO) (VGI) OVER A TIME DIVISION MULTIPLEX (TDM) BUS（分時多工（TDM）匯流排上的虛擬通用輸入/輸出（GPIO）（VGI））」的非臨時申請案第15/878,790號的優先權，其已被轉讓給本案的受讓人並經由援引明確納入於此。
本案的技術一般係關於經由虛擬通道來發送通用輸入/輸出（GPIO）信號的方式和技術。
計算設備在當前社會中已變得日益普遍。計算設備已從具有有限功能性的大型笨重設備進化成小型可攜式多功能多媒體設備。這些大量功能由計算設備內的積體電路（IC）來實現。一般而言，存在使IC更小且更快的顯著壓力。
通常，計算設備可納入多個IC，這些IC彼此通訊以實行各種功能。各種協定和通訊匯流排已進化成允許各IC彼此通訊。在許多實例中，針對正由各協定或各匯流排啟用的特定功能來定製這些協定和通訊匯流排。在其他實例中，此類通訊可能落在協定之外，但仍需要在各IC之間傳達。一種允許此類通訊通過的技術被稱為通用輸入/輸出（GPIO）。GPIO信號通常需要在IC上存在引腳或凸塊以耦合至導電跡線，以便在各IC之間攜帶該信號。相對而言，此類引腳或凸塊從材料成本和消耗IC上的區域兩者來說都是昂貴的。此類引腳可能亦需要IC內的額外電路系統（具有其自己的增加的管理負擔和麵積懲罰）以經由引腳或凸塊來發送和接收信號。
通常，此類增加的管理負擔和增加的面積消耗被認為對於大多數IC而言是不期望的。相應地，已作出各種努力以在預先存在的引腳上發送GPIO信號。此類努力有時被稱為虛擬GPIO（VGI）。在撰寫本文時，此類努力已涉及諸如系統功率管理介面（SPMI）和改進的積體電路間（I3C）之類的協定和通訊方案。儘管有效地降低了引腳要求併合並了電路系統，但是此類努力需要管理負擔以按此類匯流排和IC內的相應路由可接受的格式來封裝訊息。相應地，存在找到更好的方法來實行VGI的需要。
詳細描述中所揭示的各態樣包括用於在分時多工（TDM）匯流排上提供虛擬通用輸入/輸出（GPIO）（VGI）的系統和方法。儘管尤其構想了SOUNDWIRE匯流排，但亦可以使用其他TDM匯流排來提供本文所概述的益處。具體地，原始GPIO信號被放置在TDM匯流排上的時槽中，而不需要額外管理負擔或封裝。這一佈置允許多點分支匯流排上的所有分支以在少於一訊框時段內所量測的等待時間基本上併發地接收GPIO信號。
就此而言，在一個態樣，揭示一種積體電路（IC）。該IC包括被配置成耦合至TDM匯流排的匯流排介面。該IC亦包括收發機，該收發機耦合至匯流排介面並被配置成經由該匯流排介面在TDM匯流排上發送信號和接收信號。該IC亦包括耦合至收發機並向該收發機提供至少一個GPIO信號的邏輯元件。該IC亦包括控制系統。該控制系統被配置成使該收發機在TDM匯流排上在第一TDM時槽中發送該至少一個GPIO信號。
在另一態樣，揭示一種IC。該IC包括被配置成耦合至TDM匯流排的匯流排介面。該IC亦包括收發機，該收發機耦合至匯流排介面並被配置成經由該匯流排介面在TDM匯流排上發送信號和接收信號。該IC亦包括耦合至收發機並從該收發機接收至少一個GPIO信號的邏輯元件。該IC亦包括控制系統。該控制系統被配置成使該收發機在TDM匯流排上在第一TDM時槽中接收該至少一個GPIO信號。
在另一態樣，揭示一種在匯流排上發送GPIO信號的方法。該方法包括將原始GPIO信號置於TDM訊框中的TDM時槽內。該方法亦包括在TDM匯流排上將該TDM訊框從第一IC發送到第二IC。
在另一態樣，揭示一種在匯流排上發送GPIO信號的方法。該方法包括在第一IC處接收包括一或多個TDM時槽的TDM信號。該方法亦包括從該一或多個TDM時槽之一提取原始GPIO信號。
現在參照附圖，描述了本案的若干示例性態樣。措辭「示例性」在本文中用於意指「用作實例、例子、或圖示」。本文中描述為「示例性」的任何態樣不必被解釋為優於或勝過其他態樣。
詳細描述中所揭示的各態樣包括用於在分時多工（TDM）匯流排上提供虛擬通用輸入/輸出（GPIO）（VGI）的系統和方法。儘管尤其構想了SOUNDWIRE匯流排，但亦可以使用其他TDM匯流排來提供本文所概述的益處。具體地，原始GPIO信號被放置在TDM匯流排上的時槽中，而不需要額外管理負擔或封裝。這一佈置允許多點分支匯流排上的所有分支以在少於一訊框時段內所量測的等待時間基本上併發地接收GPIO信號。
在講到本案的示例性態樣之前，參照圖1提供了一般GPIO通訊系統的簡要概覽。本案的示例性態樣的論述在以下參考圖2開始。
就此而言，圖1是計算系統100的方塊圖，其具有第一積體電路（IC）102和第二IC 104。第一IC 102包括控制系統106（在附圖中稱為CS），控制系統106產生資訊及/或使用所接收到的資訊。第一IC 102進一步包括耦合至第一輸入引腳110和第一輸出引腳112的實體層（PHY）108。儘管未顯式地圖示，但是PHY 108包括充當收發機以經由第一輸入引腳110和第一輸出引腳112來發送和接收信號的必要且充分結構。就此而言，PHY 108有時可以被稱為匯流排介面。第一輸入引腳110耦合至第一導電跡線114，第一導電跡線114可以在印刷電路板或其他支撐結構上。類似地，第一輸出引腳112耦合至第二導電跡線116，第二導電跡線116亦可以在印刷電路板等上。第一導電跡線114亦耦合至第二IC 104上的第二輸出引腳118，而第二導電跡線116耦合至第二IC 104上的第二輸入引腳120。第二IC 104進一步包括類似於PHY 108的PHY 122。第二IC 104進一步包括第二控制系統124。第二控制系統124同樣地產生資訊及/或使用所接收到的資訊。在使用中，控制系統106和124使用GPIO協定經由PHY 108和122來進行通訊。該使用使引腳110、112、118和120成為GPIO引腳。因此，為了實現雙向通訊，連同相關聯的導電跡線114和116，需要四個引腳。引腳110、112、118和120的存在增添了第一IC 102和第二IC 104的管理負擔，以及藉由PHY 108和122的存在使得第一IC 102和第二IC 104更大且更複雜。
本案的示例性態樣允許VGI，這有助於減少對於專用GPIO引腳的需求。此外，經由使用TDM協定來將VGI放置在TDM匯流排中，通常將經由GPIO引腳來發送的資訊可以最小等待時間且無額外管理負擔地併發地用於多個IC。
就此而言，圖2提供了具有第一IC 202和第二IC 204的計算系統200的方塊圖。第一IC 202包括控制系統206以及發送及/或接收來自TDM匯流排PHY 210的GPIO信號的邏輯元件208。TDM匯流排PHY 210經由將GPIO輸出信號置於TDM流內的通道中來轉換GPIO輸出信號以供在TDM匯流排212上進行傳輸。TDM匯流排PHY 210亦提取TDM匯流排212上的通道內的GPIO輸入信號。GPIO輸入信號被傳遞到邏輯元件208。同樣，儘管未顯式地圖示，TDM匯流排PHY 210包括充當收發機以在TDM匯流排212上發送和接收信號的必要且充分結構。因此，TDM匯流排PHY 210同樣有時可以被稱為匯流排介面。第二IC 204亦經由以類似方式處置TDM時槽的第二PHY 214來耦合至TDM匯流排212。第二PHY 214從邏輯元件216接收GPIO輸出信號，並將GPIO輸入信號發送到邏輯元件216。同樣，控制系統218可以進一步控制第二IC 204的操作。
繼續參考圖2，如所圖示的，第一IC 202相對於TDM匯流排212可以是主設備，且第二IC 204相對於TDM匯流排212可以是從設備。在主/從設備佈置中，第一IC 202的控制系統206可指定哪些通道被指派到哪些TDM時槽中，並向TDM匯流排212提供時鐘信號（未圖示）以允許第二IC 204同步到TDM匯流排212。在第一IC 202和第二IC 204之間不存在主/從佈置的情況下，可以存在允許指派TDM時槽的其他規則。
經由將GPIO信號置於TDM時槽中，無需額外管理負擔，且無需專用GPIO引腳和GPIO PHY。此外，跨TDM匯流排212發送的信號以相對較小的等待時間到達。如本文中所使用的，「小的等待時間」在業內亦可被稱為「短的等待時間」。等待時間的益處在多點分支匯流排中更為顯著，如以下參考圖3和4更詳細地解釋的。
圖3圖示了具有耦合多個IC的多點分支TDM匯流排的計算系統300。具體地，計算系統300包括耦合至多個從IC 304(1)-304(N)的第一IC 302，其中如所圖示的，N=3。第一IC 302基本上類似於圖2的第一IC 202，且作為TDM匯流排306的主設備來操作。同樣，從IC 304(1)-304(N)類似於第二IC 204。因此，第一IC 302包括控制系統308以及發送及/或接收來自TDM匯流排PHY 312的GPIO信號的邏輯元件310。TDM匯流排PHY 312經由將GPIO輸出置於TDM串流內的通道中來轉換GPIO輸出以供在TDM匯流排306上進行傳輸。TDM匯流排PHY 312亦提取TDM匯流排306上的通道內的GPIO輸入信號。GPIO輸入信號被傳遞到邏輯元件310。同樣，儘管未顯式地圖示，TDM匯流排PHY 312包括充當收發機以在TDM匯流排306上發送和接收信號的必要且充分結構，且可被稱為匯流排介面。
繼續參照圖3，從IC 304(N)包括控制系統314以及發送及/或接收來自TDM匯流排PHY 318的GPIO信號的邏輯元件316。TDM匯流排PHY 318經由將GPIO輸出信號置於TDM串流內的通道中來轉換GPIO輸出信號以供在TDM匯流排306上進行傳輸。TDM匯流排PHY 318亦提取TDM匯流排306上的通道內的GPIO輸入信號。GPIO輸入信號被傳遞到邏輯元件316。其他從IC 304(1)-304(N-1)具有相似的元件且省略進一步的論述。
儘管TDM匯流排306可以是任何多點分支TDM匯流排，但應當領會，有時音訊匯流排未被充分利用，並且具有準備就緒的頻寬，利用該頻寬來容納GPIO信號而不影響音訊品質或其他效能度量。儘管音訊匯流排被具體構想為適用於攜帶本文所描述的VGI信號，但應當領會，SOUNDWIRE協定和SLIM匯流排協定（兩者均由MIPI聯盟頒佈）是適合與本案聯用的合適的多點分支音訊TDM匯流排的具體實例。
就此而言，圖4圖示了計算系統400，其具有經由SOUNDWIRE匯流排406耦合至複數個從IC 404(1)-404(N)的第一主IC 402。如所圖示的，第一主IC 402具有產生GPIO輸出信號GPx0-GPx7的邏輯元件408和接收GPIO輸入信號GPy0-GPy3和GPz0-GPz3的邏輯元件410。注意，邏輯元件408和410可以是相同的邏輯元件。在操作中，邏輯元件408將GPIO信號GPx0-GPx7傳遞到PHY 412，PHY 412將它們置於合適的TDM時槽中以供在SOUNDWIRE匯流排406上進行傳輸。同樣，從IC 404(1)具有產生GPIO信號GPy0-GPy3的邏輯元件414和接收GPIO信號GPx0-GPx7和GPz0-GPz3的邏輯元件416。注意，邏輯元件414和416可以是相同的邏輯元件。類似地，從IC 404(N)具有產生GPIO信號GPz0-GPz3的邏輯元件418和接收GPIO信號GPx0-GPx7和GPy0-GPy3的邏輯元件420。注意，邏輯元件418和420可以是相同的邏輯元件。從IC 404(1)具有PHY 422，PHY 422在SOUNDWIRE匯流排406上的時槽中發送GPIO信號GPy0-GPy3並且從SOUNDWIRE匯流排406中的時槽提取GPIO信號GPx0-GPx7和GPz0-GPz3。類似地，從IC 404(N)具有PHY 424，PHY 424在SOUNDWIRE匯流排406上的時槽中發送GPIO信號GPz0-GPz3並且從SOUNDWIRE匯流排406中的時槽提取GPIO信號GPx0-GPx7和GPy0-GPy3。注意，邏輯元件408、410、414、416、418和420可包括依須求或按期望保持GPIO信號的暫存器426、428、430、432、434、436、438、440和442。
儘管圖4圖示了允許所有設備看到所有GPIO信號的綜合性GPIO傳輸解決方案，但是本案不被如此限定。在替換態樣，僅設備的子集可以接收特定的GPIO信號。例如，從第一主IC 402驅動的GPx0-GPx7可以被定址到從IC 404(1)而非從IC 404(N)，並由此不由從IC 404(N)從SOUNDWIRE匯流排406讀取。同樣，在目的地處可能僅接收到特定GPIO信號集的一部分。例如，GPx0-GPx3（而非GPx4-GPx7）可以由從IC 404（N）來接收，且GPx4-GPx7由從IC 404(1)來接收（而非GPx0-GPX3）。
圖5提供了處於操作中的計算系統400的流程圖。由此，該程序假定匯流排406是SOUNDWIRE匯流排，並且SOUNDWIRE協定用於發送和接收訊框，如該程序中所闡述的。就此而言，程序500始於TDM匯流排的開始（例如，圖3中的TDM匯流排306或圖4中的SOUNDWIRE匯流排406）（方塊502）。「開始」可以是上電或製造後的其他事件之際。主設備枚舉匯流排上的分支（方塊504）。主設備定義訊框大小並將訊框內的時槽分配給GPIO資訊（方塊506）。注意，如以下更好地解釋的，時槽的分配可以嘗試最佳化將訊框內的時槽放置到不適合用作音訊通道的時槽中。進一步注意，時槽指派可以定義資料寬度（其反映每個通道的GPIO時槽的數目）、任何資料偏移（其反映訊框中的位置）、以及資料取樣間隔（其反映即時更新的最大等待時間）。在枚舉和時槽指派之後，設備可以產生GPIO資訊（方塊508）並將該GPIO資訊傳遞到相關聯的暫存器（方塊510）。PHY讀取該暫存器並將原始GPIO資訊放入訊框內合適的時槽中（方塊512）。如本文中所使用的，原始GPIO被定義為沒有任何的額外管理負擔。因此，在短的等待時間之後，原始GPIO介面匯流排將出現在所有相應的GPIO內部信號上。在相關的情況下，本案針對所有信號使用「GPIO」，而VGIO用於從相對於舊式GPIO介面的核內部所接收和所遞送的內部信號。
繼續參照圖5，PHY隨後在所指派的時槽中傳送GPIO資訊（方塊514）。匯流排上的所有其他設備基本上併發地並且基本上即時地接收GPIO資訊（方塊516）。基本上在此情形中意味著由不同的行進時間引起的微小變化（例如，設備A比設備C更遠離設備B，所以設備C在設備B之前接收資訊，但是兩者基本上併發地接收GPIO資訊（在彼此的微微秒內））。在實踐中，各設備可以累積在每個GPIO通道上所接收的資料並保持該資料直到一訊框的結束。在該訊框結束時，所累積的資料被釋放到該設備內的邏輯。該釋放亦基本上同時發生。如本文中所使用的，單訊框的延遲（諸如經由這種積累和釋放）被認為足夠短以至於基本上是即時的。接收方設備讀取具有GPIO資訊的時槽（方塊518）並提取原始GPIO資訊。接收器PHY隨後將原始GPIO資訊傳遞到目的地邏輯元件（方塊520）。
在多個設備之中基本上即時地共享GPIO資訊的能力（如同實體GPIO鏈路將各設備相連接而不招致額外的GPIO引腳懲罰）改善了效能並允許繼續減小IC的大小。同樣，該佈置允許從設備到從設備通訊、主設備到從設備通訊、從設備到主設備通訊、點對點、以及點對多點選項。同樣，經由使用由主設備指派的TDM時槽，無需添加源或定址資訊、或者增加具有路由指令的管理負擔。
如以上所提及的，本案的各態樣非常適合與SOUNDWIRE匯流排（諸如圖4中的SOUNDWIRE匯流排406）聯用。SOUNDWIRE提供了數個不同的訊框大小，並且儘管任何訊框大小皆可以容納包含GPIO信號的TDM時槽，但圖6中圖示了示出可以如何最佳化VGI TDM時槽的一些訊框。就此而言，圖6圖示了訊框600A-600D。訊框600A是四十八行乘兩列602A和604A。在SOUNDWIRE規範中，控制資訊佔據第一列602A的前四十八行，並且資料通道（亦即，有效載荷）進入第二列604A的剩餘行。給定所有通道都在單個列中，難以經由將具有VGI資料的TDM時槽置於特定地點來最佳化訊框600A。有點類似地，訊框600B是四十八行乘四列。第一列602B再次被控制資訊佔據，從而留下列604B可用於有效載荷。同樣，在訊框600B中不存在具有VGI通道的TDM時槽的特定放置（該特定放置提供勝過另一位置的優點）。相反，訊框600C是六十四行乘四列。第一列602C具有被控制資訊佔據的四十八行的第一區段606C和未被控制資訊佔據的十六行的第二區段608C，但是行可能太少以至於不能容納音訊資料。相應地，第一列602C中的16行的第二區段608C非常適合於放置具有VGI通道的TDM時槽，從而留下列604C閒置以用於音訊通道TDM時槽。同樣，訊框600D具有五十行乘十六列。第一列602D具有被控制資訊佔用的四十八行的第一區段606D，從而只留下兩行的第二區段608D。第二區段608D的這兩行太少以至於不能處置音訊通道TDM時槽，但可以有利地用於具有VGI通道的TDM時槽，從而留下列604D閒置以用於音訊通道TDM時槽。
圖7提供了訊框600C的更細細微性的視圖。具體地，繼續來自圖4的實例，通道700由保持GPIO信號GPx0-GPx7的八個時槽來形成，第二通道702由保持GPIO信號GPy0-GPy3的四個時槽來形成，並且第三通道704由保持GPIO信號GPz0-GPz3的四個時槽來形成。所有三個通道700、702、和704被有利地放置於保持控制通道706的相同的列602C中。
根據本文中所揭示的各態樣的用於在TDM匯流排上提供VGI的系統和方法可被提供到或被整合到任何基於處理器的設備中。不作為限定的實例包括：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、對話啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算設備（例如，智慧手錶、保健或健康追蹤器、眼鏡，等等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電設備、衛星無線電設備、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊碟（DVD）播放機、可攜式數位視訊播放機、汽車、車載部件、航空電子系統、無人機、以及多旋翼飛行器。
就此而言，圖8是示例性行動終端800（諸如智慧型電話、行動計算裝置、平板設備等）的系統級方塊圖。儘管尤其構想了具有SOUNDWIRE匯流排的行動終端能夠受益於本案的諸示例性態樣，但應當領會，本案不限於此並且在具有TDM匯流排的任何系統中可以是有用的。
繼續參照圖8，行動終端800包括應用處理器804（有時被稱為主機），該應用處理器804經由通用快閃記憶體（UFS）匯流排808與大型存放區元件806通訊。應用處理器804可進一步經由顯示器序列介面（DSI）匯流排812連接到顯示器810並且經由相機序列介面（CSI）匯流排816連接到相機814。各種音訊元件（諸如話筒818、揚聲器820、以及音訊轉碼器822）可經由串列低功率晶片間多媒體匯流排（SLIMbus）824被耦合至應用處理器804。另外，這些音訊元件可以經由SOUNDWIRETM匯流排826彼此通訊。數據機828亦可被耦合至SLIMbus 824及/或SOUNDWIRE匯流排826。數據機828可進一步經由周邊部件連接（PCI）或高速PCI（PCIe）匯流排830及/或系統功率管理介面（SPMI）匯流排832連接到應用處理器804。
繼續參照圖8，SPMI匯流排832亦可被耦合至區域網路（WLAN）IC（WLAN IC）834、功率管理積體電路（PMIC）836、伴隨IC（有時被稱為橋接晶片）838、以及射頻IC（RFIC）840。應當領會，單獨的PCI匯流排842和844亦可以將應用處理器804耦合至伴隨IC 838和WLAN IC 834。應用處理器804可進一步經由感測器匯流排848連接到感測器846。數據機828和RFIC 840可以使用匯流排850進行通訊。
繼續參照圖8，RFIC 840可經由射頻前端（RFFE）匯流排857耦合至一或多個RFFE元件，諸如天線調諧器852、開關854、以及功率放大器856。另外，RFIC 840可經由匯流排860耦合至包絡追蹤電源（ETPS）858，並且ETPS 858可以與功率放大器856通訊。這些RFFE元件（包括RFIC 840）一起可被認為是RFFE系統862。應當領會，RFFE匯流排857可由時鐘線和資料線（未圖示）形成。
本發明所屬領域中具有通常知識者將進一步領會，結合本文所揭示的各態樣描述的各種說明性邏輯區塊、模組、電路和演算法可被實現為電子硬體、儲存在記憶體中或另一電腦可讀取媒體中並由處理器或其他處理設備執行的指令、或這兩者的組合。作為實例，本文所描述的主設備和從設備可用在任何電路、硬體部件、IC、或IC晶片中。本文中所揭示的記憶體可以是任何類型和大小的記憶體，且可配置成儲存所需的任何類型的資訊。為清楚地圖示這種可互換性，各種說明性部件、方塊、模組、電路和步驟在上文已經以其功能性的形式一般性地作了描述。此類功能性如何被實現取決於具體應用、設計選擇、及/或加諸於整體系統上的設計約束。具有通常知識者可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本案的範疇。
結合本文中所揭示的各態樣描述的各種說明性邏輯區塊、模組、以及電路可用設計成執行本文中描述的功能的處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置、個別閘門或電晶體邏輯、個別的硬體部件、或其任何組合來實現或執行。處理器可以是微處理器，但在替換方案中，處理器可以是任何習知處理器、控制器、微控制器或狀態機。處理器亦可以被實現為計算設備的組合（例如DSP與微處理器的組合、複數個微處理器、與DSP核協調的一或多個微處理器、或任何其他此類配置）。
本文所揭示的各態樣可被體現為硬體和儲存在硬體中的指令，並且可常駐在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電子可抹除可程式設計ROM（EEPROM）、暫存器、硬碟、可移除磁碟、CD-ROM、或本領域中所知的任何其他形式的電腦可讀取媒體中。示例性儲存媒體被耦合至處理器，以使得處理器能從/向該儲存媒體讀取資訊和寫入資訊。替換地，儲存媒體可被整合到處理器。處理器和儲存媒體可常駐在ASIC中。ASIC可常駐在遠程站中。在替換方案中，處理器和儲存媒體可作為個別部件常駐在遠端站、基地台或伺服器中。
亦注意到，本文任何示例性態樣中描述的操作步驟是為了提供實例和論述而被描述的。所描述的操作可按除了所圖示的順序之外的眾多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可在數個不同步驟中執行。另外，示例性態樣中論述的一或多個操作步驟可被組合。應理解，如對本發明所屬領域中具有通常知識者顯而易見地，在流程圖中圖示的操作步驟可進行眾多不同的修改。本發明所屬領域中具有通常知識者亦將理解，可使用各種不同技術和技藝中的任何一種來表示資訊和信號。例如，貫穿上面說明始終可能被述及的資料、指令、命令、資訊、信號、位元、符號和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。
提供對本案的先前描述是為使得本發明所屬領域中任何具有通常知識者皆能夠製作或使用本案。對本案的各種修改對本發明所屬領域中具有通常知識者而言將容易是顯而易見的，並且本文中所定義的普適原理可被應用到其他變型而不會脫離本案的精神或範疇。由此，本案並非意欲被限定於本文中所描述的實例和設計，而是應被授予與本文中所揭示的原理和新穎特徵一致的最廣義的範疇。
100‧‧‧計算系統
102‧‧‧第一積體電路（IC）
104‧‧‧第二IC
106‧‧‧控制系統
108‧‧‧實體層（PHY）
110‧‧‧第一輸入引腳
112‧‧‧第一輸出引腳
114‧‧‧第一導電跡線
116‧‧‧第二導電跡線
118‧‧‧第二輸出引腳
120‧‧‧第二輸入引腳
122‧‧‧PHY
124‧‧‧第二控制系統
200‧‧‧計算系統
202‧‧‧第一IC
204‧‧‧第二IC
206‧‧‧控制系統
208‧‧‧邏輯元件
210‧‧‧TDM匯流排PHY
212‧‧‧TDM匯流排第二PHY
214‧‧‧第二PHY
216‧‧‧邏輯元件
218‧‧‧控制系統
300‧‧‧計算系統
302‧‧‧第一IC
304‧‧‧IC
304(1)‧‧‧IC
304(2)‧‧‧IC
304(3)‧‧‧IC
304(N)‧‧‧IC
306‧‧‧TDM匯流排
308‧‧‧控制系統
310‧‧‧邏輯元件
312‧‧‧TDM匯流排PHY
314‧‧‧控制系統
316‧‧‧邏輯元件
318‧‧‧TDM匯流排PHY
400‧‧‧計算系統
402‧‧‧第一主IC
404(1)‧‧‧IC
404(N)‧‧‧IC
406‧‧‧SOUNDWIRE匯流排
408‧‧‧邏輯元件
410‧‧‧邏輯元件
412‧‧‧PHY
414‧‧‧邏輯元件
416‧‧‧邏輯元件
418‧‧‧邏輯元件
420‧‧‧邏輯元件
422‧‧‧PHY
424‧‧‧PHY
426‧‧‧暫存器
428‧‧‧暫存器
430‧‧‧暫存器
432‧‧‧暫存器
434‧‧‧暫存器
436‧‧‧暫存器
438‧‧‧暫存器
440‧‧‧暫存器
442‧‧‧暫存器
500‧‧‧程序
502‧‧‧方塊
504‧‧‧方塊
506‧‧‧方塊
508‧‧‧方塊
510‧‧‧方塊
512‧‧‧方塊
514‧‧‧方塊
516‧‧‧方塊
518‧‧‧方塊
600A‧‧‧訊框
600B‧‧‧訊框
600C‧‧‧訊框
600D‧‧‧訊框
602A‧‧‧第一列
602B‧‧‧第一列
602C‧‧‧第一列
602D‧‧‧第一列
604A‧‧‧第二列
604B‧‧‧列
604C‧‧‧列
604D‧‧‧列
606C‧‧‧第一區段
606D‧‧‧第二區段
608C‧‧‧第二區段
608D‧‧‧第二區段
700‧‧‧通道
702‧‧‧第二通道
704‧‧‧第三通道
706‧‧‧控制通道
800‧‧‧行動終端
804‧‧‧應用處理器
806‧‧‧大型存放區元件
808‧‧‧快閃記憶體（UFS）匯流排
810‧‧‧顯示器
812‧‧‧顯示器序列介面（DSI）匯流排
814‧‧‧相機
816‧‧‧相機序列介面（CSI）匯流排
818‧‧‧話筒
820‧‧‧揚聲器
822‧‧‧音訊轉碼器
824‧‧‧串列低功率晶片間多媒體匯流排（SLIMbus）
826‧‧‧SOUNDWIRETM匯流排
828‧‧‧數據機
830‧‧‧周邊部件連接（PCI）或高速PCI（PCIe）匯流排
832‧‧‧系統功率管理介面（SPMI）匯流排
834‧‧‧應用處理器
836‧‧‧功率管理積體電路（PMIC）
838‧‧‧伴隨IC
840‧‧‧射頻IC（RFIC）
842‧‧‧PCI匯流排
844‧‧‧PCI匯流排
846‧‧‧感測器
848‧‧‧感測器匯流排
850‧‧‧匯流排
852‧‧‧天線調諧器
854‧‧‧開關
856‧‧‧功率放大器
857‧‧‧RFFE匯流排
858‧‧‧包絡追蹤電源（ETPS）
860‧‧‧匯流排
862‧‧‧RFFE系統
圖1是在其間具有雙向通用輸入/輸出（GPIO）連接的兩個積體電路（IC）的一般佈置的方塊圖；
圖2是根據本案的示例性態樣的具有允許雙向通訊的虛擬GPIO（VGI）連接的兩個IC的佈置的方塊圖；
圖3是根據本案的示例性態樣的連接複數個IC並允許其間的雙向VGI通訊的多點分支分時多工（TDM）通訊匯流排的方塊圖；
圖4是圖示可如何跨多點分支通訊匯流排傳送複數個GPIO信號的簡化圖；
圖5是圖示用於使用多點分支TDM匯流排來以低等待時間傳送VGI信號的示例性程序的流程圖；
圖6是可以在多點分支通訊匯流排上使用的各種訊框的簡化圖；
圖7是TDM訊框的簡化圖，其中VGI信號插入TDM時槽而不干擾TDM訊框中的其他時槽；及
圖8是可包括圖3的多點分支TDM通訊匯流排的示例性基於處理器的系統的方塊圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無

Claims (24)

  1. 一種積體電路（IC），包括： 一匯流排介面，其被配置成耦合至一分時多工（TDM）匯流排； 一收發機，其耦合至該匯流排介面並被配置成經由該匯流排介面在該TDM匯流排上發送信號和接收信號； 一邏輯元件，其耦合至該收發機並向該收發機提供至少一個通用輸入/輸出（GPIO）信號；及 一控制系統，其被配置成： 使該收發機在該TDM匯流排上在一第一TDM時槽中發送該至少一個GPIO信號。
  2. 如請求項1之IC，其中該控制系統被進一步配置成使該收發機從一第二TDM時槽提取一所接收到的GPIO信號。
  3. 如請求項1之IC，進一步包括位於該邏輯元件和該收發機之間的一暫存器，該暫存器被配置成保持該至少一個GPIO信號。
  4. 如請求項1之IC，其中該匯流排介面包括一音訊匯流排介面。
  5. 如請求項4之IC，其中該音訊匯流排介面包括一SLIMbus匯流排介面。
  6. 如請求項4之IC，其中該音訊匯流排介面包括一SOUNDWIRE匯流排介面。
  7. 如請求項1之IC，其中該第一TDM時槽是在一訊框內的。
  8. 如請求項7之IC，其中該訊框包括一第一數目個行和一第二數目個列。
  9. 如請求項8之IC，其中一第一列的一第一區段被配置成攜帶控制資訊。
  10. 如請求項9之IC，其中該第一列的一第二區段被配置成包含具有該至少一個GPIO信號的該第一TDM時槽。
  11. 如請求項7之IC，其中該第一TDM時槽被配置成置於該訊框內不適合於一音訊通道TDM時槽的一空間中。
  12. 如請求項1之IC，其中該IC被配置成作為該TDM匯流排的一主設備來操作。
  13. 如請求項12之IC，其中該控制系統被配置成在一TDM訊框內指派該第一TDM時槽。
  14. 一種積體電路（IC），包括： 一匯流排介面，其被配置成耦合至一分時多工（TDM）匯流排； 一收發機，其耦合至該匯流排介面並被配置成經由該匯流排介面在該TDM匯流排上發送信號和接收信號； 一邏輯元件，其耦合至該收發機並從該收發機接收至少一個通用輸入/輸出（GPIO）信號；及 一控制系統，其被配置成： 使該收發機在該TDM匯流排上在一第一TDM時槽中接收該至少一個GPIO信號。
  15. 一種在一匯流排上發送一通用輸入/輸出（GPIO）信號的方法，該方法包括以下步驟： 將一原始GPIO信號置於一分時多工（TDM）訊框中的一TDM時槽內；及 在一TDM匯流排上將該TDM訊框從一第一積體電路（IC）發送到一第二IC。
  16. 如請求項15之方法，進一步包括在該第一IC內的一邏輯元件中產生該原始GPIO信號。
  17. 如請求項16之方法，進一步包括將該原始GPIO信號從該邏輯元件傳遞到一暫存器。
  18. 如請求項17之方法，進一步包括讀取該暫存器以在該TDM匯流排上進行傳輸。
  19. 如請求項15之方法，其中在該TDM匯流排上發送包括在一音訊TDM匯流排上發送。
  20. 如請求項19之方法，其中在該音訊TDM匯流排上發送包括在一SOUNDWIRE匯流排上發送。
  21. 如請求項15之方法，其中將該原始GPIO信號置於該TDM訊框中包括將該原始GPIO信號置於該TDM訊框的具有控制信號的一列中。
  22. 如請求項15之方法，其中將該原始GPIO信號置於該TDM訊框中包括將該原始GPIO信號置於該TDM訊框內不適合於音訊通道時槽的一位置。
  23. 如請求項15之方法，進一步包括在該TDM匯流排上在該TDM時槽中接收一第二GPIO信號。
  24. 一種在一匯流排上發送一通用輸入/輸出（GPIO）信號的方法，該方法包括以下步驟： 在一第一積體電路（IC）處接收包括一或多個分時多工（TDM）時槽的一TDM信號；及 從該一或多個TDM時槽之一提取一原始GPIO信號。
TW108102688A 2018-01-24 2019-01-24 分時多工(tdm)匯流排上的虛擬通用輸入/輸出(gpio)(vgi) TW201933132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/878,790 2018-01-24
US15/878,790 US10511397B2 (en) 2018-01-24 2018-01-24 Virtual general purpose input/output (GPIO) (VGI) over a time division multiplex (TDM) bus

Publications (1)

Publication Number Publication Date
TW201933132A true TW201933132A (zh) 2019-08-16

Family

ID=65352190

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102688A TW201933132A (zh) 2018-01-24 2019-01-24 分時多工(tdm)匯流排上的虛擬通用輸入/輸出(gpio)(vgi)

Country Status (3)

Country Link
US (1) US10511397B2 (zh)
TW (1) TW201933132A (zh)
WO (1) WO2019147719A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774295B (zh) * 2021-03-29 2022-08-11 瑞昱半導體股份有限公司 用於跨場域可編程邏輯閘陣列之資料傳輸控制的方法及相關設備

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230026653A1 (en) * 2021-07-21 2023-01-26 Dell Products L.P. Transmit and receive channel swap for information handling systems,

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333011B2 (zh) * 1972-12-29 1978-09-12
US7848232B2 (en) * 2006-09-13 2010-12-07 Dell Products L.P. Time division multiplexed communication bus and related methods
US9135036B2 (en) * 2009-12-17 2015-09-15 Broadcom Corporation Method and system for reducing communication during video processing utilizing merge buffering
US8374046B2 (en) * 2010-08-19 2013-02-12 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Computing device and method for clearing data stored in complementary metal-oxide semiconductor chip
US9087157B2 (en) 2011-03-01 2015-07-21 William Loh Low-loss transmission line TDM communication link and system
US9479275B2 (en) * 2012-06-01 2016-10-25 Blackberry Limited Multiformat digital audio interface
EP2883416A1 (en) 2012-08-07 2015-06-17 Corning Optical Communications Wireless Ltd. Distribution of time-division multiplexed (tdm) management services in a distributed antenna system, and related components, systems, and methods
US9436633B2 (en) 2013-02-22 2016-09-06 Marvell World Trade Ltd. Multi-slot multi-point audio interface
US9578676B2 (en) 2013-08-27 2017-02-21 Marvell World Trade Ltd. Systems and methods for reducing in-device coexistence (IDC) interference
US10114787B2 (en) 2014-02-03 2018-10-30 Qualcomm Incorporated Device identification generation in electronic devices to allow external control of device identification for bus communications identification, and related systems and methods
US9721625B2 (en) * 2014-06-18 2017-08-01 Qualcomm Incorporated Time-constrained data copying between storage media
US10140242B2 (en) 2015-09-10 2018-11-27 Qualcomm Incorporated General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US10205672B2 (en) 2015-09-11 2019-02-12 Cirrus Logic, Inc. Multi-device synchronization of devices
US20170168966A1 (en) * 2015-12-10 2017-06-15 Qualcomm Incorporated Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774295B (zh) * 2021-03-29 2022-08-11 瑞昱半導體股份有限公司 用於跨場域可編程邏輯閘陣列之資料傳輸控制的方法及相關設備

Also Published As

Publication number Publication date
US10511397B2 (en) 2019-12-17
WO2019147719A1 (en) 2019-08-01
US20190229824A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US11287842B2 (en) Time synchronization for clocks separated by a communication link
TWI277329B (en) Processor timing apparatus, systems, and methods
KR102450296B1 (ko) 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
CN108604217B (zh) 用于跨多个设备的低等待时间低不确定性定时器同步机制的方法和装置
AU2008251023B2 (en) Method and system for reducing triggering latency in universal serial bus data acquisition
US10560780B2 (en) Phase alignment in an audio bus
TW201902142A (zh) 混合vgpio狀態交換中的輸入/輸出方向解碼
TW201933132A (zh) 分時多工(tdm)匯流排上的虛擬通用輸入/輸出(gpio)(vgi)
EP1695223B1 (en) Tracking progress of data streamer
KR20230073209A (ko) 시스템 전력 관리 인터페이스 (spmi) 시스템에서의 확장된 기능 데이터그램
TW202319931A (zh) 使用具有減少的引腳選項的串列周邊介面（ｓｐｉ）進行晶片操作的系統和方法
KR102613449B1 (ko) Pcie(pci(peripheral component interconnect) express) 링크에서의 측파대 시그널링
KR20240038170A (ko) 칩 선택 핀을 갖지 않는 직렬 주변기기 인터페이스(spi)를 사용하는 칩 동작을 위한 시스템들 및 방법들
US11064295B2 (en) Scrambling data-port audio in SOUNDWIRE systems
CN205827396U (zh) 一种增强型统一读写器
TWI254244B (en) Method and apparatus for upgradable computer design
CN100353296C (zh) 控制外围设备输出数据到总线的方法及计算机系统
US8347258B2 (en) Method and apparatus for interfacing multiple dies with mapping for source identifier allocation
CN114204957B (zh) 音频收发电路及相关设备、方法、装置和存储介质
US20200119902A1 (en) Payload transport on audio buses for simple pulse division multiplexed (pdm) devices
US11537544B2 (en) Communicating non-isochronous data over an isochronous channel
WO2011095963A2 (en) A die
US20200356505A1 (en) Multiple masters connecting to a single slave in an audio system
CN109119087B (zh) 一种基于单芯片的网络音频传输系统及方法
CN114115446A (zh) 一种共享实时时钟的方法及数据处理设备