TW201928703A - 伺服器系統 - Google Patents

伺服器系統 Download PDF

Info

Publication number
TW201928703A
TW201928703A TW106143726A TW106143726A TW201928703A TW 201928703 A TW201928703 A TW 201928703A TW 106143726 A TW106143726 A TW 106143726A TW 106143726 A TW106143726 A TW 106143726A TW 201928703 A TW201928703 A TW 201928703A
Authority
TW
Taiwan
Prior art keywords
server system
connection interface
coupled
housing
programmable logic
Prior art date
Application number
TW106143726A
Other languages
English (en)
Inventor
童俊
Original Assignee
英業達股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英業達股份有限公司 filed Critical 英業達股份有限公司
Priority to TW106143726A priority Critical patent/TW201928703A/zh
Publication of TW201928703A publication Critical patent/TW201928703A/zh

Links

Abstract

本發明公開了一種伺服器系統,包括殼體、連接介面、信號産生單元、複雜可程式邏輯裝置與選擇單元。連接介面設置於殼體的一側且暴露於殼體外。信號産生單元設置在殼體內,信號産生單元産生狀態信號,其中狀態信號用於指示所述伺服器系統處於待開機狀態或正常運作狀態。複雜可程式邏輯裝置設置在殼體內。選擇單元設置在殼體內,且耦接信號産生單元、連接介面與複雜可程式邏輯裝置,接收並判斷狀態信號,若狀態信號指示伺服器系統處於待開機狀態,則選擇將連接介面與複雜可程式邏輯裝置耦接,以通過連接介面對複雜可程式邏輯裝置進行更新操作。

Description

伺服器系統
本發明涉及伺服器的技術領域,尤其涉及一種伺服器系統。
一般來說,在伺服器的主機板(Motherboard, MLB)上,其所配置的複雜可程式邏輯裝置(Complex Programmable Logic Device, CPLD)燒錄介面通常采用聯合測試工作組(Joint Test Action Group, JTAG)介面,以便對複雜可程式邏輯裝置進行更新。
然而,在現實對複雜可程式邏輯裝置測試、調試和更新過程中,經常遇到這個聯合測試工作組介面被伺服器的機箱(Rack)或者其他擴充卡遮擋住,而無法直接使用。爲了升級複雜可程式邏輯裝置,用戶不得不把原先已經搭配好的伺服器的機箱拆開或是將遮擋住聯合測試工作組介面的擴充卡拆掉,使得聯合測試工作組介面可以暴露出來,以便通過聯合測試工作組介面對複雜可程式邏輯裝置進行更新。但是,在測試伺服器的接線複雜,和伺服器數量比較多的時候,這個過程非常浪費時間。因此,對伺服器的複雜可程式邏輯裝置的更新仍有改善的空間。
本發明的主要目的在於提供一種伺服器系統,以解决現有技術存在的需要將伺服器的機箱拆開或是將遮擋住聯合測試工作組介面的擴充卡掉,以對複雜可程式邏輯裝置進行更新而增加更新複雜度及浪費時間的問題。
爲解决上述問題,本發明實施例提供一種伺服器系統,包括殼體、連接介面、信號産生單元、複雜可程式邏輯裝置與選擇單元。連接介面設置於殼體的一側且暴露於殼體外。信號産生單元設置在殼體內,信號産生單元産生狀態信號,其中狀態信號用於指示所述伺服器系統處於待開機狀態或正常運作狀態。複雜可程式邏輯裝置設置在殼體內。選擇單元設置在殼體內,且耦接信號産生單元、連接介面與複雜可程式邏輯裝置,接收並判斷狀態信號,若狀態信號指示伺服器系統處於待開機狀態,則選擇將連接介面與複雜可程式邏輯裝置耦接,以通過連接介面對複雜可程式邏輯裝置進行更新操作。
在一實施例中,所述信號産生單元包括第一電阻、第二電阻和電晶體。第一電阻具有第一端與第二端,第一電阻的第一端接收第一電信號。第二電阻具有第一端與第二端,第二電阻的第一端接收第二電信號。電晶體具有第一端、第二端與第三端,電晶體的第一端耦接第二電阻的第二端,電晶體的第二端耦接接地端,電晶體的第三端耦接第一電阻的第二端,且電晶體的第三端耦接選擇單元,以提供狀態信號。
在一實施例中,所述第一電信號爲待開機電壓,所述第二電信號爲工作電壓。
在一實施例中,伺服器系統還包括中央處理器。中央處理器設置在殼體內且耦接選擇單元,其中若狀態信號指示伺服器系統處於正常運作狀態,則選擇單元選擇將連接介面與中央處理器耦接,以維持伺服器系統的正常運作。
在一實施例中,所述中央處理器通過符合通用序列匯流排3.0協定的匯流排與選擇單元耦接。
在一實施例中,所述連接介面通過符合通用序列匯流排3.0協定的匯流排與選擇單元耦接。
在一實施例中,所述連接介面爲符合通用序列匯流排3.0協定的連接介面。
在一實施例中,所述複雜可程式邏輯裝置通過符合聯合測試工作組協定的匯流排或符合交互整合電路協定的匯流排與選擇單元耦接。
在一實施例中,所述伺服器系統還通過連接介面耦接外部電子裝置,以通過外部電子裝置對複雜可程式邏輯裝置進行更新操作。
根據本發明的技術方案,通過連接介面設置於殼體的一側且暴露於殼體外,並通過選擇單元根據信號産生單元所産生的狀態信號,而對應地將連接介面與複雜可程式邏輯裝置連接,以便通過連接介面對複雜可程式邏輯裝置進行更新操作,或是將連接介面與中央處理器連接,以便維持伺服器系統的正常運作狀。用戶便可在伺服器系統處於待開機模式下,通過連接介面即可對複雜可程式邏輯裝置進行更新,而無需對伺服器系統進行拆解的操作,以增加使用上的便利性。
爲使本發明的目的、技術方案和優點更加清楚,以下結合圖式及具體實施例,對本發明作進一步地詳細說明。
在以下所列舉的各實施例中,將以相同的標號代表相同或相似的組件或部件。
「第1圖」是根據本發明實施例的伺服器系統的結構方塊圖。「第2圖」是根據本發明實施例的殼體與連接單元的配置關係示意圖。伺服器系統100包括殼體110、連接介面120、信號産生單元130、複雜可程式邏輯裝置140與選擇單元150。
連接介面120設置於殼體110的一側且暴露於殼體110外,如「第2圖」所示。在本實施例中,所述殼體110的一側例如爲伺服器系統100的後側。
信號産生單元130設置在殼體110內,且信號産生單元130用以産生狀態信號,以指示伺服器系統100的狀態。其中,狀態信號用於指示伺服器系統100處於待開機狀態或正常運作狀態。複雜可程式邏輯裝置140設置在殼體110內。
選擇單元150設置在殼體110內,且耦接信號産生單元130、連接介面120與複雜可程式邏輯裝置140,接收並判斷狀態信號,以進行相應的處理。若選擇單元150判斷出狀態信號指示伺服器系統100處於待開機狀態,則選擇將連接介面120與複雜可程式邏輯裝置140耦接,以通過連接介面120對複雜可程式邏輯裝置140進行更新操作。如此一來,用戶便可在伺服器系統100處於待開機模式下,通過連接介面120即可對複雜可程式邏輯裝置140進行更新,而無需對伺服器系統100進行拆解的操作,以增加使用上的便利性。
在本實施例中,所述連接介面120例如通過符合通用序列匯流排3.0協定的匯流排與選擇單元150耦接,且所述連接介面120例如爲符合通用序列匯流排3.0協定的連接介面。所述複雜可程式邏輯裝置140例如通過符合聯合測試工作組協定的匯流排或符合交互整合電路協定的匯流排與選擇單元150耦接。
進一步來說,所述信號産生單元130包括第一電阻、第二電阻和電晶體,如「第3圖」所示。「第3圖」是根據本發明實施例的信號産生單元的詳細電路示意圖。第一電阻R1具有第一端310與第二端320,第一電阻R1的第一端310接收第一電信號V1。第二電阻R2具有第一端330與第二端340,第二電阻R2的第一端330接收第二電信號V2。電晶體M具有第一端350、第二端360與第三端370,電晶體M的第一端350耦接第二電阻R2的第二端340,電晶體M的第二端360耦接接地端,電晶體M的第三端370耦接第一電阻R1的第二端320,且電晶體M的第三端370耦接選擇單元150,以提供狀態信號。
在本實施例中,所述第一電信號V1可以爲待開機電壓(例如爲P1V8_STBY),所述第二電信號V2可以爲工作電壓(例如爲P3V3)。電晶體M例如爲N型電晶體,電晶體M的第一端350例如爲N型電晶體的閘極端(Gate),電晶體M的第二端360例如爲N型電晶體的汲極端(Drain),電晶體M的第三端370例如爲N型電晶體的源極端(Source)。
舉例來說,當伺服器系統100處於待開機模式時,伺服器系統100例如會提供第一電信號V1(即待開機電壓),而不會提供第二電信號V2(即工作電壓),使得電晶體M的第一端350的電平低於電晶體M的第三端370的電平,則電晶體M不導通。此時,電晶體M的第三端370會以第一電信號作爲狀態信號,即狀態信號爲高電平,以指示伺服器系統100處於待開機模式,進而讓選擇單元150據以進行相應的操作。
另外,當伺服器系統100處於正常工作狀態時,伺服器系統100例如會提供第二電信號V2,使得電晶體M的第一端350的電平高於電晶體M的第三端370的電平,則電晶體M導通。此時,電晶體M的第三端370會連接至接地端,使得電晶體M的第三端370會以接地端的信號作爲狀態信號,即狀態信號爲低電平,以指示伺服器系統100處於正常運作狀態,進而讓選擇單元150據以進行相應的操作。
「第4圖」是根據本發明實施例的伺服器系統的另一結構方塊圖。伺服器系統400包括殼體110、連接介面120、信號産生單元130、複雜可程式邏輯裝置140、選擇單元150與中央處理器402。其中,殼體110連接介面120、信號産生單元130、複雜可程式邏輯裝置140與選擇單元150與「第1圖」和「第2圖」的殼體110連接介面120、信號産生單元130、複雜可程式邏輯裝置140與選擇單元150相同或相似,可參考「第1圖」和「第2圖」的實施例的說明,故在此不再贅述。
中央處理器402設置在殼體110內且耦接選擇單元150,其中若狀態信號指示伺服器系統400處於正常運作狀態,則選擇單元150選擇將連接介面120與中央處理器402耦接,以維持伺服器統400的正常運作狀態。在本實施例中,中央處理器402通過符合通用序列匯流排3.0協定的匯流排與選擇單元150耦接。如此一來,用戶便可在伺服器系統400處於待開機模式下,通過連接介面120即可對複雜可程式邏輯裝置140進行更新,而無需對伺服器系統400進行拆解的操作,以增加使用上的便利性。
在一實施例中,所述伺服器系統400還通過連接介面120耦接外部電子裝置404,以通過外部電子裝置404對複雜可程式邏輯裝置140進行更新操作。也就是說,當伺服器系統400處於待開機模式且選擇單元150已將連接介面120與複雜可程式邏輯裝置140連接時,用戶可將外部電子裝置404與連接介面120連接,以通過外部電子裝置404對複雜可程式邏輯裝置140進行更新操作。其中,外部電子裝置404例如爲計算機等。
綜上所述,根據本發明的技術方案,通過連接介面設置於殼體的一側且暴露於殼體外,並通過選擇單元根據信號産生單元所産生的狀態信號,而對應地將連接介面與複雜可程式邏輯裝置連接,以便通過連接介面對複雜可程式邏輯裝置進行更新操作,或是將連接介面與中央處理器連接,以便維持伺服器系統的正常運作狀。用戶便可在伺服器系統處於待開機模式下,通過連接介面即可對複雜可程式邏輯裝置進行更新,而無需對伺服器系統進行拆解的操作,以增加使用上的便利性。
以上所述僅爲本發明的實施例而已,並不用於限制本發明,對於本領域的技術人員來說,本發明可以有各種更改和變化。凡在本發明的精神和原則之內,所作的任何修改、等同替換、改進等,均應包含在本發明的申請專利範圍之內。
100‧‧‧伺服器系統
110‧‧‧殼體
120‧‧‧連接介面
130‧‧‧信號産生單元
140‧‧‧複雜可程式邏輯裝置
150‧‧‧選擇單元
310‧‧‧第一端
320‧‧‧第二端
330‧‧‧第一端
340‧‧‧第二端
350‧‧‧第一端
360‧‧‧第二端
370‧‧‧第三端
402‧‧‧中央處理器
404‧‧‧外部電子裝置
第1圖是根據本發明實施例的伺服器系統的結構方塊圖。 第2圖是根據本發明實施例的殼體與連接單元的配置關係示意圖。 第3圖是根據本發明實施例的信號産生單元的詳細電路示意圖。 第4圖是根據本發明實施例的伺服器系統的另一結構方塊圖。

Claims (9)

  1. 一種伺服器系統,該系統包含: 一殼體; 一連接介面,用以設置於所述殼體的一側且暴露於所述殼體外; 一信號産生單元,用以設置在所述殼體內,所述信號産生單元産生狀態信號,其中所述狀態信號用於指示所述伺服器系統處於待開機狀態或正常運作狀態; 一複雜可程式邏輯裝置,用以設置在所述殼體內;以及 一選擇單元,用以設置在所述殼體內,且耦接所述信號産生單元、所述連接介面與所述複雜可程式邏輯裝置,接收並判斷所述狀態信號,若所述狀態信號指示所述伺服器系統處於待開機狀態,則選擇將所述連接介面與所述複雜可程式邏輯裝置耦接,以通過所述連接介面對所述複雜可程式邏輯裝置進行更新操作。
  2. 根據申請專利範圍第1項之伺服器系統,其中所述信號産生單元包括: 一第一電阻,具有第一端與第二端,所述第一電阻的第一端接收第一電信號; 一第二電阻,具有第一端與第二端,所述第二電阻的第一端接收第二電信號;以及 一電晶體,具有第一端、第二端與第三端,所述電晶體的第一端耦接所述第二電阻的第二端,所述電晶體的第二端耦接接地端,所述電晶體的第三端耦接所述第一電阻的第二端,且所述電晶體的第三端耦接所述選擇單元,以提供所述狀態信號。
  3. 根據申請專利範圍第2項之伺服器系統,其中所述第一電信號爲待開機電壓,所述第二電信號爲工作電壓。
  4. 根據申請專利範圍第1項之伺服器系統,其中該系統更包括一中央處理器,設置在所述殼體內且耦接所述選擇單元,其中若所述狀態信號指示所述伺服器系統處於正常運作狀態,則所述選擇單元選擇將所述連接介面與所述中央處理器耦接,以維持所述伺服器系統的正常運作。
  5. 根據申請專利範圍第4項之伺服器系統,其中所述中央處理器通過符合通用序列匯流排3.0協定的匯流排與所述選擇單元耦接。
  6. 根據申請專利範圍第1項之伺服器系統,其中所述連接介面通過符合通用序列匯流排3.0協定的匯流排與所述選擇單元耦接。
  7. 根據申請專利範圍第1項之伺服器系統,其中所述連接介面爲符合通用序列匯流排3.0協定的連接介面。
  8. 根據申請專利範圍第1項之伺服器系統,其中所述複雜可程式邏輯裝置通過符合聯合測試工作組協定的匯流排或符合交互整合電路協定的匯流排與所述選擇單元耦接。
  9. 根據申請專利範圍第1項之伺服器系統,其中所述伺服器系統更通過所述連接介面耦接外部電子裝置,以通過所述外部電子裝置對所述複雜可程式邏輯裝置進行更新操作。
TW106143726A 2017-12-13 2017-12-13 伺服器系統 TW201928703A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106143726A TW201928703A (zh) 2017-12-13 2017-12-13 伺服器系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106143726A TW201928703A (zh) 2017-12-13 2017-12-13 伺服器系統

Publications (1)

Publication Number Publication Date
TW201928703A true TW201928703A (zh) 2019-07-16

Family

ID=68049112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143726A TW201928703A (zh) 2017-12-13 2017-12-13 伺服器系統

Country Status (1)

Country Link
TW (1) TW201928703A (zh)

Similar Documents

Publication Publication Date Title
US20130268708A1 (en) Motherboard test device and connection module thereof
US7028125B2 (en) Hot-pluggable peripheral input device coupling system
KR20010006897A (ko) 멀티 프로세서 기반 컴퓨터 시스템의 핫 플러그 제어
US20120137159A1 (en) Monitoring system and method of power sequence signal
CN107861422A (zh) 一种提高服务器主板电源稳定性的系统
US10579572B2 (en) Apparatus and method to provide a multi-segment I2C bus exerciser/analyzer/fault injector and debug port system
TWI570566B (zh) 實作輸入輸出(io)擴充卡之技術
TWI514282B (zh) 利用基板管理控制器直接更新設定的伺服器
TW201426246A (zh) 擴展卡及支持該擴展卡的主機板
CN114003445A (zh) Bmc的i2c监控功能测试方法、系统、终端及存储介质
TW201928703A (zh) 伺服器系統
CN101387966A (zh) 具有基本输入输出系统选择功能的电脑设备
TWI779205B (zh) 調試裝置及具有所述調試裝置的電子裝置
Bhatt et al. Design of a controller for a universal input/output port
CN104679123A (zh) 主机板及其数据烧录方法
TW201729094A (zh) 微處理器介面
US9378074B2 (en) Server system
CN113760800A (zh) 基于bmc的串口路径选择方法、系统、终端及存储介质
US10360167B1 (en) Systems and methods for using a bus exchange switch to control processor affinity
TW201723825A (zh) 透過內部整合電路介面讀取韌體版本之伺服器系統
CN114121138B (zh) 内存电压测试方法、装置、计算设备及系统
TWI530782B (zh) 伺服器
TW202034124A (zh) 重置基板管理控制器的控制方法
CN104572423A (zh) 调试系统及其调试装置和方法
TWI760398B (zh) 伺服器系統