TW201916201A - 半導體材料附接方法 - Google Patents

半導體材料附接方法 Download PDF

Info

Publication number
TW201916201A
TW201916201A TW107132850A TW107132850A TW201916201A TW 201916201 A TW201916201 A TW 201916201A TW 107132850 A TW107132850 A TW 107132850A TW 107132850 A TW107132850 A TW 107132850A TW 201916201 A TW201916201 A TW 201916201A
Authority
TW
Taiwan
Prior art keywords
target
semiconductor material
hole
visual unit
photographing
Prior art date
Application number
TW107132850A
Other languages
English (en)
Other versions
TWI784051B (zh
Inventor
李暻植
Original Assignee
韓商韓美半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商韓美半導體有限公司 filed Critical 韓商韓美半導體有限公司
Publication of TW201916201A publication Critical patent/TW201916201A/zh
Application granted granted Critical
Publication of TWI784051B publication Critical patent/TWI784051B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明關於在附接半導體材料的過程中可快速準確地校正附接位置的位置誤差的半導體材料附接裝置的附接方法。本發明的特徵在於,使視覺或工作台移動根據在視覺單元的視角內檢測出的材料所要附接的附接區域的矩陣資訊計算的間隔,並且獲取各個目標附接區域處於互不相同的位置的多個影像,並從這些影像來判斷目標附接區域的位置。

Description

半導體材料附接方法
本發明關於半導體材料附接方法。更詳細地,本發明關於透過過準確地檢測半導體材料的附接位置來提高檢查精度的半導體材料附接裝置的附接(Semiconductor Device Attaching Method)方法。
在半導體材料附接裝置中經個別化的半導體材料首先必須準確地掌握附接物件的預設的附接位置,以便為了後續工序而對附接物件進行附接。
這種附接裝置可以為用於將多個半導體材料粘合在基板的粘合裝置,還可以是為了其他的後續工序而用於附著在帶上的附著裝置。並且,可以為將半導體材料附著於帶上的附接裝置,以便為了進行用於遮罩電磁波的電磁相容性(EMI)濺射而在半導體材料進行打孔的帶中收容半導體材料的球面。
尤其,在用於電磁相容性濺射的附接裝置中,當在帶上附著半導體材料時,需要準確地檢測出帶的孔的位置,並附著在正確的位置以能夠在形成孔的部分容納半導體 材料的球面(凸點),從而保護凸點免受電磁波遮罩材料的影響。若半導體材料未附著於孔的正確位置,則透過洩漏(leak)的部分還濺射至半導體材料的凸點,因此對半導體材料的電特性產生不利影響。
因此,由於透過用於檢測附接工作台或位置的視覺攝像頭而導致的光學偏移值(X軸、Y軸、Z軸),而平面上的位置誤差或θ軸上的偏移等的位置誤差反映在精度上,因此,為了附接工序而準確地檢測附接物件上的多個附接位置是非常重要的。
為了解決這些問題,當為了一個附接位置的準確度判斷而透過視覺單元在附接位置上部將各個附接位置分別拍攝多次時,只能在精度檢查上消耗很多時間。
另一方面,近年來半導體工序性能得以提高,高速、高解析度的攝像頭增多,半導體材料的尺寸逐漸趨於變小,因此,進入視角(FOV,field of view)內的材料的數量增加。
因此,儘管為了提高生產率而逐一檢查進入視角內的所有材料,但附接工作台和視覺攝像頭的機械性誤差值不得不反映在精度中。
為了解決上述的問題,本發明以提供一種可快速且準確地檢測出半導體材料的附接位置的半導體材料附接裝置的附接方法。
為了解決上述問題,本發明可提供半導體材料附接方法,上述半導體材料附接方法為具有形成有多個半導體材料進行粘合的粘合區域的電路基板、用於放置上述電路基板的工作台以及用於拍攝上述電路基板的粘合區域的視覺單元的半導體材料附接裝置的附接方法,上述半導體材料附接方法包括:利用上述視覺單元,以單鏡頭(shot)拍攝上述半導體材料所要進行粘合的目標粘合區域和相鄰的多個粘合區域的第一拍攝步驟;拍攝上述目標粘合區域之後,為了使目標粘合區域進入上述視覺單元的視角內的其他位置而根據進入視覺單元的視角的粘合區域的矩陣資訊來計算的間隔來移送視覺單元或工作台的步驟;在以計算的上述間隔來移送視覺單元或工作台的狀態下,利用上述視覺單元來拍攝上述目標粘合區域的第二拍攝步驟;透過多次重複上述移送步驟及第二拍攝步驟,來獲取上述視覺單元的視角內的上述目標粘合區域處於互不相同的位置的多個影像的步驟;以及從所獲取的多個上述目標粘合區域的影像來判斷上述目標粘合區域的位置的步驟。
並且,為了解決上述問題,本發明可提供半導體材料附接方法,上述半導體材料附接方法為具有形成有多個用於收容半導體材料的凸點的通孔且為了上述半導體材料的濺射工序而附著於範本的帶、用於放置上述帶的工作台以及用於拍攝上述帶的通孔的視覺單元的半導體材料附接裝置的附接方法,上述半導體材料附接方法包括:利用上述視覺單元,以單鏡頭(shot)拍攝所要收容上述半導體材料 的凸點的目標通孔和相鄰的多個通孔的第一拍攝步驟;拍攝上述目標通孔之後,為了使目標通孔進入上述視覺單元的視角內的其他位置而根據進入視覺單元的視角的通孔的矩陣資訊來計算的間隔來移送視覺單元或工作台的步驟;在以計算的上述間隔來移送視覺單元或工作台的狀態下,利用上述視覺單元來拍攝上述目標通孔的第二拍攝步驟;透過多次重複上述移送步驟及第二拍攝步驟,來在上述視覺單元的視角內獲取上述目標通孔處於互不相同的位置的多個影像的步驟;以及從所獲取的多個上述目標通孔的影像來判斷上述目標通孔的位置的步驟。
在這種情況下,上述第一拍攝步驟及第二拍攝步驟在各自位置上重複拍攝多次,並可利用由重複拍攝所獲取的多個位置值的平均值來判斷位置。
並且,當從第一拍攝步驟的位置值及透過重複多個第二拍攝步驟來獲取的多個位置值之中發現特定異常的位置值時,過濾相應的資料,第一拍攝步驟的位置值及透過重複多次第二拍攝步驟獲取的多個位置值之中的多個資料中均產生不同的偏差時,可進行重新校準或將相應的位置值視為不良。
並且,進入上述視覺單元的視角的上述粘合區域可形成為M行×N列,上述M、N可以為整數,在上述第二拍攝步驟中,當上述M為偶數時,可一邊移動M/2列間隔,一邊拍攝上述目標粘合區域,當上述M為奇數時,可一邊移動(M+1)/2列,一邊拍攝上述目標粘合區域,當上述N 為偶數時,可一邊移動N/2行間隔,一邊拍攝上述目標粘合區域,當上述N為奇數時,可一邊移動(N+1)/2行間隔,一邊拍攝。
並且,進入上述視覺單元的視角的上述通孔可形成為M行×N列,上述M、N可以為整數,在上述第二拍攝步驟中,當上述M為偶數時,可一邊移動M/2列間隔,一邊拍攝上述目標通孔,當上述M為奇數時,可一邊移動(M+1)/2列,一邊拍攝上述目標通孔,當上述N為奇數時,可一邊移動N/2行間隔,一邊拍攝上述目標通孔,當上述N為奇數時,可一邊移動(N+1)/2行間隔,一邊拍攝上述目標通孔。
並且,可一邊隨著上述視覺單元或上述工作台移動一節距間隔,一邊利用上述視覺單元來拍攝上述目標粘合區域。
並且,可一邊隨著上述視覺單元或上述工作台移動一節距間隔,一邊利用上述視覺單元來拍攝上述目標通孔。
並且,在獲取上述目標粘合區域處於互不相同的位置的多個影像的步驟中,以為了可獲取上述目標粘合區域以上述視覺單元的中心為基準的位於左上部、右上部、左下部及右下部的影像而計算出的間隔,可利用視覺單元進行拍攝來獲取影像。
並且,在獲取上述目標通孔處於互不相同的位置的多個影像的步驟中,以為了能夠獲取上述目標通孔以上 述視覺單元的中心為基準的位於左上部、右上部、左下部及右下部的影像而計算出的間隔,一邊使上述視覺單元或工作台移動,一邊利用視覺單元拍攝來獲取影像。
並且,上述範本在與形成於上述帶的通孔相對應的位置中具有多個大於上述帶的通孔的通孔,在上述視覺單元拍攝步驟中,可透過提取上述範本的通孔的週邊和上述帶的通孔的週邊的影像,來獲取上述範本的通孔和上述帶的通孔之間的公差,並確認所獲取的公差是否為初始設定範圍以內。
並且,上述範本在與形成於上述帶的通孔相對應的位置具有多個大於上述帶的通孔的通孔,上述半導體材料的凸點收容於上述帶的通孔之後,可透過對上述範本的通孔和上述帶的通孔之間的公差與上述半導體材料的凸點的位置進行比較,來檢查半導體材料的附著狀態。
根據本發明的半導體材料附接裝置的附接方法,即使半導體晶片等的半導體材料及上述半導體材料所要附接的附接位置(電路基板、帶)的大小被微型化,也可準確地判斷附接位置的位置誤差,並可使精度提高。
並且,根據本發明的半導體材料附接方法,使視覺單元的視角內配置有多個附接位置,並使其中的目標附接位置的位置在視角內配置於互不相同的位置,透過所拍攝的多個圖像來判斷目標附接位置的位置誤差,因此可提高位置誤差的判斷的準確性。
並且,根據本發明的半導體材料附接方法,隨著以根據視角內所檢測到的附接物件的矩陣資訊來計算出的最佳節距間隔移動,並透過由各個檢查中獲取的重疊的影像,獲取一個目標附接位置在以視覺中心為基準的左上、右下、左下及右下的各個其他位置中檢測到的影像資訊,因此,不僅可取得對於一個目標附接位置的多鏡頭效果,還可排除視覺檢查時的機械性、影像性、位置性的缺陷,從而可減少缺陷影像並取得可靠的影像資訊。
並且,根據本發明的半導體材料附接方法,在因半導體材料的尺寸小而在視角內檢測到的附接物件(材料)增多的情況下,也以根據視角內檢測到的附接物件的矩陣資訊來計算出的最佳節距間隔來使視覺移動,使得視覺檢查位置不同,從而可縮短視覺檢查速度來提高每小時單位(UPH,nit per hour)。
並且,檢查視角內可檢測到的所有附接位置,並透過重疊鏡頭之間所檢查到的目標附接位置來進行檢測,從而可實現對於一個材料的多鏡頭效果,並且可對透過多鏡頭檢測到的多個位置求出平均值並計算出準確的位置值,因此可確認機械性誤差值並消除誤差值的影響。
並且,當在所檢測到的多個鏡頭的拍攝影像當中,在特定位置上的拍攝值不良好時,過濾使用相應的資料,或者當特定位置值重複異常時,可判斷出特定位置的影像面(照度)存在問題,因此透過反映該問題而計算出準確的位置值,或者當從多個鏡頭的所有影像均產生不同的偏差 時,對相應的位置進行重新校準或視為不良並在後續工序中排除,從而可預先防止不良現象。
並且,根據本發明的半導體材料附接裝置的附接方法的其他實施例,還可進行材料的偏移檢查及後粘接檢查(PBI,Post Bonding Inspection)。
100‧‧‧附接對象(帶)
100'‧‧‧晶片
110‧‧‧附接位置(通孔)
110'‧‧‧粘合區域
tap‧‧‧目標附接位置(目標粘合位置)
200、200'‧‧‧視覺單元
fov‧‧‧視角
sp‧‧‧半導體晶片
圖1為示出本發明的第一實施例中具有多個附接半導體材料的附接位置的附接物件的平面圖。
圖2為示出本發明的第一實施例中視覺單元在附接工序之前拍攝附接位置的狀態。
圖3為示出本發明的第一實施例中的用於放置視覺單元及附接物件的附接工作台進行相對移動,目標附接位置在配置於互不相同的位置的狀態下拍攝包括目標附接位置的多個圖像的過程。
圖4為示出本發明的第一實施例中使由圖3的視覺單元拍攝而成的多個圖像中的目標附接位置重疊的圖像。
圖5為示出本發明的第一實施例中的附著有用於濺射工序的濺射帶的模板部件的附著孔的剖視圖及上述附著孔中附著有作為濺射對象的半導體材料的焊球陣列封裝(BGA)方式的半導體晶片的狀態的剖視圖。
圖6為示出根據本發明的第二實施例的半導體材料附接裝置的視覺單元在附接工序之前拍攝粘合區域的狀態。
圖7為示出根據本發明的第二實施例的半導體材料附接裝置的用於放置視覺單元及晶片的晶片工作台進行相對移送,並在目標粘合區域配置於互不相同的位置的狀態下拍攝包括目標粘合區域的多個圖像的過程。
圖8為示出本發明的第二實施例中使由圖7的視覺單元拍攝的多個圖像中的目標粘合區域重疊的圖像。
圖9為根據本發明的第二實施例的半導體材料附接裝置的視覺單元在附接工序之前一邊向X軸方向以計算出的節距間隔移動一邊拍攝粘合區域並使之重疊的圖像。
以下,參照附圖,詳細說明本發明的多個優選實施例。但是,本發明不限定於在此所說明的多個實施例,而是還能夠以不同方式進行具體化。反而,在此所描述的多個實施例是為了使公開內容更加徹底且完整,以及為了向本發明所屬技術領域的普通技術人員充分傳達本發明的構思而提供。貫穿說明書全文,相同的附圖標記表示相同的結構要素。
圖1為示出根據本發明的第一實施例的具有附接單元的半導體材料附接裝置(attaching device)透過拾取半導體材料並進行附接的具有多個附接位置110的附接物件100的平面圖,圖2為示出本發明的第一實施例中的視覺單元200為了在附接工序之前判斷附接位置110的位置誤差而拍攝的狀態。
本發明的半導體材料附接方法中所使用的半導體材料附接裝置,例如,將粘合物件半導體材料粘合在基板中的粘合裝置、或者為了後續工序而在帶上附著半導體材料的附著裝置。並且,還可以是為了濺射工序而在附著有濺射帶t的濺射部件S上粘合或附著作為濺射物件的半導體材料所使用的半導體材料附接裝置,但不限定於此,在半導體工序上將半導體材料附接於附接物件100的情況下均可適用。
本發明的半導體材料附接方法大致可分為用於將半導體材料粘合在基板或晶片的第一附接方法和用於將半導體材料附著在帶上的第二附接方法。
首先,本發明的第一附接方法中所使用的半導體材料附接裝置包括:電路基板,其形成有用於粘合多個半導體材料的粘合區域;工作台,用於放置上述電路基板;以及視覺單元,其以單鏡頭(shot)拍攝上述半導體材料所要進行粘合的目標粘合區域和相鄰的多個粘合區域,並拍攝多次,使得上述目標粘合區域經過多個鏡頭在其他位置中被檢測出,上述半導體材料附接裝置的特徵在於,上述電路基板和上述視覺單元可借助相對移動來移動,上述視覺單元以節距(pitch)間隔移動並拍攝粘合區域,所述節距間隔時候根據在視角fov內所檢測到的附接物件的矩陣資訊而計算的。
在這裡,電路基板可以為呈矩形的基板,還可以為晶片。
在本發明中,電路基板和視覺單元可借助相對運動來移動並拍攝。在此情況下,就電路基板和上述視覺單元的相對運動而言,在電路基板可以向X軸及Y軸方向移動的方式設置的狀態下,視覺單元可以為固定型,反之,電路基板可以是固定型,而視覺單元以能夠向X軸及Y軸方向移動的方式設置,還可使電路基板向X軸(或Y軸)方向移動,視覺單元以能夠向Y軸(或X軸)方向移動的方式設置,使得電路基板和視覺單元隨著向各自的單軸方向進行相對移動而進行拍攝。
這種結構可根據工作人員及設備的結構來適當變形利用。
在本發明中,透過拍攝多次來經由多個鏡頭在其他位置檢測出目標粘合區域可以指相對於進入視覺單元的視角內的目標粘合區域(附接區域),目標粘合區域以視覺中心為中心的分別位於左上、左下、右下及右下,即,透過視覺單元和電路基板的相對運動進行拍攝多次,使得相對於相同的目標粘合區域,目標粘合區域位於以視覺中心為中心的左上(左側上部)、右下(右側上部)、左下(左側下部)、右下(右側下部)附近,透過這些影像可準確地檢測出目標粘合區域的位置。
本發明的第二附接方法中所使用的半導體材料附接裝置包括:帶,其形成有多個用於容納半導體材料的凸點的通孔,且為了半導體材料的濺射工序而附著於範本;工作台,其用於放置上述帶;以及視覺單元,以單鏡頭拍攝上 述多個通孔中的所要檢查的目標通孔和相鄰的多個通孔,並透過拍攝多次,使得經由多個鏡頭在其他位置檢測出上述目標通孔,上述半導體材料附接裝置的特徵在於,上述工作台和上述視覺單元以能夠相對移動的方式設置,上述視覺單元以節距間隔來拍攝上述通孔,所述節距間隔是根據視角內所檢測到的附接物件的矩陣資訊來計算的。
本發明的第一附接方法及第二附接方法所使用的半導體材料附接裝置,在經由多個鏡頭利用視覺單元拍攝多次來使得在其他位置檢測出目標粘合區域或目標通孔時,還可在各個位置上可重複拍攝兩次以上。當在一個位置上重複拍攝兩次以上時,可排除因設備驅動或外界因素而向設備施加的振動的影響,因而可取得更具有可靠性的準確的位置值。
近年來,半導體晶片等的半導體材料的大小被微型化,在將此附接於附接物件100(電路基板或帶)的情況下,也因基板的端子等的大小的微型化而要求附接工序的精度。
如上所述,為了附接工序的精度,半導體材料的半導體材料附接裝置通常具有用於透過拍攝半導體材料所要附接的目標附接位置110(目標粘合區域或目標通孔)來提取包括附接位置110的圖像的視覺單元200,在將半導體材料附接於附接物件100之前,半導體材料附接裝置的控制部使視覺單元200或附接工作台移動預設的標準值並拍攝目標附接位置。此時,由於視覺單元或附接工作台的X 軸、Y軸及Z軸的偏移(直線度(straightness)、平坦度(flatness)、滾動(rolling)、俯仰(pitching)、橫擺(yawing)),即使移動預設的標準值,也可能按照各個工作位置在視覺單元視角內產生誤差,還可因機械性的誤差或外界環境的變數而有可能導致視覺上的檢測錯誤和半導體材料的不正確粘合的問題。
因此,當檢查進入視角內的半導體材料時,根據以機械性的誤差值檢查的位置或視角區域內的檢測區域有可能產生不同的誤差值,因此本發明中可透過多位置檢查來確保平均誤差值。
因此,如果求出按照各個位置檢測出的多個偏移的平均或補償值,可減少機械性的部分中所產生的誤差的影響並可確保精度。
本發明的這種檢查方法尤其在視覺檢查時因無參考值(reference)或基準值(fiducial)而無法進行相對補正的情況下有用。反復求出目標附接位置的位置誤差,並計算按照各個位置檢測出的誤差值的補償值,並使用所求出的補償值,從而可消除機械性的部分中所產生的誤差。
在這裡,所謂目標附接位置是指半導體材料需要附著的多個附接位置中半導體材料以特定順序透過附接單元所要附著的目標附接位置,多個附接位置潛在地可以為目標附接位置。在本發明中,可將目標附接位置稱為目標粘合區域或目標通孔。
最近,由於構成視覺單元200的圖像器件等的圖元、解析度或鏡頭的視角等得以改善,半導體材料的尺寸逐漸變小的趨勢,因此,進入視角內的材料的數量增加,從而正在持續開發利用視覺精確檢測廣域的方法。
以往,在為了判斷用於附接半導體材料的附接位置的位置誤差而利用視覺單元200來拍攝目標附接位置時,因拍攝結果的品質的偏差等而使用了透過在一個視角fov內一個目標附接位置配置於中心部的狀態下拍攝多次來判斷目標附接位置的位置誤差的方法,但在拍攝過程中光的方向或影子等的因素不易改變,因此,有可能發生即使多次拍攝相同的目標附接位置也無法取得用於準確地判斷位置誤差的圖像的情況。並且,隨著分別拍攝多次各個目標附接位置,在多次檢查很多目標附接位置的方面上消耗相當多的時間。
然而,本發明的半導體材料附接裝置將所有進入視覺單元的視角fov內的半導體材料進行檢查,並且可利用移動每一個節距的狀態下所重疊的檢查的多鏡頭來進一步提高準確性和可靠性。即,本發明以單鏡頭拍攝所要檢查的目標附接位置和相鄰的多個附接位置,並且隨著移動每一節距來拍攝多次,使得可經由多個鏡頭在其他位置(使目標附接位置位於以視覺中心為中心的左側上部、右側上部、左側下部及右側下部)上檢測出目標附接位置,從而在拍攝時照面及工作位置改變,可排除相同的檢測錯誤,從而並可實現具有可靠性的檢查。
因此,為了準確地判斷目標附接位置110的位置誤差,本發明的半導體材料附接裝置可包括視覺單元200,所述視覺單元以單鏡頭拍攝在上述附接物件100中的所要檢查的目標附接位置和相鄰的多個目標附接位置,並拍攝多次,使得經由多個鏡頭在其他位置檢測目標附接位置,上述視覺單元移動相當於根據在視角中所檢測到的附接物件的矩陣資訊計算的節距的距離並進行拍攝,使得經過多個鏡頭在其他位置檢測出上述目標附接位置,因此可獲取在鏡頭之間所檢查到的附接位置的重疊圖像,由此可在目標附接位置之間計算出準確的位置值。
在下文中,作為根據本發明的第一實施例的半導體材料附接裝置,參照圖1至圖5說明。在第一實施例中以用於將半導體材料附著於帶中的第二附接裝置作為一例進行說明。
前述的附接物件可以為電路基板或晶片,還可以為附著有帶的環形框架,也可以為附著有用於半導體材料的濺射工序的濺射帶的濺射部件或模板部件,但在圖1中可命名為帶100。在帶中,多個通孔110能夠以多個列和行的方式配置形成。在這裡,帶為用於半導體材料的濺射工序的濺射帶,並附著於用於支持帶的濺射部件或範本,並能夠以放置於帶工作台的狀態來進行供給。
如圖所示,根據本發明的第一實施例的半導體材料附接裝置的視覺單元200的視角fov內中拍攝有4個通孔110,在一個拍攝圖像中包括4個通孔110一同拍攝。
在上述通孔中,容納有半導體材料的球面(凸點)的狀態下,半導體材料的邊框部分附著於帶。透過視覺單元拍攝的通孔110可在如圖2所示的視覺單元200的視角內配置有4個,並且隨著利用用於放置帶的工作台的移動或視覺單元200中的一種進行移送的方法來移動每一個節距並拍攝帶通孔,在各個鏡頭之間重疊通孔來進行檢查,從而意味著能夠以經過多個鏡頭來在其他位置中檢測到一個通孔的方式拍攝。
即,因異物的存在、干涉、光的方向或影子等的因素和在裝置中所產生的振動等原因而使目標通孔的圖像不準確時,以在圖2中所示的視角內變換目標通孔的位置的方式移送之後,將其拍攝來準確地判斷目標通孔的位置誤差資訊。
例如,透過多個圖像來求出目標通孔的位置誤差的平均而確定位置誤差,或將具有特別大的誤差值的圖像視為在拍攝過程中產生錯誤並將此排除或過濾,僅將優良的資料作為位置誤差的判斷資料。
在本發明的第一實施例中,視覺單元的視角能夠以2行×2列單鏡頭檢測4個通孔的圖像,因此,獲取了每移動每一節距所重疊的影像,但根據一次性地進入視覺單元的視角的通孔的矩陣資訊,拍攝間隔可不同。
圖3為示出根據本發明的第一實施例的半導體材料附接裝置的視覺單元200及放置帶100的工作台移送, 在形成於帶的目標通孔tap配置於互不相同的位置的狀態下,拍攝包括目標通孔tap的多個圖像的過程。
作為視覺單元200的視角fov內的目標通孔tap的位置變更的方法,上述工作台及上述視覺單元200中至少一種能夠在X-Y平面上移送即可。
上述工作台及上述視覺單元200中的一個機構能夠以在X-Y平面上移送的方式構成,但也可以是上述視覺單元200向X軸(或Y軸)方向移送,上述工作台向Y軸(或X軸)方向移送,使得視覺單元與工作台能夠以互相相對移動。
在圖3中所示的實施例中,以上述視覺單元200可進行X軸移送,放置有上述帶100的附接工作台可進行Y軸方向移送的情況舉例說明。
圖3為示出在上述目標通孔tap在視覺單元200的視角fov內被拍攝為2行2列共4個的情況下,隨著視覺單元200或工作台的移送,目標通孔tap的位置改變並進行拍攝的過程,圖4為示出將圖3中所拍攝的多個圖像以上述目標通孔110為中心進行重疊的圖像。
圖3的(a)為示出在初始條件下目標通孔tap配置於右側下部的狀態,圖3的(b)為示出圖3的(a)中所示的狀態下視覺單元200向X軸方向右側進行移送且上述目標通孔tap向左側下部改位元的狀態,圖3的(c)為在圖3的(b)中所示的狀態下附接工作台向Y軸方向下方進行移送且上述目標通孔tap向左側上部改位元的狀態,圖3的(d) 為示出在圖3的(c)中所示的狀態下視覺單元200向X軸方向左側進行移送且上述目標通孔tap向右側上部改位元的狀態。
即,當將此以座標來表示時,可取得的效果是,在將視角內的左側下部的位置座標假設為(1,1)時,上述目標附接通孔tap在圖3(a)、圖3(b)、圖3(c)及圖3(d)的座標向(1,2)、(1,1)、(2,1)及(2,2)的4個座標移動。
參照作為本發明的第一實施例的圖2至圖4,當視覺單元的視角為2行×2列的情況下,每移動1節距都進行拍攝,透過各個通孔重疊可具有每一個目標通孔4次的多鏡頭效果。若因所要附接的材料的尺寸更小而視覺單元的視角為3行×3列的情況下,隨著每移動1節距來進行拍攝時透過各個通孔重疊可具有每一個目標通孔9次的多鏡頭效果。
如上所述,本發明中使一個目標通孔tap在一個視角內配置於互不相同的位置,優選地,配置於以視覺中心為基準的上下左右的4處位置(左上、右下、左下及右下),因此當透過獲取多張圖像並以此為基準來判斷目標通孔的位置誤差時,可提高該位置誤差的判斷的準確性。
即,當目標通孔110配置於視角內部的相同位置的狀態下拍攝多張圖像時,同樣受到異物、光量、光的方向或影子等的影響的可能性較大,但當在視覺單元200的視角內多個通孔110一同進行拍攝時,如圖3所示,可在視覺單元200的視角內變更目標通孔tap的位置,並透過包括目 標附接位置tap的多種圖像可判斷目標通孔的更準確的位置。
如圖4所示,在總4個拍攝圖像中,上述目標通孔tap的相對位置互不相同,但透過拍攝配置於互不相同的位置的目標通孔110的位置來比較分析各個圖像中所反映的誤差,並且可在附接半導體材料的過程中修改位置誤差並進行附接。
因此,在上述的例中,上述視覺單元200可用一個圖像拍攝2行×2列的通孔110,上述視覺單元獲取目標通孔110配置於2行×2列的各個4個位置的狀態的4個圖像,並與設定的標準值比較它們的位置,從而可獲取4個位置誤差值。它們的位置誤差值中的一部分拍攝值中,尤其是在特定位置取得的數值脫離誤差範圍或發生錯誤時,視為因相應位置拍攝時設備的驅動或檢測面不均勻或顆粒等的外界因素而產生的誤差,相應的位置數值經過濾使用即可。若4個位置誤差值均產生偏差時,重新進行檢查或者視為相應的位置中產生問題,並在相應的位置中省略後續半導體材料附著,從而可使材料浪費及不良最小化。
總而言之,根據本發明的第一實施例的半導體材料的附接方法,包括:所要附接半導體材料的目標通孔(粘合區域)及與上述目標通孔(粘合區域)相鄰的附接目標通孔(粘合區域)以配置於視覺單元的視角內的狀態利用視覺單元進行拍攝的視覺單元拍攝步驟;將目標通孔(粘合區域)向上述視覺單元的視角內的其他位置進行移送的目標移送 步驟;透過上述視覺單元拍攝步驟中所拍攝的圖像,來判斷上述目標通孔(粘合區域)的位置誤差的位置誤差判斷步驟;根據上述位置誤差判斷步驟的判斷結果來將半導體材料進行附接的半導體材料附接步驟,上述視覺單元拍攝步驟及上述目標移送步驟重複執行多次,上述位置誤差判斷步驟利用對基於上述視覺單元拍攝步驟中所拍攝的多個圖像求出的多個影像的位置值求出平均來判斷目標通孔(粘合區域)的位置的方法,從而殼提高位置判斷的準確性,並可準確地附接半導體材料。
此時,計算出由重複多次視覺單元拍攝步驟而取得的多個位置值的平均,並可設定為位置值,透過各個位置值來價算出位置誤差值,並且由此還可求出位置補償值。
另一方面,當在由重複多次視覺單元拍攝步驟而取得的多個位置值中發現特定異常的位置值時,可過濾相應的數值,並在特定位置值反復異常的情況下,可知特定位置的影像面(照度)存在問題,因此透過反映此來計算出準確的位置值,在多個數值中均產生偏差時,可重新檢查或將相應的位置值視為不良。
圖5為示出根據本發明的第一實施例的附著有用於濺射工序的濺射帶t的模板部件S的附著孔的剖視圖及透過根據本發明的第一實施例的半導體材料附接裝置來上述附著孔附著有作為濺射對象的半導體材料的焊球陣列封裝方式的半導體晶片的狀態的剖視圖。
如上所述,上述半導體材料為在底面具有球電極的焊球陣列封裝(BGA,Ball Grid Array)方式的半導體材料,上述帶100為附著有用於半導體材料的濺射工序的濺射帶t的模板部件S,上述通孔110可以為為了一同在上述濺射帶t和上述模板部件S形成的半導體材料的球電極面貫通所形成的多個孔。
上述模板部件和上述濺射帶t為圖5的(a)部分中所示的對應的位置中形成孔th、孔sh,並形成作為目標附接位置110的通孔。形成於上述模板部件和上述濺射帶t的孔形成於相應的位置中,並形成通孔,但透過使形成於濺射帶t的孔的尺寸更小來防止從濺射工作中形成於帶的孔的縫隙洩漏並濺射在材料的球面,並防止有可能因洩漏的濺射沉積劑而污染模板部件。
焊球陣列封裝(BGA,Ball Grid Array)方式的半導體材料的濺射工序時,為了防止半導體晶片的下部面的球電極或球電極面被濺射,塗敷有粘結物質的濺射帶t中形成通孔,並使得在上述通孔的周邊附著導體晶片的底面邊框,並且可使球電極透過通孔向下方露出。
即,如圖5的(b)部分所示,優選地,上述半導體晶片的尺寸大於濺射帶的通孔的尺寸,以便半導體晶片下部面的球形凸點不被濺射,並且半導體晶片的邊框部分易於附著於濺射帶中。在濺射部件中在相應於上述帶的通孔的位置上設有多個稍微大於帶孔的通孔,濺射部件的通孔和帶 的通孔均為矩形開口。並且,濺射部件的厚度與半導體晶片的凸點的厚度大致相同或稍微厚於凸點的厚度。
另一方面,在本發明中,當半導體晶片附著於帶的孔中時,因半導體晶片的尺寸大於帶的尺寸而無法檢測帶的孔。為此,當半導體材料附著之後,當掀翻所附著的材料時,範本的邊框和濺射帶的邊框均可檢測出,因此透過分別提取範本和帶的週邊,來檢測它們的公差並可進行重新檢驗。並且,從範本的週邊一同檢查半導體晶片的凸點,從而還可實現粘合後的焊後自動檢查(PBI,Post Bonding Inspection)。
在上述視覺單元拍攝步驟中,透過提取上述範本的通孔的週邊和上述帶通孔的週邊的影像來取得上述範本的通孔和上述帶的通孔之間的公差,並確認所獲取的公差是否為初始設定範圍以內。當處於初始設定範圍以內的範圍時,可判斷帶通孔是否在範本的通孔中合適。當脫離初始設定範圍時,範本的通孔中的帶通孔為不良或為視覺拍攝錯誤的情況,因此重新檢查。在進行重新檢查之後,範本的通孔和帶通孔的公差不合適時,視為不良,並在上述通孔中不附著半導體材料。
並且,在上述半導體材料附著在上述帶的通孔之後,可透過比較上述範本的通孔和上述帶的通孔之間的公差與上述半導體材料的球電極的位置,來進行半導體材料的附著狀態焊後自動檢查(PBI,post bonding inspection)。 在進行焊後自動檢查時或預提取範本與帶的週邊時,使用複合照明來調節檢查時的亮度,從而可取得更加鮮明的影像。
在上文中,參照圖1至圖5來說明的根據本發明的第一實施例的半導體材料附接裝置,但在下文中參照圖6至圖9來說明根據本發明的第二實施例的半導體材料附接裝置。
本發明的第二實施例為所要粘合的材料的尺寸小,因此多個附著區域進入視覺單元的視角時,如第一實施例中所述,對各個粘合區域的影像隨著移動每一節距並取得影像,這需要很多檢查時間,因此可隨著以根據材料進行粘合的粘合區域的矩陣資訊計算的節距間隔移動並取得影像的最佳檢查方法。
作為參考,在第一實施例中說明了用於在帶中附著半導體材料的第二附接裝置的附接方法,但在第二實施例中,預舉例說明用於將半導體材料粘合在晶片100’中的第一附接裝置的附接方法。
並且,在第一實施例中,視覺單元的視角fov內中以單鏡頭檢測出2行×2列的附接對象,但在第二實施例中,示出了以單鏡頭檢測出3行×3列的附接物件的情況。省略與第一實施例重複的內容。
如圖6所示,根據本發明的第二實施例的半導體材料附接裝置的視覺單元200’的視角fov內以3行×3列拍攝9個粘合區域110’,一個拍攝圖像中包括9個粘合區域110’一同拍攝。
在上述粘合區域110’中,晶片(或基板)和晶片(材料)向各個半導體晶片或半導體材料附著的位置進行準確的電連接,因此,為了精細且準確地粘合,檢測粘合區域(附接位置)的準確的位置資訊尤為重要。但是,如上文中所述,當為了粘合區域的準確度判斷而將各個粘合區域一個一個拍攝多次時,精度檢查只能消耗很多時間,並且透過工作位置、照面或機械性誤差值來根據目標粘合區域tap的位置所檢測出的影像存在缺陷,因此檢查視角內可檢測的所有粘合區域110’,並且在鏡頭之間重疊所檢查的目標粘合區域來進行檢測,從而可取得對於目標粘合區域的多鏡頭效果。
圖7為示出根據本發明的第二實施例的半導體材料附接裝置中的在視覺單元的視角內的形成於晶片上的粘合區域配置於互不相同的位置的狀態下拍攝包括目標粘合區域的多個圖像的過程。
此時,利用在視覺單元的視角內變更目標粘合區域的位置的方法,放置晶片的晶片工作台和視覺單元中至少一個在X-Y平面上移送。
晶片工作台和視覺單元200’之中的一個結構可在X-Y平面上以可移送的方式構成,還能夠以晶片工作台向Y軸(或X軸)、視覺單元200’向X軸(或Y軸)方向移送的方式構成。因此,視覺單元和晶片工作台可互相相對移動。
在圖7中所示的第二實施例中舉例說明上述視覺單元200’可向X軸移送且放置晶片的晶片工作台可向Y軸移送的情況。
圖7為示出在目標粘合區域在視覺單元200’的視角fov內以3行×3列拍攝總9個時,隨著視覺單元或晶片工作台的移送,目標粘合區域的位置變更並進行拍攝的過程,圖8為示出將圖7中所拍攝的多個圖像以目標粘合區域為中心重疊的圖像。
圖7(a)為示出初始條件下目標粘合區域配置於右下部的狀態。
圖7(b)為示出在圖7(a)中所示的狀態下視覺單元200’向X軸方向右側移送2節距且目標粘合區域配置於左下部的狀態。
圖7(c)為示出在圖7(b)中所示的狀態下晶片工作台向Y軸方向的下方移送2節距且目標粘合區域配置於左上部的狀態。
圖7(d)為示出在圖7(c)中所示的狀態下視覺單元向X軸方向左側移送2節距且目標粘合區域配置於右上部的狀態。
即,當對此表示為座標時,可取得如下的效果:在目標粘合區域將視角內的左下部的位置的座標假定位(1,1)的情況下,圖7(a)向(1,3)、(1,1)、(3,1)及(3,3)的4個座標移動。
在上文中,在根據圖1至圖4的第一實施例中,示出視覺單元200的視角為2行×2列的情況,因此各個通孔重疊並每個粘合區域110’具有4次多鏡頭效果,根據圖6至圖9的第二實施例為視覺單元200’的視角為3行×3列的情況。
在3行×3列的情況下,隨著視覺單元200’的視角移動每2節距並拍攝,相同地,各個粘合區域110’重疊並每一個目標粘合區域相同地具有4次多鏡頭效果。此時,所謂4次是指為了在互不相同的位置檢測出相同的目標粘合區域,獲取以視覺中心為基準的位於上下左右(左上、右下、左下及右下)的影像。
在位於視覺中心線上的粘合區域110’的情況下,根據工作位置的偏移值小,因此可取得準確的位置值,但位於各個週邊的粘合區域110’根據位置可產生機械性、光學性偏移值,因此相同的粘合區域110’配置於互不相同的位置(左上、右下、左下及右下)的狀態下從各個位置所獲取的多個影像進行重疊來取得對於相應的目標粘合區域的準確的位置資訊。並且,在目標粘合區域中可取得分別在互不相同的位置檢測出的多張圖像。因此,隨著以根據粘合區域的矩陣資訊計算的節距間隔進行移動並取得影像,可縮短檢查時間,並提高每小時件數(UPH)又可實現各個粘合區域對粘合區域110’的精細的位置判斷。
另一方面,本發明的第二實施例中計算節距的方法如下。通常,fov以呈正方形圓的形態檢測出影像,在 fov檢測出的材料可根據材料的形狀來取得M行×N列的影像。
此時,M和N可以為整數,也可以為偶數,也可以為奇數。
當M為偶數時,可隨著移動M/2列間隔來取得目標粘合區域的影像,當M為奇數時,可隨著移動(M+1)/2列間隔來取得目標位置的影像。與此相同地,當N為偶數時,可隨著移動N/2行間隔來取得目標粘合區域的影像,當N為奇數時,可隨著移動(N+1)/2行間隔來取得目標粘合區域的影像。
在本發明的第二實施例中,以3行×3列的情況,分別為3的奇數,因此可隨著移動(3+1)/2=2節距來取得目標粘合區域的影像。
與此相同地,在4行×4列的情況下,可隨著移動每2節距來取得影像,在5行×5列的情況下,可隨著移動每3節距來取得影像。
作為參考,根據材料的形態,視覺的視角所檢測的M行的數和N列的數可互不相同。即,在檢測4行×3列的影像的情況下,列間隔因M為偶數而隨著移動每4/2=2節距來進行檢測,行間隔因N為奇數而隨著移動每(3+1)/2=2節距來可取得重疊的影像。
另一方面,如圖9中所示,根據本發明的第二實施例的半導體材料附接裝置中,在視覺單元的粘合空轉之前,使根據拍攝粘合區域110’的間隔的目標粘合區域重疊 的圖像,視覺單元200’以根據粘合區域110’的矩陣資訊計算的2節距間隔向X軸方向進行節距移動所拍攝的圖像。
在本發明的第二實施例中,一個視角fov中取得3行×3列的影像,因M為奇數,因此隨著以(3+1)/2=2列間隔進行節距移動來取得影像。在向X軸方向(右側)移動並取得相對於晶片的1~3行的所有影像之後,因N為奇數,因此以(3+1)/2=2行間隔,工作台向Y軸方向(下方)移動2節距之後,將視覺攝像頭向X軸方向(左側)移動,並以2列間隔進行節距移動,來取得相對於晶片的3~5行的粘合區域的影像。依次重複這種過程,當收集晶片的粘合區域的影像時,可取得對於各個目標粘合區域的重疊的影像。
作為參考,在本發明的第一及第二實施例中,為了便於說明,以位於3行的目標粘合區域為基準進行了說明,但為了檢查位於1,2行的目標粘合區域,還可從不存在粘合區域110’的週邊區域開始拍攝,以便可取得位於1、2行的目標粘合區域以視覺中心為基準的位於左上、右下、左下及右下的影像。
本發明的半導體材料附接裝置的附接方法利用視覺單元200’來判斷這種微型化的尺寸的半導體材料的粘合區域110’的位置誤差,並使得在附接過程中位置誤差得以修改,從而附接工序的後續工序,例如,半導體材料的粘合工序或濺射工序等工序中使產品的缺陷等最小化。
即,在本發明的1實施例及2實施例中,以半導體材料附著於晶片或帶之前檢查各個晶片的粘合區域、帶的通孔作為一例進行了說明,但半導體晶片或材料附著於各個粘合區域之後,是否附著良好在焊後自動檢查(PBI,post bonding inspection)等的檢查中也用相同的方法進行檢查,從而可提高檢查可靠性。
在本說明書中,參照了本發明的優選實施例來進行了說明,但本發明所屬技術領域的普通技術人員在不脫離以下所敘述的發明要求保護範圍中所記載的本發明的思想及區域的範圍內,可對本發明進行多種修改及變更。因此,只要所變形的實施基本上包括本發明的發明要求保護範圍的結構要素,均應視為包含在本發明的技術範疇中。

Claims (12)

  1. 一種半導體材料附接方法,其具有形成有多個半導體材料進行粘合的粘合區域的電路基板、用於放置上述電路基板的工作台以及用於拍攝上述電路基板的粘合區域的視覺單元,所述半導體材料附接裝置的附接方法,包括:利用上述視覺單元,以單鏡頭拍攝上述半導體材料所要進行粘合的目標粘合區域和相鄰的多個粘合區域的第一拍攝步驟;拍攝上述目標粘合區域之後,為了使目標粘合區域進入上述視覺單元的視角內的其他位置而根據進入視覺單元的視角的粘合區域的矩陣資訊來計算的間隔來移送視覺單元或工作台的步驟;在以計算的上述間隔來移送視覺單元或工作台的狀態下,利用上述視覺單元來拍攝上述目標粘合區域的第二拍攝步驟;透過多次重複上述移送步驟及第二拍攝步驟,來獲取在上述視覺單元的視角內的上述目標粘合區域處於互不相同的位置的多個影像的步驟;以及從所獲取的多個上述目標粘合區域的影像來判斷上述目標粘合區域的位置的步驟。
  2. 一種半導體材料附接方法,其具有形成有多個用於收容半導體材料的凸點的通孔且為了上述半導體材 料的濺射工序而附著於範本的帶、用於放置上述帶的工作台以及用於拍攝上述帶的通孔的視覺單元的半導體材料附接裝置的附接方法,包括:利用上述視覺單元,以單鏡頭拍攝所要收容上述半導體材料的凸點的目標通孔和相鄰的多個通孔的第一拍攝步驟;拍攝上述目標通孔之後,為了使目標通孔進入上述視覺單元的視角內的其他位置,根據進入視覺單元的視角的通孔的矩陣資訊來計算的間隔來移送視覺單元或工作台的步驟;在以計算的上述間隔來移送視覺單元或工作台的狀態下,利用上述視覺單元來拍攝上述目標通孔的第二拍攝步驟;透過多次重複上述移送步驟及第二拍攝步驟,來在上述視覺單元的視角內獲取上述目標通孔處於互不相同的位置的多個影像的步驟;以及從所獲取的多個上述目標通孔的影像來判斷上述目標通孔的位置的步驟。
  3. 根據請求項1或2所述的半導體材料附接方法,其特徵在於,上述第一拍攝步驟及第二拍攝步驟在各自位置上重複拍攝多次,並利用由重複拍攝所獲取的多個位置值的平均值來判斷位置。
  4. 根據請求項1或2所述的半導體材料附接方法,其特徵在於,當從上述第一拍攝步驟的位置值及透過重複多次第二拍攝步驟獲取的多個位置值之中發現特定異常的位置值時,過濾相應的資料,當從上述第一拍攝步驟的位置值及透過重複多次第二拍攝步驟獲取的多個位置值之中的多個資料中均產生不同的偏差時,進行重新校準或將相應的位置值視為不良。
  5. 根據請求項1所述的半導體材料附接方法,其特徵在於,進入上述視覺單元的視角的粘合區域形成為M行×N列,上述M、N為整數,在上述第二拍攝步驟中,當上述M為偶數時,一邊移動M/2列間隔,一邊拍攝上述目標粘合區域,當上述M為奇數時,一邊移動(M+1)/2列間隔,一邊拍攝上述目標粘合區域,當上述N為偶數時,一邊移動N/2行間隔,一邊拍攝上述目標粘合區域,當上述N為奇數時,一邊移動(N+1)/2行間隔,一邊拍攝上述目標粘合區域。
  6. 根據請求項2所述的半導體材料附接方法,其特徵在於, 進入上述視覺單元的視角的通孔形成為M行×N列,上述M、N為整數,在上述第二拍攝步驟中,當上述M為偶數時,一邊移動M/2列間隔,一邊拍攝上述目標通孔,當上述M為奇數時,一邊移動(M+1)/2列間隔,一邊拍攝上述目標通孔,當上述N為偶數時,一邊移動N/2行間隔,一邊拍攝上述目標通孔,當上述N為奇數時,一邊移動(N+1)/2行,一邊拍攝上述目標通孔。
  7. 根據請求項1所述的半導體材料附接方法,其特徵在於,一邊隨著上述視覺單元或上述工作台移動一節距間隔,一邊利用上述視覺單元來拍攝上述目標粘合區域。
  8. 根據請求項2所述的半導體材料附接方法,其特徵在於,一邊隨著上述視覺單元或上述工作台移動一節距間隔,一邊利用上述視覺單元來拍攝上述目標通孔。
  9. 根據請求項1所述的半導體材料附接方法,其特徵在於,在獲取上述目標粘合區域處於互不相同的位置的多個影像的步驟中,以為了能夠獲取上述目標粘合區域以上述視覺單元的中心為基準的位於左上部、右上部、 左下部及右下部的影像而計算出的間隔,利用視覺單元進行拍攝來獲取影像。
  10. 根據請求項2所述的半導體材料附接方法,其特徵在於,在獲取上述目標通孔處於互不相同的位置的多個影像的步驟中,以為了能夠獲取上述目標通孔以上述視覺單元的中心為基準的位於左上部、右上部、左下部及右下部的影像而計算出的間隔,一邊使上述視覺單元或工作台移動,一邊利用視覺單元進行拍攝來獲取影像。
  11. 根據請求項2所述的半導體材料附接方法,其特徵在於,上述範本在與形成於上述帶的通孔相對應的位置中具有多個大於上述帶的通孔的通孔,在上述視覺單元拍攝步驟中,透過提取上述範本的通孔的週邊和上述帶的通孔的週邊的影像,來獲取上述範本的通孔和上述帶的通孔之間的公差,並確認所獲取的公差是否為初始設定範圍以內。
  12. 根據請求項2所述的半導體材料附接方法,其特徵在於,上述範本在與形成於上述帶的通孔相對應的位置中具有多個大於上述帶的通孔的通孔,上述半導體材料的凸點收容於上述帶的通孔之後,透 過對上述範本的通孔和上述帶的通孔之間的公差與上述半導體材料的凸點的位置進行比較,來檢查半導體材料的附著狀態。
TW107132850A 2017-09-29 2018-09-18 半導體材料附接方法 TWI784051B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
??10-2017-0127855 2017-09-29
KR20170127855 2017-09-29
KR10-2017-0127855 2017-09-29
KR1020180078142A KR102153168B1 (ko) 2017-09-29 2018-07-05 반도체 자재 어태칭 방법
??10-2018-0078142 2018-07-05
KR10-2018-0078142 2018-07-05

Publications (2)

Publication Number Publication Date
TW201916201A true TW201916201A (zh) 2019-04-16
TWI784051B TWI784051B (zh) 2022-11-21

Family

ID=66164341

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132850A TWI784051B (zh) 2017-09-29 2018-09-18 半導體材料附接方法

Country Status (2)

Country Link
KR (1) KR102153168B1 (zh)
TW (1) TWI784051B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100238984B1 (ko) * 1997-08-26 2000-01-15 윤종용 리드프레임의 이송장치 및 그 방법
US6156625A (en) * 1998-03-07 2000-12-05 Texas Instruments Incorporated Partial semiconductor wafer processing using wafermap display
JP3993114B2 (ja) 2003-02-06 2007-10-17 株式会社新川 ダイボンディング方法及び装置
KR20060129791A (ko) * 2005-06-13 2006-12-18 아주하이텍(주) 자동 광학 검사 시스템 및 방법
IL188825A0 (en) 2008-01-16 2008-11-03 Orbotech Ltd Inspection of a substrate using multiple cameras
CN105845594B (zh) * 2012-05-08 2019-02-05 韩美半导体株式会社 检查半导体封装的印刷电路板的方法
TWI559423B (zh) * 2014-11-04 2016-11-21 梭特科技股份有限公司 晶粒攝影裝置

Also Published As

Publication number Publication date
KR102153168B1 (ko) 2020-09-07
KR20190038280A (ko) 2019-04-08
TWI784051B (zh) 2022-11-21

Similar Documents

Publication Publication Date Title
TWI402927B (zh) Method and inspection system for inspection conditions of semiconductor wafer appearance inspection device
US6671397B1 (en) Measurement system having a camera with a lens and a separate sensor
WO2011007651A1 (ja) 基板検査装置
JP2014503824A (ja) 視覚検査装置
KR100894051B1 (ko) 전자 소자 검사, 회전장치 및 방법
US9423242B2 (en) Board-warping measuring apparatus and board-warping measuring method thereof
WO2012066139A1 (en) Apparatus and method for inspecting pcb-mounted integrated circuits
TWI516759B (zh) 半導體封裝的印刷電路板之檢測方法
JPWO2006118018A1 (ja) フリップチップ実装ずれ検査方法および実装装置
JP5060821B2 (ja) 基板検査装置及び基板検査方法
KR20140022582A (ko) 플립칩 본딩장치 및 본딩장치의 교정방법
TWI429902B (zh) 電路板的標記檢知及偏移量檢知之方法及其置件方法
TWI784051B (zh) 半導體材料附接方法
CN109616427B (zh) 半导体材料附接方法
TWI603410B (zh) 用於重組晶圓之測試系統及其方法
US8306313B2 (en) Method for placing at least one component provided with connection points on a substrate, as well as such a device
KR20220097139A (ko) 반도체 패키지 검사 유닛 및 이를 포함하는 반도체 패키지 절단 및 분류 장치
JP2007027302A (ja) 検査装置及び検査装置の位置決め方法
KR101325634B1 (ko) 반도체 패키지용 회로기판의 검사방법
KR20130139595A (ko) 반도체 패키지용 회로기판의 검사방법
JP4892602B2 (ja) 半導体集積回路装置の製造方法
KR20170012911A (ko) Aoi 연동형 틸팅 기판 검사장치
KR101438697B1 (ko) 부품실장기의 장착정확도 검사방법
KR101659305B1 (ko) 부품 장착 후 검사방법
KR102430827B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법