TW201905879A - 閘極驅動電路及其驅動方法 - Google Patents

閘極驅動電路及其驅動方法

Info

Publication number
TW201905879A
TW201905879A TW106121458A TW106121458A TW201905879A TW 201905879 A TW201905879 A TW 201905879A TW 106121458 A TW106121458 A TW 106121458A TW 106121458 A TW106121458 A TW 106121458A TW 201905879 A TW201905879 A TW 201905879A
Authority
TW
Taiwan
Prior art keywords
clock signal
switch
signal
terminal
coupled
Prior art date
Application number
TW106121458A
Other languages
English (en)
Other versions
TWI622036B (zh
Inventor
潘政偉
蔡孟杰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW106121458A priority Critical patent/TWI622036B/zh
Priority to CN201710726273.8A priority patent/CN107274855B/zh
Application granted granted Critical
Publication of TWI622036B publication Critical patent/TWI622036B/zh
Publication of TW201905879A publication Critical patent/TW201905879A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種閘極驅動電路包含複數級移位暫存器，可接收第一時脈訊號、第二時脈訊號、第三時脈訊號與第四時脈訊號，當中每一級移位暫存器各自包含第一開關、穩壓模組以及雙向輸入模組。第一開關耦接至第一時脈訊號、當級移位暫存輸出端及第一節點。穩壓模組依據第二時脈訊號、第四時脈訊號及掃瞄次序訊號選擇性地將第一節點導通至前一級移位暫存輸出端或後一級移位暫存輸出端。雙向輸入模組耦接至第一節點並用以接收掃描次序訊號。此外，第一時脈訊號、第二時脈訊號以及第四時脈訊號分別為相位相異的週期性時脈訊號。

Description

閘極驅動電路及其驅動方法
本揭示文件係關於一種驅動電路及其驅動方法，尤指一種用於顯示面板的驅動電路及其驅動方法。
隨著科技之進展，顯示器的體積及重量已逐漸地輕薄化，以因應現代人之需求。以液晶顯示器為例，陣列閘極驅動(GOA,gate driver on array)技術已應用於液晶顯示器上，進一步來說，陣列閘極驅動技術是直接將用於驅動液晶顯示器畫素的閘極驅動電路製作在陣列的基板上，因此可減少製作程序、降低成本，進而使得液晶顯示器的體積及重量可被輕薄化。
習知使用陣列閘極驅動技術的閘極驅動電路由於電路結構之緣故而僅支援單向掃描。然而，不同的面板由於其軟板(FPC,flexible print circuit)的位置不同之原因，僅支援單向掃描的閘極驅動電路並無法適用於各種面板。
本案之一實施例揭示一種閘極驅動電路，包含 複數級移位暫存器，可接收第一時脈訊號、第二時脈訊號、第三時脈訊號與第四時脈訊號，當中每一級移位暫存器各自包含第一開關、穩壓模組以及雙向輸入模組。第一開關的第一端接收第一時脈訊號，第一開關的第二端耦接至當級移位暫存輸出端，第一開關的控制端耦接至第一節點。穩壓模組接收第二時脈訊號、第四時脈訊號以及掃描次序訊號，穩壓模組耦接至第一節點，且穩壓模組依據掃描次序訊號、第二時脈訊號與第四時脈訊號，選擇性地將第一節點導通至前一級移位暫存輸出端或後一級移位暫存輸出端。雙向輸入模組接收掃描次序訊號，且雙向輸入模組耦接至第一節點，其中第一時脈訊號、第二時脈訊號以及第四時脈訊號分別為相位相異的週期性時脈訊號。
本案之一實施例揭示一種閘極驅動電路，閘極驅動電路包含複數級移位暫存器，每一級移位暫存器各自包含第一開關、第三開關、第四開關及雙向輸入模組。第一開關的第一端接收第時脈訊號，第一開關的第二端耦接至當級移位暫存輸出端，第一開關的控制端耦接至第一節點。第二開關的第一端耦接至移位暫存器之輸出端。第三開關的第一端電性耦接至第一節點，第三開關的第二端電性耦接至前一級移位暫存輸出端，第三開關的控制端耦接至第四時脈訊號。第四開關的第一端電性耦接至第一節點，第四開關的第二端電性耦接至後一級移位暫存輸出端，第四開關的控制端耦接至第二時脈訊號。雙向輸入模組耦接至第一節點。
本案係揭示一種驅動方法，驅動方法用來驅動複數級移位暫存器，每一級移位暫存器分別接收第一時脈訊號、第二時脈訊號、第三時脈訊號、第四時脈訊號、正掃訊號以及反掃訊號，驅動方法包含下列步驟。當正掃訊號為高準位時，依序循環開啟第一時脈訊號、第二時脈訊號、第三時脈訊號以及第四時脈訊號，其中第一時脈訊號、第二時脈訊號、第三時脈訊號以及第四時脈訊號當中兩個相鄰時脈訊號之脈衝部分重疊，第四時脈訊號用以觸發前一級移位暫存輸出，前二級移位暫存輸出以及第一時脈訊號用以觸發當級移位暫存輸出。當反掃訊號為高準位時，依序循環開啟第四時脈訊號、第三時脈訊號、第二時脈訊號以及第一時脈訊號，其中第四時脈訊號、第三時脈訊號、第二時脈訊號以及第一時脈訊號當中兩個相鄰時脈訊號之脈衝部分重疊，第二時脈訊號用以觸發後一級移位暫存輸出，後二級移位暫存輸出以及第一時脈訊號用以觸發當級移位暫存輸出。
100‧‧‧閘極驅動電路
110‧‧‧穩壓模組
110'‧‧‧穩壓模組
110"‧‧‧穩壓模組
110'''‧‧‧穩壓模組
120‧‧‧雙向輸入模組
120'‧‧‧雙向輸入模組
120"‧‧‧雙向輸入模組
120'''‧‧‧雙向輸入模組
CK1‧‧‧第一時脈訊號
CK2‧‧‧第二時脈訊號
CK3‧‧‧第三時脈訊號
CK4‧‧‧第四時脈訊號
Gn-2‧‧‧前二級移位暫存輸出端
Gn-1‧‧‧前一級移位暫存輸出端
Gn‧‧‧當級移位暫存輸出端
Gn+1‧‧‧後一級移位暫存輸出端
Gn+2‧‧‧後二級移位暫存輸出端
SRn-2‧‧‧前二級移位暫存器
SRn-1‧‧‧前一級移位暫存器
SRn‧‧‧當級移位暫存器
SRn'‧‧‧當級移位暫存器
SRn"‧‧‧當級移位暫存器
SRn'''‧‧‧當級移位暫存器
SRn+1‧‧‧後一級移位暫存器
SRn+2‧‧‧後二級移位暫存器
T1‧‧‧第一開關
T2‧‧‧第二開關
T3‧‧‧第三開關
T4‧‧‧第四開關
T5‧‧‧第五開關
T8‧‧‧第八開關
T9‧‧‧第九開關
T10‧‧‧第十開關
T11‧‧‧第十一開關
T12‧‧‧第十二開關
C1‧‧‧第一電容
D2U‧‧‧反掃訊號
U2D‧‧‧正掃訊號
ND1‧‧‧第一節點
P1‧‧‧第一放電路徑
P2‧‧‧第二放電路徑
RST‧‧‧重置訊號
Vss‧‧‧第一系統電壓
VGH‧‧‧第二系統電壓
t0~t6‧‧‧時段
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本發明一實施例所繪示之閘極驅動電路的功能方塊圖。
第2A圖為根據第1圖所示之閘極驅動電路中的當級移位暫存器的電路圖。
第2B圖為根據第1圖所示之閘極驅動電路中的前一級移位暫存器的電路圖。
第3圖為驅動根據本發明一實施例所繪示之閘極驅動電路的複數移位暫存器的方法流程圖。
第4A圖為根據第1圖所示之閘極驅動電路執行正向掃描之操作時的時序圖。
第4B圖為根據第1圖所示之閘極驅動電路執行反向掃描之操作時的時序圖。
第5圖為根據第1圖所示之閘極驅動電路中的當級移位暫存器之另一實施態樣的電路圖。
第6圖為根據第5圖所示之移位暫存器於正向掃描時的時序圖。
第7圖為根據第1圖所示之閘極驅動電路中的當級移位暫存器之又一實施態樣的電路圖。
第8圖為根據第1圖所示之閘極驅動電路中的當級移位暫存器之再一實施態樣的電路圖。
下文係舉實施例配合所附圖式作詳細說明，以更好地理解本案的態樣，但所提供之實施例並非用以限制本案所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本案所涵蓋的範圍。
請參照第1圖，其為根據本發明一實施例所繪 示之閘極驅動電路100的功能方塊圖。
閘極驅動電路100包含複數級移位暫存器SRn-1、SRn、SRn+1...等。為方便說明，第1圖中僅顯示前一級移位暫存器SRn-1、當級移位暫存器SRn及後一級移位暫存器SRn+1。實際應用中，閘極驅動電路100根據所需的閘極線路的數目，可以包含更多級移位暫存器，例如當閘極驅動電路100所對應的閘極線路的數目為256時，閘極驅動電路100可以包含256級移位暫存器，此處的前一級移位暫存器SRn-1、當級移位暫存器SRn及後一級移位暫存器SRn+1用以展示其中相鄰的連續三級移位暫存器，可由上述三級移位暫存器推知n為任意正整數的電路架構，此為習知技藝之人所能了解，在此不另贅述。
以當級移位暫存器SRn為例，當級移位暫存器SRn的輸入端係分別接收掃描次序訊號(於此實施例中包含正掃訊號U2D及反掃訊號D2U)及第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3以及第四時脈訊號CK4，且各輸入端係分別電性耦接至前二級移位暫存輸出端Gn-2、前一級移位暫存輸出端Gn-1、後一級移位暫存輸出端Gn+1、後二級移位暫存輸出端Gn+2及第一系統電壓Vss。
當級移位暫存器SRn的當級移位暫存輸出端Gn電性耦接至前二級移位暫存器SRn-2(圖未示)的輸入端、前一級移位暫存器SRn-1的輸入端、後一級移位暫存器SRn+1的輸入端及後二級移位暫存器SRn+2(圖未示)的輸 入端。
於此實施例中，掃描次序訊號包含正掃訊號U2D及反掃訊號D2U，正掃訊號U2D及反掃訊號D2U分別具有相反的電位，用以表示閘極驅動電路100目前的掃描次序(由前級向後級掃描或是由後級向前級掃描)。第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3以及第四時脈訊號CK4分別為相位相異的週期性時脈訊號。
其他級的移位暫存器(例如前一級移位暫存器SRn-1及後一級移位暫存器SRn+1等)則係依循當級移位暫存器SRn的配置方式，故不加以贅述。
再請參照第2A圖及第3圖。第2A圖為根據第1圖所示之閘極驅動電路100中的當級移位暫存器SRn的電路圖，第3圖為根據本揭示文件之一實施例中一種驅動方法的流程圖。第3圖所示的驅動方法可以用來驅動第2A圖的當級移位暫存器SRn。
如第2A圖所示，當級移位暫存器SRn包含第一開關T1、第二開關T2、穩壓模組110以及雙向輸入模組120。於本實施例中，第一開關T1的第一端接收第一時脈訊號CK1，第一開關T1的第二端耦接至當級移位暫存輸出端Gn，第一開關T1的控制端耦接至第一節點ND1。第二開關T2的第一端耦接至當級移位暫存輸出端Gn，第二開關T2的第二端電性耦接至第一系統電壓Vss，第二開關T2的控制端接收第三時脈訊號CK3。
穩壓模組110接收第二時脈訊號CK2、第四時 脈訊號CK4以及掃描次序訊號(即正掃訊號U2D及反掃訊號D2U)，穩壓模組110耦接至第一節點ND1，且穩壓模組110依據掃描次序訊號U2D、D2U、第二時脈訊號CK2與第四時脈訊號CK4，選擇性地將第一節點ND1導通至前一級移位暫存輸出端Gn-1或後一級移位暫存輸出端Gn+1。
於一實施例中，當級移位暫存器SRn更包含第一電容C1，第一電容C1係電性耦接於第一節點ND1與當級暫存輸出端Gn之間。
於一實施例中，穩壓模組110包含第三開關T3、第四開關T4、第八開關T8及第九開關T9。第三開關T3的第一端電性耦接至第一節點ND1，第二端電性耦接至前一級移位暫存輸出端Gn-1，控制端則接收第四時脈訊號CK4。另外，第四開關T4的第一端電性耦接至第一節點ND1，第二端電性耦接至後一級移位暫存輸出端Gn+1，控制端則接收第二時脈訊號CK2。此外，第八開關T8耦接於第一節點ND1與第三開關T3之間。進一步而言，第八開關T8的第一端電性耦接至第一節點ND1，第二端係電性耦接至第三開關T3之第一端，控制端則接收正掃訊號U2D。第九開關T9耦接於第一節點ND1與第四開關T4之間。詳言之，第九開關T9的第一端電性耦接至第一節點ND1，第二端係電性耦接至第四開關T4之第一端，控制端則接收反掃訊號D2U。
於本實施例中，雙向輸入模組120係接收掃描次序訊號(即正掃訊號U2D及反掃訊號D2U)，且雙向輸入 模組120耦接至第一節點ND1。具體而言，雙向輸入模組120包含第六開關T6及第七開關T7。其中，第六開關T6的第一端接收正掃訊號U2D，第二端耦接至第一節點ND1，而控制端則耦接至前二級移位暫存輸出端Gn-2。第七開關T7的第一端接收反掃訊號D2U，而第二端耦接至第一節點ND1，且控制端耦接至後二級移位暫存輸出端Gn+2。
接著說明當級移位暫存器SRn的運作過程(驅動方法可參考第3圖的步驟S110、S120及S130)：請參照第1圖、第2A圖、第3圖以及第4A圖，第4A圖為根據第1圖所示之閘極驅動電路100執行正向掃描之操作時的時序圖，並以第2A圖所示之當級移位暫存器SRn作為示例進行說明。
在閘極驅動電路100執行正向掃描時(如第3圖的步驟S120所示)，正掃訊號U2D為高準位、反掃訊號D2U為低準位；此外，第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3以及第四時脈訊號CK4依序循環開啟，第一時脈訊號CK1之相位領先第二時脈訊號CK2之相位，第二時脈訊號CK2之相位領先第三時脈訊號CK3之相位，第三時脈訊號CK3之相位領先第四時脈訊號CK4之相位，第四時脈訊號CK4之相位領先第一時脈訊號CK1之相位，其中於第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3以及第四時脈訊號CK4當中，兩個相鄰時脈訊號之脈衝部分重疊。
於第4A圖之實施例的時序圖中，當級移位暫存 輸出端Gn是在時段t3及t4時產生輸出訊號。在時段t1起始時，前二級移位暫存輸出端Gn-2則由低準位變化至高準位，如此一來，第2A圖之當級移位暫存器SRn的第六開關T6則可接收前二級移位暫存輸出端Gn-2的高準位訊號，而使第六開關T6導通。同時，依據正掃訊號U2D的高準位可使第一節點ND1通過第六開關T6來進行充電。接著，在時段t3起始時，第一節點ND1已充電至第一電位，使得第一開關T1為導通狀態。第一開關T1則可接收第一時脈訊號CK1發送至當級移位暫存輸出端Gn，因此當級移位暫存輸出端Gn的電位將隨著第一時脈訊號CK1而變動至高準位。亦即，當級移位暫存輸出端Gn將對應第一時脈訊號CK1而產生當級移位暫存輸出，用以驅動對應的電晶體(圖未示)而達成掃描之目的。在時段t5起始時，第一時脈訊號CK1變動至低準位，因此，當級移位暫存輸出端Gn隨著第一時脈訊號CK1切換至低準位。此時，第三時脈訊號CK3則變動至高準位，而導通第二開關T2，亦可將當級移位暫存輸出端Gn下拉至低準位。
於第4A圖之實施例中，第一節點ND1於時段t1至時段t5之間均保持於高準位，且持續導通第一開關T1。因此，當級移位暫存輸出端Gn的當級移位暫存輸出是跟隨在第一時脈訊號CK1在時段t1至時段t5的變化而產生。
於時段t5結束時，第四時脈訊號CK4自低準位變動至高準位，使得第三開關T3為導通狀態，而正掃訊號U2D亦為高準位而使第八開關T8為導通狀態。如此一來， 穩壓模組110則形成第一放電路徑P1，以將第一節點ND1放電並下拉至低準位，進而導致第一開關T1關閉。也就是說，第一放電路徑P1係由皆位於高準位的第四時脈訊號CK4及正掃訊號U2D而被觸發形成。此時，當級移位暫存輸出端Gn因受到第二開關T2導通而維持在低準位。
由上述實施例，可以了解到對當級移位暫存器SRn而言，第一節點ND1是在時段t1至t5之間可充電於高準位，而導通第一開關T1，使得當級移位暫存輸出端Gn大致跟隨第一時脈訊號CK1在時段t1至t5之間的準位變化而產生。換言之，第一時脈訊號CK1係用以觸發當級移位暫存輸出端Gn的當級移位暫存輸出。具體而言，前二級移位暫存輸出端Gn-2以及第一時脈訊號CK1係用以觸發當級移位暫存輸出端Gn的當級移位暫存輸出。
相似地，其他級的移位暫存器也具有相對應的訊號變化關係，請一併參閱第2B圖，其繪示根據一實施例中前一級移位暫存器SRn-1的電路示意圖。如第2B圖所示，前一級移位暫存器SRn-1的架構大致相似於第2A圖的當級移位暫存器SRn，不同之處在於，前一級移位暫存器SRn-1的各個開關所對應的時脈訊號(第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3及第四時脈訊號CK4)與當級移位暫存器SRn有所不同，此外，相鄰的前後級移位暫存器的連接關係也有相應改變，前一級移位暫存器SRn-1相較於當級移位暫存器SRn差異之處在下列段落中有詳細說明。
於第2B圖所示之前一級移位暫存器SRn-1中，第一開關T1的第一端接收第四時脈訊號CK4，而第二端耦接至前一級移位暫存輸出端Gn-1。第二開關T2的第一端耦接至前一級移位暫存輸出端Gn-1，而其控制端接收第二時脈訊號CK2。另外，穩壓模組110則接收第一時脈訊號CK1、第三時脈訊號CK3以及掃描次序訊號(即正掃訊號U2D及反掃訊號D2U)。於穩壓模組110中，第三開關T3的第二端電性耦接至前二級移位暫存輸出端Gn-2，控制端則接收第三時脈訊號CK3。第四開關T4的第二端電性耦接至當級移位暫存輸出端Gn，而控制端接收第一時脈訊號CK1。於雙向輸入模組120中，第六開關T6的控制端耦接至前三級移位暫存輸出端Gn-3，第七開關T7的控制端耦接至前一級移位暫存輸出端Gn-1。此外，前一級移位暫存器SRn-1其中各開關元件的連接關係如第2B圖所示，與第2A圖中的當級移位暫存器SRn相似。前一級移位暫存器SRn-1的詳細作動方式可參照先前實施例及第2A圖中的當級移位暫存器SRn的完整說明。
請參閱第2B圖之實施例，第一節點ND1是在時段t0至t4之間可充電於高準位，而導通第一開關T1，使得前一級移位暫存輸出端Gn-1大致跟隨第四時脈訊號CK4在時段t0至t4之間的準位變化而產生。換言之，第四時脈訊號CK4係用以觸發前一級移位暫存輸出端Gn-1的前一級移位暫存輸出。具體而言，前三級移位暫存輸出端Gn-3的前三級移位暫存輸出以及第四時脈訊號CK4係用以觸發前一級 移位暫存輸出端Gn-1的前一級移位暫存輸出。
依此類推，後一級移位暫存輸出端Gn+1大致跟隨第二時脈訊號CK2在時段t2至t6之間的準位變化而產生。因此，透過上述第2B圖及第2A圖所詳述的前一級移位暫存器SRn-1以及當級移位暫存器SRn可以類推得到其他每一級的詳細連接方式，故在此不另贅述。
此外，由於正掃訊號U2D為高準位、反掃訊號D2U為低準位，因此，於穩壓模組110中，由第三開關T3及第八開關T8串聯而形成的第一放電路徑P1將被週期性地導通，而第九開關T9及第四開關T4串聯而形成的第二放電路徑P2將被關閉。換言之，在閘極驅動電路100執行正向掃描時，第一節點ND1的電位變化無需考慮第二放電路徑P2造成之影響。
進一步地，在當級移位暫存器SRn完成送出當級移位暫存輸出而準備進行後續掃描時，當級移位暫存器SRn的第一節點ND1的電位將依據第四時脈訊號CK4以及前一級移位暫存輸出端Gn-1的電位而週期性地變化。於本實施例中，請同時參閱第2A圖與第4A圖，透過第一開關T1而將第一時脈訊號CK1來產生當級移位暫存器輸出端Gn。然而，第一時脈訊號CK1是以週期性的高低準位切換之訊號，因此對於其他接收第一時脈訊號之各級移位暫存器的輸出端與第一節點ND1會形成干擾。詳言之，以第4A圖為例，第一時脈訊號CK1在時段t3~t4為高準位，除了對應第n級之移位暫存器可輸出當級移位暫存器輸出端Gn外，第一 時脈訊號CK1亦同時輸入於其他級之移位暫存器，進而使其他級之移位暫存器受到干擾。於本實施例之正掃模式時，則透過第三時脈訊號CK3來控制穩壓電路110的啟動，且第三時脈訊號CK3為領先於第一時脈訊號CK1，進而作為提前穩壓、減少干擾的功效。
相似地，於本實施例之反掃模式時，則透過第二時脈訊號CK2來控制穩壓電路110的啟動，且第二時脈訊號CK2為領先於第一時脈訊號CK1，進而作為提前穩壓、減少干擾的功效。
再請一併參照第4B圖，第4B圖為根據第1圖所示之閘極驅動電路100執行反向掃描之操作時的時序圖，並以第2A圖所示之當級移位暫存器SRn作為示例進行說明。
在閘極驅動電路100執行反向掃描時(如第3圖的步驟S130所示)，正掃訊號U2D為低準位、反掃訊號D2U為高電壓位；此外，第四時脈訊號CK4、第三時脈訊號CK3、第二時脈訊號CK2以及第一時脈訊號CK1依序循環開啟，第四時脈訊號CK4之相位領先第三時脈訊號CK3之相位，第三時脈訊號CK3之相位領先第二時脈訊號CK2之相位，第二時脈訊號CK2之相位領先第一時脈訊號CK1之相位，第一時脈訊號CK1之相位領先第四時脈訊號CK4之相位，其中於第四時脈訊號CK4、第三時脈訊號CK3、第二時脈訊號CK2以及第一時脈訊號CK1當中兩個相鄰時脈訊號之脈衝部分重疊。
於第4B圖之實施例的時序圖中，當級移位暫存 輸出端Gn是在時段t3'及t4'時產生輸出訊號。在時段t1'起始時，後二級移位暫存輸出端Gn+2則由低準位變化至高準位，如此一來，第2A圖之當級移位暫存器SRn的第七開關T7則可接收後二級移位暫存輸出端Gn+2的高準位訊號，而使第七開關T7導通。同時，依據反掃訊號D2U的高準位使第一節點ND1通過第七開關T7來進行充電。接著，在時段t3'起始時，第一節點ND1已充電至第一電位，使得第一開關T1為導通狀態。第一開關T1則可接收第一時脈訊號CK1發送至當級移位暫存輸出端Gn，因此當級移位暫存輸出端Gn的電位將隨著第一時脈訊號CK1而變動至高準位。亦即，當級移位暫存輸出端Gn將對應第一時脈訊號CK1而產生當級移位暫存輸出，用以驅動對應的電晶體(圖未示)而達成掃描之目的。在時段t5'起始時，第一時脈訊號CK1變動至低準位，因此，當級移位暫存輸出端Gn隨著第一時脈訊號CK1切換至低準位。此時，第三時脈訊號CK3則變動至高準位，而導通第二開關T2，亦可將當級移位暫存輸出端Gn下拉至低準位。
於第4B圖之實施例中，第一節點ND1於時段t1'至時段t5'之間均保持於高準位，且持續導通第一開關T1。因此，當級移位暫存輸出端Gn的當級移位暫存輸出是跟隨在第一時脈訊號CK1在時段t1'至時段t5'的變化而產生。
於時段t5'結束時，第二時脈訊號CK2自低準位變動至高準位，使得第四開關T4為導通狀態，而反掃訊號 D2U亦為高準位而使第九開關T9為導通狀態。如此一來，穩壓模組110則形成第二放電路徑P2，以將第一節點ND1放電並下拉至低準位，進而導致第一開關T1關閉。也就是說，第二放電路徑P2係由皆位於高準位的第二時脈訊號CK2及反掃訊號D2U而被觸發形成。此時，當級移位暫存輸出端Gn因受到第二開關T2導通而維持在低準位。
由上述實施例，可以了解到對當級移位暫存器SRn而言，第一節點ND1是在時段t1'至t5'之間導通第一開關T1，因此，當級移位暫存輸出端Gn大致跟隨第一時脈訊號CK1在時段t1'至t5'之間的準位變化而產生。
相似地，其他級的移位暫存器也具有相對應的訊號變化關係；此外，在閘極驅動電路100執行反向掃描時，同理可推得該第二時脈訊號CK2係用以觸發後一級移位暫存輸出端Gn+1的後一級移位暫存輸出，後二級移位暫存輸出端Gn+2的後二級移位暫存輸出以及該第一時脈訊號CK1用以觸發該當級移位暫存輸出Gn+2。
此外，由於正掃訊號U2D為低準位、反掃訊號D2U為高準位，因此，於穩壓模組110中，第一放電路徑P1將被關閉，而第二放電路徑P2將被週期性地導通。換言之，在閘極驅動電路100執行反向掃描時，第一節點ND1的電位變化無需考慮第一放電路徑P1造成之影響。
進一步地，在當級移位暫存器SRn完成送出當級移位暫存輸出而進行後續掃描後，當級移位暫存器SRn的第一節點ND1的電位將依據第二時脈訊號CK2以及後一 級移位暫存輸出端Gn+1的電位而週期性地變化。於本實施例之正掃模式時，則透過第三時脈訊號CK3來控制穩壓電路110的啟動，且第三時脈訊號CK3為領先於第四時脈訊號CK4，進而作為提前穩壓、減少干擾的功效。相似地，於本實施例之反掃模式時，則透過第一時脈訊號CK1來控制穩壓電路110的啟動，且第一時脈訊號CK1為領先於第四時脈訊號CK4，進而作為提前穩壓、減少干擾的功效。
再請參閱第5圖及第6圖。第5圖為根據第1圖所示之閘極驅動電路100中的當級移位暫存器之另一實施態樣的電路圖，第6圖為根據第5圖所示之當級移位暫存器SRn'於正向掃描時的時序圖。
第5圖所示之當級移位暫存器SRn'的配置與第1圖所示之當級移位暫存器SRn的配置大致相同，相異之處在於當級移位暫存器SRn'更包含第五開關T5及第十二開關T12。於第5圖之實施例中，第五開關T5的第一端耦接至第一節點ND1，而第二端接收第一系統電壓Vss，控制端則接收重置訊號RST。第十二開關T12的第一端耦接至當級移位暫存輸出端Gn，而第二端接收第一系統電壓Vss，控制端則接收重置訊號RST。
進一步地，搭配第一系統電壓Vss及重置訊號RST的第五開關T5係用以提供當第一時脈訊號CK1剛開始產生時，驅使第一節點ND1的電位於低準位。詳言之，由於當第一時脈訊號CK1剛開始產生時，第四時脈訊號CK4尚未產生，因此第一節點ND1尚未被放電，而將對後續的掃描造成干 擾；因此，需要透過第五開關T5及重置訊號RST的搭配，使得第一節點ND1能被放電。如此一來，第一節點ND1的電位能維持於低準位，而避免對後續的掃描造成干擾，藉以達到提前穩壓之功效。
相似地，搭配第一系統電壓Vss及重置訊號RST的第十二開關T12係用以提供當第一時脈訊號CK1剛開始產生時，驅使當級移位暫存輸出端Gn的當級移位暫存輸出之電位於低準位。詳言之，為了確保當級移位暫存輸出端Gn不受到雜訊干擾，因此可透過第十二開關T12及重置訊號RST的搭配，在當級移位暫存器SRn'開始正向掃描時，即使得當級移位暫存輸出端Gn的當級移位暫存輸出之電維持於低準位，以避免當級移位暫存輸出端Gn的當級移位暫存輸出之電位存在雜訊，而干擾後續的掃瞄。
換言之，搭配第一系統電壓Vss及重置訊號RST的第五開關T5及第十二開關T12係用以在當級移位暫存器SRn'開始掃描時先清除第一節點ND1及當級移位暫存輸出端Gn的雜訊，以確保後續掃描不受干擾。
請參照第7圖，其為根據第1圖所示之閘極驅動電路100中的當級移位暫存器之又一實施態樣的電路圖。其中，第7圖所示之當級移位暫存器SRn"的配置與第2A圖所示之當級移位暫存器SRn的配置大致相同，相異之處在於穩壓模組內部電路的配置。
於第7圖之實施例，當級移位暫存器SRn"的穩壓模組110"中，第八開關T8的控制端係耦接至第四時脈訊 號CK4，第三開關T3的控制端係耦接至正掃訊號U2D，第九開關T9的控制端係耦接至第二時脈訊號CK2，第四開關T4的控制端係耦接至反掃訊號D2U。當級移位暫存器SRn"的運作原理及運作過程與第2A圖所示之當級移位暫存器SRn的運作原理及運作過程大致相同，故不再加以贅述。
請參照第8圖，其為根據第1圖所示之閘極驅動電路100中的當級移位暫存器之再一實施態樣的電路圖。其中，第8圖所示之當級移位暫存器SRn'''的配置與第2A圖所示之當級移位暫存器SRn的配置大致相同，相異之處在於穩壓模組內部電路的配置。
於第8圖之實施例，當級移位暫存器SRn'''的穩壓模組110'''包括第三開關T3、第四開關T4、第八開關T8、第九開關T9、第十開關T10及第十一開關T11。具體而言，第三開關T3的第一端電性耦接至第一節點ND1，而第二端電性耦接至前一級移位暫存輸出端Gn-1，控制端則接收第四時脈訊號CK4。第四開關T4的第一端電性耦接至第一節點ND1，而第二端電性耦接至後一級移位暫存輸出端Gn+1，且控制端接收第二時脈訊號CK2。第八開關T8耦接於第一節點ND1與第三開關T3之第一端之間，且控制端接收正掃訊號U2D。另外，第九開關T9耦接於第一節點ND1與第四開關T4之第一端之間。第十開關T10的第一端及控制端皆接收第二系統電壓VGH，而第二端耦接至第九開關T9的控制端。
當級移位暫存器SRn'''的運作原理及過程與第 2A圖所示之當級移位暫存器SRn的運作原理及過程大致相同，故不再加以贅述。
綜上所述，閘極驅動電路100係透過上述元件的配置方式而達成具有雙向操作功能及提前穩壓之功效。

Claims (13)

  1. 一種閘極驅動電路，包含：複數級移位暫存器，可接收一第一時脈訊號、一第二時脈訊號、一第三時脈訊號與一第四時脈訊號，當中每一級移位暫存器各自包含：一第一開關，該第一開關的一第一端接收該第一時脈訊號，該第一開關的一第二端耦接至一當級移位暫存輸出端，該第一開關的一控制端耦接至一第一節點；一穩壓模組，接收該第二時脈訊號、該第四時脈訊號以及一掃描次序訊號，該穩壓模組耦接至該第一節點，且該穩壓模組依據該掃描次序訊號、該第二時脈訊號與該第四時脈訊號，選擇性地將該第一節點導通至一前一級移位暫存輸出端或一後一級移位暫存輸出端；以及一雙向輸入模組，接收該掃描次序訊號，且該雙向輸入模組耦接至該第一節點，其中該第一時脈訊號、該第二時脈訊號以及該第四時脈訊號分別為相位相異的週期性時脈訊號。
  2. 如請求項1所述之閘極驅動電路，其中每一級移位暫存器各自更包含：一第二開關，該第二開關的一第一端耦接至該當級移位暫存輸出端，該第二開關的一第二端電性耦接至一 第一系統電壓，該第二開關的一控制端接收該第三時脈訊號，其中該第一時脈訊號、該第二時脈訊號、該第三時脈訊號以及該第四時脈訊號分別為相位相異的週期性時脈訊號。
  3. 如請求項2所述之閘極驅動電路，其中該掃描次序訊號分別具有一正掃訊號與一反掃訊號，且該正掃訊號為高準位時，該第一時脈訊號、該第二時脈訊號、該第三時脈訊號以及該第四時脈訊號依序循環開啟，該第一時脈訊號之相位領先該第二時脈訊號之相位，該第二時脈訊號之相位領先該第三時脈訊號之相位，該第三時脈訊號之相位領先該第四時脈訊號之相位，該第四時脈訊號之相位領先該第一時脈訊號之相位，該第一時脈訊號、該第二時脈訊號、該第三時脈訊號以及該第四時脈訊號當中兩個相鄰時脈訊號之脈衝部分重疊。
  4. 如請求項2所述之閘極驅動電路，其中該掃描次序訊號分別具有一正掃訊號與一反掃訊號，且該反掃訊號為高準位時，該第四時脈訊號、該第三時脈訊號、該第二時脈訊號以及該第一時脈訊號依序循環開啟，該第四時脈訊號之相位領先該第三時脈訊號之相位，該第三時脈訊號之相位領先該第二時脈訊號之相位，該第二時脈訊號之相位領先該第一時脈訊號之相位，該第一時脈訊號之相位領先該第四時脈訊號之相位，該第四時脈訊號、該第三時 脈訊號、該第二時脈訊號以及該第一時脈訊號當中兩個相鄰時脈訊號之脈衝部分重疊。
  5. 一種閘極驅動電路，包含：複數級移位暫存器，每一級移位暫存器各自包含：一第一開關，該第一開關的一第一端接收一第一時脈訊號，該第一開關的一第二端耦接至一當級移位暫存輸出端，該第一開關的一控制端耦接至一第一節點；一第三開關，該第三開關的一第一端電性耦接至該第一節點，該第三開關的一第二端電性耦接至一前一級移位暫存輸出端，該第三開關的一控制端耦接至該第四時脈訊號；一第四開關，該第四開關的一第一端電性耦接至該第一節點，該第四開關的一第二端電性耦接至一後一級移位暫存輸出端，該第四開關的一控制端耦接至該第二時脈訊號；以及一雙向輸入模組，耦接至第一節點。
  6. 如請求項5所述之閘極驅動電路，更包含：一第二開關，該第二開關的一第一端耦接至該移位暫存器之該輸出端，該第二開關的一第二端接收一第一系統電壓，該第二開關的一控制端接收一第三時脈訊號。
  7. 如請求項5所述之閘極驅動電路，其中該每一級移位暫存器各自更包含：一第五開關，該第五開關的一第一端耦接至該第一節點，該第五開關的一第二端接收一第一系統電壓，該第五開關的一控制端接收一重置訊號。
  8. 如請求項5所述之閘極驅動電路，其中該每一級移位暫存器各自更包含：一第一電容，該第一電容的一第一端耦接至該當級移位暫存輸出端，該第一電容的一第二端耦接至該第一節點。
  9. 如請求項5所述之閘極驅動電路，其中該掃描次序訊號分別具有一正掃訊號與一反掃訊號，該雙向輸入模組包含：一第六開關，該第六開關的一第一端接收該正掃訊號，該第六開關的一第二端耦接至該第一節點，該第六開關的一控制端耦接至一前二級移位暫存輸出端；以及一第七開關，該第七開關的一第一端接收該反掃訊號，該第七開關的一第二端耦接至該第一節點，該第七開關的一控制端耦接至一後二級移位暫存輸出端。
  10. 如請求項5所述之閘極驅動電路，其中該每一級移位暫存器各自更包含： 一第八開關，該第八開關耦接於該第一節點與該第三開關之該第一端之間；以及一第九開關，該第九開關耦接於該第一節點與該第四開關之該第一端之間；其中該掃描次序訊號具有一正掃訊號與一反掃訊號，該第八開關的一控制端接收該正掃訊號，該第九開關的一控制端接收該反掃訊號。
  11. 如請求項5所述之閘極驅動電路，其中該每一級移位暫存器各自更包含：一第八開關，該第八開關耦接於該第三開關之該第二端與該前一級移位暫存輸出端之間；以及一第九開關，該第九開關耦接於該第四開關之該第二端與該後一級移位暫存輸出端之間；其中該掃描次序訊號具有一掃訊號與一反掃訊號，該第八開關的一控制端接收該正掃訊號，而該第九開關的一控制端接收該反掃訊號。
  12. 如請求項5所述之閘極驅動電路，其中該掃描次序訊號具有一正掃訊號，該每一級移位暫存器各自更包含：一第八開關，該第八開關耦接於該第一節點與該第三開關之該第一端之間，該第八開關的一控制端接收該正掃訊號； 一第九開關，該第九開關耦接於該第一節點與該第四開關之該第一端之間；一第十開關，該第十開關的一第一端及一控制端接收一第二系統電壓，該第十開關的一第二端耦接至該第九開關的一控制端；以及一第十一開關，該第十一開關的一第一端耦接至該第九開關之該控制端，該第十一開關的一第二端接收一第一系統電壓，該第十一開關的一控制端接收該正掃訊號。
  13. 一種驅動方法，用來驅動複數級移位暫存器，該複數級移位暫存器當中每一級移位暫存器分別接收一第一時脈訊號、一第二時脈訊號、一第三時脈訊號、一第四時脈訊號、一正掃訊號以及一反掃訊號，該驅動方法包含：當該正掃訊號為高準位時，依序循環開啟該第一時脈訊號、該第二時脈訊號、該第三時脈訊號以及該第四時脈訊號，其中該第一時脈訊號、該第二時脈訊號、該第三時脈訊號以及該第四時脈訊號當中兩個相鄰時脈訊號之脈衝部分重疊，該第四時脈訊號用以觸發一前一級移位暫存輸出，一前二級移位暫存輸出以及該第一時脈訊號用以觸發一當級移位暫存輸出；以及當該反掃訊號為高準位時，依序循環開啟該第四時脈訊號、該第三時脈訊號、該第二時脈訊號以及該第一時脈訊號，其中該第四時脈訊號、該第三時脈訊號、該第二時 脈訊號以及該第一時脈訊號當中兩個相鄰時脈訊號之脈衝部分重疊，該第二時脈訊號用以觸發一後一級移位暫存輸出，一後二級移位暫存輸出以及該第一時脈訊號用以觸發該當級移位暫存輸出。
TW106121458A 2017-06-27 2017-06-27 閘極驅動電路及其驅動方法 TWI622036B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106121458A TWI622036B (zh) 2017-06-27 2017-06-27 閘極驅動電路及其驅動方法
CN201710726273.8A CN107274855B (zh) 2017-06-27 2017-08-22 栅极驱动电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106121458A TWI622036B (zh) 2017-06-27 2017-06-27 閘極驅動電路及其驅動方法

Publications (2)

Publication Number Publication Date
TWI622036B TWI622036B (zh) 2018-04-21
TW201905879A true TW201905879A (zh) 2019-02-01

Family

ID=60076441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106121458A TWI622036B (zh) 2017-06-27 2017-06-27 閘極驅動電路及其驅動方法

Country Status (2)

Country Link
CN (1) CN107274855B (zh)
TW (1) TWI622036B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668682B (zh) * 2018-05-28 2019-08-11 友達光電股份有限公司 閘極驅動器電路
CN110738953B (zh) * 2018-07-20 2022-12-06 深超光电（深圳）有限公司 栅极驱动器及具有栅极驱动器的显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354365B1 (ko) * 2011-12-30 2014-01-23 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
CN102982777B (zh) * 2012-12-07 2015-10-07 京东方科技集团股份有限公司 显示装置的栅极驱动电路
TWI498877B (zh) * 2013-04-26 2015-09-01 Chunghwa Picture Tubes Ltd 顯示面板
CN104575411B (zh) * 2013-10-22 2017-07-14 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
CN105280134B (zh) * 2015-07-02 2018-11-23 友达光电股份有限公司 移位寄存器电路及其操作方法
CN106128392A (zh) * 2016-08-29 2016-11-16 武汉华星光电技术有限公司 Goa驱动电路和嵌入式触控显示面板
TWI607450B (zh) * 2016-12-30 2017-12-01 友達光電股份有限公司 移位暫存器與採用其之閘極驅動電路

Also Published As

Publication number Publication date
CN107274855A (zh) 2017-10-20
CN107274855B (zh) 2019-10-18
TWI622036B (zh) 2018-04-21

Similar Documents

Publication Publication Date Title
US10540923B2 (en) Shift register, method for driving same, gate driving circuit
US10283039B2 (en) Shift register unit and driving method, gate drive circuit, and display apparatus
EP3214616B1 (en) Goa unit and drive method, goa circuit, and display device
US9478310B2 (en) Shift register unit, gate driving circuit and method, display apparatus
US20180335814A1 (en) Shift register unit, gate drive circuit and display apparatus having the same, and driving method thereof
WO2017219658A1 (zh) 移位寄存器、栅极驱动电路以及显示设备
US8902212B2 (en) Image display systems and bi-directional shift register circuits
US20180286302A1 (en) Shift registers, driving methods thereof, and gate driving circuits
WO2019091168A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107301833B (zh) 栅极驱动单元和栅极驱动电路及其驱动方法、显示装置
US10600492B2 (en) High stability shift register with adjustable pulse width
JP2019532321A (ja) Ｇｏａ回路
KR101639496B1 (ko) 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스
TWI473069B (zh) 閘極驅動裝置
US20180108289A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
US11263988B2 (en) Gate driving circuit and display device using the same
US11069274B2 (en) Shift register unit, gate driving circuit, driving method and display apparatus
EP3723079B1 (en) Shift register, gate driving circuit and driving method, and display apparatus
CN107342038B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US10490156B2 (en) Shift register, gate driving circuit and display panel
CN113763886B (zh) 移位寄存器、驱动电路、显示面板以及显示设备
WO2019042007A1 (zh) 栅极驱动电路及其驱动方法和显示装置
WO2020043199A1 (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
CN112599067A (zh) 一种移位寄存电路及显示装置
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal