TW201901499A - 包含修正閘極之半導體元件與產生相同佈局之方法 - Google Patents

包含修正閘極之半導體元件與產生相同佈局之方法 Download PDF

Info

Publication number
TW201901499A
TW201901499A TW106141675A TW106141675A TW201901499A TW 201901499 A TW201901499 A TW 201901499A TW 106141675 A TW106141675 A TW 106141675A TW 106141675 A TW106141675 A TW 106141675A TW 201901499 A TW201901499 A TW 201901499A
Authority
TW
Taiwan
Prior art keywords
pattern
gate
gate electrode
layout
cutting
Prior art date
Application number
TW106141675A
Other languages
English (en)
Other versions
TWI748008B (zh
Inventor
陳郁仁
李文熙
王琳松
黃一珊
洪展羽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201901499A publication Critical patent/TW201901499A/zh
Application granted granted Critical
Publication of TWI748008B publication Critical patent/TWI748008B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置包括：主動區域，其排列在與第一方向平行之第一柵格中；及閘電極，其間隔排列在第二柵格中且覆蓋對應之一主動區域，第二柵格與第二方向平行，第二方向與第一方向正交。第一縫隙散佈在相鄰的主動區域之間。於對應閘電極橫跨對應主動區域及閘電極未功能地連接至對應主動區域之天橋交叉點，閘電極大體上未延伸超過對應主動區域且因此大體上未延伸至對應縫隙中。

Description

包含修正閘極之半導體元件與產生相同佈局之方法
本揭示內容是關於一種半導體裝置與產生佈局之方法，特別是關於一種具閘電極之半導體裝置與一種可將佈局儲存在非暫態電腦可讀媒體上之佈局產生方法。
積體電路(integrated circuit；「IC」)包括一或多個半導體裝置。隨著半導體裝置之電子裝置/元件尺寸減小，此種電子裝置/元件之間的間距大小相應地減小。隨著此種間距減小，鄰近元件之間的漏電流之電阻亦減小。
表示半導體裝置的一種方式為稱為佈局圖之平面圖。佈局圖之設計者藉由尤其考慮此類電子裝置/元件之間可達成的分隔距離而配置佈局圖。
本揭示內容之實施方式是關於一種半導體裝置，其包含主動區域、閘電極、第一縫隙及天橋交叉點。上 述之主動區域排列在與第一方向平行之第一柵極中。閘電極間隔排列在第二柵極中且覆蓋對應之主動區域，第二柵極與第二方向平行，第二方向與第一方向正交。第一縫隙散佈在相鄰該主動區域之間。其中，於對應閘電極橫跨對應主動區域及閘電極不含功能地連接至對應主動區域之天橋交叉點，閘電極大體上未延伸超過對應主動區域並因此大體上未延伸至對應縫隙中。
100‧‧‧半導體裝置
101‧‧‧電路巨集/模組
102‧‧‧修正閘極區域
103A‧‧‧第一柵格
103B‧‧‧第一基準線/軌跡
103C‧‧‧第二柵格
103D‧‧‧第二基準線/軌跡
106‧‧‧基板
108B‧‧‧主動區域
112A’‧‧‧閘電極
112A”‧‧‧閘電極
112B’‧‧‧閘電極
112B”‧‧‧閘電極
112C’‧‧‧閘電極
112C”‧‧‧閘電極
112D’‧‧‧閘電極
112D”‧‧‧閘電極
114A‧‧‧功能交叉點
114B‧‧‧天橋交叉點
118A‧‧‧縫隙
118B‧‧‧縫隙
120A’‧‧‧閘極加長部分
120A”‧‧‧閘極加長部分
120B”‧‧‧閘極加長部分
120C’‧‧‧閘極加長部分
120D’‧‧‧閘極加長部分
120D”‧‧‧閘極加長部分
124B’‧‧‧縫隙
124C”‧‧‧縫隙
130‧‧‧結構
206‧‧‧表面
208B‧‧‧AR圖案
212A‧‧‧閘極圖案
212A’‧‧‧閘極圖案
212A”‧‧‧閘極圖案
212B‧‧‧閘極圖案
212B’‧‧‧閘極圖案
212B”‧‧‧閘極圖案
212C‧‧‧閘極圖案
212C’‧‧‧閘極圖案
212C”‧‧‧閘極圖案
212D‧‧‧閘極圖案
212D’‧‧‧閘極圖案
212D”‧‧‧閘極圖案
213W‧‧‧縫隙間部分
213X‧‧‧中央區域
213Y‧‧‧端區域
213Z‧‧‧端區域
214A‧‧‧功能交叉點
214B‧‧‧天橋交叉點
216‧‧‧切割圖案
218A‧‧‧縫隙
218B‧‧‧縫隙
220A”‧‧‧閘極加長部分
220B”‧‧‧閘極加長部分
220D”‧‧‧閘極加長部分
222B‧‧‧切割圖案
222C‧‧‧切割圖案
300‧‧‧方法
302‧‧‧步驟
304‧‧‧步驟
306‧‧‧步驟
308‧‧‧步驟
310‧‧‧步驟
320‧‧‧步驟
322‧‧‧步驟
330‧‧‧步驟
332‧‧‧步驟
340‧‧‧步驟
350‧‧‧步驟
400‧‧‧EDA系統
402‧‧‧硬體處理器
404‧‧‧非暫態電腦可讀儲存媒體
406‧‧‧電腦程式碼
407‧‧‧佈局
408‧‧‧匯流排
410‧‧‧I/O介面
412‧‧‧網路介面
414‧‧‧網路
442‧‧‧使用者介面(UI)
500‧‧‧積體電路(IC)製造系統
520‧‧‧設計室
522‧‧‧IC設計佈局
530‧‧‧遮罩室
532‧‧‧資料準備
534‧‧‧遮罩製造
542‧‧‧晶圓
560‧‧‧IC裝置
附圖中之圖藉由舉例而非限制之方式圖示一或多個實施例，其中具有相同元件符號名稱之元件在全文中表示相同的元件。除非另外說明，否則附圖未按比例繪製。
第1A圖為根據本揭示案之至少一個實施例之半導體裝置的方塊圖。
第1B圖為根據本揭示案之至少一個實施例之半導體裝置的修正閘極區域的佈局圖。
第2A圖為根據一些實施例之半導體裝置的修正閘極區域的佈局圖。
第2B圖為根據一些實施例之半導體裝置的修正閘極區域的佈局圖。
第3A圖為根據一些實施例之半導體裝置的生成佈局的方法的流程圖。
第3B圖為根據本揭示案之至少一個實施例的在第3A圖中之方塊的更詳細視圖。
第3C圖為根據本揭示案之至少一個實施例的在第3B圖中之方塊的更詳細視圖。
第3D圖為根據本揭示案之至少一個實施例的在第3A圖中之方塊的更詳細視圖。
第3E圖為根據本揭示案之至少一個實施例的在第3D圖中之方塊的更詳細視圖。
第3F圖為根據本揭示案之至少一個實施例的在第3A圖中之方塊的更詳細視圖。
第3G圖為根據本揭示案之至少一個實施例的在第3A圖中之方塊的更詳細視圖。
第4圖為根據本揭示案之至少一個實施例之電子設計自動化(electronic design automation；EDA)系統的方塊圖。
第5圖為根據本揭示案之至少一個實施例的積體電路(IC)製造系統及與其關聯之IC製造流程的方塊圖。
以下揭示案提供許多不同實施例或例子，以實現所提供之標的之不同特徵。下文描述部件、材料、數值、步驟、操作、佈置等之特定實例以簡化本揭示案。當然，此等僅僅為實例且不意指限制。可設想其他部件、數值、操作、材料、佈置等。例如，在隨後描述中在第二特徵上方或在第二特徵上之第一特徵之形成可包括第一及第二特徵形成為直接接觸之實施例；以及亦可包括額外特徵可形成在第一及第二特徵之間，以使得第一及第二特徵可不直接接觸之實施 例。另外，本揭示案可在各實例中重複元件符號及/或字母。重複為出於簡單清楚之目的，且本身不指示所論述之各實施例及/或配置之間的關係。
另外，為便於描述，可在本文中使用諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等之空間相對術語，以描述附圖中所示之一個元件或特徵相對另一元件(或多個元件)或特徵(或多個特徵)之關係。除附圖中描繪之定向外，空間相對術語意欲包含在使用或操作中之裝置之不同定向。裝置可為不同之定向(旋轉90度或以其他的定向)及在本文中使用之空間相對描述詞可同樣相應地解釋。
對於天橋類型之交叉點(其中閘電極橫跨底層主動區域)，閘電極未功能地連接至對應底層主動區域。儘管功能類型之交叉點(在其處閘電極功能地連接至對應底層主動區域)的閘電極延伸進鄰近天橋交叉點的縫隙中，但應認識到，天橋交叉點之閘電極不一定延伸進鄰近天橋交叉點之縫隙中。因此，對於天橋交叉點，閘電極之加長部分(另外存在)藉由包括鄰近天橋交叉點之額外切割圖案而去除，進而修正閘電極。結果為在主動區域之對應部分與鄰近結構(例如，電路)之間的更大縫隙。相比於更小縫隙，如若閘電極之加長部分一直存在，其亦會存在，更大縫隙更強而有力地阻止鄰近結構與具有天橋交叉點之對應閘電極之間的漏電流，其減少(因此改良)包括此種修正閘極區域之半導體裝置的層間/層內「開」狀態閘極漏電。
第1A圖為根據本揭示案之至少一個實施例之半導體裝置100的方塊圖。
在第1A圖中，半導體裝置100包括，尤其電路巨集/模組101。在一些實施例中，在與模塊程式化之架構層次類似的上下文中理解電路巨集/模組101，其中次常式/程序稱作主程式(或其他次常式)以執行給定計算功能。在上下文中，半導體裝置100使用電路巨集/模組101以形成一或多個給定功能。因此，在上下文中且根據架構層次，半導體裝置100與主程式類似及電路巨集/模組(以下稱為巨集)101與次常式/程序類似。在一些實施例中，巨集101為軟巨集。在一些實施例中，巨集101為硬巨集。在一些實施例中，巨集101為以暫存器傳遞級(register-transfer level；RTL)代碼描述/表達之軟巨集。在一些實施例中，尚未對巨集101執行合成、置放及佈線，以便對於各種處理節點可合成、置放及佈線軟巨集。在一些實施例中，巨集101為以二進制檔案格式(例如，圖形資料庫系統II(Graphic Database System II；GDSII)串流格式)描述/表達的硬巨集，其中二進制檔案格式表示在分層形式中之巨集101的一或多個佈置圖的平面幾何形狀、文本標記、其他資料及類似物。在一些實施例中，已經對巨集101執行合成、置放及佈線，以便硬巨集對於特定處理節點為特定的。
在一些實施例中，巨集101為SRAM巨集。在一些實施例中，巨集101為諸如另一類型之RAM、ROM、鎖相迴路(phase lock loop；PLL)、專用功能電路及類似 物的另一巨集。巨集101尤其包括修正閘極區域102。在一些實施例中，區域102對應於部分或整體之標準單元結構之實例，其中標準單元結構歸入各種標準單元結構之程式庫中。
第1B圖為根據本揭示案之至少一個實施例之半導體裝置的修正閘極區域102的佈局圖。在一些實施例中，半導體裝置為第1圖之半導體裝置100。
存在至少兩種類型佈局圖。第一(或「預切割」)類型之佈局圖表示初期結構及對應「切割」區域。第2A圖至第2B圖(下文論述)為預切割佈局圖之實例。第二(或「後切割」)類型之佈局圖表示由對應預切割佈局圖產生之結構。第1B圖為後切割佈局圖之實例。關於預切割佈局圖，結構之初期版本指尚未完成或完全開發之結構的版本。預切割佈局圖之切割區域指示在切割區域之底層的對應結構之部分將被去除(或切割)。此時，因為將去除(或切割)在對應切割區域底下之給定結構之部分，所以給定結構尚未完成或完全開發，因此給定結構在此處稱為初期結構。
在第1B圖中，主動區域108A及主動區域108B形成為設置在基板106上及/或在基板106上方之大體上矩形的形狀，其中主動區域108A及108B之長軸與第一方向大體上平行。短語「大體上平行」應在由製程之容忍範圍引起之誤差的上下文中理解。主動區域108A及108B係藉由縫隙118A相對於第二方向分隔，其中第二方向與第一方向大體上垂直。短語「大體上垂直」應在由製程容忍度引起之誤差 的上下文中理解。閘電極112A’、閘電極112A”、閘電極112B’、閘電極112B”、閘電極112C’、閘電極112C”、閘電極112D’及閘電極112D”形成為在對應主動區域108A及108B上方之大體上矩形的形狀，其中閘電極112A’、閘電極112A”、閘電極112B’、閘電極112B”、閘電極112C’、閘電極112C”、閘電極112D’及閘電極112D”之長軸與第二方向大體上平行。在其將閘電極112A’、閘電極112B’、閘電極112C’及閘電極112D’與對應閘電極112A”、閘電極112B”、閘電極112C”及閘電極112D”相對第二方向分隔之縫隙118B中，結構130在基板106上及/或基板106上方形成。在一些實施例中，結構130包括電路之至少一些元件。在一些實施例中，結構130包括至少部分電源軌/帶，例如VDD、VSS及類似物。
如上所述，主動區域108A及主動區域108B形成為大體上矩形的形狀。在一些實施例中，主動區域108A及108B具有其他形狀。為說明之簡單起見，第1B圖圖示兩個主動區域，即108A-108B。在一些實施例中，設置更多主動區域。主動區域108A及108B相對於第一柵格103A排列，第一柵格103A為假設的且包括平行之第一基準線/軌跡103B，第一基準線/軌跡103B為假設的且平行於第一方向。在第1B圖中，第一方向為水平方向。在一些實施例中，第一方向為除了水平方向之外的方向。
在一些實施例中，主動區域108A及108B經配置以用於NMOS技術。在一些實施例中，主動區域108A及 108B經配置以用於PMOS技術。在一些實施例中，主動區域108A經配置以用於NMOS技術及主動區域108B經配置以用於PMOS技術。在一些實施例中，主動區域108A經配置以用於PMOS技術及主動區域108B經配置以用於NMOS技術。在一些實施例中，主動區域108A及108B經配置以用於平面FET技術。在一些實施例中，主動區域108A及108B經配置以用於finFET技術。在經配置以用於finFET技術之情況下，主動區域108A及108B包括排列成大體上至少平行於對應之一第一基準線/軌跡103B(但不與其共線)，並且因此大體上平行於水平方向的鰭片(未示出)的實例。鰭片可以藉由任何適宜方法來圖案化。例如，鰭片可以使用一或多個光微影製程，包括雙圖案化或多個圖案化製程，來圖案化。通常，雙圖案化或多個圖案化製程結合光微影及自對準製程，其允許將要產生之圖案具有，例如小於另外使用單個直接光微影製程可獲得的間距。例如，在一個實施例中，犧牲層在基板上方形成且使用光微影製程圖案化。間隔物使用自對準製程與圖案化之犧牲層並排形成。隨後去除犧牲層，以及剩餘間隔物隨後可以用以圖案化鰭片。關於CMOSfinFET技術之結構及製造的補充細節在於2014年7月22日授權之共同轉讓的美國專利第8,786,019號中公開，其全部內容以引入之方式併入本文。
在一些實施例中，主動區域經配置至第一列之一或多個實例中，其與第二列之一或多個實例交錯。第一列及第二列之每個實例經排列成與第一方向大體上平行。第一 列及第二列之每個實例包括預定數目之第一基準線/軌跡103B。在一些實施例中，第一列之實例具有第一導電率及第二列之實例具有第二導電率。在一些實施例中，第一列之實例經配置以用於PMOS技術及第二列之實例經配置以用於NMOS技術。在一些實施例中，第一列之實例經配置以用於NMOS技術及第二列之實例經配置以用於PMOS技術。
如上所述，閘電極112A’、閘電極112A”、閘電極112B’、閘電極112B”、閘電極112C’、閘電極112C”、閘電極112D’及閘電極112D”形成為大體上矩形的形狀。在一些實施例中，閘電極112A’、閘電極112A”、閘電極112B’、閘電極112B”、閘電極112C’、閘電極112C”、閘電極112D’及閘電極112D”具有其他形狀。為說明之簡單起見，第1B圖圖示八個閘電極，即112A’、112A”、112B’、112B”、112C’、112C”、112D’及112D”。在一些實施例中，提供更少或更多閘電極。閘電極112A’、閘電極112A”、閘電極112B’、閘電極112B”、閘電極112C’、閘電極112C”、閘電極112D’及閘電極112D”相對於第二柵格103C排列，第二柵格103C為假設的且更包括平行的第二基準線/軌跡103D，第二基準線/軌跡103D為假設的並與第二方向平行。在一些實施例中，第二方向為垂直方向。
在閘電極112A’、閘電極112A”、閘電極112B’、閘電極112B”、閘電極112C’、閘電極112C”、閘電極112D’及閘電極112D”橫跨主動區域108A及主動區域108B之對應部分的情況下，描述兩種類型之交叉點，即功 能交叉點114A及天橋交叉點114B。對於功能交叉點114A，閘電極功能地連接至對應底層主動區域。對於天橋交叉點114B，閘電極未功能地連接至對應底層主動區域。在一些實施例中，天橋交叉點114B源於其中閘電極為虛設閘電極的情況。在一些實施例中，天橋交叉點114B源於其中閘電極之部分，其橫跨主動區域做為結構連結型之導體而非做為主動區域。在第1B圖中：在功能交叉點114A之對應實例中，閘電極112A’、閘電極112C’及閘電極112D’經排列以橫跨主動區域108A；在天橋交叉點114B之實例中，閘電極112B’經排列以橫跨主動區域108A；在功能交叉點114A之對應實例中，閘電極112A”、閘電極112B”及閘電極112D”經排列以橫跨主動區域108B；以及在天橋交叉點114B之實例中，閘電極112C”經排列以橫跨主動區域108B。
對於功能交叉點114A，相對於垂直方向，對應閘電極延伸一預定距離/高度HEXT至縫隙118A中，以便閘電極之加長部分(「閘極-加長部分」)在縫隙118B之邊緣處終止。具體而言，閘電極112A’、閘電極112C’及閘電極112D’包括對應閘極加長部分120A’、閘極加長部分120C’及閘極加長部分120D’，以及閘電極112A”、閘電極112B”及閘電極112D”包括對應閘極加長部分120A”、閘極加長部分120B”及閘極加長部分120D”。在一些實施例中，設置閘電極之加長部分以促進閘電極與對應底層主動區域之間的功能連接。在一些實施例中，閘極加長部分之垂直方向上的 高度HEXT小於或等於約三倍之在閘電極之水平方向上的寬度WG，其中： H EXT (3W G ).
對於天橋交叉點114B，相對於垂直方向，對應閘電極並大體上未延伸至縫隙118A中，其中短語「大體上未延伸至……中」應在由製程容忍範圍引起之誤差的上下文中理解。具體而言，縫隙124B’及124C”位於結構130與對應閘電極112B’及112C”之間。縫隙124B’及124C”增大結構130與對應閘電極112B’及112C”之間的垂直間隔。因此，縫隙124B’及縫隙124C”增大結構130與對應閘電極112B’及112C”之間的漏電流的對應電阻，其減少(及因此改良)包括修正閘極區域102之半導體裝置的層內/層間「開」狀態閘極漏電。
第2A圖為根據一些實施例之半導體裝置的修正閘極區域的佈局圖202A。在一些實施例中，由佈局圖202A產生之半導體裝置之修正閘極區域為第1B圖的修正閘極區域102。因而，第2A圖類似於第1B圖。因此，相對於第1B圖，在第2A圖中之類似物件的編號以增加100來表示。
在第2A圖中，主動區域(「AR」)圖案208A及208B生成為設置在表面206上及/或表面206上方之大體上矩形的形狀，其中表面206表示基板106，以及其中AR圖案208A及208B的長軸與第一方向大體上平行。在第2A圖中，第一方向為水平方向。在一些實施例中，第一方向為除 了水平方向之外的方向。主動區域108A及主動區域108B為由AR圖案208A及208B產生之主動區域的實例。AR圖案208A及208B係藉由縫隙218A相對於第二方向分隔。閘極圖案212A、閘極圖案212B、閘極圖案212C及閘極圖案212D生成為設置在對應AR圖案208A及208B上方的大體上矩形的形狀，其中閘極圖案212A、212B、212C及212D之長軸與第二方向大體上平行。在考慮切割圖案之影響(見下文論述)之後，閘電極112A’、閘電極112A”、閘電極112B’、閘電極112B”、閘電極112C’、閘電極112C”、閘電極112D’及閘電極112D”為由對應閘極圖案212A、閘極圖案212B、閘極圖案212C及閘極圖案212D產生之閘電極的實例。
根據半導體裝置，此半導體裝置意欲基於至少部分佈局圖202A而產生，最終將去除/切割一或多個閘極圖案212A至212D之一或多個部分。切割圖案之實例用以指示最終將被去除/切割的對應一或多個閘極圖案212A-212D之一或多個部分。為說明之簡單起見，第2A圖圖示三個切割圖案。
為了產生縫隙218B，切割圖案216生成為設置在閘極圖案212A-212D上之大體上矩形的形狀，其中切割圖案216之長軸與第一方向大體上平行。在一些實施例中，切割圖案216具有其他形狀。在一些實施例中，設置多個切割圖案，其總共導致與藉由切割圖案216去除的數量大體上 相同之閘極圖案212A-212D去除，其中短語「大體上相同」應在由製程容忍範圍產生之誤差的上下文中理解。
每個閘極圖案212A、閘極圖案212B、閘極圖案212C及閘極圖案212D包括位於(「覆蓋」)縫隙218A上方之縫隙內部分213W。每個縫隙內部分213W包括中央區域213X及兩個端區域213Y及213Z。對於每個縫隙內部分213W：中央區域213X及縫隙218之中線在垂直方向上大體上對準，其中短語「大體上對準」應在由製程容忍範圍產生之誤差的上下文中理解；中央區域213X在垂直方向上的高度與縫隙218B之垂直方向上的高度大體上相同；端區域213Y在中央區域213X與AR圖案208A之間延伸；以及端區域213Z在中央區域213X與AR圖案208A之間延伸。在第2A圖中，結構之中線垂直於結構之長軸。相反地，結構之中心線與結構之長軸平行。
亦根據半導體裝置，此半導體裝置意欲基於至少部分佈局圖202A而產生，功能交叉點214A或天橋交叉點214B排列在閘極圖案212A-212D橫跨對應部分之AR圖案208A-208B的每個實例處。在第2B圖中：在功能交叉點214A之對應實例中，閘極圖案212A、閘極圖案212C及閘極圖案212D經排列以橫跨AR 208A；在天橋交叉點214B之實例中，閘極圖案212B經排列以橫跨AR 208A；在功能交叉點214A之對應實例中，閘極圖案212A、閘極圖案212B及閘極圖案212D經排列以橫跨AR 208B；以及在天橋交叉點214B之實例中，閘極圖案212C經排列以橫跨AR 208B。
對於功能交叉點214A，在考慮切割圖案216之影響之後且相對於垂直方向，由對應閘極圖案產生之閘電極將延伸一預定距離/高度HEXT至縫隙218A中，以便閘電極之加長部分(「閘極加長部分」)在縫隙218B之邊緣處終止，其中縫隙218B由切割圖案216產生。具體而言，由閘極圖案212A產生之閘電極112A’及閘電極112A”包括對應閘極加長部分120A’及120A”。由閘極圖案212B產生之閘電極112B”包括閘極加長部分120B”。由閘極圖案212C產生之閘電極112C’包括閘極加長部分120C’。由閘極圖案212D產生之閘電極112D’及閘電極112D”包括對應閘極加長部分120D’及120D”。
切割圖案216之垂直方向上的高度之決定設置閘極圖案212A-212D之縫隙內部分2213W的中央區域231X的高度，並且因此設置縫隙內部分213W的端區域213Y及端區域213Z的垂直方向上的高度。具體而言，設置切割圖案216之高度以便，對於鄰接功能交叉點214A對應之其中某些端區域213Y及端區域213Z，端區域213Y及端區域213Z之最終高度足以保證由對應閘極圖案212A-212D產生之閘電極將在第二方向中延伸超過功能交叉點214A一預定距離。在一些實施例中，相對於垂直方向，切割圖案130經調整尺寸且設置在AR圖案208A-208B之間，以使得產生之閘極加長部分之垂直方向上的高度HEXT小於或等於約三倍之閘極圖案之水平方向中的寬度WG，其中： HEXT (3WG).
對於天橋交叉點214B，在考慮切割圖案之影響(上文論述到，並下文進一步論述)之後且相對於垂直方向，對應閘極圖案大體上不會延伸進縫隙218A中。為阻止產生之閘極延伸進縫隙218A中，切割圖案222B及222C生成為設置在對應閘極圖案212B-212C上之大體上矩形的形狀，其中切割圖案222B-222C之長軸與第一方向大體上平行。在一些實施例中，切割圖案222B-222C具有其他形狀。在一些實施例中，設置多個切割圖案，其總共導致與藉由对应切割圖案222B-222C去除的數量大體上相同數量的閘極圖案212B-212C去除。縫隙124B’及縫隙124C”為由對應切割圖案222B-222C產生之縫隙的實例。在一些實施例中，切割圖案222B-222C之水平方向上的寬度WCP2經設置以足夠寬以便在切割圖案222B-222C之水平方向中的對準容忍範圍相當於切割圖案216之對準容忍範圍。在一些實施例中，將切割圖案222B-222C之寬度WCP2設置至比閘極圖案212B-212C之寬度WG更寬。在一些實施例中，將切割圖案222B-222C之寬度WCP2設置至小於或等於約12倍之閘極圖案212B-212C之寬度WG，其中：W CP2 (12W G ).
第2B圖為根據一些實施例之半導體裝置的修正閘極區域的佈局圖202B。在一些實施例中，由佈局圖202A產生之半導體裝置之修正閘極區域為第1B圖的修正閘極區域102。
佈局圖202B為第2A圖之佈局圖202A的版本，其中佈局圖202B圖示切割圖案216及切割圖案222B-222C的結果。因而，第2B圖類似於第2A圖。因此，第2A圖遵照第2A圖之「兩個系列」編號方案。儘管第2B圖圖示切割圖案216及切割圖案222B-222C的結果，但是第2B圖仍然圖示圖案而非由此類圖案產生之結構，因此第2B圖為預切割佈局圖而非後切割佈局圖。
在第2B圖中，縫隙218B由切割圖案216產生。縫隙124B’及縫隙124C”由對應切割圖案222B及切割圖案222C產生。同時，作為切割圖案216、切割圖案222B及切割圖案222C之結果：閘極圖案212A經劃分並簡化為剩餘閘極圖案212A’及212A”；閘極圖案212B經劃分並簡化為剩餘閘極圖案212B’及閘極圖案212B”；閘極圖案212C經劃分並簡化為剩餘閘極圖案212C’及閘極圖案212C”；以及閘極圖案212D經劃分並簡化為剩餘閘極圖案212D’及閘極圖案212D”。再一次，在其中由閘極圖案212B’產生之閘電極橫跨由AR圖案208A產生之主動區域的天橋交叉點214B處，將另外存在之閘電極的加長部分藉由包括第2A圖中的切割圖案222B而去除，切割圖案222B在第2B圖中產生縫隙124B’。同時，在其中由閘極圖案212C”產生之閘電極橫跨由AR圖案208B產生之主動區域的天橋交叉點214B處，將另外存在之閘電極的加長部分藉由包括第2A圖中的切割圖案222C而去除，切割圖案222C在第2B圖中產生縫隙124C”。
第3A圖為根據一些實施例之半導體裝置的生成佈局的方法300的流程圖。在一些實施例中，方法300用以生成半導體裝置之修正閘極區域102之佈局圖202A的實例。
在第3A圖中，方法300之流程圖包括方塊302-310。至少一個之方塊302、方塊304、方塊306或方塊308藉由電腦之處理器而執行。處理器之實例為第4圖之處理器402(下文論述)。電腦之實例為第4圖之電子設計自動化(EDA)系統400(下文論述)。在一些實施例中，每個方塊302至方塊308藉由電腦之處理器執行。在一些實施例中，藉由方法300生成之佈局儲存在非暫態電腦可讀媒體上。非暫態電腦可讀媒體之實例為第4圖之佈局407(下文論述)。
在第3A圖之方塊302處，AR圖案經生成以用於佈局。AR圖案排列在與第一方向平行之第一柵格中。第一柵格之實例為第2A圖之柵格103A，及第一方向之實例為水平方向。AR圖案之實例為第2A圖之AR圖案208A-208B。從方塊302起，流程進行至方塊304。在方塊304處，閘極圖案經生成以用於佈局。閘極圖案在第二柵格中間隔排列且覆蓋對應之AR圖案。第二柵格以第二方向平行，其中第二方向與第一方向正交。第二柵格之實例為第2A圖之柵格103C，及第二方向之實例為垂直方向。閘極圖案之實例為第2A圖之閘極圖案212A-212D。縫隙，其散佈在相鄰之AR圖案之間，藉由閘極圖案之對應縫隙內部分覆蓋。每個縫隙 內部分包括藉由中央區域分隔之兩個端區域。縫隙內部分之實例為第2A圖之縫隙內部分213W。因而，中央區域之實例為中央區域213X，及端區域之實例為對應端區域231Y及端區域213Z。從方塊304起，流程進行至方塊306。
在方塊306處，第一切割圖案係為生成覆蓋縫隙內部分之第一選擇部分的中央區域。第一切割圖案之實例為第2A圖之切割圖案216的實例。從方塊306起，流程進行至方塊308。在方塊308處，生成第二切割圖案，其覆蓋鄰接天橋交叉點之縫隙內部分之第二選擇部分的端區域，進而修正對應閘極圖案。第二切割圖案之實例為第2A圖中之切割圖案222B及切割圖案222C。再一次，切割圖案222B鄰接其中由閘極圖案212B’產生之閘電極之天橋交叉點214B橫跨由AR圖案208A產生之主動區域。同時，再一次，切割圖案222C鄰接其中由閘極圖案212C”產生之閘電極之天橋交叉點214B橫跨由AR圖案208B產生之主動區域的。從方塊308起，流程進行至方塊310。在方塊310處，基於佈局，製造至少一個(A)一或多個半導體遮罩(見第5圖，下文論述)或(B)至少一個在初期半導體積體電路之層中的元件(再一次，見第5圖，下文論述)。
第3B圖為根據本揭示案之至少一個實施例的在第3A圖中之方塊306的更詳細視圖。
在第3B圖中，方塊306包括方塊320。在方塊320處，設置第一切割圖案之高度。每個縫隙、中央區域及端區域在第二方向中具有對應高度。第一切割圖案之高度的 決定設置閘極圖案之縫隙內部分的中央區域的高度，並且因此設置閘極圖案之縫隙內部分之端區域的高度。具體而言，第一切割圖案之高度經設置以便，對於鄰接功能交叉點之縫隙內部分之對應的端區域，其最終高度足以保證由對應閘極圖案產生之閘電極將在第二方向中延伸超過功能交叉點一預定距離。鄰接功能交叉點之縫隙內部分的端區域的實例為由其產生閘極加長部分220A’、220C’及220D’的端區域213Y，及由其產生閘極加長部分220A”、220B”及220D”的端區域213Z。
第3C圖為根據本揭示案之至少一個實施例的在第3B圖中之方塊320的更詳細視圖。
在第3C圖中，方塊320包括方塊322。在方塊322處，選擇第一切割圖案之高度。具體而言，選擇第一切割圖案之高度使得端區域之最終高度HEXT小於或等於約三倍之在閘極圖案之第一方向中的寬度WG，其中：HEXT (3WG).
第3D圖為根據本揭示案之至少一個實施例的在第3A圖中之方塊308的更詳細視圖。
在第3D圖中，方塊308包括方塊330。在方塊330處，設置第二切割圖案之水平方向上的寬度。每個閘極圖案及第二切割圖案在第一方向中具有對應寬度。對於對應之端區域，第二切割圖案之寬度將為大於對應閘極圖案之寬度的一預定大小。
第3E圖為根據本揭示案之至少一個實施例的在第3D圖中之方塊330的更詳細視圖。
在第3E圖中，方塊330包括方塊332。在方塊332處，第二切割圖案的寬度WCP2被選擇為小於或等於約12倍之閘極圖案的寬度WG，其中WCP2 (12WG).
第3F圖為根據本揭示案之至少一個實施例的在第3A圖中之方塊308的另一更詳細視圖。
在第3F圖中，方塊308包括方塊340。在方塊340處，相對於第一方向，將第二切割圖案之中線與對應閘極圖案之中心線對準。再一次，結構之中心線與結構之長軸平行。
第3G圖為根據本揭示案之至少一個實施例的第3A圖中之方塊302的更詳細視圖。
在第3G圖中，方塊302包括方塊350。在方塊350處，AR圖案經配置以用於finFET技術。
第4圖為根據本揭示案之至少一個實施例之電子設計自動化(EDA)系統400的方塊圖。
在一些實施例中，EDA系統400包括APR系統。例如，根據一些實施例使用EDA系統400實施第3A圖至第3G圖之流程圖的方法。
在一些實施例中，EDA系統400為包括硬體處理器402及非暫態電腦可讀儲存媒體404之通用計算裝置。儲存媒體404尤其係編碼有，即儲存電腦程式碼406，即可 執行指令集。指令406藉由硬體處理器402之執行表示(至少部分地)EDA工具，此工具根據一或多個實施例實施第3A圖至第3F圖之部分或全部之方法(在下文中，稱為所述之製程及/或方法)。
處理器402經由匯流排408電耦接至電腦可讀儲存媒體404。處理器402亦藉由匯流排408電耦接至I/O介面410。網路介面412亦經由匯流排408電連接至處理器402。網路介面412連接至網路414，使得處理器402及電腦可讀儲存媒體404能夠經由網路414連接至外部元件。處理器402經配置以執行以電腦可讀儲存媒體404中編碼之電腦程式碼406，以使系統400可用於執行所述部分或全部之製程及/或方法。電腦可讀儲存媒體404亦包括根據部分或全部之所述製程及/或方法生成之一或多個佈局407。在一或多個實施例中，處理器402為中央處理器(central processing unit；CPU)、多處理器、分散式處理系統、特殊應用積體電路(application specific integrated circuit；ASIC)、及/或適宜的處理單元。
在一或多個實施例中，電腦可讀儲存媒體404為電子的、磁性的、光學的、電磁的、紅外線、及/或半導體系統(或設備或裝置)。例如，電腦可讀儲存媒體404包括半導體或固態記憶體、磁帶、可移除電腦磁碟、隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read-only memory；ROM)、剛性磁碟及/或光碟。在使用光碟之一或多個實施例中，電腦可讀儲存媒體404包括緊密 光碟-唯讀記憶體(compact disk-read only memory；CD-ROM)、緊密光碟-讀取/寫入(CD-R/W)、及/或數位視訊碟(digital video disc；DVD)。
在一或多個實施例中，儲存媒體404儲存電腦程式碼406，其經配置以使系統400(其中此執行表示(至少部分地)EDA工具)用於執行部分或全部之所述製程及/或方法。在一或多個實施例中，儲存媒體404亦儲存資訊，此資訊促進執行部分或全部之所述製程及/或方法。在一或多個實施例中，儲存媒體404儲存標準單元之資料庫(未圖示)。
EDA系統400包括I/O介面410。I/O介面410耦接至外部電路。在一或多個實施例中，I/O介面410包括用於將資訊與命令傳至處理器402之鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控螢幕及/或游標方向鍵。
再一次，EDA系統400包括網路介面412。網路介面412包括無線網路介面，諸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如ETHERNET、USB或IEEE-1364。在一或多個實施例中，在兩個或兩個以上系統400中實施部分或全部之所述製程及/或方法。
系統400經配置以經由I/O介面410接收資訊。經由I/O介面410接收之資訊包括一或多個指令、資料、設計規則、標準單元之資訊庫、及/或用於藉由處理器402處理之其他參數。資訊經由匯流排408傳輸至處理器402。EDA 系統400經配置以經由I/O介面410接收與UI相關之資訊。資訊儲存在作為使用者介面(UI)442之電腦可讀媒體404中。
在一些實施例中，部分或全部前述之製程及/或方法的實施為藉由處理器執行之獨立軟體應用。在一些實施例中，部分或全部前述之製程及/或方法的實施為做為部分額外軟體應用的軟體應用。在一些實施例中，部分或全部前述之製程及/或方法的實施為用於軟體應用之插座。在一些實施例中，至少一前述之製程及/或方法之實施為做為部分EDA工具的軟體應用。在一些實施例中，部分或全部前述之製程及/或方法的實施為藉由EDA系統400使用的軟體應用。在一些實施例中，佈圖係由工具，諸如從CADENCE設計系統公司之VIRTUOSO®，或另一適宜佈局生成工具產生。
在一些實施例中，製程被實現為在非暫態電腦可讀記錄媒體中儲存之程式的功能。非暫態的電腦可讀記錄媒體之實例包括，但不限於，外部/可移除及/或內部/內建存儲器或記憶體單元，例如一或多個光碟，諸如DVD、磁碟，諸如硬碟、半導體記憶體，諸如ROM、RAM、記憶卡等。
第5圖為根據本揭示案之至少一個實施例的積體電路(IC)製造系統500及與其關聯之IC製造流程的方塊圖。
在第5圖中，IC製造系統500包括各種實體，此等實體諸如設計室520、遮罩室530、及IC製造商/製造廠 (「fabricator；fab」)550，其與製造IC裝置560相關之設計、開發及製造週期及/或服務中彼此互相作用。系統500中之實體藉由通信網路連接。在一些實施例中，通信網路為單一網路。在一些實施例中，通信網路為各種不同之網路，諸如內部網路及網際網路。通信網路包括有線及/或無線通信通道。每個實體與一或多個其他實體互相作用，並提供服務至一或多個其他實體及/或自一或多個其他實體接收服務。在一些實施例中，二或以上個設計室520、遮罩室530及IC製造商550由單個較大公司所有。在一些實施例中，二或以上個設計室520、遮罩室530及IC製造商550在公用設施中共存及使用共用資源。
設計室(或設計團隊)520產成IC設計佈局522。IC設計佈局522包括為IC裝置560設計之各種幾何圖案。幾何圖案對應於待製造之IC裝置560之各元件的金屬、氧化物或半導體層的圖案。各層組合以形成各IC特徵。例如，部分IC設計佈局522包括要在半導體基板(諸如矽晶圓)中形成之各IC特徵，諸如主動區域、閘電極、源極及汲極、層間互連之金屬線或通孔、及接合墊之開口，以及設置在半導體基板上之各材料層。設計室520實施適當設計程序以形成IC設計佈局522。設計程序包括一或多個邏輯設計、實體設計或置放及佈線。IC設計佈局522存在於具有幾何圖案之資訊的一或多個資料檔案中。例如，IC設計佈局522可以GDSII檔案格式或DFII檔案格式表示。
遮罩室530包括資料準備532及遮罩製造544。遮罩室530使用IC設計佈局522以製造一或多個遮罩，此一或多個遮罩根據IC設計佈局522來用於製造IC裝置560之各層。遮罩室530執行遮罩資料準備532，其中IC設計佈局522經轉換成為代表性資料檔案(representative data file；「RDF」)。遮罩資料準備532提供RDF至遮罩製造544。遮罩製造544包括遮罩寫入器。遮罩寫入器將RDF轉換至基板上之影像，諸如遮罩(主光罩)或半導體晶圓。設計佈局係藉由遮罩資料準備532操作以符合遮罩寫入器之特定特性及/或IC製造商550之要求。在第5圖中，遮罩資料準備532及遮罩製造544經圖示為分別之元件。在一些實施例中，遮罩資料準備532及遮罩製造544可統稱為遮罩資料準備。
在一些實施例中，遮罩資料準備532包括使用微影增強技術以補償圖像誤差之光學鄰近修正(optical proximity correction；OPC)，此等誤差諸如可由繞射、干涉、其他製程效應等引起之誤差。OPC調整IC設計佈局522。在一些實施例中，遮罩資料準備532包括另外的解析度增強技術(resolution enhancement techniques；RET)，諸如離軸照明、子解析度輔助特徵、相位移遮罩、其他適用技術、及類似物或其組合。在一些實施例中，亦使用反向微影技術(inverse lithography technology；ILT)，其將OPC做為反影像問題處理。
在一些實施例中，遮罩資料準備532包括檢查IC設計佈局之遮罩規則檢查器(mask rule checker；MRC)，其在具有一組遮罩建立規則之OPC中經歷處理，此等遮罩創建規則含有某種幾何形狀及/或連接限制以確保充足界限，以考慮半導體製造製程及類似物中之可變性。在一些實施例中，MRC更改IC設計佈局以在遮罩製造544期間補償限制，其可以撤銷藉由OPC執行之更改的部分以滿足遮罩建立規則。
在一些實施例中，遮罩資料準備532包括模擬將藉由IC製造商550實施以製造IC裝置560之處理的微影製程檢查(lithography process checking；LPC)。LPC基於IC設計佈局522模擬此處理以建立模擬製造裝置，諸如IC裝置560。LPC模擬中之處理參數可包括與IC製造週期之各製程關聯的參數、與用於製造IC之工具關聯的參數、及/或製程之其他態樣。LPC考慮各種因數，諸如空間影像對比度、焦深(depth of focus；「DOF」)、遮罩誤差增強因數(mask error enhancement factor；「MEEF」)、其他適當因數、及類似物或其組合。在一些實施例中，在模擬製造裝置已由LPC建立之後，如若模擬裝置在形狀上不夠接近以滿足設計規則，則重複OPC及/或MRC以進一步優化IC設計佈局522。
應理解，為清晰起見，簡化了遮罩資料準備532之上述描述。在一些實施例中，資料準備532包括額外特徵，諸如邏輯運算(logic operation；LOP)，以根據製造規 則更改IC設計佈局。另外，在資料準備532期間應用至IC設計佈局522的製程可以各種不同順序執行。
在遮罩資料準備532之後及在遮罩製造544期間，基於更改之IC設計佈局來製造遮罩或遮罩群組。在一些實施例中，電子束(electron-beam；e-beam)或多個電子束之機制用以基於更改之IC設計佈局來在遮罩(光罩或主光罩)上形成圖案。遮罩可以各種技術形成。在一些實施例中，遮罩使用二進位技術形成。在一些實施例中，遮罩圖案包括不透明區域及透明區域。諸如紫外線(ultraviolet；UV)束之輻射束，用以曝光已塗覆在晶圓上之圖像敏感材料層(例如，光阻劑)，係藉由不透明區域阻擋且經由透明區域穿透。在一個實例中，二進位遮罩包括透明基板(例如，熔凝石英)及在遮罩之不透明區域中塗覆之不透明材料(例如，鉻)。在另一實例中，使用相位移技術形成遮罩。在相位移遮罩(phase shift mask；PSM)中，在遮罩上形成之圖案中的各種特徵經配置以具有適當相位差以增強解析度及成像品質。在各實例中，相轉移遮罩可為衰減的PSM或交替的PSM。藉由遮罩製造544產生之遮罩係在各種製程中使用。例如，此種遮罩在離子植入製程中使用以在半導體晶圓中形成各種摻雜區域，在蝕刻製程中使用以在半導體晶圓中形成各種蝕刻區域，及/或其他適當製程中使用。
IC製造商550為包括用於製造各種不同IC產品之一或多個製造設施的IC製造商。在一些實施例中，IC製造商550為半導體鑄造廠。例如，可以存在用於複數個IC產 品之前端製造(前段製程(front-end-of-line；FEOL)製造)的製造設施，而第二製造設施可以提供用於互連及封裝IC產品之後端製造(後段製程(back-end-of-line；BEOL)製造)，及第三製造設施可以提供用於鑄造業務之其他服務。
IC製造商550使用藉由遮罩室530製造之遮罩(或多個遮罩)製造IC裝置560。因此，IC製造商550至少間接地使用IC設計佈局522以製造IC裝置560。在一些實施例中，半導體晶圓552係使用遮罩(或多個遮罩)藉由IC製造商550製造以形成IC裝置560。半導體晶圓542包括矽基板或具有在其上形成之材料層的其他適當基板。半導體晶圓進一步包括一或多個各摻雜區域、介電質特徵、多級互連及類似物(在後續製造步驟處形成)。
關於積體電路(IC)製造系統(例如，第5圖之系統500)、及與其關聯之IC製造流程之細節，可例如在2016年2月9日授權之美國專利第9,256,709號、在2015年10月1日公開之美國預授權公開案第201502128429號、在2014年2月6日公開之美國預授權公開案第20140040838號、及在2012年8月21日授權之美國專利第7,260,442號中查到，上述每個專利之內容以引入之方式整個併入本文。
本揭示案之態樣關於一種半導體裝置，此半導體裝置包括：主動區域，在與第一方向平行之第一柵格中排列；及閘電極，在第二柵格中間隔列且覆蓋對應之主動區域，第二柵格與第二方向平行，第二方向與第一方向正交。第一縫隙散佈在相鄰之主動區域之間。對於在其處對應閘電 極橫跨對應主動區域及閘電極未功能地連接至對應主動區域之天橋交叉點，閘電極大體上未延伸超過對應主動區域並因此大體上未延伸至對應縫隙中。
在一些實施例中，半導體裝置中，對於在其處對應閘電極橫跨對應主動區域及閘電極含功能地連接至對應主動區域之功能交叉點，閘電極之加長部分在第二方向中延伸超過對應主動區域一預定距離並進入對應縫隙中。
在一些實施例中，半導體裝置中，閘電極之該加長部分之該第二方向中的一高度HEXT小於或等於約三倍之在該閘電極之該第一方向中的一寬度WG，其中：HEXT (3WG).
在一些實施例中，半導體裝置中之主動區域經配置以用於finFET技術。
本揭示案之另一態樣關於生成半導體裝置之佈局的方法，此佈局儲存在非暫態電腦可讀媒體上，此方法包括：生成排列在與第一方向平行的第一柵格中的AR圖案；以及生成在第二柵格中間隔排列且覆蓋對應之AR圖案的閘極圖案，此第二柵格與第二方向平行，此第二方向與第一方向正交。散佈在相鄰之AR圖案之間的縫隙係藉由對應閘極圖案之對應縫隙內部分覆蓋，每個縫隙內部分包括由中央區域分割之兩個端區域。方法更包括：生成第一切割圖案，此第一切割圖案覆蓋縫隙內部分之第一選擇部分的中央區域；以及生成第二切割圖案，此第二切割圖案覆蓋鄰接天橋交叉點之縫隙內部分之第二選擇部分的端區域，進而修正對 應閘極圖案。第一及第二切割圖案指示將隨後去除對應的底層中央區域及端區域。每個天橋交叉點為交叉點之實例，在其處對應閘極圖案橫跨對應AR圖案，以及由於其由對應閘極圖案產生之閘電極將未功能地連接至產生自對應AR圖案之主動區域。至少一個生成AR圖案、生成閘極圖案、生成第一切割圖案或生成第二切割圖案係藉由電腦之處理器執行。
在一些實施例中，生成半導體裝置之佈局的方法進一步包含，基於該佈局，在一初期半導體積體電路之一層中製造至少(A)一或多個半導體遮罩或(B)至少一個元件。
在一些實施例中，生成半導體裝置之佈局的方法中，每個縫隙、中央區域及端區域在第二方向中具有對應高度。功能交叉點為交叉點之實例，在其處對應閘極圖案橫跨對應AR圖案，以及由於其由對應閘極圖案產生之閘電極將含功能地連接至對應AR圖案之主動區域。第一切割圖案之高度的決定設置閘極圖案之縫隙內部分該中央區域的高度，並且因此設置閘極圖案之縫隙內部分之端區域的高度。生成第一切割圖案包括設置第一切割圖案之高度以便，對於鄰接功能交叉點之縫隙內部分的對應之端區域，端區域之最終高度足以保證由對應閘極圖案產生之閘電極將在第二方向中延伸超過功能交叉點一預定距離。
在一些實施例中，生成半導體裝置之佈局的方法中，設置第一切割圖案之高度包括選擇第一切割圖案之高 度以便端區域之最終高度HEXT小於或等於約三倍之在閘極圖案之第一方向中的一寬度WG，其中：HEXT (3WG).
在一些實施例中，生成半導體裝置之佈局的方法中，每個閘極圖案及第二切割圖案在第一方向中具有對應寬度。功能交叉點為交叉點之實例，在其處對應閘極圖案橫跨對應AR圖案，以及由於其由對應閘極圖案產生之閘電極將含功能地連接至對應AR圖案之主動區域。生成第二切割圖案包括對於鄰接功能交叉點之縫隙內部分之對應之端區域，將第二切割圖案之寬度設置至大於對應閘極圖案之寬度的一預定大小。
在一些實施例中，生成半導體裝置之佈局的方法中，設置第二切割圖案之寬度包括將閘極圖案之寬度稱作WG，將第二切割圖案之寬度稱作WCP2，以及選擇第二切割圖案之寬度WCP2至小於或等於約12倍之閘極圖案的一寬度WG，其中：WCP2 (12WG).
在一些實施例中，生成半導體裝置之佈局的方法中，生成第二切割圖案進一步包括，相對於第一方向，將第二切割圖案之中線與對應閘極圖案之中心線大體上對準。
在一些實施例中，生成半導體裝置之佈局的方法中，生成AR圖案包括配置AR圖案以用於finFET技術。
本揭示案之又一態樣針對包含用於執行生成半導體裝置之佈局的方法的電腦可執行指令之非暫態電腦可 讀媒體。此方法包括：生成排列在與第一方向平行之第一柵格中的AR圖案；以及生成在第二柵格中間隔排列且覆蓋對應之AR圖案的閘極圖案，此第二柵格與第二方向平行，此第二方向與第一方向正交。散佈在相鄰之AR圖案之間的縫隙係藉由閘極圖案之對應縫隙內部分覆蓋，每個縫隙內部分包括由中央區域分割之兩個端區域。方法更包括：生成第一切割圖案，此第一切割圖案覆蓋縫隙內部分之第一選擇部分的中央區域；以及生成第二切割圖案，此第二切割圖案覆蓋鄰接天橋交叉點之縫隙內部分之第二選擇部分的端區域，進而修正對應閘極圖案。第一及第二切割圖案指示將隨後去除對應的底層中央區域及端區域。天橋交叉點之每個為交叉點之實例，在其處對應閘極圖案橫跨對應AR圖案，以及由於其由對應閘極圖案產生之閘電極將不功能地連接至產生自對應AR圖案之主動區域。至少一個生成AR圖案、生成閘極圖案、生成第一切割圖案或生成第二切割圖案係藉由電腦之處理器執行。
在一些實施例中，生成半導體裝置之佈局的方法進一步包含，基於佈局，控制半導體製程在初期半導體積體電路之層中製造至少一半導體遮罩或至少一個元件。
在一些實施例中，上述之電腦可讀媒體，其中每個縫隙、中央區域及端區域在第二方向中具有對應高度。功能交叉點為交叉點之實例，在其處對應閘極圖案與對應AR圖案交叉，以及由於其由對應閘極圖案產生之閘電極將含功能地連接至產生對應AR圖案之主動區域。第一切割圖 案之高度的決定設置閘極圖案之縫隙內部分的中央區域的高度，並且因此設置閘極圖案之縫隙內部分之端區域的高度。生成第一切割圖案包括，設置第一切割圖案之高度以便，對於鄰接功能交叉點之縫隙內部分的對應之端區域，端區域之最終高度足以保證產生自對應閘極圖案之閘電極將在第二方向中延伸超過功能交叉點一預定距離。
在一些實施例中，上述之電腦可讀媒體，其中設置第一切割圖案之高度包括選擇第一切割圖案之高度以便端區域之最終高度HEXT小於或等於約三倍之在閘極圖案之第一方向中的寬度WG，其中：HEXT (3WG).
在一些實施例中，上述之電腦可讀媒體，其中每個閘極圖案及第二切割圖案在第一方向中具有對應寬度。功能交叉點為交叉點之實例，在其處對應閘極圖案與對應AR圖案交叉，以及由於其由對應閘極圖案產生之閘電極將含功能地連接至對應AR圖案之主動區域。生成第二切割圖案包括，對於鄰接功能交叉點之縫隙內部分之對應之端區域，將第二切割圖案之寬度設置至大於對應閘極圖案之寬度的一預定大小。
在一些實施例中，上述之電腦可讀媒體，其中設置第二切割圖案之寬度包括，將閘極圖案之寬度稱作WG，將第二切割圖案之寬度稱作WCP2，以及選擇第二切割圖案的寬度WCP2至小於或等於約12倍之閘極圖案的寬度WG，其中： WCP2 (12WG).
在一些實施例中，上述之電腦可讀媒體，其中生成第二切割圖案進一步包括，相對於第一方向，將第二切割圖案之中線與對應閘極圖案之中心線大體上對準。
在一些實施例中，上述之電腦可讀媒體，其中生成AR圖案包括配置AR圖案以用於finFET技術。
普通技術者之一員將輕易地看出，本揭示實施例之一或多個實施例實現上文介紹過之一或多個優勢。在閱讀上述說明書之後，一般技術者將能夠實現本文廣泛揭示之各種改變、等同物之置換及各種其他實施例。因此，本文之目的在於，在本文中許可之保護僅受所附申請專利範圍及其等同物中含有之定義限制。

Claims (1)

  1. 一種半導體裝置，包含：主動區域，排列在與一第一方向平行之一第一柵格中；以及閘電極，間隔排列在一第二柵格中且覆蓋對應之該主動區域之一，該第二柵格與一第二方向平行，該第二方向與該第一方向正交；其中第一縫隙散佈在相鄰之該主動區域之間；以及其中，於一對應閘電極橫跨一對應主動區域及該閘電極未功能地連接至該對應主動區域之一天橋交叉點，該閘電極大體上未延伸超過該對應主動區域並因此大體上未延伸至該對應縫隙中。
TW106141675A 2017-05-26 2017-11-29 半導體裝置、生成半導體裝置之佈局的方法與非暫態電腦可讀媒體 TWI748008B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762511488P 2017-05-26 2017-05-26
US62/511,488 2017-05-26
US15/729,307 2017-10-10
US15/729,307 US10373962B2 (en) 2017-05-26 2017-10-10 Semiconductor device including trimmed-gates and method for generating layout of same

Publications (2)

Publication Number Publication Date
TW201901499A true TW201901499A (zh) 2019-01-01
TWI748008B TWI748008B (zh) 2021-12-01

Family

ID=64401785

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141675A TWI748008B (zh) 2017-05-26 2017-11-29 半導體裝置、生成半導體裝置之佈局的方法與非暫態電腦可讀媒體

Country Status (3)

Country Link
US (5) US10373962B2 (zh)
CN (1) CN108933175B (zh)
TW (1) TWI748008B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10997348B2 (en) * 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051505A (en) * 1973-03-16 1977-09-27 Bell Telephone Laboratories, Incorporated Two-dimensional transfer in charge transfer device
JPH0689989A (ja) * 1992-09-08 1994-03-29 Kawasaki Steel Corp 半導体集積回路装置
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US7365382B2 (en) * 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
KR101226711B1 (ko) * 2006-01-11 2013-01-28 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법 및 리페어 방법
US7960759B2 (en) * 2008-10-14 2011-06-14 Arm Limited Integrated circuit layout pattern for cross-coupled circuits
JP5542550B2 (ja) * 2010-07-08 2014-07-09 株式会社東芝 抵抗変化メモリ
JP5737922B2 (ja) * 2010-12-14 2015-06-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体デバイスの製造方法
US8625334B2 (en) * 2011-12-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
US8486770B1 (en) 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
JP6088298B2 (ja) * 2013-03-08 2017-03-01 ユニ・チャーム株式会社 使い捨て着用物品およびその製造方法
KR20150030907A (ko) * 2013-09-13 2015-03-23 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 패널 및 이를 포함하는 표시 장치
US9117051B2 (en) * 2013-10-21 2015-08-25 International Business Machines Corporation High density field effect transistor design including a broken gate line
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
KR102169196B1 (ko) * 2014-07-17 2020-10-22 에스케이하이닉스 주식회사 불휘발성 메모리소자의 단위셀 및 셀 어레이와, 불휘발성 메모리소자의 제조방법
US10242148B2 (en) * 2014-08-25 2019-03-26 Mediatek Inc. Integrated circuit and routing design of the same
US9336348B2 (en) * 2014-09-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming layout design
KR102150942B1 (ko) * 2014-12-01 2020-09-03 삼성전자주식회사 핀펫을 구비하는 반도체 장치
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
US9887210B2 (en) * 2015-08-28 2018-02-06 Samsung Electronics Co., Ltd. Semiconductor device
US9865544B2 (en) * 2015-10-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device layout having a power rail
US10068904B2 (en) * 2016-02-05 2018-09-04 Samsung Electronics Co., Ltd. Semiconductor device
US10339250B2 (en) * 2016-11-29 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating engineering change order (ECO) layout of base cell and computer-readable medium comprising executable instructions for carrying out said method
US10417369B2 (en) * 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same

Also Published As

Publication number Publication date
US11844205B2 (en) 2023-12-12
CN108933175B (zh) 2023-03-03
US10373962B2 (en) 2019-08-06
TWI748008B (zh) 2021-12-01
CN108933175A (zh) 2018-12-04
US11037935B2 (en) 2021-06-15
US20210305261A1 (en) 2021-09-30
US11587937B2 (en) 2023-02-21
US20230284428A1 (en) 2023-09-07
US20190341389A1 (en) 2019-11-07
US20180342523A1 (en) 2018-11-29
US20240090190A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11281836B2 (en) Cell structures and semiconductor devices having same
US11030373B2 (en) System for generating standard cell layout having engineering change order (ECO) cells
US11763061B2 (en) Method of making semiconductor device and semiconductor device
US10776557B2 (en) Integrated circuit structure
US11177256B2 (en) Odd-fin height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
US11296070B2 (en) Integrated circuit with backside power rail and backside interconnect
US11574107B2 (en) Method for manufacturing a cell having pins and semiconductor device based on same
US11854974B2 (en) Advanced node interconnect routing methodology
US20240090190A1 (en) Semiconductor device including unilaterally extending gates and method of forming same
KR102244993B1 (ko) 금속 절단 영역 위치 결정 방법 및 시스템
US11967596B2 (en) Power rail and signal conducting line arrangement
US20230289508A1 (en) Dummy cells placed adjacent functional blocks