TW201838115A - 晶片間訊號傳輸系統及其晶片配置方法 - Google Patents
晶片間訊號傳輸系統及其晶片配置方法 Download PDFInfo
- Publication number
- TW201838115A TW201838115A TW106111496A TW106111496A TW201838115A TW 201838115 A TW201838115 A TW 201838115A TW 106111496 A TW106111496 A TW 106111496A TW 106111496 A TW106111496 A TW 106111496A TW 201838115 A TW201838115 A TW 201838115A
- Authority
- TW
- Taiwan
- Prior art keywords
- transmission unit
- unit
- unit group
- input signal
- transmission
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 221
- 235000012431 wafers Nutrition 0.000 claims description 79
- 230000008878 coupling Effects 0.000 description 14
- 238000010168 coupling process Methods 0.000 description 14
- 238000005859 coupling reaction Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
- H04B5/22—Capacitive coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種晶片間信號傳輸系統，包括在第一方向上排列的第一單元組與第二單元組，用以提供在第一晶片與第二晶片之間的訊號傳輸。利用第一單元組與第二單元組在第二方向上具有偏移距離使得第一單元組與第二單元組在第二方向錯開，讓第一單元組與第二單元組在第二方向上的投影的交界處形成重疊區域，藉由調整第一單元組與第二單元組的重疊區域大小，可以減低因為晶片之間未對準或是鄰近訊號的電磁干擾所造成的傳輸訊號干擾與訊號衰減，從而改善訊號傳輸品質。此外，一種晶片配置方法亦被提供。
Description
本發明是有關於一種訊號傳輸技術，且特別是有關於一種晶片間訊號傳輸系統及其晶片配置方法。
隨著電子產品的微小化與成本的降低，IC晶片微小化與堆疊封裝立體化，已經成為未來半導體技術發展之重要方向，因此3D (Three Dimension) IC堆疊技術受到各方的重視。3D IC乃是將多顆晶片進行3D空間的垂直疊合，可以達到尺寸精簡的最佳效益。目前用於整合各堆疊晶片間的訊號傳遞方式中，電容耦合互相連結是其中一個關於無線晶片對晶片的連結技術。
電容耦合互連技術利用電容耦合從一個晶片到鄰近晶片來轉換訊號，無須依靠實體線路傳輸。電容耦合互連主要是透過交流耦合互連（AC coupled interconnect， ACCI）來進行，其在高頻傳輸之情況下並不需要直流電氣成份的連接，只要一個良好的交流聯繫就可完成訊號傳輸。此外，電容式耦合晶片傳輸端的設計電路較為簡單，需要有足夠的驅動即可，且所需的耦合電容面積小，相當適合應用在多個晶片之間的整合。
在高速訊號傳輸時，電容耦合通道很容易會受到鄰近訊號的串音干擾以及電磁干擾，然而，對於非接觸式電容耦合系統而言，在電路設計中例如利用金屬墊片(metal pad)作為傳送端以及接收端，而訊號經由傳送端傳送到接收端時，傳送端以及接收端面對面之間的通訊傳輸在未對準的情況下，可能會使得訊號干擾變得更加複雜並且讓問題更加惡化，而且訊號傳輸時會隨著不同位置的擺置，干擾也不盡相同，為了讓訊號的干擾有效的減緩以及達到最佳傳輸效果，尋求晶片間的電容耦合擺放的最佳化也是一門重要的課題。
有鑑於此，本發明提供一種晶片間訊號傳輸系統及其晶片配置方法，不僅具有良好的傳輸效果，還可以有效的減緩訊號的干擾與衰減，進而提升訊號傳輸品質。
本發明的一實施例的晶片間信號傳輸系統，包括第一單元組與第二單元組。第一單元組包括用以傳輸輸入訊號的第一傳輸單元組，其配置於第一晶片的表面，以及從第一傳輸單元組接收輸入訊號的第一接收單元組，其對應於第一傳輸單元組而配置於第二晶片的表面，其中第二晶片相對第一晶片配置。第二單元組相鄰配置在第一單元組的第一方向上，包括第二傳輸單元組以及第二接收單元組。第二傳輸單元組配置於第一晶片的表面，用以傳輸另一輸入訊號，第二接收單元組對應於第二傳輸單元組而配置於第二晶片的表面，從第二傳輸單元組接收另一輸入訊號，其中第一單元組與第二單元組在第二方向上具有偏移距離，第二方向不同於第一方向，偏移距離大於0微米，並且第一單元組與第二單元組在第二方向上的投影的交界處形成重疊區域
本發明的一實施例的晶片配置方法，用於晶片間的信號傳輸，包括在第一晶片的表面，沿第一方向相鄰配置第一傳輸單元組與第二傳輸單元組，第一傳輸單元組用以傳輸輸入訊號，第二傳輸單元組用以傳輸另一輸入訊號；以及分別對應於第一傳輸單元組與第二傳輸單元組而在第二晶片的表面配置第一接收單元組與第二接收單元組，第一接收單元組從第一傳輸單元組接收輸入訊號，第二接收單元組從第二傳輸單元組接收另一輸入訊號，其中第二晶片相對第一晶片配置，其中第一傳輸單元組與第二傳輸單元組在第二方向上具有偏移距離，第二方向不同於第一方向，偏移距離大於0μm（微米），並且第一傳輸單元組與第二傳輸單元組在第二方向上的投影的交界處形成重疊寬度。
基於上述，本發明實施例的晶片間訊號傳輸系統及其晶片配置方法，利用第一單元組與第二單元組在第二方向上具有偏移距離使得第一單元組與第二單元組在第二方向錯開，讓第一單元組與第二單元組在第二方向上的投影的交界處形成重疊區域，藉由調整第一單元組與第二單元組的重疊區域大小，可以減低因為晶片之間未對準或是鄰近訊號的電磁干擾所造成的傳輸訊號干擾與訊號衰減，從而改善訊號傳輸品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下提出多個實施例來說明本發明，然而本發明不僅限於所例示的多個實施例。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1A至圖1C為依據本發明一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。請參照圖1A，晶片間訊號傳輸系統10包括第一單元組100與第二單元組200，以在第一晶片300與第二晶片400之間提供傳輸訊號功能，傳輸的訊號例如是差分訊號。第一單元組100包括第一傳輸單元組110與第一接收單元組120，第二單元組200包括第二傳輸單元組210與第二接收單元組220。第一傳輸單元組110與第二傳輸單元組210例如配置在第一晶片300的表面S1上，分別傳輸輸入訊號IS。第一接收單元組120從第一傳輸單元組110接收輸入訊號IS，第二接收單元組220從第二傳輸單元組210接收另一輸入訊號IS。為了接收輸入訊號IS，第一接收單元組120與第二接收單元組220可以分別對應於第一傳輸單元組110與第二傳輸單元組210而配置在第二晶片400的表面S2上。
第二晶片400是相對第一晶片300設置，在本實施例中，第二晶片設置於第一晶片300下方，表面S1與表面S2分別為第一晶片300與第二晶片400相對的兩個表面。介電層500介於第一晶片300與第二晶片400之間，使得第一晶片300與第二晶片400之間具有高度H。
第一傳輸單元組110與第二傳輸單元組210接收輸入訊號IS後，可以透過電容耦合效應分別將輸入訊號IS傳遞至第一接收單元組120與第二接收單元組220，舉例來說，第一接收單元組120與第二接收單元組220分別配置於第一傳輸單元組110與第二傳輸單元組210的正下方的位置。
換言之，第一晶片300與第二晶片400面對面堆疊，並且分別利用設置於第一晶片300與第二晶片400表面S1、S2上的傳輸單元組110、210與接收單元組120、220，藉由電容耦合效應將輸入訊號IS從第一晶片300傳輸至第二晶片400。
在本實施例中，第二單元組200例如相鄰配置在第一單元組100的第一方向上，而且第一單元組100與第二單元組200在第二方向上可以具有偏移距離，其中第一方向與第二方向例如都是平行表面S1或表面S2的方向，而且第二方向不同於第一方向，例如第二方向是垂直第一方向的方向。下面的圖式說明中，第一方向以X方向為例，第二方向以Y方向為例。例如圖1A所示，第一單元組100與第二單元組200在X方向上相鄰配置，並且在Y方向上具有偏移距離L1，偏移距離L1的定義可以是第一單元組100的幾何中心C與第二單元組200的幾何中心C在Y方向上的距離。本發明並未對偏移距離的定義加以限制。
當偏移距離L1大於0μm（微米）的情況，第一單元組100與第二單元組200在Y方向上錯開，使得第一單元組100與第二單元組200之間相鄰但彼此不平行的邊可以圍出一個保留空間140，例如第一傳輸單元組110的邊116與第二傳輸單元組210的邊216或是第一接收單元組120的邊126與第二接收單元組220的邊226。保留空間140也可以定義為第一單元組100在Y方向上的投影與第二單元組200在X方向上的投影所重疊的區域。本發明對此並不加以限制。
相對的，第一單元組100與第二單元組200在Y方向錯開，除了形成一個保留空間140，也會產生重疊區域130，請參照圖1B與圖1C。圖1B與圖1C為依據圖1A的實施例所繪示的晶片間訊號傳輸系統結構的不同角度示意圖。第一單元組100在Y方向上的寬度是W1以及第二單元組200在Y方向上的寬度是W2。由於第二單元組200相對於第一單元組100在Y方向的偏移距離是L1，當偏移距離L1大於0微米並且小於第一單元組100與第二單元組200在Y方向上的寬度總合(W1+W2)的二分之一時，第一單元組100與第二單元組200在Y方向上的投影的交界處可以形成重疊區域130，當偏移距離L1大於或等於第一單元組100與第二單元組200在Y方向上的寬度總合(W1+W2)的二分之一時，第一單元組100與第二單元組200在Y方向上完全錯開，重疊區域130的面積為0。也就是說，請參照圖1C，第一單元組100在Y方向上的投影是100’，第二單元組200在Y方向上的投影是200’，投影100’與投影200’在Y方向上的交界處形成重疊區域130，重疊區域130的面積相對於投影100’與投影200’之中面積最大者的比例可以是大於等於0%，並且小於100%。
在此實施例中，第一單元組100與第二單元組200在Y方向上的偏移距離是L1，使得第一單元組100與第二單元組200在Y方向錯開，而改變第一單元組100與第二單元組200的重疊區域130的大小，可以減低因為晶片之間未對準或是鄰近訊號的電磁干擾所造成的傳輸訊號干擾與訊號衰減，從而改善訊號傳輸品質。
具體來說，請參照圖2A，圖2A為依據本發明的一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。在本實施例中，第一傳輸單元組110包括第一傳輸單元112與第二傳輸單元114，第一傳輸單元112與第二傳輸單元114沿Y方向相鄰排列在表面S1上，在Y方向具有間距d；第二傳輸單元組210包括第三傳輸單元212與第四傳輸單元214，第三傳輸單元212與第四傳輸單元214沿Y方向相鄰排列在表面S1上，兩者在Y方向上具有間距d。第一接收單元組120包括第一接收單元122與第二接收單元124，第一接收單元122與第二接收單元124分別對應於第一傳輸單元112與第二傳輸單元114的配置關係，例如在表面S2上沿著Y方向相鄰排列在第一傳輸單元112與第二傳輸單元114的下方，類似地，第二接收單元組220包括第三接收單元222與第四接收單元224，第三接收單元222與第四接收單元224分別對應於第三傳輸單元212與第四傳輸單元214的配置關係，例如同樣在表面S2上沿Y方向相鄰排列並且在第三傳輸單元212與第四傳輸單元214的下方。
上述的第一至第四傳輸單元112、114、212與214以及第一至第四接收單元122、124、222與224例如是金屬墊(metal pads)，可以作為電容的電極，讓輸入訊號透過電容耦合以非接觸式的方式，無須依靠實體線路由傳輸單元傳遞到與其對應的接收單元。特別說明的是，在本實施例中，上述的傳輸單元112、114、212與214與接收單元122、124、222與224都是以矩形的金屬墊為例而且彼此對應的傳輸單元與接收單元的大小相同，並且上述每一者的沿Y方向排列的邊平行於Y方向，但本發明並未對傳輸單元或接收單元的材質、形狀、或排列方向等實施方式有所限制。
在本實施例中，晶片間訊號傳輸系統20是基於側向差動(side differential)的配置方式，圖1A中的輸入訊號IS在本實施例中各為一組差分訊號，輸入訊號IS包括第一輸入訊號IS1與第一輸入訊號IS1的反相(reverse)訊號InIs1，該另一輸入訊號包括第二輸入訊號IS2與第二輸入訊號IS2的反相(reverse)訊號InIS2。具體來說，在第一單元組100中，第一傳輸單元112接收第一輸入訊號IS1，並將第一輸入訊號IS1傳輸至第一接收單元122，另一方面，第二傳輸單元114則接收第一輸入訊號IS1的反相訊號InIS1，亦即第一反相訊號InIS1，與第一輸入訊號IS1的振幅相同但相位相反。第二接收單元124則透過電容耦合方式接收由第二傳輸單元114發出的第一反相訊號InIS1。
第二單元組200也是類似的結構，由於第二單元組200在X方向上與第一單元組100相鄰配置，為了減少鄰近單元組的電磁干擾，第二單元組200的傳輸單元212與214接收第二輸入訊號IS2的正負端可以與第一單元組100的配置相反，例如第三傳輸單元212是接收第二輸入訊號IS2的反相訊號InIS2，亦即第二反相訊號InIS2，與第二輸入訊號IS2的振幅相同但相位相反，並且將第二反相訊號InIS2傳輸至第三接收單元222，另一方面，第四傳輸單元214則將第二輸入訊號IS2透過電容耦合傳遞到第四接收單元224。
在此實施例中，第一傳輸單元組110與第二傳輸單元組210在Y方向上的偏移距離是L1，偏移距離L1例如定義為第一傳輸單元組110的幾何中心C與第二傳輸單元組210的幾何中心C在Y方向上的距離。偏移距離L1使得第一傳輸單元組110與第二傳輸單元組210在Y方向上錯開而形成保留空間240，例如第一傳輸單元112與第二傳輸單元114中的鄰近第二傳輸單元組210並且沿Y方向平行排列的邊，會與第三傳輸單元212中靠近第一傳輸單元組110且平行X方向的邊，圍出保留空間240。
除此之外，第二傳輸單元114與第三傳輸單元212在Y方向上可以配置於第一傳輸單元112與第四傳輸單元214之間，而對應於傳輸單元的接收單元也會有類似的配置關係，例如第二接收單元124與第三接收單元222在Y方向上配置於第一接收單元122與第四接收單元224之間。
第一傳輸單元組110在Y方向上的寬度例如是WT1，以及第二傳輸單元組210在Y方向上的寬度例如是WT2，第一傳輸單元組110與第二傳輸單元組210在Y方向上的投影的交界處可以形成重疊區域230，具有寬度WO，其中重疊寬度WO相對於寬度WT1與寬度WT2中的最大者的比例是f，比例f可以是大於等於0%並且小於100%。此外，偏移距離L1也可以是大於0μm並且小於等於第一傳輸單元組110寬度WT1與第二傳輸單元組210的寬度WT2的總合的二分之一。
請搭配圖1C參照圖2B，圖2B為依據圖2A的實施例所繪示的晶片間訊號傳輸系統的結構示意圖。圖2B的晶片間訊號傳輸系統20’繪示的是第一單元組100與第二單元組200在Y方向上完全錯開的情形，此時重疊區域130的面積相對於投影100’與投影200’之中面積最大者的重疊比例是0%，重疊寬度WO是0μm。值得注意的是在本實施例中，由於傳輸單元與接收單元大小相同並上下對齊，因此重疊區域130的重疊比例與第一傳輸單元組110與第二傳輸單元組210的重疊寬度WO相對於寬度WT1與寬度WT2中的最大者的比例f一致，也就是說比例f也是0%。
上述的重疊寬度WO與傳輸單元組110或210在Y方向的寬度的其中最大者的最適比例與間距d的大小有關。當間距d是大於等於5μm並且小於等於20μm，較佳者，比例f是落在55%到75%的範圍內，更佳者，比例f是落在55%到65%的範圍內。
圖2C為依據本發明的另一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。本發明的晶片間訊號傳輸系統的輸入訊號配置方式並不限於側向差動方式，圖2C的晶片間訊號傳輸系統20”的結構細節、配置關係及其實施方式與上述的圖1A至圖2B的實施例相同或相似，可由上述圖1A至圖2B的實施例的晶片間訊號傳輸系統10、20、20’之敘述中獲致足夠的教示、建議與實施說明，在此不再重述。唯一的差異在於第二單元組200的輸入訊號IS的配置方式。
在本實施例中，第一單元組100的輸入訊號IS的配置方法與圖2A與圖2B的實施例一樣，第一傳輸單元112接收第一輸入訊號IS1，並將第一輸入訊號IS1傳輸至第一接收單元122，第二傳輸單元114接收第一反相訊號InIS1並透過電容耦合方式傳送至第二接收單元124。但本實施例與圖2A或圖2B的實施例的差異在於第二單元組200的傳輸單元212與214接收第二輸入訊號IS2的正負端與第一單元組100的配置相同，第三傳輸單元212接收第二輸入訊號IS2並將之傳輸至第三接收單元222，第四傳輸單元214則將第二反相訊號InIS2透過電容耦合傳遞到第四接收單元224。
特別說明的是，圖2C的晶片間訊號傳輸系統20”繪示的是第一單元組100與第二單元組200在Y方向上完全錯開的情形，但是本發明並不受限於此，晶片間訊號傳輸系統20”的第一單元組100與第二單元組200在Y方向上也可以是部份錯開，如同圖2A所示。此外，圖2B與圖2C的表面S1與表面S2的面積相對大小僅為示意，本發明對此並不限制。
圖3A為依據本發明的另一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。圖3A的晶片間訊號傳輸系統30的結構細節、配置關係及其實施方式與上述的圖1A至圖2C的實施例相同或相似，可由上述圖1A至圖2C的實施例的晶片間訊號傳輸系統10、20、20’、20”之敘述中獲致足夠的教示、建議與實施說明，在此不再重述。其主要的區別在於在本實施例中，晶片間訊號傳輸系統30是基於對向差動(corner differential)的配置方式。
由於習知的側向差動(side differential)的配置方式是將差動的輸入端(即正訊號與反相訊號)併排放置在一起，傳輸訊號時會容易被隔壁的電容干擾造成失真，而習知的對向差動(corner differential)的配置方式是放置一對交錯排列的差動在對角線兩側，並且鄰近靠在一起，相較於習知的側向差動，對向差動能夠改善訊號間的雜訊干擾。
在本實施例中，圖1A中的輸入訊號IS在本實施例中為兩組差分訊號的混合，第一傳輸單元組110接收的輸入訊號IS包括第一反相訊號InIS1與第二反相訊號InIS2，第二傳輸單元組210接收的另一輸入訊號包括第一輸入訊號IS1與第二輸入訊號IS2。具體來說，第一傳輸單元112接收第二反相訊號InIS2，並透過電容耦合方式將第二反相訊號InIS2傳輸至第一接收單元122，第二傳輸單元114則第一反相訊號InIS1傳輸至第二接收單元124，第三傳輸單元212是接收第一輸入訊號IS1並將其傳輸至第三接收單元222，第四傳輸單元214則將第二輸入訊號IS2透過電容耦合傳遞到第四接收單元224。
類似地，偏移距離是L1，因此第一傳輸單元組110與第二傳輸單元組210在Y方向上的投影的交界處也可以形成重疊區域230，具有寬度WO，在此實施例中，當間距d是大於等於5μm並且小於等於20μm，較佳者，比例f是大於等於60%並且小於100%，更佳者，當間距d是大於10μm並且小於等於15μm，比例f是落在75%到85%的範圍內，或是當間距d是大於15μm並且小於等於20μm，比例f落是在65%到75%的範圍內。
請參照圖3B，圖3B為依據圖3A的實施例所繪示的晶片間訊號傳輸系統的結構示意圖。圖3B的晶片間訊號傳輸系統30’繪示的是第一單元組100與第二單元組200在Y方向上完全錯開的情形，此時重疊區域130的面積相對於投影100’與投影200’之中面積最大者的重疊比例是0%，重疊寬度WO是0μm。值得注意的是在本實施例中，由於傳輸單元與接收單元大小相同並上下對齊，因此重疊區域130的重疊比例與第一傳輸單元組110與第二傳輸單元組210的重疊寬度WO相對於寬度WT1與寬度WT2中的最大者的比例f一致，也就是說比例f也是0%。此外，圖3B的表面S1與表面S2的面積相對大小僅為示意，本發明對此並不限制。
特別說明的是，在上述的圖式說明中，第一傳輸單元組110與第二傳輸單元組210在Y方向上的偏移距離L1與第一接收單元組120和第二接收單元組220在Y方向的偏移距離相同，但本發明並不對此加以限制，所屬技術領域具有通常知識者可依實際需求而對此作適當調整，亦即上述的接收單元也可以與其對應的傳輸單元具有適當的偏移。其詳細實施方式可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明，因此不再贅述。
圖4為依據本發明的一實施例所繪示的晶片配置方法的步驟流程圖。以下請搭配圖1A至圖3B的任一實施例參照圖4，本實施例的方法適用於圖1A至圖3B的晶片間訊號傳輸系統。以下即搭配晶片間訊號傳輸系統10、20、20’、20”、30或30’中的各項元件，說明本實施例晶片配置方法的詳細流程。在步驟S410中，將第一晶片與第二晶片相對設置，例如第一晶片與第二晶片面對面堆疊。在步驟S420中，在第一晶片的表面，沿第一方向相鄰配置第一傳輸單元組與第二傳輸單元組，以及第一傳輸單元組與該第二傳輸單元組在第二方向上具有偏移距離，該偏移距離大於0μm，使得第二傳輸單元組與第一傳輸單元組在第二方向錯開，第一傳輸單元組與第二傳輸單元組在第二方向上的投影的交界處形成一重疊寬度，其中第一方向不同於第一方向，第一方向與第二方向例如是平行於第一晶片的表面並且相互垂直的方向。第一傳輸單元組接收一輸入訊號，第二傳輸單元組接收另一輸入訊號。在步驟S430中，分別對應於第一傳輸單元組與第二傳輸單元組而在第二晶片的表面配置第一接收單元組與第二接收單元組，第一傳輸單元組傳輸輸入訊號至第一接收單元組，第二傳輸單元組傳輸另一輸入訊號至第二接收單元組，其中上述的第一晶片的表面與第二晶片的表面例如是相對的兩個表面。
綜上所述，本發明提出一種晶片間訊號傳輸系統及其晶片配置方法，利用第一單元組與第二單元組在第二方向上具有偏移距離使得第一單元組與第二單元組在第二方向錯開，讓第一單元組與第二單元組在第二方向上的投影的交界處形成重疊區域，藉由調整第一單元組與第二單元組的重疊區域大小，可以減低因為晶片之間未對準或是鄰近訊號的電磁干擾所造成的傳輸訊號干擾與訊號衰減，從而改善訊號傳輸品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、20’、20”、30、30’‧‧‧晶片間訊號傳輸系統
100‧‧‧第一單元組
110‧‧‧第一傳輸單元組
112‧‧‧第一傳輸單元
114‧‧‧第二傳輸單元
120‧‧‧第一接收單元組
122‧‧‧第一接收單元
124‧‧‧第二接收單元
130、230‧‧‧重疊區域
140、240‧‧‧保留空間
116、126、216、226‧‧‧邊
200‧‧‧第二單元組
210‧‧‧第二傳輸單元組
212‧‧‧第三傳輸單元
214‧‧‧第四傳輸單元
220‧‧‧第二接收單元組
222‧‧‧第三接收單元
224‧‧‧第四接收單元
300‧‧‧第一晶片
400‧‧‧第二晶片
500‧‧‧介電層
100’、200’‧‧‧投影
C‧‧‧幾何中心
H‧‧‧高度
d‧‧‧間距
L1‧‧‧偏移距離
S1、S2‧‧‧表面
IS‧‧‧輸入訊號
IS1‧‧‧第一輸入訊號
InIS1‧‧‧第一反相訊號
IS2‧‧‧第二輸入訊號
InIS2‧‧‧第二反相訊號
W1、W2、WT1、WT2、WO‧‧‧寬度
X、Y、Z‧‧‧方向
圖1A為依據本發明的一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。 圖1B與圖1C為依據圖1A的實施例所繪示的晶片間訊號傳輸系統結構的不同角度示意圖。 圖2A為依據本發明的一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。 圖2B為依據圖2A的實施例所繪示的晶片間訊號傳輸系統的結構示意圖。 圖2C為依據本發明的另一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。 圖3A為依據本發明的另一實施例所繪示的晶片間訊號傳輸系統的結構示意圖。 圖3B為依據圖3A的實施例所繪示的晶片間訊號傳輸系統的結構示意圖。 圖4為依據本發明的一實施例所繪示的晶片配置方法的步驟流程圖。
Claims (19)
- 一種晶片間信號傳輸系統，包括： 一第一單元組，包括： 一第一傳輸單元組，配置於一第一晶片的表面，該第一傳輸單元組用以傳輸一輸入訊號；以及 一第一接收單元組，對應於該第一傳輸單元組配置於一第二晶片的表面，該第二接收單元組從該第一傳輸單元組接收該輸入訊號，其中該第二晶片相對該第一晶片配置；以及 一第二單元組，相鄰配置在該第一單元組的一第一方向上，該第二單元組包括： 一第二傳輸單元組，配置於該第一晶片的表面，該第二傳輸單元組用以傳輸一另一輸入訊號；以及 一第二接收單元組，對應於該第二傳輸單元組配置於該第二晶片的表面，該第二接收單元組從該第二傳輸單元組接收該另一輸入訊號， 其中該第一單元組與該第二單元組在一第二方向上具有一偏移距離，該第二方向不同於該第一方向，該偏移距離大於0微米，並且該第一單元組與該第二單元組在該第二方向上的投影的交界處形成一重疊區域。
- 如申請專利範圍第1項所述的晶片間信號傳輸系統，其中該重疊區域的面積相對於該第一單元組與該第二單元組分別於該第二方向上的投影面積之中的最大者的比例是大於等於0%並且小於100%。
- 如申請專利範圍第1項所述的晶片間信號傳輸系統，其中， 該第一傳輸單元組包括一第一傳輸單元與一第二傳輸單元，該第一傳輸單元與該第二傳輸單元沿該第二方向相鄰排列； 該第一接收單元組包括一第一接收單元與一第二接收單元，該第一接收單元與該第二接收單元分別對應於該第一傳輸單元與該第二傳輸單元的配置關係，並且沿該第二方向相鄰排列； 該第二傳輸單元組包括一第三傳輸單元與一第四傳輸單元，該第三傳輸單元與該第四傳輸單元沿該第二方向相鄰排列；以及 該第二接收單元組包括一第三接收單元與一第四接收單元，該第三接收單元與該第四接收單元分別對應於該第三傳輸單元與該第四傳輸單元的配置關係，並且沿該第二方向相鄰排列。
- 如申請專利範圍第3項所述的晶片間信號傳輸系統，其中該第一傳輸單元、該第二傳輸單元、該第三傳輸單元、該第四傳輸單元、該第一接收單元、該第二接收單元、該第三接收單元與該第四接收單元中的每一個沿該第二方向排列的邊平行於該第二方向。
- 如申請專利範圍第3項所述的晶片間信號傳輸系統，其中該第二傳輸單元與該第三傳輸單元在該第二方向上配置於該第一傳輸單元與該第四傳輸單元之間，並且該第二接收單元與該第三接收單元在該第二方向上配置於該第一接收單元與該第四接收單元之間。
- 如申請專利範圍第5項所述的晶片間信號傳輸系統，其中該輸入訊號包括一第一輸入訊號與該第一輸入訊號的反相訊號，該另一輸入訊號包括一第二輸入訊號與該第二輸入訊號的反相訊號，該第一傳輸單元將該第一輸入訊號傳輸至該第一接收單元，該第二傳輸單元將該第一輸入訊號的反相訊號傳輸至該第二接收單元，該第四傳輸單元將該第二輸入訊號傳輸至該第四接收單元，以及該第三傳輸單元將該第二輸入訊號的反相訊號傳輸至該第三接收單元。
- 如申請專利範圍第6項所述的晶片間信號傳輸系統，其中該第一傳輸單元與該第二傳輸單元在該第二方向上具有一間距，該第三傳輸單元與該第四傳輸單元在該第二方向上具有該間距，其中該第一傳輸單元組與該第二傳輸單元組在該第二方向上的投影的交界處形成一重疊寬度，該重疊寬度相對於該第一傳輸單元組與該第二傳輸單元組在該第二方向上的寬度之中的最大者的比例是f，其中該間距是大於等於5微米並且小於等於20微米，該比例f是大於等於55%並且小於等於75%。
- 如申請專利範圍第5項所述的晶片間信號傳輸系統，其中該輸入訊號包括一第一輸入訊號的反相訊號與一第二輸入訊號的反相訊號，該另一輸入訊號包括該第一輸入訊號與該第二輸入訊號，該第一傳輸單元將該第二輸入訊號的反相訊號傳輸至該第一接收單元，該第二傳輸單元將該第一輸入訊號的反相訊號傳輸至該第二接收單元，該第三傳輸單元將該第一輸入訊號傳輸至該第三接收單元，並且該第四傳輸單元將該第二輸入訊號傳輸至該第四接收單元。
- 如申請專利範圍第8項所述的晶片間信號傳輸系統，其中該第一傳輸單元與該第二傳輸單元在該第二方向上具有一間距，該第三傳輸單元與該第四傳輸單元在該第二方向上具有該間距，其中該第一傳輸單元組與該第二傳輸單元組在該第二方向上的投影的交界處形成一重疊寬度，該重疊寬度相對於該第一傳輸單元組與該第二傳輸單元組在該第二方向上的寬度之中的最大者的比例是f，其中該間距是大於等於5微米並且小於等於20微米，該比例f是大於等於60%並且小於100%。
- 如申請專利範圍第1項所述的晶片間信號傳輸系統，其中該偏移距離定義為該第一單元組的幾何中心與該第二單元組的幾何中心在該第二方向上的距離，該偏移距離是大於0微米並且小於等於該第一單元組與該第二單元組在該第二方向上的寬度總合的二分之一。
- 一種晶片配置方法，用於晶片間的信號傳輸，包括： 在一第一晶片的表面，沿一第一方向相鄰配置一第一傳輸單元組與一第二傳輸單元組，該第一傳輸單元組用以傳輸一輸入訊號與該第二傳輸單元組用以傳輸一另一輸入訊號；以及 分別對應於該第一傳輸單元組與該第二傳輸單元組而在一第二晶片的表面配置一第一接收單元組與一第二接收單元組，該第一接收單元組從該第一傳輸單元組接收該輸入訊號與該第二接收單元組從該第二傳輸單元組接收該另一輸入訊號，其中該第二晶片相對該第一晶片配置， 其中該第一傳輸單元組與該第二傳輸單元組在一第二方向上具有一偏移距離，該第二方向不同於該第一方向，該偏移距離大於0微米，並且該第一傳輸單元組與該第二傳輸單元組在該第二方向上的投影的交界處形成一重疊寬度。
- 如申請專利範圍第11項所述的晶片配置方法，其中該重疊寬度相對於該第一傳輸單元組與該第二傳輸單元組在該第二方向上的寬度之中的最大者的比例是大於等於0%並且小於100%。
- 如申請專利範圍第11項所述的晶片配置方法，其中， 該第一傳輸單元組包括一第一傳輸單元與一第二傳輸單元，該第一傳輸單元與該第二傳輸單元沿該第二方向相鄰排列； 該第一接收單元組包括一第一接收單元與一第二接收單元，該第一接收單元與該第二接收單元分別對應於該第一傳輸單元與該第二傳輸單元的配置關係，並且沿該第二方向相鄰排列； 該第二傳輸單元組包括一第三傳輸單元與一第四傳輸單元，該第三傳輸單元與該第四傳輸單元沿該第二方向相鄰排列；以及 該第二接收單元組包括一第三接收單元與一第四接收單元，該第三接收單元與該第四接收單元分別對應於該第三傳輸單元與該第四傳輸單元的配置關係，並且沿該第二方向相鄰排列。
- 如申請專利範圍第13項所述的晶片配置方法，其中還包括： 將該第二傳輸單元與該第三傳輸單元在該第二方向上配置於該第一傳輸單元與該第四傳輸單元之間；以及 將該第二接收單元與該第三接收單元在該第二方向上配置於該第一接收單元與該第四接收單元之間。
- 如申請專利範圍第14項所述的晶片配置方法，其中該輸入訊號包括一第一輸入訊號與該第一輸入訊號的反相訊號，該另一輸入訊號包括一第二輸入訊號與該第二輸入訊號的反相訊號，該第一傳輸單元將該第一輸入訊號傳輸至該第一接收單元，該第二傳輸單元將該第一輸入訊號的反相訊號傳輸至該第二接收單元，該第四傳輸單元將該第二輸入訊號傳輸至該第四接收單元，以及該第三傳輸單元將該第二輸入訊號的反相訊號傳輸至該第三接收單元。
- 如申請專利範圍第15項所述的晶片配置方法，其中該第一傳輸單元與該第二傳輸單元在該第二方向上具有一間距，該第三傳輸單元與該第四傳輸單元在該第二方向上具有該間距，其中該重疊寬度相對於該第一傳輸單元組與該第二傳輸單元組在該第二方向上的寬度之中的最大者的比例是f，其中該間距是大於等於5微米並且小於等於20微米，該比例f是大於等於55%並且小於等於75%。
- 如申請專利範圍第14項所述的晶片配置方法，其中該輸入訊號包括一第一輸入訊號的反相訊號與一第二輸入訊號的反相訊號，該另一輸入訊號包括該第一輸入訊號與該第二輸入訊號，該第一傳輸單元將該第二輸入訊號的反相訊號傳輸至該第一接收單元，該第二傳輸單元將該第一輸入訊號的反相訊號傳輸至該第二接收單元，該第三傳輸單元將該第一輸入訊號傳輸至該第三接收單元，並且該第四傳輸單元將該第二輸入訊號傳輸至該第四接收單元。
- 如申請專利範圍第17項所述的晶片配置方法，其中該第一傳輸單元與該第二傳輸單元在該第二方向上具有一間距，該第三傳輸單元與該第四傳輸單元在該第二方向上具有該間距，其中該重疊寬度相對於該第一傳輸單元組與該第二傳輸單元組在該第二方向上的寬度之中的最大者的比例是f，其中該間距是大於等於5微米並且小於等於20微米，該比例f是大於等於60%並且小於100%。
- 如申請專利範圍第11項所述的晶片配置方法，其中該偏移距離定義為該第一傳輸單元組的幾何中心與該第二傳輸單元組的幾何中心在該第二方向上的距離，該偏移距離是大於0微米並且小於等於該第一傳輸單元組與該第二傳輸單元組在該第二方向上的寬度總合的二分之一。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106111496A TWI626721B (zh) | 2017-04-06 | 2017-04-06 | 晶片間訊號傳輸系統及其晶片配置方法 |
| US15/657,209 US10063282B1 (en) | 2017-04-06 | 2017-07-24 | Chip-to-chip signal transmission system and method for arranging chips thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106111496A TWI626721B (zh) | 2017-04-06 | 2017-04-06 | 晶片間訊號傳輸系統及其晶片配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI626721B TWI626721B (zh) | 2018-06-11 |
| TW201838115A true TW201838115A (zh) | 2018-10-16 |
Family
ID=63208317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106111496A TWI626721B (zh) | 2017-04-06 | 2017-04-06 | 晶片間訊號傳輸系統及其晶片配置方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10063282B1 (zh) |
| TW (1) | TWI626721B (zh) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6823501B1 (en) | 2001-11-28 | 2004-11-23 | Reshape, Inc. | Method of generating the padring layout design using automation |
| US7659619B1 (en) * | 2004-10-13 | 2010-02-09 | Sun Microsystems, Inc. | Structures for Z-aligned proximity communication |
| US7592707B2 (en) * | 2005-10-03 | 2009-09-22 | Sun Microsystems, Inc. | Method and apparatus for facilitating proximity communication and power delivery |
| KR101486372B1 (ko) * | 2007-07-25 | 2015-01-26 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| US8975752B2 (en) * | 2008-01-09 | 2015-03-10 | Oracle America, Inc. | Multiple access over proximity communication |
| JP5644521B2 (ja) * | 2011-01-14 | 2014-12-24 | ソニー株式会社 | 信号伝送装置、及び、電子機器 |
| US9029234B2 (en) | 2012-05-15 | 2015-05-12 | International Business Machines Corporation | Physical design symmetry and integrated circuits enabling three dimentional (3D) yield optimization for wafer to wafer stacking |
| KR20140065909A (ko) * | 2012-11-22 | 2014-05-30 | 에스케이하이닉스 주식회사 | 송신회로, 수신회로 및 송/수신 시스템 |
| TWI493666B (zh) * | 2013-01-25 | 2015-07-21 | 義守大學 | 晶片間信號傳輸系統及晶片間電容耦合傳輸電路 |
| TWI492554B (zh) * | 2013-07-04 | 2015-07-11 | 義守大學 | 訊號傳輸系統與訊號傳輸電路 |
| TWI539565B (zh) | 2014-01-29 | 2016-06-21 | 森富科技股份有限公司 | 記憶體與記憶體球位焊墊之佈局方法 |
-
2017
- 2017-04-06 TW TW106111496A patent/TWI626721B/zh not_active IP Right Cessation
- 2017-07-24 US US15/657,209 patent/US10063282B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US10063282B1 (en) | 2018-08-28 |
| TWI626721B (zh) | 2018-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051425B (zh) | 用于减少通道串扰的耦合通孔 | |
| CN102291931B (zh) | 差动对信号传输结构、线路板及电子模块 | |
| US20060266549A1 (en) | Printed circuit board with differential vias arrangement | |
| US20130135041A1 (en) | Ultra high speed signal transmission/reception | |
| US9431177B2 (en) | Interface for communication between voltage domains | |
| CN111952256B (zh) | 电子封装 | |
| WO2018236336A1 (en) | RF WAVEGUIDES IN A HOUSING AS INTERCONNECTIONS BETWEEN BANDWIDTH OF BAND AND METHODS OF USING THE SAME | |
| US20140062611A1 (en) | Filtering device with slotted ground structure | |
| US20140264907A1 (en) | Stubby pads for channel cross-talk reduction | |
| CN103477567A (zh) | 模块间通信装置 | |
| TW201225246A (en) | Multi-chip stack structure | |
| US20150319847A1 (en) | Wiring substrate | |
| WO2018228581A1 (en) | Inductors for chip to chip near field communication | |
| US20130034971A1 (en) | Interconnecting mechanism for 3d integrated circuit | |
| US20200075229A1 (en) | Isolator and communication system | |
| TW201517376A (zh) | 用於晶片間無線功率傳輸之天線 | |
| TWI626721B (zh) | 晶片間訊號傳輸系統及其晶片配置方法 | |
| JP2011181914A (ja) | マルチチップパッケージ | |
| TWI773971B (zh) | 積體電路晶片、封裝基板及電子總成 | |
| TWI394507B (zh) | 互補式金屬耦合線 | |
| US20120208457A1 (en) | Capacitive proximity communication using tuned-inductor | |
| US20230034619A1 (en) | Interconnection structures to improve signal integrity within stacked dies | |
| JP2006100797A (ja) | 伝送線路 | |
| TW200303597A (en) | Semiconductor device | |
| TWI853184B (zh) | 配置三維堆疊晶片間的訊號墊片的方法和電子裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |