TW201837905A - 資料儲存裝置以及其操作方法 - Google Patents
資料儲存裝置以及其操作方法 Download PDFInfo
- Publication number
- TW201837905A TW201837905A TW106110278A TW106110278A TW201837905A TW 201837905 A TW201837905 A TW 201837905A TW 106110278 A TW106110278 A TW 106110278A TW 106110278 A TW106110278 A TW 106110278A TW 201837905 A TW201837905 A TW 201837905A
- Authority
- TW
- Taiwan
- Prior art keywords
- page
- pages
- block
- die
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一種資料儲存裝置的寫入操作最佳化技術。一資料儲存裝置採用一快閃記憶體,包括K個晶粒。各晶粒包括N個區塊面。各區塊面包括複數個區塊。各區塊包括複數頁。一字線操作同一區塊中的M頁。K、N以及M各自為大於1的整數。該資料儲存裝置的一控制器將一主機連續下達的第一組L頁數據寫入一第一晶粒的L頁,L為N與M的乘積。該第一晶粒的上述L頁是由該第一晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成,且該第一晶粒的N個區塊面係交錯提供頁空間供上述第一組L頁數據寫入。
Description
本發明係有關於使用快閃記憶體的資料儲存裝置。
現今資料儲存裝置常以快閃記憶體(flash memory)為儲存媒體。快閃記憶體常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)...等產品。另外有一種應用是採多晶片封裝、將快閃記憶體與其控制器包裝在一起-稱為嵌入式快閃記憶體模組(如eMMC)。
快閃記憶體之資料更新並非對同樣儲存空間作複寫,而是將更新資料儲存在閒置空間;至於舊儲存內容則轉為無效。頻繁的寫入操作容易致使儲存空間充斥無效數據,致使快閃記憶體的使用率不理想。快閃記憶體的寫入最佳化為本技術領域重要課題。
根據本案一種實施方式所實現的一資料儲存裝置包括一快閃記憶體以及一控制器。該快閃記憶體包括K個晶粒。各晶粒包括N個區塊面。各區塊面包括複數個區塊。各區塊包括複數頁。一字線操作同一區塊中的M頁。K、N以及M各自為大於1的整數。該控制器將一主機連續下達的第一組L頁數 據寫入上述K個晶粒中一第一晶粒的L頁。L為N與M的乘積。該第一晶粒的上述L頁是由該第一晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成。該第一晶粒的N個區塊面係交錯提供頁空間供上述第一組L頁數據寫入。
根據本案一種實施方式所實現的一資料儲存裝置操作方法包括將一主機連續下達的第一組L頁數據寫入該資料儲存裝置的一快閃記憶體的K個晶粒中一第一晶粒的L頁。各晶粒包括N個區塊面。各區塊面包括複數個區塊。各區塊包括複數頁。且一字線操作同一區塊中的M頁。K、N以及M各自為大於1的整數。所述操作方法是令L為N與M的乘積。該第一晶粒的上述L頁是由該第一晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成。該第一晶粒的N個區塊面係交錯提供頁空間供上述第一組L頁數據寫入。
下文特舉實施例,並配合所附圖示,詳細說明本發明內容。
200‧‧‧資料儲存裝置
202‧‧‧控制器
204‧‧‧快閃記憶體
206‧‧‧主機
Die0、Die1、Die2、Die3‧‧‧晶粒
P0、P1‧‧‧區塊面
page0、page1、page2、page3…page511‧‧‧頁
Tprogram0、Tprogram1、Tprogram2、Tprogram3‧‧‧程式化時間
第1A圖、第1B圖、第1C圖分別對應SLC、MLC、TLC技術,圖解不同邏輯意義下,相對閘極浮動電子的存儲單元分布概率;第2圖圖解根據本案一種實施方式所實現的一資料儲存裝置200;第3A圖更針對多階存儲單元(MLC)技術,圖解所有晶粒Die0~Die3接收數據的順序; 第3B圖對應第3A圖顯示上述32筆數據寫入晶粒Die0~Die3的時序;且第4圖針對三階存儲單元(TLC)技術,圖解所有晶粒Die0~Die3接收數據的順序。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念,且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
快閃記憶體的存儲單元有多種形式。單階存儲單元(single level cell,簡稱SLC)儲存單一位元。多階存儲單元(multiple level cell,簡稱MLC)儲存兩個位元。三階存儲單元(triple level cell,簡稱TLC)儲存三個位元。第1A圖、第1B圖、第1C圖分別對應SLC、MLC、TLC技術,圖解不同邏輯意義下,相對閘極浮動電子的存儲單元分布概率。如圖所示,一存儲單元的邏輯定義是依照存儲單元的閘極浮動電子量劃分。
關於一存儲單元對應單一位元的單階存儲單元(SLC),其對應一字線(word line)操作的集合可為一頁(page)空間。關於一存儲單元對應雙位元的多階存儲單元(MLC),其對應一字線操作的集合可為兩頁空間。關於一存儲單元對應三個位元的三階存儲單元(TLC),其對應一字線操作的集合可為三頁空間。本案旨在於各字線啟動時,最佳化使用其所致動的所有頁。
第2圖圖解根據本案一種實施方式所實現的一資料儲存裝置200,其中包括一控制器202以及一快閃記憶體 (flash memory)204。在該控制器202的操作下,一主機206得以對該快閃記憶體204進行存取。
快閃記憶體204以多個晶粒Die0、Die1、Die2以及Die3實現。各晶粒包含兩個區塊面(planes,各晶粒內的P0與P1)。各區塊面劃分為複數個區塊(blocks),其中各區塊包括複數頁(pages)。圖中僅繪製出各區塊面的一個區塊,包括該區塊的複數頁,編號page0至page511。
主機206下達的數據將由控制器202以最佳化方式寫入該快閃記憶體204。以對應雙位元的多階存儲單元(MLC)技術而言,控制器202是將主機連續發下的四頁(pages)數據跨區塊頁(planes)地寫入一晶粒(die)的四頁,其中同一區塊頁(plane)貢獻同一字線控制的兩頁空間。不同區塊頁(planes)之寫入穿插進行。以晶粒Die0為例,區塊頁P0所示該區塊的頁page0與頁page1是以同字線操作,且區塊頁P1所示該區塊的頁page0與頁page1是以同字線操作。主機連續發下的四頁(pages)數據是對應寫入晶粒Die0中區塊頁P0所示區塊的頁page0、區塊頁P1所示區塊的頁page0、區塊頁P0所示區塊的頁page1以及區塊頁P1所示區塊的頁page1。其他晶粒(Die1~Die3)也是同樣操作概念。圖中實線顯示晶粒(die)內的z型寫入方式。各次z型寫入是一次性操作在一晶粒上。如此設計不浪費地使用快閃記憶體204空間。控制器202可更有緩衝器(SRAM或DRAM)收集各晶粒一次性寫入數據。假設寫入操作湊不成四頁數據,浪費的只有該z型末端沒有填入數據的空間。區塊頁(planes)交錯供應頁空間的設計使得非預期斷電損壞z型末端兩頁時,也不影響z 型前端兩頁的數據。
以對應三個位元的三階存儲單元(TLC)技術而言,控制器202是將主機連續發下的六頁(pages)數據跨區塊頁(planes)地寫入一晶粒(die)的六頁,其中同一區塊頁(plane)貢獻同一字線控制的三頁空間,不同區塊頁(planes)之寫入穿插進行。以晶粒Die0為例,區塊頁P0所示該區塊的頁page0、頁page1與頁page2是以同字線操作,且區塊頁P1所示該區塊的頁page0、頁page1與頁page2是以同字線操作。主機連續發下的六頁(pages)數據是對應寫入晶粒Die0中區塊頁P0所示區塊的頁page0、區塊頁P1所示區塊的頁page0、區塊頁P0所示區塊的頁page1、區塊頁P1所示區塊的頁page1、區塊頁P0所示區塊的頁page2以及區塊頁P1所示區塊的頁page2。其他晶粒(Die1~Die3)也是同樣操作概念。圖中實線結合虛線顯示晶粒(die)內的鋸齒型(雙z型)寫入方式。各次鋸齒型寫入是一次性操作在一晶粒上。如此設計不浪費地使用快閃記憶體204空間。假設寫入操作湊不成六頁數據,浪費的只有該鋸齒型末端沒有填入數據的空間。區塊頁(planes)交錯提供頁空間的設計使得非預期斷電損壞鋸齒型末端兩頁或四頁時,也不影響鋸齒型前端四頁或兩頁的數據。
第3A圖更針對多階存儲單元(MLC)技術,圖解所有晶粒Die0~Die3接收數據的順序。主機下達的數據依照時間順序編號,圖中包括編號0~31的32筆數據。控制器202是以上述z型寫入將編號0~3的四筆數據一次性填入晶粒Die0後,又以上述z型寫入將編號4~7的四筆數據一次性填入晶粒Die1,又以上 述z型寫入將編號8~11的四筆數據一次性填入晶粒Die2,又以上述z型寫入將編號12~15的四筆數據一次性填入晶粒Die3,又以上述z型寫入將編號16~19的四筆數據一次性填入晶粒Die0,又以上述z型寫入將編號20~23的四筆數據一次性填入晶粒Die1,又以上述z型寫入將編號24~27的四筆數據一次性填入晶粒Die2,又以上述z型寫入將編號28~31的四筆數據一次性填入晶粒Die3。
第3B圖對應第3A圖顯示上述32筆數據寫入晶粒Die0~Die3的時序。由於不同晶粒的程式化可併行,編號0~3的四筆數據之程式化時間Tprogram0、編號4~7的四筆數據之程式化時間Tprogram1、編號8~11的四筆數據之程式化時間Tprogram2、編號12~15的四筆數據之程式化時間Tprogram3可重疊。主機206發下的編號0~15數據幾乎無延滯地寫入該快閃記憶體204。後續編號16~31的16筆數據也在對應之晶粒(die)前一波程式化結束後,有效率地接續進行。
第4圖針對三階存儲單元(TLC)技術,圖解所有晶粒Die0~Die3接收數據的順序。主機下達的數據依照時間順序編號,圖中包括編號0~23的24筆數據。控制器202是以上述鋸齒型寫入將編號0~5的六筆數據一次性填入晶粒Die0後,又以上述鋸齒型寫入將編號6~11的六筆數據一次性填入晶粒Die1,又以上述鋸齒型寫入將編號12~17的六筆數據一次性填入晶粒Die2,又以上述鋸齒型寫入將編號18~23的六筆數據一次性填入晶粒Die3。此24筆數據同樣可無延滯地寫入晶粒Die0~Die3。
除了前述實施例,其他晶粒數量(大於1的整數K)、各晶粒其他區塊面數量(大於1的整數N)、或更多階(大於1的整數階M)使用的存儲單元都可依照前述概念操作。此外,基於以上技術內容,本案更涉及資料儲存裝置操作方法。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (20)
- 一種資料儲存裝置,包括:一快閃記憶體,包括K個晶粒,其中,各晶粒包括N個區塊面,各區塊面包括複數個區塊,各區塊包括複數頁,且一字線操作同一區塊中的M頁,K、N以及M各自為大於1的整數;以及一控制器,將一主機連續下達的第一組L頁數據寫入上述K個晶粒中一第一晶粒的L頁,其中,L為N與M的乘積,該第一晶粒的上述L頁是由該第一晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成,且該第一晶粒的N個區塊面係交錯提供頁空間供上述第一組L頁數據寫入。
- 如申請專利範圍第1項所述之資料儲存裝置,其中:該控制器將該主機接續上述第一組L頁數據下達的第二組L頁數據寫入上述K個晶粒中一第二晶粒提供的L頁;且該第二晶粒的上述L頁是由該第二晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成,且該第二晶粒的N個區塊面係交錯提供頁空間供上述第二組L頁數據寫入。
- 如申請專利範圍第2項所述之資料儲存裝置,其中:該控制器將該主機上述第二組L頁數據之後依序下達的第三組L頁數據至第K組頁數據分別寫入上述K個晶粒中一第三晶粒至第K晶粒各自提供的L頁;且上述第三至第K晶粒各自的上述L頁是由各晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成,且各晶粒的N個區塊面係交錯提供頁空間供所對應的該組L頁數據寫入。
- 如申請專利範圍第3項所述之資料儲存裝置,其中:該控制器將該主機接續上述第K組L頁數據之後下達的第(K+1)組L頁數據寫入上述該第一晶粒提供的另外L頁。
- 如申請專利範圍第1項所述之資料儲存裝置,其中:該控制器係一次性填寫一個上述晶粒跨區塊面的N個區塊的L頁,且各區塊提供的係同一字線操作的M頁。
- 如申請專利範圍第1項所述之資料儲存裝置,其中:該快閃記憶體採用多階存儲單元,使同一字線操作同一區塊面的兩頁。
- 如申請專利範圍第6項所述之資料儲存裝置,其中:上述區塊面的數量N為2;且上述晶粒的數量K為4。
- 如申請專利範圍第1項所述之資料儲存裝置,其中:該快閃記憶體採用三階存儲單元,使同一字線操作同一區塊面的三頁。
- 如申請專利範圍第8項所述之資料儲存裝置,其中:上述區塊面的數量N為2;且上述晶粒的數量K為4。
- 如申請專利範圍第1項所述之資料儲存裝置,其中:該控制器對同晶粒係採z型寫入或鋸齒型寫入。
- 一種資料儲存裝置操作方法,包括:將一主機連續下達的第一組L頁數據寫入該資料儲存裝置的一快閃記憶體的K個晶粒中一第一晶粒的L頁,其中,各晶粒包括N個區塊面,各區塊面包括複數個區塊,各區塊包 括複數頁,且一字線操作同一區塊中的M頁,K、N以及M各自為大於1的整數;且令L為N與M的乘積;其中:該第一晶粒的上述L頁是由該第一晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成;且該第一晶粒的N個區塊面係交錯提供頁空間供上述第一組L頁數據寫入。
- 如申請專利範圍第11項所述之資料儲存裝置操作方法,更包括:將該主機接續上述第一組L頁數據下達的第二組L頁數據寫入上述K個晶粒中一第二晶粒提供的L頁;其中:該第二晶粒的上述L頁是由該第二晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成;且該第二晶粒的N個區塊面係交錯提供頁空間供上述第二組L頁數據寫入。
- 如申請專利範圍第12項所述之資料儲存裝置操作方法,更包括:將該主機上述第二組L頁數據之後依序下達的第三組L頁數據至第K組頁數據分別寫入上述K個晶粒中一第三晶粒至第K晶粒各自提供的L頁;其中: 上述第三至第K晶粒各自的上述L頁是由各晶粒的N個區塊面各以一區塊中同一字線操作的M頁組成;且各晶粒的N個區塊面係交錯提供頁空間供所對應的該組L頁數據寫入。
- 如申請專利範圍第13項所述之資料儲存裝置操作方法,更包括:將該主機接續上述第K組L頁數據之後下達的第(K+1)組L頁數據寫入上述該第一晶粒提供的另外L頁。
- 如申請專利範圍第11項所述之資料儲存裝置操作方法,更包括:一次性填寫一個上述晶粒跨區塊面的N個區塊的L頁,其中各區塊提供的係同一字線操作的M頁。
- 如申請專利範圍第11項所述之資料儲存裝置操作方法,其中:該快閃記憶體採用多階存儲單元,使同一字線操作同一區塊面的兩頁。
- 如申請專利範圍第16項所述之資料儲存裝置操作方法,其中:上述區塊面的數量N為2;且上述晶粒的數量K為4。
- 如申請專利範圍第11項所述之資料儲存裝置操作方法,其中:該快閃記憶體採用三階存儲單元,使同一字線操作同一區塊面的三頁。
- 如申請專利範圍第18項所述之資料儲存裝置操作方法,其中:上述區塊面的數量N為2;且上述晶粒的數量K為4。
- 如申請專利範圍第11項所述之資料儲存裝置操作方法,其中是對同晶粒採z型寫入或鋸齒型寫入。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106110278A TWI646554B (zh) | 2017-03-28 | 2017-03-28 | 資料儲存裝置以及其操作方法 |
CN201810001135.8A CN108664215B (zh) | 2017-03-28 | 2018-01-02 | 数据储存装置以及其操作方法 |
US15/861,018 US10170179B2 (en) | 2017-03-28 | 2018-01-03 | Data storage device and operating method for data storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106110278A TWI646554B (zh) | 2017-03-28 | 2017-03-28 | 資料儲存裝置以及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201837905A true TW201837905A (zh) | 2018-10-16 |
TWI646554B TWI646554B (zh) | 2019-01-01 |
Family
ID=63669830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106110278A TWI646554B (zh) | 2017-03-28 | 2017-03-28 | 資料儲存裝置以及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10170179B2 (zh) |
CN (1) | CN108664215B (zh) |
TW (1) | TWI646554B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI738390B (zh) * | 2020-06-19 | 2021-09-01 | 群聯電子股份有限公司 | 資料保護方法、記憶體儲存裝置及記憶體控制電路單元 |
KR20220080273A (ko) * | 2020-12-07 | 2022-06-14 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그 동작 방법 |
KR20230135884A (ko) * | 2022-03-17 | 2023-09-26 | 에스케이하이닉스 주식회사 | 메모리 시스템에서의 데이터 전달하기 위한 장치 및 방법 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050144516A1 (en) * | 2003-12-30 | 2005-06-30 | Gonzalez Carlos J. | Adaptive deterministic grouping of blocks into multi-block units |
US8850100B2 (en) * | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
CN103049386A (zh) * | 2011-10-14 | 2013-04-17 | 绿智慧流科技公司 | 收回重建内存空间方法 |
US9552288B2 (en) * | 2013-02-08 | 2017-01-24 | Seagate Technology Llc | Multi-tiered memory with different metadata levels |
CN104252317B (zh) * | 2013-06-26 | 2017-06-06 | 群联电子股份有限公司 | 数据写入方法、存储器控制器与存储器存储装置 |
TWI525625B (zh) * | 2013-12-09 | 2016-03-11 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 |
US20150169228A1 (en) * | 2013-12-12 | 2015-06-18 | Sandisk Technologies Inc. | System and method of storing data at a non-volatile memory |
US9405480B2 (en) * | 2014-01-13 | 2016-08-02 | Seagate Technology Llc | Interleaving codewords over multiple flash planes |
TWI602196B (zh) * | 2014-04-02 | 2017-10-11 | 補丁科技股份有限公司 | 記憶體元件的控制方法、記憶體元件以及記憶體系統 |
US9082512B1 (en) * | 2014-08-07 | 2015-07-14 | Pure Storage, Inc. | Die-level monitoring in a storage cluster |
US9606733B2 (en) * | 2014-11-10 | 2017-03-28 | Silicon Motion, Inc. | Data storage device and operating method |
US20160162215A1 (en) * | 2014-12-08 | 2016-06-09 | Sandisk Technologies Inc. | Meta plane operations for a storage device |
US10223028B2 (en) * | 2014-12-22 | 2019-03-05 | Sandisk Technologies Llc | Failed bit count memory analytics |
US9582435B2 (en) * | 2015-03-23 | 2017-02-28 | Sandisk Technologies Llc | Memory system and method for efficient padding of memory pages |
US10180805B2 (en) * | 2015-03-25 | 2019-01-15 | SK Hynix Inc. | Memory system and operating method thereof |
US9875049B2 (en) * | 2015-08-24 | 2018-01-23 | Sandisk Technologies Llc | Memory system and method for reducing peak current consumption |
-
2017
- 2017-03-28 TW TW106110278A patent/TWI646554B/zh active
-
2018
- 2018-01-02 CN CN201810001135.8A patent/CN108664215B/zh active Active
- 2018-01-03 US US15/861,018 patent/US10170179B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN108664215A (zh) | 2018-10-16 |
TWI646554B (zh) | 2019-01-01 |
US20180286477A1 (en) | 2018-10-04 |
CN108664215B (zh) | 2021-04-06 |
US10170179B2 (en) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10445231B2 (en) | Method and system for storage device metadata management and processing | |
TWI221553B (en) | Semiconductor memory device with block alignment function | |
US10338841B2 (en) | Block management for data streams | |
TWI498898B (zh) | 資料寫入方法、記憶體控制器與記憶體儲存裝置 | |
US20140133220A1 (en) | Methods and devices for avoiding lower page corruption in data storage devices | |
CN107003813B (zh) | 用于提高固态驱动器的读取性能的方法和装置 | |
US8719491B2 (en) | Encoding flash memory data with a randomizer using different seeds for different sectors | |
GB2446355A (en) | A controller for non-volatile memories, and methods of operating the memory controller | |
TWI652577B (zh) | 資料儲存裝置及非揮發式記憶體操作方法 | |
TWI512609B (zh) | 讀取命令排程方法以及使用該方法的裝置 | |
TW201610676A (zh) | 實體儲存對照表維護方法以及使用該方法的裝置 | |
TWI646554B (zh) | 資料儲存裝置以及其操作方法 | |
CN111158579B (zh) | 固态硬盘及其数据存取的方法 | |
US10365834B2 (en) | Memory system controlling interleaving write to memory chips | |
EP2798637A1 (en) | Metablock size reduction using on chip page swapping between planes | |
CN107861884B (zh) | 一种提高nand闪存中跨页存储地址映射效率的方法 | |
JP2005339231A (ja) | メモリカード、半導体装置、及び半導体メモリの制御方法 | |
US20070041234A1 (en) | Storage device, file storage device, and computer system | |
TWI687811B (zh) | 資料儲存裝置及系統資訊的編程方法 | |
CN115203085A (zh) | 用于存储装置的超小区域支持 | |
TW201633134A (zh) | 實體儲存對照表維護方法以及使用該方法的裝置 | |
TWI408687B (zh) | 記憶體運作方法 | |
WO2017047272A1 (ja) | 半導体記憶装置および半導体記憶装置におけるデータ消去方法 | |
CN102955741A (zh) | 存储器装置及其写入方法 | |
KR20090046568A (ko) | 플래시 메모리 시스템 및 그것의 쓰기 방법 |