TW201830871A - 多核心連續逼近暫存器類比數位轉換器 - Google Patents

多核心連續逼近暫存器類比數位轉換器 Download PDF

Info

Publication number
TW201830871A
TW201830871A TW106145259A TW106145259A TW201830871A TW 201830871 A TW201830871 A TW 201830871A TW 106145259 A TW106145259 A TW 106145259A TW 106145259 A TW106145259 A TW 106145259A TW 201830871 A TW201830871 A TW 201830871A
Authority
TW
Taiwan
Prior art keywords
sar
capacitor
adc
cores
network
Prior art date
Application number
TW106145259A
Other languages
English (en)
Inventor
惠良 李
建平 文
蓋瑞 林克
堅 李
Original Assignee
美商艾孚諾亞公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾孚諾亞公司 filed Critical 美商艾孚諾亞公司
Publication of TW201830871A publication Critical patent/TW201830871A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明包括一種類比數位轉換器(ADC)。ADC包括連續逼近暫存器(SAR)單元，其包括一或多個電容網路。電容網路採樣類比訊號。SAR還包括比較器，其用以基於類比訊號樣本經由連續比較逼近數位值。ADC包括耦接至SAR單元的前置放大器。前置放大器將用於應用的類比訊號放大為用於採樣的電容網路。ADC還包括耦接至SAR單元的粗略緩衝器。粗略緩衝器在來自前置放大器的類比訊號的應用之前對SAR單元的電容網路進行預充電。

Description

多核心連續逼近暫存器類比數位轉換器
[0001] 本發明係有關於一種多核心連續逼近暫存器類比數位轉換器。
[0002] 類比數位轉換器(ADC)在許多科技領域中被採用。例如，ADC可被採用來將進入麥克風的聲音或進入接收器的光轉換為可以由數位計算系統儲存和處理的數位訊號。類比訊號至數位訊號的轉換包括將第一組值映射到更小的第二組值，也稱為量化。此種量化涉及一些截斷和/或捨入的準位，其導致量化誤差。此外，其他ADC電路可能在操作期間將雜訊注入到訊號中。這種誤差和雜訊會對ADC的訊號雜訊比(SNR)產生負面影響。此外，ADC可以在低功率環境下工作，例如當在由電池運行的系統中使用時。設計以保持高SNR以實現高品質轉換的ADC電路可能會耗費大量功率。因此，平衡功率耗損和SNR可以決定ADC設計選擇。降低功率耗損而不顯著降低SNR的設計選擇可能是有益的，反之亦然。
及
[0013] 本發明揭露的是採用低功率同時提供高SNR的SAR ADC。SAR ADC可以採用並行操作的多個低功率SAR核心來提高系統的採樣率，而不會增加與採用高採樣率核心相關的功率需求。此外，各種組件僅被採用於ADC系統的整個工作循環的一部分。此種組件在不用時可以斷電以進一步降低功率耗損。SAR核心採用電容網路對輸入的類比訊號進行採樣，以及比較器為每個採樣值疊代地判定連續位元。前置放大器被採用來增加輸入類比訊號的功率以進行採樣。進一步採用粗略緩衝器以對電容網路進行預充電，其降低了前置放大器的功耗需求。因此，一旦粗略緩衝器為電容網路預充電，前置放大器可以提供足夠的功率來將電容網路中的電荷量微調至類比訊號的適當值。前置放大器和/或粗略緩衝器可以在多個SAR核心之間共享。此外，SAR ADC於操作期間會遇到漏電流。此種漏電流會造成訊號失真，並與SAR處理期間的訊號擺動成比例。當判定最高有效位元(MSB)時，訊號擺動最大。如此一來，專用的MSB比較器位於SAR核心之外側，其可減少SAR核心的訊號擺動，從而減少漏電流和失真。進一步，MSB比較器可在多個核心之間共享。此外，SAR ADC可在電容網路中採用各式各樣的電容器。由於在現實世界製造處理中的缺陷，電容網路之電容可能顯著地變化。校準電路被採用來判定電容器權重之陣列。此種電容器權重反映了特定網路中每個電容器的實際電容。電容器權重可接著應用至SAR處理的結果，以提供準確的數位值。每個電容網路中存在各式各樣的電容器會對校準電路產生限制。例如，能夠測量網路中最大電容器的電荷的校準電路可以採用相當大的功率和微晶片電路面積。因此，陣列藉由測量較小電容器之電容而建立，直到達到校準電路之訊號範圍。較大電容器之電容可接著藉由判定特定電容器之電容與緊接在特定電容器之前的較小電容器之電容之間的差來測量。此種差可以表示為向量並添加到陣列中。該陣列可接著被採用來判定準確的訊號值，而不需要具有高功率需求的較大校準電路。下面討論的這些和其他方面降低了功率需求，同時提供了高SNR。所揭露的SAR ADC可採用在各式各樣的應用，諸如音頻處理、通訊系統和/或任何其它將類比訊號轉換為數位訊號的系統。具體而言，所揭露的SAR ADC可以被採用在藍牙揚聲器中，用於耳機中的ANC功能以及用於其他音頻處理系統。 　　[0014] 圖1為範例SAR ADC 100架構的示意圖。SAR ADC 100包括如所示耦接的電容網路111、比較器112、SAR 113、數位至類比轉換器(DAC)114。電容網路111係耦接至輸入的類比訊號161。電容網路111包括各種準位之電容的複數個電容器。電容器儲存來自類比訊號161之電荷作為類比訊號在不連續的時間實例的樣本。SAR 113可包括用於儲存數位資料的暫存器以及用於提供已知參考值的電路。DAC 114是能夠將數位值轉換為相應的的類比訊號值的任何裝置。SAR 113係組態以經由DAC 114將已知的參考值(例如，一)遞送至比較器112以用於樣本的每個位元。比較器112是能夠比較兩個電壓並輸出哪個電壓較大之指示的任何電子裝置。比較器112經由DAC 114接收來自電容網路111中樣本之電壓和來自SAR 113之已知值兩者。比較器112然後指示哪個值更大。比較的結果係儲存在SAR 113中，作為相應的數位值162之位元。 　　[0015] 如此一來，電容網路111可包括電容器/電容器組，用於儲存數位值162中期望的每個位元之類比訊號的一部分。SAR ADC 100然後可接著疊代地測試來自電容網路111中的每組電容器的電荷與來自SAR 113的已知值進行逐位對比。結果儲存在SAR 113中。一旦所有期望的位元已經被測試，所得到的數位值162就可以從SAR ADC 100遞送，以供耦接的系統進一步使用。只要電容網路111中的電容器包括期望的電容，SAR ADC 100就提供準確的值。然而，由於製造變化，電容網路111的電容可能因裝置而顯著變化。如此一來，下面討論各種校準技術以解決這種變化。此種校準允許SAR ADC 100採用顯著降低的精確度組件，這又允許使用較低功率的組件同時保持準確度並因此保持高SNR。 　　[0016] 雖然SAR ADC 100可以用許多不同的方式來實施，但應注意到電容網路111和DAC 114可以在共同電容網路中實施。此外，比較器112可以包含一或多個可以被組態為採樣運算跨導放大器(OTA)的前置放大器階段。此外，比較器112可被組態為SAR ADC 100之類比電路的唯一主動組件。這支持創建低功率和高精確度設計。雖然DAC 114的參考準確度可能會限制SAR ADC 100可以實現的解析度，但是可以採用數位校準來校準電容網路111並且減輕此種擔憂。 　　[0017] 圖2為用於SAR ADC之範例電容網路200的示意圖，諸如在SAR ADC 100中的電容網路111。電容網路200可包括各種電容器201(標註為Cu )，其具有各種理想權重(標註為W1 -W5 )。例如，W1 -W5 可分別為加權1.56x、2x、24x、44x以及4x。如上所標註，此種權重可為理想的權重並且可能由於實際電路製造製程的變化而變化。電容網路200可以包括用於儲存用於採樣的各種位元位置203的路徑。在所示之範例中，位元位置203被標註b0 -b19 以儲存二十個位元值，其分別具有指示MSB的b0以及指示最低有效位元(LSB)的b19 。應注意到網路200可被修改以儲存任何解析度的樣本，並因此儲存任意數量的位元。如此一來，位元位置203應被認為是示例性的而非限制性的。在逼近期間，儲存在電容器201中的電荷作為輸出電壓(Vout ) 205被遞送。因此，Vout 205可以被連續地測試每個位元位置203以判定經由與位元位置203相關聯的電路徑接收的採樣類比值的數位等效值。位元位置203也可以被稱為數基，其中數基指示用於表示數目的基數和/或唯一數位的數量，在這種情況下是兩個數基/基數。 　　[0018] 網路200的電容器201位元之間的數基可以被配置為使得每個參考準位的冗餘是正的。應該注意的是，參考準位是對微分非線性(DNL)錯誤容忍是增加的，每個位元位置203的冗餘越大。然而，過度的冗餘可能導致無效率的網路200在相同的轉換解析度下消耗額外的功率。冗餘和效率之間的權衡與網路200的內部寄生效應混合。於某些情況下，寄生效應可能導致電容網路200對於一些位元位置203呈現負冗餘，這可能導致轉換DNL。當網路200為被動網路時，比較器輸入對閘極電容引起的負載效應可能是一個問題。這種負載效應可以減少比較器輸入處的全尺寸訊號擺動。這可能會影響相應的比較器雜訊效能之可達到的SNR。此外，DAC網路對採樣OTA的有效負載應該最小化，以達到具有指明功率耗損的目標穩定準確度。然而，校準電路可以減輕這種擔憂。 　　[0019] 圖3是範例SAR核心網路300的示意圖，其可被採用來實施諸如SAR ADC 100架構的SAR ADC架構。SAR核心網路300可包含至少一SAR核心310，但在一些下面進一步討論之範例中也可以採用複數個SAR核心310。為了清楚討論，一或多個SAR核心310的群組可以在本文中被稱為SAR單元。SAR核心310接收並採樣類比訊號361並輸出相應的數位值362。 　　[0020] SAR核心網路300包括耦接到SAR核心310的前置放大器350。前置放大器350為增加弱電訊號之功率以建立用於進一步處理之足夠強度的訊號之任何電子設備。例如，前置放大器350可放大類比訊號361以應用於SAR核心310中的電容網路311以進行採樣。電容網路311可實質上類似於電容網路111、電容網路200、DAC 114或它們的組合。因此，電容網路311可以採取類比訊號361的樣本，作為放大，並儲存用於逼近的樣本為數位值362。因此，電容網路311可以被稱為採樣和保持電路。類比訊號361可經由抗混疊(AA)濾波器341遞送，抗混疊(AA)濾波器341為任何用於減輕訊號失真的濾波器。 　　[0021] 操作期間，SAR核心310可以採取多個樣本。因此，電容網路311可能在樣本已經逼近後放電，然後在採取下一個樣本時再次充電。採用前置放大器350來重複給電容網路311充電可以在前置放大器350上定出顯著的設計約束。例如，向電容網路311快速提供充足且精確的電荷量可能導致訊號失真、高功率使用和/或需要複雜的放大器設計。為了減輕這樣的問題，SAR核心網路300可以包括粗略緩衝器340，以在從前置放大器350施加類比訊號361之前對SAR核心310的電容網路311進行預充電。粗略緩衝器340可為任何可控制的電壓/電流(例如，電荷)源。粗略緩衝器340將電容網路311預充電至類比訊號的逼近值(例如，百分之九十)。然後前置放大器350提供足夠的功率來調節電容網路311中的電荷直到類比訊號361的準位。由粗略緩衝器340提供的電荷量可以被選擇為低於在先前的採樣循環期間使用的電荷量之電荷量。SAR核心310可以花費接近樣本之數位值362的總體工作循環的大部分。因此，前置放大器350和粗略緩衝器340可以在不使用時斷電以節省電力。此外，於在SAR單元中採用多SAR核心310的實施例中，SAR核心310可以共享對前置放大器350和/或粗略緩衝器340的存取。此外，當採用許多SAR核心310(例如，六個)並且系統工作循環的大部分涉及充電階段(例如，約1/6)時，粗略緩衝器可以保持恆定供電，這可以消除供電/關閉暫態。 　　[0022] 一旦類比訊號361已經被電容網路311採樣，則SAR核心310可採用比較器，以基於類比訊號361採樣經由連續比較來逼近數位值362。例如，每一SAR核心310可含有LSB比較器312並且可耦接至MSB比較器321。LSB比較器312及MSB比較器321可實質上類似於比較器112。例如，比較器312和321可各含有內部前置放大器及鎖存器，其可被啟動以在輸入之間進行比較。MSB比較器321為每個數位值362判定最高有效位元。LSB比較器312然後判定剩餘的最低有效位元。在一些範例中，MSB比較器321可以在多個SAR核心310之間共享。MSB比較器321受到比LSB比較器312更顯著的訊號擺動，因為第一個數位的開關可能導致下一個數位(例如，最高有效LSB)的訊號擺動的兩倍。訊號擺動可能會導致運行系統電路的漏電流。大的訊號擺動可能會放大這種漏電流，這可能導致失真和/或功率使用的增加。如此一來，MSB比較器321選擇SAR核心310之外的MSB以減輕訊號擺動和伴隨的漏電流。如同其他共享組件一樣，MSB比較器321可以僅在判定SAR核心310的MSB時供電。MSB比較器321可以在不使用時斷電以節省電力。 　　[0023] SAR核心310也可包括SAR暫存器313，其可實質上類似於SAR 113。SAR核心310可藉由在電容網路311處接受類比訊號的樣本來操作，電容網路311也可包括DAC。樣本的最高有效位元從電容網路311遞送到MSB比較器321，並與來自SAR暫存器313和/或電容網路311中的DAC之參考值進行比較。結果儲存在SAR暫存器313中。然後在LSB比較器321處對每個連續的LSB重複此種處理，其結果作為逼近數位值362儲存在SAR暫存器313中。SAR核心310可包括SAR核心定序器315，其可為組態以控制SAR核心310之組件以控制採樣和連續逼近序列的控制電路。例如，SAR核心定序器315可以藉由根據有限狀態機器向每個時鐘循環的SAR核心310組件發送命令脈衝來管理SAR核心310的工作循環。SAR核心310可被實施為任何形式的控制處理器，例如特定應用積體電路(ASIC)、現場可程式閘陣列(FPGA)、數位訊號處理器(DSP)、通用處理器和/或任何其他控制電路。 　　[0024] 如上所述，由於製造製程的變化，電容器的電容可能會變化。SAR核心網路300包括校準ADC 325、校正電路316及充當用以校正此種變化之校準電路的電容器權重查找表(LUT)318。校準ADC 325支持電容網路311中電容器的電容器權重值之陣列的判定。校準ADC 325可為三角積分調變ADC。校準ADC 325可以將已知的參考值遞送到電容網路311。然後，SAR暫存器313和校正電路316可以針對期望值測試電容網路311中每個電容器上的電荷量。校正電路316可以採用測試結果來判定電容網路311中的電容器的電容器權重值的陣列。電容器權重值之電容器陣列被儲存在電容器權重LUT 318中。可以在校準序列期間判定電容器權重值之陣列。在SAR操作期間，校正電路316可以基於儲存在SAR暫存器313中的逼近數位值以及電容器權重LUT 318中的電容器權重值來產生數位訊號值362。電容器權重LUT318可為任何的記憶體組件，諸如快取、唯讀記憶體(RAM)、電性可除程式化唯讀記憶體 (EEPROM)、快閃記憶體等等。校正電路316可以由任何能夠判定電容器權重值並基於電容器權重值和來自SAR暫存器313的結果判定數位值362之邏輯電路來組態。例如，校正電路316可以包括ASIC、FPGA、DSP、通用處理器等。還應該注意到校準ADC 325可以在多個SAR核心310之間共享。此外，可以在SAR處理期間(例如，當校準處理未激活時)關閉校準ADC 325以節省功率。 　　[0025] 如上所述，網路300可包括具有複數個SAR核心310的SAR單元。因此，每個SAR核心310包括電容網路311、LSB比較器312、SAR暫存器313、校正電路316、LUT 318和SAR核心定序器315。此種SAR核心310可以被組態為藉由在SAR核心網路300工作循環中的不同點處對類比訊號361進行採樣來並行操作。例如，第一SAR核心310可以採取類比訊號361的第一樣本並開始對第一樣本的SAR處理。然後第二SAR核心310可以採取類比訊號361的第二樣本，而第一SAR核心310處理第一樣本。然後，第三SAR核心310可以採取類比訊號361的第三樣本，而第一SAR核心310和第二SAR核心310分別處理第一和第二樣本。來自SAR核心310的數位值362可接著被交錯成數位訊號。此處理SAR核心網路300還包括SAR控制器330。SAR控制器330可以耦接到包括核心310的SAR單元。SAR控制器330可以藉由與SAR核心定序器315通訊以偏移方式在每個核心310上激活SAR處理。SAR控制器330還可以管理將來自SAR核心310的數位值362交錯成相應於類比訊號361的數位訊號。SAR控制器330可包括ASIC、FPGA、DSP、通用處理器等。 　　[0026] SAR核心網路300還可包括DAC參考緩衝器331和共模參考緩衝器332。當基於類比訊號361樣本判定數位值362時，DAC參考緩衝器331提供由比較器312和321採用的參考值。DAC參考緩衝器331將此種參考值提供給電容網路311和校準ADC 325兩者中的DAC。此外，SAR核心網路300可以對差動訊號進行操作。因此，共模參考緩衝器332提供差動參考值的另一半。例如，共模參考緩衝器332可以在DAC參考緩衝器331之電壓的一半處提供值。DAC參考緩衝器331和共模參考緩衝器332可以實施為基於儲存在記憶體中的值提供指明的電荷之電路。 　　[0027] 圖4為使用於揚聲器中作為ADC的範例多核心SAR網路400的示意圖。根據SAR ADC 100架構，多核心SAR網路400是採用電容網路(例如，電容網路200)的SAR核心網路300的特定範例。作為範例，多核心SAR網路400可以被用於在藍牙揚聲器中採用。多核心SAR網路400採用前置放大器450來接收類比訊號461，其實質上可分別類似於前置放大器350和類比訊號361。類比訊號461是差動訊號，因此採用正極線和負極線。多核心SAR網路400還包括一對粗略緩衝器440，其可實質上類似於粗略緩衝器340。如圖所示，開關用於允許粗略緩衝器440向SAR核心410中的電容網路提供路線正電荷和路線負電荷。粗略緩衝器440可以被關閉(並且前置放大器450被開啟)以允許前置放大器450提供精細負電荷和精細正電荷以使電容性網路被充電至用於採樣之適當的電荷。 　　[0028] 多核心SAR網路400包括複數個SAR核心410，其中的每一個可以實質上類似於SAR核心310。每個SAR核心410可包括LSB比較器(諸如LSB比較器312)，其用以經由連續比較來判定逼近數位值的複數個LSB。SAR核心410還可各自包括暫存器，例如耦接到LSB比較器的SAR暫存器313。暫存器基於類比訊號461樣本接收逼近數位值。如上所討論，SAR核心410可共享前置放大器450和粗略緩衝器440。多核心SAR網路400還可包括MSB比較器，諸如MSB比較器321。MSB比較器可耦接至SAR核心410並且在SAR核心410之間共享。MSB比較器可判定逼近數位值的MSB。 　　[0029] 如圖所示，SAR核心410可組態以並行操作。例如，每個SAR核心410可在ADC的工作循環中的不同點採取類比訊號361。這允許多核心SAR網路400提供比採用單個SAR核心410更高的整體採樣率。由於描繪了三個SAR核心410，所以採樣率高三倍。然而，可以採用任何數量的SAR核心410。 　　[0030] 多核心SAR網路400還可包括由SAR控制器430控制的多工器(MUX)423。SAR控制器430可實質上類似於SAR控制器330。SAR控制器430可以耦接到SAR核心410。SAR控制器430可以操作MUX 423以將來自SAR核心410的數位值(例如，數位值362)交錯成相應於由SAR核心410採樣的類比訊號461的數位訊號463。數位訊號463可以是相應於類比訊號461的一系列數位值。SAR控制器430還可以根據系統時脈431進行操作，系統時脈431可以輸出由網路400組件使用的時脈邊緣以在狀態之間轉換。系統時脈431可以是適合於此種目的的任何時脈。例如，系統時脈431可以操作於大約十二兆赫茲(MHz)，其中網路採用操作於大約二十四MHz的時脈乘法器。此外，如上所述，SAR控制器430可以控製網路400的校準(例如，啟動校準、暫停/重啟ADC、斷電組件等)以及其他ADC功能。 　　[0031] 多核心SAR網路400還可以包括校準電路，諸如校準ADC325，其在每個SAR核心410中具有相應的校正電路316和LUT318。SAR核心410採用電容網路及比較器。因此，SAR核心410共享對校準電路的存取，校準電路被採用來為每個SAR核心410產生電容器權重值的陣列。SAR核心410然後可使用個體化的電容器權重來校正每個SAR核心410中的每個電容網路的電容變化。 　　[0032] 圖5為使用於ANC中的多核心SAR網路500的示意圖。根據SAR ADC 100架構，多核心SAR網路500是採用電容網路(例如，電容網路200)的SAR核心網路300的特定範例。作為範例，多核心SAR網路500可以被用於在一對採用ANC的耳機中。ANC是一種用於測量環境聲音並引入抗雜訊訊號以消除測得的環境聲音的技術。網路500可以採用前饋(FeedForward；FF)和回饋(FeedBack；FB)系統。FF系統在耳機揚聲器的外部部分(例如，耳機揚聲器杯外部和/或使用者的耳道外部)採用麥克風位置。FF系統在雜訊到達使用者耳朵之前測量雜訊。然後FF系統建立抗雜訊訊號，以當雜訊到達使用者時消除雜訊。FB系統採用與耳機揚聲器相鄰的麥克風(例如，耳機揚聲器杯內和/或使用者的耳道內)。FB系統測量使用者實際聽到的聲音，然後建立一個抗雜訊訊號。在聽到此種雜訊之前，FF系統可以更快速地操作以防止雜訊，而FB系統可以測量抗雜訊訊號的結果並根據需要提供校正動作。 　　[0033] 具體地，網路500可包括分別由用於使用者左耳的耳機的FB和FF麥克風測量之用於左聲道的FB路徑571和FF路徑572。網路500還可包括分別由用於使用者右耳的耳機的FB和FF麥克風測量之用於右聲道的FB路徑573和FF路徑574。網路500可包括一或多個前置放大器550和抗混疊電路，其分別與前置放大器350和AA濾波器341實質上相似。專用的前置放大器550可以用於每個路徑571-574，前置放大器可以在路徑之間共享(例如，左聲道前置放大器550和右聲道前置放大器550)，和/或單個前置放大器550可以被共享用於所有路徑571-574。網路500還包括複數個SAR核心510，它們每個基本上都可以實質上類似於SAR核心310。SAR核心510可以共享粗略緩衝器和/或前置放大器550。SAR核心510還可以共享MSB比較器和/或校正電路550。如圖所示，第一SAR核心510可以用於左聲道FB和FF路徑571-572，而第二SAR核心510可以用於右聲道FB和FF路徑573-574。SAR核心510可以將來自耳機中的麥克風的類比訊號轉換為供相應的數位訊號處理器(DSP)使用的數位訊號。DSP然後可以基於數位訊號產生抗雜訊訊號。應注意到在一些範例中，可以針對所有路徑571-574採用單個SAR核心510，或者針對每個路徑571-574採用SAR核心510(例如，四個SAR核心510)。 　　[0034] 網路500可以包括時脈531和SAR控制器530，其可以分別實質上類似於時脈431和SAR控制器330和/或430。如圖所示，SAR控制器530可以將路徑571-574交錯到SAR核心510並且藉由採用MUX 523(和/或其他開關)的網路將相應的數位值交錯成用於DSP的數位訊號。SAR控制器530還可以藉由SAR核心510控制對ADC轉換的序列。此外，如上所述SAR控制器530可控制網路500的校準和ADC功能。 　　[0035] 圖6是操作SAR核心(例如SAR核心310、410和/或510)以將類比訊號樣本轉換成數位值之範例方法600的流程圖。SAR核心可以根據有限狀態機進行操作。方法600描述了具有從狀態零(S0)到狀態二十三(S23)編號的二十四個狀態的有限狀態機。當在多核環境中操作時，方法600可以以偏移方式在每個核心上操作。例如，第一核心可以進入S0，而第二核心進入狀態七(S7)並且第三核心進入狀態十五(S15)。方法600可重複地操作以基於輸入值連續產生數位值。 　　[0036] 在方塊601處，方法600進入S0，其開始在上升時脈邊緣開始處對類比訊號進行採樣的程序。例如，樣本同步命令可以由SAR定序器遞送到任何相關開關以開始儲存電荷。應該注意的是在一些範例中可以採用下降時脈邊緣來開始採樣。電容網路(可能在上一個循環中是空的)中的採樣電容的底板係連接到粗略緩衝器以開始充電。SAR定序器可以藉由採用採樣粗略命令來完成此操作。此外，LSB比較器可以開始充電以用於後續的狀態。SAR定序器可以藉由採用供電比較器命令來完成此操作。 　　[0037] 在方塊603處，方法600進入狀態一(S1)。藉由S1，電容網路大部分被充電，因此電容網路從粗略緩衝器斷開並耦接到抗混疊濾波器的輸出。這允許前置放大器為電容網路充電至類比訊號採樣的校正值。此外，MSB比較器被供電。SAR定序器可以藉由取消設置採樣粗略命令並分別設置供電MSB比較器命令來實現此目的。 　　[0038] 在方塊605處，方法600進入狀態二(S2)。SAR暫存器的位元可被重置為零，以刪除上一個循環中剩餘的資料。例如，SAR定序器可以採用清除命令。此外，SAR定序器可以取消設置樣本訊號命令以鎖定電容網路中的電荷值，並因此鎖定類比訊號樣本。SAR定序器也可命令MSB比較器準備閂鎖，以比較採樣訊號的MSB值，例如藉由使用供電/閂鎖命令。 　　[0039] 在方塊607，方法600進入狀態三(S3)。一旦系統在內部時脈訊號上同步(例如，根據採樣同步命令)，與MSB比較器中的OTA相關聯的採樣回饋迴路被禁止。此外，SAR定序器可採用移位命令來啟用SAR暫存器的移位功能。這允許SAR暫存器移位到在下一個時脈邊緣處的下一個位元位置(例如，在接收到值之後)。清除命令取消設置，其將SAR位元寄存在SAR暫存器中。此外，藉由取消設置來自前一循環的供電粗略緩衝器命令來斷電粗略緩衝器。另外，藉由將電容網路中的MSB路徑與參考值進行比較，MSB比較器閂鎖至MSB值。例如，取決於採樣是否超過參考值，MSB值可以作為儲存在SAR暫存器中的-1或+1。 　　[0040] 在方塊609，方法600繼續通過狀態四至二十(S4-S20)。在這些狀態下，LSB比較器按順序閂鎖每個位元的值，並將這些值儲存在SAR暫存器中。這些位元可以儲存為-1或+1。也可以採用衰弱條件。例如，如果類比訊號幾乎為零(例如非常低的音量)則可能發生高位元之後是幾個連續的低位元(例如，+1-1-1-1)或低位元之後是幾個連續的高位元(例如，-1 +1 +1 +1)。在這種情況下，這些位元可能衰弱為零。衰弱的零位元可能不會被校正電路修飾，而剩餘的-1和+1位元可能被修飾。這是因為零位元可能被假定為不包括有用的資訊。應注意到MSB比較器可藉由取消設置供電MSB比較器命令而在S4斷電來保存電力。此外，LSB比較器可藉由取消設置供電比較器命令而在狀態20(S20)斷電來節省電力。S20完成後，SAR暫存器中的逼近數位值可供校正電路讀取和校正。 　　[0041] 在方塊611，方法600準備藉由進行狀態二十一到二十三(S21-23)而在下一個循環中採取另一個樣本。在S21，移位命令被取消設置以禁止在位元位置之間的SAR暫存器移位。供電閂鎖命令也被取消設置，以禁止比較器與系統時脈同步。此外，返回至零命令在狀態二十二(S22)被設置，以清除在電容網路之電容器中的樣本電荷。在S23，返回至零命令被取消設置。此外，設置供電粗略緩衝器命令以準備粗略緩衝器來在下一個循環開始預充電電容網路。最後，樣本訊號命令被設置，以使系統在返回到S0時將電力從粗略緩衝器切換到電容網路。方法600可以由在SAR模式下操作的SAR核心不斷重複。應該注意的是，可以進行S0-S24的修改以減少狀態的數量而不偏離本文所述的方案。此外，方法600可以在當SAR核心以如下所述校準時和/或斷電時暫停。 　　[0042] 圖7為用於校準SAR ADC之網路700的示意圖。例如，網路700可被採用來校準具有電容器權重值之陣列的校正電路，以供網路300、400和/或500在校正逼近數位值中使用。當SAR ADC程序暫停並且校準程序可操作時，根據組件的功能描述網路700。網路700包括在類比域中操作的多個組件，包括SAR暫存器713、電容網路711、校準ADC 752、時脈717以及SAR核心定序器715，它們實質上類似於SAR暫存器313、電容網路311、校準ADC 325、時脈431/531以及SAR核心定序器315。網路700還包括操作在數位域的組件，包括降頻濾波器718以及操作校準韌體的處理器719。降頻濾波器718可包括任何用於縮減採樣(例如，減少採樣率)訊號的濾波器。採用降頻濾波器將來自類比域的採樣速率與處理器719可管理的速率相匹配。處理器719可以是任何具有可組態邏輯的處理器，例如DSP。 　　[0043] 應該注意的是校準ADC 752可以包含有限的儲存尺寸並且可以被調整為精確測量電容網路711中的最小電容器。例如，電容可以測量到二十位元的精確度。當以與較小電容器相同的分辨率測量時，較大的電容器可能需要更多位元來表示較大的電容值。因此，由於儲存溢出，校準ADC 752可能不能直接測量電容網路711中的最大電容器。此種限制可以藉由導致校準ADC 752測量較小可測量電容器的電容器電荷與較大電容器的電容器電荷之間的差而克服。然後可以採用差來判定較大電容器的實際電容值。差可以藉由反轉所選擇的位元來判定電容器電荷之間的差來判定。差可以作為電容器權重值陣列的一部分儲存在向量中。 　　[0044] 處理器719中的校準韌體可以向SAR核心定序器715發送啟用校準命令以啟動校準程序。處理器719還可以向降頻濾波器取消設置啟動訊號，以異步地清除來自先前位元之先前測量的完成訊號。校準韌體向SAR核心定序器715採用寫入暫存器命令，以當測量電容器組用於指明的位元時指示哪個暫存器校準以及哪個暫存器反轉。校準韌體可讀取待校準的暫存器並且將待反轉的暫存器來驗證適當的暫存器已經被寫入至SAR核心定序器715。然後校準韌體啟動開始訊號，以開始對指明的位元進行校準測量。然後SAR核心定序器715設置校準位元和待反轉的位元(如果有的話)。SAR核心定序器715還向SAR暫存器713和校準ADC 725設置SAR模式命令以開始校準。然後SAR暫存器713經由電容網路711遞送指明的參考電荷至校準ADC725。校準ADC725在一些情況下基於反轉位元來判定與校準位元相關聯的電容器組的電容。這種判定是在由時脈717提供的時脈邊緣處進行的。然後所判定的電容經由降頻濾波器718由校準ADC 725遞送至處理器719。降頻濾波器718可以對來自校準ADC 725的資料進行下採樣以使得資料可由處理器719理解。處理器719可以採用電容來判定SAR ADC程序中使用的指明的位元之電容器權重值。一旦測量完成，降頻濾波器718可以設置完成訊號。如上所述，每個電容可以被測量到二十位元的精確度。因此，每個測量的電容器組的電容之二十個最高有效位元可以從校準ADC725遞送到處理器719。網路700可以首先校準LSB、疊代地校準每個連續較大的位元及最後校準MSB。可以計算總體偏移係數，而不選擇位元並且不反轉位元。對於指明的位元測量的電容和偏移係數可被採用以判定電容器權重值的陣列。一旦判定了電容器權重值，就可以在陣列上採用歸一化。如上所述，接著在SAR ADC期間可以採用歸一化陣列。 　　[0045] 圖8為校準SAR ADC之範例方法800的流程圖，例如藉由採用與網路300、400和/或500連接的網路700。方法800可被實施在採用一或多個SAR核心(諸如，310、410和/或510)的網路中。在方塊801，包括校準ADC(諸如，校準ADC325和/或725)的校準電路被採用以測量SAR核心之電容網路中電容器上的電荷，直到校準ADC的臨限儲存大小。在特定範例中，在足以精確測量最低有效位元0之電容器的分辨率下，可以測量並表示位元0-9而不超過校準ADC的臨限儲存大小。在方塊803處，可將所測量的電荷作為電容器權重值的陣列儲存在電容器權重查找表(諸如，電容器權重LUT 318)中。 　　[0046] 在方塊805處，針對電容器判定電容器權重值，其具有如果直接測量則會引起溢出的電荷容量。在一個特定範例中，可能不直接測量位元10-17之電容器，其中位元17是MSB。對於具有在超過校準ADC之臨限儲存大小中的電荷容量的SAR核心之電容網路中的每個電容器，測量先前測量的電容器電荷容量與當前電容器電荷容量之間的差。然後將差的結果儲存為陣列中電容器權重值的向量的一部分。例如，可以藉由測量位元13和位元12之間的差來精確地測量位元13，所述位元是緊鄰的前一位元。可藉由在測量當前位元(例如，位元13)期間使SAR核心定序器反轉先前的位元(例如，位元12)來實現差。在方塊807，為了易於計算，電容器權重值之陣列被歸一化。例如，每個測得的電容權重值/向量可以除以陣列的總電容權重值，這可能導致所有電容器權重值加起來為1。應該注意的是，臨限儲存大小可以被設置為校準ADC的最大儲存容量。然而，臨限值可以根據需要降低，例如為了校準線性交換雜訊。 　　[0047] 一旦陣列被歸一化並儲存在LUT中，當在SAR模式下操作SAR ADC時，陣列可用於校正電容器網路中的變化。在方塊809，採用比較器以基於儲存在電容網路中的類比訊號樣本經由連續比較逼近數位值。可採用校正電路(諸如，校正電路316)以基於些逼近數位值和電容器權重值之陣列產生數位訊號值。如上所討論，方法800可操作在ADC上，其採用粗略緩衝器以在來自前置放大器的類比訊號的應用之前對SAR核心的電容網路進行預充電。粗略緩衝器和/或前置放大器可以在多個SAR核心之間共享。此外，此種SAR ADC可採用專用的MSB比較器來判定藉由電容網路採樣的類比訊號之逼近數位值的MSB。專用的MSB比較器也可在SAR核心之間共享。此外，SAR ADC採用SAR控制器以將來自複數個SAR核心的數位值交錯成相應於由電容網路採樣的類比訊號的數位訊號。應該注意的是，校準可以在複數個SAR核心之間共享，並且因此充當多個SAR核心中的校準電路的一部分。如此一來，校準程序可以包括對SAR ADC中的每個SAR核心執行方法800。 　　[0048] 下表指出包括位元0-17的範例系統之電容器權重值的範例向量定義：其中C＜x＞表示位元x之測量的電容，V＜x＞表示描述位元x之測量的電容之向量，W＜x＞表示位元x之歸一化的電容器權重，以及Vt是所有向量的總和(例如，V＜0＞至V＜17＞)。應該注意的是，雖然上述方法是根據十八位元系統來討論，但是可以採用任何數量的位元。 　　[0049] 圖9是基於校準結果(例如，基於從方法800的網路700)從SAR ADC(諸如網路300、400和/或500)產生數位值的範例方法900的流程圖。作為具體範例，方法900可以由校正電路(諸如，校正電路316)採用，以基於逼近數位值和電容器權重值來產生數位訊號值。 　　[0050] 在方塊901，SAR暫存器儲存從類比採樣判定的並由位元位置儲存的複數個逼近數位值，表示為b[i]，其中i表示當前位元。在方塊903處將當前位元載入到校正電路中。載入的位元可能來自由SAR核心判定的並且儲存在SAR暫存器中的逼近數位值。在方塊905，方法900判定載入的位元是+1還是-1，並且因此含有資料，或者載入的位元是否為0，指示衰弱狀況已經發生(例如，由於非常低的振幅訊號，諸如在音頻處理中接近靜音)。當載入的位元不是|1| (例如，0)時，方法900進行到方塊911，理解到所載入的位元不含有實際資料。在方塊911，方法911判定載入的位元是否是LSB，其表示不需要進一步的處理。如果載入的位元不是LSB，則方法900返回到方塊903，並且從SAR暫存器的當前樣本中載入新的位元。如果載入的位元是LSB，則方法進行到方塊913並且重置LUT指標，其設置方法900以校正下一個樣本。方法900然後進行到方塊915並轉儲含有校正的數位值的累加器，其將校正後的數位值(例如，在這種情況下具有沒有聲音的衰弱資料)遞送給DSP用於進一步處理。 　　[0051] 回到方塊905，當載入的位元是|1|時，方法900進行到方塊907，理解載入的位元是實際資料。在方塊907，處理電路(諸如，算數邏輯單元(ALU))接收從SAR暫存器載入的位元。方塊901的ALU還在方塊908處接收指向電容器權重LUT的指標。藉由採用LUT指標，ALU獲得與載入位元相關的電容器權重值和/或向量。方塊901的ALU接著基於載入的逼近數位位元和相應的電容器權重值/向量產生數位訊號值之校正的位元。在方塊909，將校正的位元儲存在累加器中的位置上，並且遞增累加器以接受下一個校正的位元。方法900返回到方塊911。如果校正的位元不是LSB，則方法900返回到方塊903，並且從SAR暫存器載入下一個位元。如果校正但是是LSB，則方法900藉由在方塊913重置用於下一樣本的LUT指標而繼續。還在方塊915轉儲累加器以將由方法900產生之校正的數位訊號值遞送給DSP以用於進一步處理。 　　[0052] 本發明的範例可以在特別創建的硬體上、在韌體上、數位訊號處理器上或在包括根據編程指令操作的處理器之特別編程的通用電腦上操作。這裡使用的用語「控制器」或「處理器」旨在包括微處理器、微電腦、特定應用積體電路(ASIC)和專用的硬體控制器。本發明的一或多個態樣可體現在電腦可用資料和電腦可執行指令(例如，電腦程式產品)中，諸如在由一或多個處理器(包括，監控模組)或其它裝置執行的一或多個程式模組中。通常，程式模組包括常式、程式、對象、組件、資料結構等，其在由電腦或其他裝置中的處理器執行時執行特定的任務或實施特定的抽像資料類型。電腦可執行指令可被儲存在非暫態電腦可讀取媒體(諸如隨機存取記憶體(RAM)、唯讀記憶體(ROM)、快取、可除程式化唯讀記憶體(EEPROM)、快閃記憶體或其它記憶體科技)、光碟唯讀記憶體(CD-ROM)、數位影音光碟(DVD)或其他光碟儲存、磁卡帶、磁帶、磁碟儲存器或其他磁性儲存裝置以及以任何技術實施的任何其他揮發性或非揮發性、可移除或不可移除的介質。電腦可讀取媒體排除了訊號本身和訊號傳輸的暫時形式。此外，功能可以全部或部分地以韌體或硬體均等物來體現，例如積體電路、現場可程式閘陣列(FPGA)等。可以使用特定的資料結構來更有效地實施本發明的一或多個態樣，並且此種資料結構被設想在這裡描述的電腦可執行指令和電腦可用資料的範圍內。 　　[0053] 本發明的態樣以各種修改和替代形式進行操作。具體的態樣已經藉由在圖式中的範例示出並且在下文中詳細敘述。然而，應該注意的是，這裡揭露的範例出於清楚討論的目的而呈現，並且不意圖將揭露的一般概念的範圍限制在此敘述的具體範例，除非明確地受到限制。如此一來，本發明旨在根據圖式和申請專利範圍涵蓋所述態樣的所有修改、均等物和替代方案。 　　[0054] 說明書中對實施例、態樣、範例等的引用指示所敘述的項目可以包括特定的特徵、結構或特性。然而，每個揭露的態樣可能或可能不一定包括特定的特徵、結構或特性。此外，這樣的用語不一定指的是相同的態樣，除非特別指出。此外，當結合特定態樣敘述特定特徵、結構或特性時，此特徵，結構或特性可採用結合所揭露的另一態樣，而不管此特徵是否結合這種其他揭露的態樣進行了明確描述。範例 [0055] 本文揭露的技術之說明性範例提供在下面。技術之實施例可包括下面所描述之範例的任何一或多個和任何它們的組合。 　　[0056] 範例1包括一種類比數位轉換器(ADC)，其包含：連續逼近暫存器(SAR)單元，其包括用以採取類比訊號之樣本的一或多個電容網路以及用以基於該類比訊號樣本經由連續比較逼近數位值的一或多個比較器；前置放大器，其耦接至該SAR單元，該前置放大器用以將用於應用的該類比訊號放大為用於採樣的該電容網路；以及粗略緩衝器，其耦接至該SAR單元，該粗略緩衝器在來自該前置放大器的該類比訊號的應用之前對該SAR單元的該電容網路進行預充電。 　　[0057] 範例2包括範例1之ADC，其中該SAR單元包括複數個SAR核心，該複數個SAR核心的每一者包括該些電容網路中的至少一者以及該些比較器的至少一者，以及其中該些SAR核心被組態為藉由在SAR單元工作循環中的不同點處對該類比訊號進行採樣並行操作。 　　[0058] 範例3包括範例2之ADC，其中該些SAR核心共享對於該粗略緩衝器的存取。 　　[0059] 範例4包括範例2-3之ADC，其中該些SAR核心共享對於該前置放大器的存取。 　　[0060] 範例5包括範例2-4之ADC，更包含耦接至該SAR單元的SAR控制器，該SAR控制器用以將來自該些SAR核心之數位值交錯為相應於該類比訊號的數位訊號。 　　[0061] 範例6包括範例2-5之ADC，更包含在該些SAR核心之間共享的最高有效位元(MSB)比較器，該MSB比較器用以判定用於每個數位值的最高有效位元。 　　[0062] 範例7包括範例1-6之ADC，更包含：校準電路，其用以判定在該電容網路中用於電容器之電容器權重值的陣列；蓋權重查找表，其用於儲存該電容器權重值；以及校正電路，其用以基於該些逼近數位值和該些電容器權重值產生數位訊號值。 　　[0063] 範例8包括範例1-7之ADC，其中該SAR單元包括複數個SAR核心，該複數個SAR核心的每一者包括該些電容網路中的至少一者以及該些比較器的至少一者，以及其中該些SAR核心共享對於該校準電路的存取。 　　[0064] 範例9包括一種類比數位轉換器(ADC)，其包含：複數個連續逼近暫存器(SAR)核心，每個SAR核心包括：暫存器，其用以基於類比訊號樣本接收逼近數位值；以及最低有效位元(LSB)比較器，其耦接至該暫存器，該LSB比較器用以經由連續比較判定該些逼近數位值的複數個LSB；以及最高有效位元(MSB)比較器，其耦接至該些SAR核心並且在該些SAR核心之間共享，該MSB比較器用以判定該些逼近數位值的MSB。 　　[0065] 範例10包括範例9之ADC，其中該MSB比較器選擇該些SAR核心外側的該些MSB，以減輕訊號擺動和伴隨的漏電流。 　　[0066] 範例11包括範例9-10之ADC，其中該MSB比較器僅當判定用於該些SAR核心之MSB時充電。 　　[0067] 範例12包括範例9-11之ADC，其中該些SAR核心係組態以藉由採樣在該ADC之工作循環中不同點處的類比訊號並行操作。 　　[0068] 範例13包括範例9-12之ADC，更包含耦接至該些SAR核心的SAR控制器，該SAR控制器用以將來自該些SAR核心之數位值交錯為相應於藉由該些SAR核心採樣的類比訊號的數位訊號。 　　[0069] 範例14包括範例9-13之ADC，更包含：校準電路，其用以判定該些SAR核心中採樣和保持電路中電容器之電容器權重值的陣列；蓋權重查找表，其用於儲存該電容器權重值；以及校正電路，其用以基於該些逼近數位值和該些電容器權重值產生數位訊號值。 　　[0070] 範例15包括一種基於類比數位轉換器(ADC)校準連續逼近暫存器(SAR)的方法，該方法包含：採用校準電路來測量在SAR核心之電容網路中電容器上的電荷，直到校準ADC之臨限儲存大小；將該測量的電荷儲存為在電容器權重查找表中的電容器權重值的陣列；以及對於具有在超過該校準ADC之該臨限儲存大小中的電荷容量的該SAR核心之該電容網路中的每個電容器，測量先前測量的電容器電荷容量和當前電容器電荷容量之間的差作為向量，並且將該向量儲存為電容器權重值之陣列的一部分。 　　[0071] 範例16包括範例15之方法，更包含歸一化該電容器權重值之陣列。 　　[0072] 範例17包括範例15-16之方法，更包含採用粗略緩衝器以在來自前置放大器的類比訊號的應用之前對該SAR核心的該電容網路進行預充電。 　　[0073] 範例18包括範例15-17之方法，更包含採用專用的最高有效位元(MSB)比較器以判定藉由該電容網路採樣的類比訊號之逼近數位值的MSB。 　　[0074] 範例19包括範例15-18之方法，更包含：採用比較器以基於儲存在該電容網路中的類比訊號樣本經由連續比較逼近數位值；以及採用校正電路以基於該些逼近數位值和該電容器權重值之陣列產生數位訊號值。 　　[0075] 範例20包括範例15-19的方法，更包含採用SAR控制器以將來自複數個SAR核心的數位值交錯成相應於由該電容網路採樣的類比訊號的數位訊號。 　　[0076] 所揭露的請求標的之先前描述的範例具有許多優點，其對於普通技術人員而言已經描述或將是顯而易見。即便如此，在所揭露的設備、系統或方法的所有版本中並不要求所有這些優點或特徵。 　　[0077] 此外，這個書面描述參考了特定的特徵。應理解到，在這說明書中的揭露內容包括那些特定特徵的所有可能的組合。在特定態樣或範例的上下文中揭露了特定特徵的情況下，該特徵在可能的範圍內也可以在其他態樣和範例的情況下使用。 　　[0078] 而且，當在本申請中提到具有兩或多個定義的步驟或操作的方法時，所定義的步驟或操作可以以任何順序或同時執行，除非上下文排除這些可能性。 　　[0079] 儘管為了說明的目的已經闡明和描述了本發明的具體範例，但將理解到可以在不脫離本公開的精神和範圍的情況下進行各種修改。因此，除了所附申請專利範圍之外，本發明不應受到限制。
[0080]
100‧‧‧SAR ADC
111、200、311、711‧‧‧電容網路
112‧‧‧比較器
113‧‧‧SAR
114‧‧‧數位至類比轉換器(DAC)
161、361、461‧‧‧類比訊號
162、362‧‧‧數位值
201‧‧‧電容器
203‧‧‧位元位置
205‧‧‧輸出電壓(Vout)
300‧‧‧SAR核心網路
310、410、510‧‧‧SAR核心
312‧‧‧LSB比較器
313、713‧‧‧SAR暫存器
315、715‧‧‧SAR核心定序器
316‧‧‧校正電路
318‧‧‧電容器權重查找表(LUT)
321‧‧‧MSB比較器
325、725‧‧‧校準ADC
330、530‧‧‧SAR控制器
331‧‧‧DAC參考緩衝器
332‧‧‧共模參考緩衝器
340、440‧‧‧粗略緩衝器
341‧‧‧AA濾波器
350、450、550‧‧‧前置放大器
400、500‧‧‧多核心SAR網路
423、523‧‧‧多工器(MUX)
430‧‧‧SAR控制器
431、531‧‧‧系統時脈
463‧‧‧數位訊號
571、573‧‧‧FB路徑
572、574‧‧‧FF路徑
600、800、900‧‧‧方法
601、603、605、607、609、611、801、803、805、807、809、901、903、905、907、908、909、911、913、915‧‧‧方塊
700‧‧‧網路
717‧‧‧時脈
718‧‧‧降頻濾波器
719‧‧‧處理器
[0003] 本發明之實施例的態樣、特徵和優點將從以下參照附圖對實施例的描述變得顯而易見，其中： 　　[0004] 圖1為範例連續逼近暫存器(SAR)類比數位轉換器(ADC)架構之示意圖。 　　[0005] 圖2為用於SAR ADC之範例電容網路示意圖。 　　[0006] 圖3為範例SAR核心網路示意圖。 　　[0007] 圖4為用於揚聲器的範例多核心SAR網路的示意圖。 　　[0008] 圖5為用於主動雜訊消除(Active Noise Cancellation；ANC)的多核心SAR網路的示意圖。 　　[0009] 圖6為操作SAR核心之範例方法的流程圖。 　　[0010] 圖7為用於校準SAR ADC之網路的示意圖。 　　[0011] 圖8為校準SAR ADC之範例方法的流程圖。 　　[0012] 圖9為基於校準結果從SAR ADC產生數位值之範例方法的流程圖。

Claims (20)

  1. 一種類比數位轉換器(ADC)包含： 　　連續逼近暫存器(SAR)單元，其包括用以採取類比訊號之樣本的一或多個電容網路以及用以基於該類比訊號樣本經由連續比較逼近數位值的一或多個比較器； 　　前置放大器，其耦接至該SAR單元，該前置放大器用以將用於應用的該類比訊號放大至用於採樣的該電容網路；以及 　　粗略緩衝器，其耦接至該SAR單元，該粗略緩衝器在來自該前置放大器的該類比訊號的應用之前對該SAR單元的該電容網路進行預充電。
  2. 如申請專利範圍第1項所述之ADC，其中該SAR單元包括複數個SAR核心，該複數個SAR核心的每一者包括該些電容網路中的至少一者以及該些比較器中的至少一者，以及其中該些SAR核心被組態為藉由在SAR單元工作循環中的不同點處對該類比訊號進行採樣並行操作。
  3. 如申請專利範圍第2項所述之ADC，其中該些SAR核心共享對於該粗略緩衝器的存取。
  4. 如申請專利範圍第2項所述之ADC，其中該些SAR核心共享對於該前置放大器的存取。
  5. 如申請專利範圍第2項所述之ADC，更包含耦接至該SAR單元的SAR控制器，該SAR控制器用以將來自該些SAR核心之數位值交錯為相應於該類比訊號的數位訊號。
  6. 如申請專利範圍第2項所述之ADC，更包含在該些SAR核心之間共享的最高有效位元(MSB)比較器，該MSB比較器用以判定用於每個數位值的最高有效位元。
  7. 如申請專利範圍第1項所述之ADC，更包含： 　　校準電路，其用以判定在該電容網路中用於電容器之電容器權重值的陣列； 　　蓋權重查找表，其用於儲存該電容器權重值；以及 　　校準電路，其用以基於該些逼近數位值和該些電容器權重值產生數位訊號值。
  8. 如申請專利範圍第7項所述之ADC，其中該SAR單元包括複數個SAR核心，該複數個SAR核心的每一者包括該些電容網路中的至少一者以及該些比較器的至少一者，以及其中該些SAR核心共享對於該校準電路的存取。
  9. 一種類比數位轉換器(ADC)包含： 　　複數個連續逼近暫存器(SAR)核心，每個SAR核心包括： 　　　　暫存器，其用以基於類比訊號樣本接收逼近數位值；以及 　　　　最低有效位元(LSB)比較器，其耦接至該暫存器，該LSB比較器用以經由連續比較判定該些逼近數位值的複數個LSB；以及 　　最高有效位元(MSB)比較器，其耦接至該些SAR核心並且在該些SAR核心之間共享，該MSB比較器用以判定該些逼近數位值的MSB。
  10. 如申請專利範圍第9項所述之ADC，其中該MSB比較器選擇該些SAR核心外側的該些MSB，以減輕訊號擺動和伴隨的漏電流。
  11. 如申請專利範圍第9項所述之ADC，其中該MSB比較器僅當判定用於該些SAR核心之MSB時供電。
  12. 如申請專利範圍第9項所述之ADC，其中該些SAR核心係組態以藉由採樣在該ADC之工作循環中不同點處的類比訊號並行操作。
  13. 如申請專利範圍第9項所述之ADC，更包含耦接至該些SAR核心的SAR控制器，該SAR控制器用以將來自該些SAR核心之數位值交錯為相應於藉由該些SAR核心採樣的類比訊號的數位訊號。
  14. 如申請專利範圍第9項所述之ADC，更包含： 　　校準電路，其用以判定該些SAR核心中採樣和保持電路中電容器之電容器權重值的陣列； 　　蓋權重查找表，其用於儲存該電容器權重值；以及 　　校正電路，其用以基於該些逼近數位值和該些電容器權重值產生數位訊號值。
  15. 一種基於類比數位轉換器(ADC)校準連續逼近暫存器(SAR)的方法，該方法包含： 　　採用校準電路來測量在SAR核心之電容網路中電容器上的電荷，直到校準ADC之臨限儲存大小； 　　將該測量的電荷儲存為在電容器權重查找表中的電容器權重值的陣列；以及 　　對於具有在超過該校準ADC之該臨限儲存大小中的電荷容量的該SAR核心之該電容網路中的每個電容器，測量先前測量的電容器電荷容量和當前電容器電荷容量之間的差作為向量，並且將該向量儲存為電容器權重值的一部分。
  16. 如申請專利範圍第15項所述之方法，更包含歸一化該電容器權重值之陣列。
  17. 如申請專利範圍第15項所述之方法，更包含採用粗略緩衝器以在來自前置放大器的類比訊號的應用之前對該SAR核心的該電容網路進行預充電。
  18. 如申請專利範圍第15項所述之方法，更包含採用專用的最高有效位元(MSB)比較器以判定藉由該電容網路採樣的類比訊號之逼近數位值的MSB。
  19. 如申請專利範圍第15項所述之方法，更包含： 　　採用比較器以基於儲存在該電容網路中的類比訊號樣本經由連續比較逼近數位值；以及 　　採用校正電路以基於該些逼近數位值和該電容器權重值之陣列產生數位訊號值。
  20. 如申請專利範圍第15項所述之方法，更包含採用SAR控制器以將來自複數個SAR核心的數位值交錯成相應於由該電容網路採樣的類比訊號的數位訊號。
TW106145259A 2016-12-23 2017-12-22 多核心連續逼近暫存器類比數位轉換器 TW201830871A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662438936P 2016-12-23 2016-12-23
US201662438917P 2016-12-23 2016-12-23
US62/438,936 2016-12-23
US62/438,917 2016-12-23

Publications (1)

Publication Number Publication Date
TW201830871A true TW201830871A (zh) 2018-08-16

Family

ID=60972485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145259A TW201830871A (zh) 2016-12-23 2017-12-22 多核心連續逼近暫存器類比數位轉換器

Country Status (3)

Country Link
US (1) US20180183455A1 (zh)
TW (1) TW201830871A (zh)
WO (1) WO2018119148A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932730A (zh) * 2018-09-20 2020-03-27 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器的控制电路及控制方法
TWI742563B (zh) * 2019-03-15 2021-10-11 昇佳電子股份有限公司 感測訊號的運算方法
TWI776420B (zh) * 2020-03-09 2022-09-01 加拿大商矽介入公司 將類比信號之輸入樣本轉換為數位值之方法、用作類比數位轉換器中之一級之電路及相關非暫時性電腦可讀儲存媒體

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018668B2 (en) * 2017-11-14 2021-05-25 Shuze Zhao Characterization of power delivery network in field programmable gate arrays or digital integrated circuits
US11841424B2 (en) * 2017-11-28 2023-12-12 Texas Instruments Incorporated Methods and electronic device for dynamic distance measurements
US10897264B2 (en) * 2019-06-24 2021-01-19 Booz Allen Hamilton Inc. Data receiver for communication system
US11476868B2 (en) * 2020-01-24 2022-10-18 Rambus Inc. Dual loop SAR ADC with process driven architecture
WO2021225518A1 (en) * 2020-05-04 2021-11-11 Agency For Science, Technology And Research A current-to-digital converter
TWI800817B (zh) 2021-04-15 2023-05-01 瑞昱半導體股份有限公司 類比數位轉換器與方法
US11489536B1 (en) * 2021-06-25 2022-11-01 Intel Corporation Input circuitry for an analog-to-digital converter, receiver, base station and method for operating an input circuitry for an analog-to-digital converter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385286A (en) * 1980-07-18 1983-05-24 American Microsystems, Inc. Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals
TWI514777B (zh) * 2012-08-03 2015-12-21 Realtek Semiconductor Corp 預測性逐漸逼近式類比數位轉換裝置及其方法
US8994564B2 (en) * 2012-09-07 2015-03-31 Analog Devices Technology Analog to digital converter including a pre-charge circuit
US8884801B1 (en) * 2013-11-21 2014-11-11 Inphi Corporation High-speed analog-to-digital conversion system with flash assisted parallel SAR architecture
TWI524074B (zh) * 2013-12-13 2016-03-01 財團法人國家實驗研究院 偏移補償電路及其補償方法
WO2015120315A1 (en) * 2014-02-06 2015-08-13 Massachusetts Institute Of Technology Reducing timing-skew errors in time-interleaved adcs
US10340932B2 (en) * 2016-04-29 2019-07-02 Analog Devices, Inc. Techniques for power efficient oversampling successive approximation register

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110932730A (zh) * 2018-09-20 2020-03-27 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器的控制电路及控制方法
CN110932730B (zh) * 2018-09-20 2023-03-24 瑞昱半导体股份有限公司 连续逼近暂存器模拟数字转换器的控制电路及控制方法
TWI742563B (zh) * 2019-03-15 2021-10-11 昇佳電子股份有限公司 感測訊號的運算方法
TWI776420B (zh) * 2020-03-09 2022-09-01 加拿大商矽介入公司 將類比信號之輸入樣本轉換為數位值之方法、用作類比數位轉換器中之一級之電路及相關非暫時性電腦可讀儲存媒體

Also Published As

Publication number Publication date
US20180183455A1 (en) 2018-06-28
WO2018119148A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
TW201830871A (zh) 多核心連續逼近暫存器類比數位轉換器
TWI659619B (zh) 連續近似暫存器類比至數位轉換器中之參考干擾減輕
CN107770708B (zh) 具有可配置的灵敏度、频率响应和噪声传递函数的数字硅麦克风
JP4523599B2 (ja) 信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅器及びプロセッサ
US20190245551A1 (en) Programmable sequence controller for successive approximation register analog to digital converter
US8957794B2 (en) A/D converter and method for calibrating the same
US8009072B2 (en) Predictive analog-to-digital converter and methods thereof
JP3580555B2 (ja) 補聴器装置
US20150029048A1 (en) Successive approximation register analog-to-digital converter and method of operating built-in self-test device for testing the converter
US10243579B2 (en) Programmable trim filter for successive approximation register analog to digital converter comparator
US20180183458A1 (en) Hybrid flash architecture of successive approximation register analog to digital converter
JP2016012760A (ja) 半導体装置
CN113225086A (zh) 模数转换设备及操作方法
CN112751565A (zh) 一种自校准片内基准电压模块
US8487792B2 (en) Method of gain calibration of an ADC stage and an ADC stage
US20240007127A1 (en) Reconfigurable Analog-to-Digital Converter
JP2011109352A (ja) アナログフロントエンド回路
KR20110108563A (ko) 가변 이득 증폭기를 갖는 ａｄｃ
CN113131943B (zh) 一种传感器检测电路及电子装置
US20230179217A1 (en) Coulomb counter circuitry
US10873337B2 (en) Electronic circuit including pipeline converting circuit
US20230291413A1 (en) Analog-to-digital converter, method of analog-to-digital conversion, and electronic apparatus
CN117373423A (zh) 一种用于音频主动降噪功能的复合adc电路
TWI584184B (zh) 觸控偵測裝置及觸控偵測方法
CN116781078A (zh) 模数转换电路时钟抖动误差校正方法、装置、设备和介质