TW201826497A - 用於積體電路裝置之預成的層間連接 - Google Patents

用於積體電路裝置之預成的層間連接 Download PDF

Info

Publication number
TW201826497A
TW201826497A TW106127807A TW106127807A TW201826497A TW 201826497 A TW201826497 A TW 201826497A TW 106127807 A TW106127807 A TW 106127807A TW 106127807 A TW106127807 A TW 106127807A TW 201826497 A TW201826497 A TW 201826497A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
wires
metallization
wire
Prior art date
Application number
TW106127807A
Other languages
English (en)
Inventor
伊利耶特 譚
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201826497A publication Critical patent/TW201826497A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

第一金屬化層沉積在基板上的第一絕緣層上。該第一金屬化層包含成組的第一導線。第二金屬化層沉積在該第一金屬化層之上。該第二金屬化層包含成組的第二導線，其跨交該組第一導線以形成相交區域。該相交區域之至少一者包含該第一導線之一者的第一部分和跨交該第一部分的該第二導線之一者的第二部分。複數個預成的連接係在該複數個相交區域處該第一金屬化層與該第二金屬化層之間沉積。該預成的連接之至少一者包含對準到該第二部分及該第一部分的第二絕緣層。

Description

用於積體電路裝置之預成的層間連接
於此說明的實施例係關於電子裝置製造的領域，且特別是關於積體電路(IC)製造。
一般而言，積體電路(IC)指的是成組的電子裝置，例如在半導體材料(典型地為矽)之小晶片上形成的電晶體。典型地，併入IC中的互連結構包括一或多級的金屬線，用以將IC的電子裝置彼此連接且連接到外部的連接。層間介電質被放置於IC的金屬級之間以用於絕緣。
典型地，為了製造互連結構，使用包含將金屬化的一層對準到並連接到金屬化的另一層的平面製程(planar process)。隨著IC的尺寸減小，金屬線之間的間隔減小。然而，傳統在奈米尺度範圍上製造互連結構的技術不能提供用於層間互連之強健的邊緣布局準確性。
用以製造互連結構的傳統技術之一者包含以一種材料之硬掩膜將一金屬化層之每隔一金屬線進行封 裝，並且以另一種材料之硬掩膜將另一金屬化層之交錯組的金屬線進行封裝，用以憑藉兩種材料之蝕刻反差(etch contrast)防止經由短路至相鄰金屬線的不對準/錯位(misaligned)。然而，需要用於傳統技術之複雜的製程流程和多種微影(lithography)掩膜顯著地增加製造成本。
101‧‧‧基板
102‧‧‧金屬化層
103‧‧‧金屬線
104‧‧‧絕緣層
105‧‧‧凹槽
106‧‧‧絕緣層
107‧‧‧格柵層
108‧‧‧格柵線
109‧‧‧絕緣層
411‧‧‧角度
412‧‧‧相交區域
413‧‧‧導線103的部分
414‧‧‧絕緣層106的部分
415‧‧‧由格柵線108暴露的部分
416‧‧‧導線103的部分
501‧‧‧維度
502‧‧‧維度
503‧‧‧預成連接
801‧‧‧圖案化的光阻層
802‧‧‧開口
803‧‧‧ARC層
804‧‧‧選定預成連接
805‧‧‧硬掩膜層
901‧‧‧開口
903‧‧‧選定預成連接804的部分
904‧‧‧預成連接804的部分
1001‧‧‧開口
1002‧‧‧導線
1003‧‧‧凹槽
1101‧‧‧導電層
1102‧‧‧導線103的部分
1103‧‧‧導孔
1104‧‧‧方向
1105‧‧‧方向
1106‧‧‧角度
1107‧‧‧導線103的部分
1108‧‧‧導線1102的部分
1201‧‧‧絕緣層
1202‧‧‧絕緣層
1203‧‧‧絕緣層104的厚度
1301‧‧‧格柵層
1302‧‧‧格柵線
1303‧‧‧方向
1304‧‧‧方向
1305‧‧‧角度
1401‧‧‧預成連接
1402‧‧‧絕緣層1201的部分
1501‧‧‧絕緣層
1701‧‧‧通孔開口
1702‧‧‧導線103的部分
1801‧‧‧圖案化的掩膜層
1802‧‧‧開口
1803‧‧‧栓塞
2001‧‧‧凹槽
2101‧‧‧導電層
2102‧‧‧導線
2103‧‧‧導孔
2400‧‧‧中介層
2402‧‧‧第一基板
2404‧‧‧第二基板
2406‧‧‧球格陣列
2408‧‧‧金屬互連
2410‧‧‧通孔
2412‧‧‧直通矽穿孔
2414‧‧‧嵌入式裝置
2500‧‧‧計算裝置
2502‧‧‧積體電路晶粒
2504‧‧‧處理器
2506‧‧‧晶粒上記憶體
2508‧‧‧通訊晶片
2510‧‧‧揮發性記憶體
2512‧‧‧非揮發性記憶體
2514‧‧‧圖形處理單元
2516‧‧‧數位信號處理器
2520‧‧‧晶片組
2522‧‧‧天線
2524‧‧‧觸控螢幕顯示器
2526‧‧‧觸控螢幕顯示器控制器
2528‧‧‧電池
2532‧‧‧運動共處理器或感測器
2534‧‧‧揚聲器
2536‧‧‧攝像機
2538‧‧‧使用者輸入裝置
2540‧‧‧大量儲存裝置
2542‧‧‧密碼處理器
本發明之實施例可藉由參照用以闡述本發明之實施例的下列說明及所附圖式最佳地了解。在圖式中：圖1為依據一實施例用以提供預成的層間連接之電子裝置結構的視圖。
圖2為依據一實施例在將導線凹入之後類似於圖1的視圖。
圖3A為依據一實施例在絕緣層沉積在導線上之後類似於圖2的視圖。
圖3B為依據一實施例在圖3A中描繪的電子裝置結構之透視圖。
圖4A為依據一實施例在格柵層沉積在絕緣層之部分上之後類似於圖3A的視圖。
圖4B為依據一實施例在圖4A中描繪的電子裝置結構之透視圖。
圖5為依據一實施例在使用格柵線作為掩膜選擇性地移除絕緣層之暴露部分之後類似於圖4B的視圖。
圖6為依據一實施例絕緣層沉積在導線之暴露部分及 絕緣層之暴露部分上之後類似於圖5的視圖。
圖7為依據一實施例在選擇性地移除格線之後類似於圖6的視圖。
圖8為依據一實施例在掩膜沉積在絕緣層之暴露部分及連接之暴露部分上之後類似於圖7的視圖。
圖9為依據一實施例在形成ARC層中的開口和硬掩膜層以暴露選定預成的連接之後類似於圖8的視圖。
圖10為依據一實施例在移除選定預成的連接之後類似於圖9的視圖。
圖11為依據一實施例在上金屬化層(M+)沉積在下金屬化層M-102上之後類似於圖10的視圖。
圖12為依據另一實施例在將於絕緣層之部分之間的絕緣層之部分凹入且絕緣層沉積在絕緣層之凹入部分上之後類似於圖3A的視圖。
圖13A為依據另一實施例在格柵層沉積在絕緣層之部分上之後類似於圖12的視圖。
圖13B為依據一實施例在圖13A中描繪的電子裝置結構之透視圖。
圖14為依據另一實施例在使用格柵線作為掩膜選擇性地移除絕緣層之暴露部分之後類似於圖13B的視圖。
圖15為依據另一實施例在絕緣層沉積在導線之暴露部分上之後類似於圖14的視圖。
圖16為依據另一實施例在選擇性地移除格線之後類似於圖15的視圖。
圖17為依據另一實施例在形成通孔開口以暴露導線之部分之後類似於圖16的視圖。
圖18為依據另一實施例在圖案化掩膜層沉積在絕緣層之部分上之後類似於圖17的視圖。
圖19為依據另一實施例在透過開口移除選定的栓塞用以暴露絕緣層之部分之後類似於圖18的視圖。
圖20為依據另一實施例在移除掩膜層之後類似於圖19的視圖。
圖21為依據另一實施例在上金屬化層(M+)沉積在下金屬化層M-102上之後類似於圖20的視圖。
圖22為依據一實施例繪示闡述藉由等向性蝕刻恢復的圖案化不對準的影像的視圖。
圖23為依據一實施例繪示闡述矽氮化物之預成的連接的選擇性等向性蝕刻的影像之視圖。
圖24闡述包括本發明之一或多個實施例的中介層。
圖25依據本發明之一實施例闡述計算裝置。
【發明內容】及【實施方式】
說明了提供用於積體電路裝置之預成的層間連接的方法和設備。在一實施例中，第一金屬化層沉積在基板上的第一絕緣層上。該第一金屬化層包含成組的第一導線。第二金屬化層沉積在該第一金屬化層之上。該第二金屬化層包含成組的第二導線，其跨交(cross)該組第一導線以形成相交區域(intersection region)。該相交區域之至 少一者包含該第一導線之一者的第一部分和跨交該第一部分的該第二導線之一者的第二部分。複數個預成的連接係在該複數個相交區域處該第一金屬化層與該第二金屬化層之間沉積。該預成的連接之至少一者包含對準到該第二部分及該第一部分的第二絕緣層。
在一實施例中，在兩個正交金屬化層之間預成的交叉點連接(cross-point connection)係在金屬化層之金屬線的相交區域處創建。預成的連接之至少一者係使用微影及鑲嵌(damascene)製程來起動。預成的交叉點連接係藉由將犧牲格柵層沉積於具有以絕緣材料來封裝的頂部之下層金屬層上來形成。暴露的封裝材料係使用方向性乾蝕刻(directional dry etch)來移除。藉由格柵篩選的剩餘封裝形成格柵與正交下層金屬之間預成的連接。格柵圖案的倒置(inversion)顯露用於藉由微影選擇的所有預成的(虛設)連接器。在選定的虛設連接器中的絕緣材料接著藉由等向性蝕刻(isotropic etch)來移除。邊緣布局錯誤之任一者可防止選定的虛設連接器被完全地顯露，然而如下面進一步詳述的，等向性蝕刻之底切動作完全地移除絕緣材料且在金屬化之後創建完全的連接。
在一些實施例中，藉由以另一絕緣材料將下層台面介電質(mesa dielectric)封裝來創建預成的線端。格柵圖案的倒置顯露一組虛設連接器和虛設線端。一連串的微影和等向性蝕刻將不想要的線端移除以創建最終電路圖案。如下面進一步的細節中所述，具有預成的層間連接的 積體電路提供對線端及對上面和下面金屬線兩者的自對準的通孔(via)。
如於此所述本發明之實施例按相對於使用配色方案(coloring scheme)的傳統技術的掩膜成本及製程效率而言是有益處的。此外，如於此所述的本發明之實施例藉由讓通孔由在一方向上的格柵及在正交方向上的下層金屬定義來抑制任何臨界維度(CD；critical dimension)變化。如於此所述本發明之實施例使用簡單自上而下的方法，其能夠在不布署新穎但未證實的技術(例如，選擇性生長及定向自組狀技術)下達到完美的層間對準。
在下列說明中，將使用由本領域具有通常知識者所平常採用以將他們工作的內容傳達給本領域具有通常知識的其它者的術語來說明例示性實施之各種態樣。然而，對本領域具有通常知識者將為明白的是，本發明可不僅以所述態樣中的一些來實行。為了解釋的目的，提出特定數字、材料及組態以為了提供例示性施實的徹底了解。然而，對本領域具有通常知識者將為明白的是，本發明可不以特定細節來實行。在其它實例中，省略或簡化周知的特徵以為了不去模糊例示性的實施。
各種操作將以在了解本發明上最有幫助的方式轉而被說明為多個離散的操作；然而，說明之次序不應被理解為暗示這些操作為必然的次序相依。特別是，這些操作不需要以提出的次序來進行。
在當於附隨的圖式中說明及繪示某些示範性 實施例的同時，要了解的是，這類實施例僅為例示性的而非限制性的，並且實施例並不限制於所繪示的及說明的特定構造，因為修改對本領域具有通常知識者來說可能發生。
貫穿本說明書對於「一實施例」、「另一實施例」或「實施例」的參考意味連同實施例說明的特別特徵、結構或特性被包括在至少一實施例中。因此，在貫穿本說明書各處中詞彙，像是「一實施例」和「實施例」之出現並不必然全指的是相同的實施例。進一步而言，特別特徵、結構、或特性可在一或多個實施例中以任何合適的方式來結合。
再者，創新的態樣在於比單一揭示的實施例之所有特徵還少。因此，在詳細發明說明後的申請專利範圍係以各請求項獨立為分開的實施例特此明確地併入到此詳細的發明說明中。在當已於此說明示範性實施例的同時，本領域具有通常知識的該些者將認知這些示範性實施例能如於此所述的以修改或變更來實行。因此發明說明要被視為是例示性的而非限制。
圖1為依據一實施例用以提供預成的層間連接之電子裝置結構的視圖100。如在圖1中所繪示，包含成組的導線103之下金屬化層(M-)102沉積在基板101上的絕緣層104上。在實施例中，基板101包含半導體材料，例如矽(Si)。在一實施例中，基板101為單晶Si基板。在另一實施例中，基板101為多晶矽基板。又在另一實施例中，基板 101為非晶矽基板。在替代的實施例中，基板101包括IV族材料(例如，矽(Si)、碳(C)、鍺(Ge)、鍺化矽(SiGe)、其它IV族材料)、III-V材料(例如，砷化鍺(GaAs)、InP、GaAs、InGaAs、InAlAs、其它III-V材料)或其任何組合。
在實施例中，基板101為絕緣體上半導體(SOI；semiconductor-on-isolator)基板，其包括塊狀下基板、中間絕緣層以及頂部單晶層。頂部單晶層可包含上面所列的任何材料，例如矽。在各種實施中，基板可例如為有機的、陶瓷的、玻璃的或半導體基板。在一實行中，半導體基板可為使用塊體矽(bulk silicon)或絕緣體上矽(silicon-on-insulator)子結構形成的晶體基板。在其它實行中，半導體基板可使用互替的材料來形成(其可或不可與矽結合)，其包括(但不限於)鍺、銻化銦、鉛碲化物、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵或III-V族或IV族材料之其它結合。雖然於此說明了基板可自其形成的材料的些許範例，但可作為可在其上建立被動及主動電子裝置(例如，電晶體、記憶體、電容器、電感器、電阻器、開關、積體電路、放大器、光電子裝置或任何其它電子裝置)的根基的任何材料落入本發明的精神及範圍內。
在一實施例中，基板101包括用於積體電路的一或多個金屬化互連層。在至少一些實施例中，基板101包括互連，例如通孔，其組態以連接金屬化層。在至少一些實施例中，基板101包括電子裝置，例如，電晶體、記憶體、電容器、電阻器、光電子裝置、開關及由電絕緣層 隔開的任何其它主動及被動電子裝置，電絕緣層例如層間介電質、凹槽絕緣層或對電子裝置製造之領域中具有通常知識之一者已知的其它絕緣層。在一實施例中，基板包括一或多個緩衝層，用以調適基板101與基板101上面的一或多層之間的晶格不匹配並且用以約束晶格錯位及缺陷。
絕緣層104能為合適以將鄰近的裝置絕緣且防止漏電的任何材料。在一實施例中，電絕緣層104為氧化物層，例如二氧化矽，或是由電子裝置設計決定的任何其它電絕緣層。在一實施例中，絕緣層104包含層間介電質(ILD；interlayer dielectric)。在一實施例中，絕緣層104為低k介電質，其包括(但不限於)例如像是二氧化矽、氧化矽、含碳氧化物(「CDO(carbon doped oxide)」)(例如，含碳的二氧化矽)、多孔二氧化矽、氮化矽或其任何組合。在一實施例中，絕緣層104包括具有k值小於5的介電材料。在一實施例中，絕緣層104包括具有k值小於2的介電材料。在至少一些實施例中，絕緣層104包括氮化物、氧化物、聚合物、燐矽酸鹽玻璃(phosphosilicate glass)、氟矽酸鹽(SiOF)玻璃、有機矽酸鹽玻璃(SiOCH)、由電子裝置設計決定的其它電絕緣層或其任何組合。在至少一些實施例中，絕緣層104可包括聚亞醯胺(polyimide)、環氧(epoxy)、光可界定(photodefinable)材料(像是苯環丁烯(BCB；benzocyclobutene))以及WPR系列材料或旋塗式玻璃(spin-on-glass)。
在一實施例中，絕緣層104為淺凹槽隔離 (STI；shallow trench isolation)層，用以提供將一金屬線與在基板101上的其它金屬線隔離的場隔離區域。在一實施例中，層之厚度在從約10nm到約2微米(μm)的近似範圍中。
在實施例中，絕緣層104係使用沉積技術其中一者來沉積，像是(但不限於)化學汽相沉積(「CVD(chemical vapor deposition)」)、物理汽相沉積(「PVD(physical vapor deposition)」)、分子束磊晶(「MBE(molecular beam epitaxy)」)、金屬有機化學汽相沉積(「MOCVD(metalorganic chemical vapor deposition)」)、原子層沉積(「ALD(atomic layer deposition)」)、旋塗或其它對微電子裝置製造之領域中具有通常知識之一者為已知的絕緣沉積技術。
在一實施例中，包含金屬線103的金屬化層102為電子裝置之後端金屬化的一部分。在一實施例中，硬掩膜(未繪示)係沉積在絕緣層104上。在一實施例中，使用硬掩膜圖案化及蝕刻絕緣層104，用以使用對微電子裝置製造之領域中具有通常知識之一者已知的一或多個圖案化及蝕刻技術來形成凹槽。在一實施例中，在絕緣層104中凹槽之尺寸係由之後在製程中形成的導線之尺寸來決定。
在一實施例中，形成導線103的步驟包含以導電材料之層在絕緣中填充凹槽。在一實施例中，基底層(未繪示)係首先沉積在凹槽之內側壁及底部上，且接著導 電層係沉積在基底層上。在一實施例中，基底層包括沉積在導電障壁層(未繪示)上的導電種子層(未繪示)。種子層能包括銅並且導電障壁層能包括鋁、鈦、鉭、氮化鉭及類似的金屬。能使用導電障壁層來防止導電材料自種子層擴散，例如銅進入絕緣層104。此外，能使用導電障壁層來對於種子層提供附著(例如，銅)。
在一實施例中，為了形成基底層，導電障壁層係沉積到在絕緣層104中凹槽之側壁及底部上，且接著種子層係沉積到導電障壁層上。在另一實施例中，導電基底層包括直接沉積到在絕緣層104中凹槽之側壁及底部上的種子層。導電障壁層與種子層之各者可使用對半導體製造之領域中具有通常知識之者已知的任何薄膜沉積技術來沉積，例如濺鍍(sputtering)、覆蓋式沉積(blanket deposition)及類似者。在一實施例中，導電障壁層及種子層之各者具有在從約1奈米(nm)到約100nm的近似範圍中的厚度。在一實施例中，障壁層可為薄介電質，其已被蝕刻來對下面的金屬層建立導電性。在一實施例中，可一起省略障壁層且可使用將銅線適當的摻雜來製作「自形成障壁(self-forming barrier)」。
在一實施例中，導電層，例如銅，藉由電鍍法(electroplating process)沉積到銅之基底層的種子層上。在一實施例中，使用對微電子裝置製造之領域中具有通常知識之者已知的鑲嵌製程來將導電層沉積到絕緣層104中的凹槽中。在一實施例中，使用選擇性的沉積技術，像是 (但不限於)電鍍、無電式、CVD、PVD、MBE、MOCVD、ALD、旋塗或對微電子裝置製造之領域中具有通常知識之者已知的其它沉積技術將導電層沉積到絕緣層104中之凹槽中的種子層上。
在一實施例中，對於用於導線103的導電層之材料的選取決定了對於種子層之材料的選取。例如，若用於導線103的材料包括銅，則用於種子層的材料亦包括銅。在一實施例中，導線103包括金屬，例如銅(Cu)、釕(Ru)、鎳(Ni)、鈷(Co)、鉻(Cr)、鐵(Fe)、錳(Mn)、鈦(Ti)、鋁(Al)、鉿(Hf)、鉭(Ta)、鎢(W)、釩(V)、鉬(Mo)、鈀(Pd)、金(Au)、銀(Ag)、鉑(Pt)、銦(In)、錫(Sn)、鉛(Pb)、銻(Sb)、鉍(Bi)、鋅(Zn)、鎘(Cd)或其任一組合。
在替代的實施例中，可被使用於金屬化層102的導電材料之範例為(但不限於)金屬(例如，銅、鉭、鎢、釕、鈦、鉿、鋯、鋁、銀、錫、鉛)、金屬合金、金屬碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭、碳化鋁)、其它導電材料或其任一組合。
在一實施例中，使用對微電子裝置製造領域中具有通常知識之者已知的化學機械研磨(「CMP」)技術移除導電層及基底層的部分以鏟平具有絕緣層104之頂部部分的導線103之頂部部分。
在一非限定的範例中，導線103之厚度在從約15nm到約1000nm的近似範圍中。在一非限定的範例中，導線103之厚度在從約20nm到約200nm。在一非限定的範 例中，導線103之寬度在從約5nm到約500nm的近似範圍中。在一非限定的範例中，導線103之間的間隔(間距(pitch))從約2nm到約500nm。在更特定之非限定的範例中，導線103之間的間隔(間距)從約20nm到約40nm。
在實施例中，金屬化層102組態以連接到其它金屬化層(未繪示)。在實施例中，金屬化層102組態以提供對電子裝置的電接觸，電子裝置例如為電晶體、記憶體、電容器、電阻器、光電子裝置、開關及由電絕緣層隔開的任何其它主動及被動電子裝置，電絕緣層例如層間介電質、凹槽絕緣層或對電子裝置製造之領域中具有通常知識之一者已知的任何其它絕緣層。
圖2為依據一實施例在將導線103凹入之後類似於圖1的視圖200。如在圖2中所示，導線103被凹入到預定的深度以形成凹槽104。凹槽104具有係為絕緣層104之部分的側壁和係為導線103之頂部表面的底部。
在一實施例中，凹槽105之深度從約10nm到約500nm。在一實施例中，凹槽105之深度從導線之厚度的約10%到約100%。在更特定的實施例中，凹槽105之深度從導線之厚度的約10%到約100%。在一實施例中，導線103係使用對電子裝置製造之領域中具有通常知識之者已知的技術的溼蝕刻、乾蝕刻或其組合之一或多者來凹入。
圖3A為依據一實施例在絕緣層106沉積在凹槽105內導線103上之後類似於圖2的視圖300。圖3B為依據一實施例在圖3A中描繪的電子裝置結構之透視圖310。圖3A 為依據一實施例在圖3B中闡述沿著A-A’的電子裝置結構之剖視圖。如在圖3A及3B中所繪示，絕緣層106填充凹槽105。絕緣層106沉積在凹槽105之底部及側壁。在一實施例中，使用對微電子裝置製造領域中具有通常知識之者已知的CMP技術移除絕緣層106的部分以鏟平具有絕緣層104之頂部部分的絕緣層106之頂部部分。
在一實施例中，絕緣層106不同於絕緣層104。在一實施例中，絕緣層106為硬掩膜層。在一實施例中，絕緣層106為選擇性對絕緣層104的蝕刻。一般而言，兩個材料之間的蝕刻選擇性被定義為在類似的蝕刻條件他們蝕刻速率之間的比率。在一實施例中，絕緣層106之蝕刻速率對絕緣層104之蝕刻速率之比率為至少5：1。
在一實施例中，絕緣層106為矽氮化物、矽碳化物、矽氮碳化物或其任一組合。在替代的實施例中，絕緣層106為氧化物層(例如，氧化矽層)、碳摻雜氧化物層(例如，碳摻雜氧化矽層)、碳氧化矽(SiOC)層、氟摻雜的氧化矽、金屬氧化物(例如，氧化鈦、氧化鋁、氧化鉿或任何其它金屬氧化物)、氫倍半矽氧烷(HSQ；hydrogensilesquioxane)、氟化非晶碳(fluorinated amorphous carbon)、甲基倍半氧烷(MSQ；methylsesquioxane)、氮化物層(例如，氮化矽、氮化鈦、氮氧化矽)、矽碳化物或其它絕緣層。
在實施例中，絕緣層106係使用沉積技術其中一者來沉積，像是(但不限於)CVD、PVD、MBE、 MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的絕緣層沉積技術。
圖4A為依據一實施例在格柵層107沉積在絕緣層106之部分上之後類似於圖3A的視圖400。圖4B為依據一實施例在圖4A中描繪的電子裝置結構之透視圖410。圖4A為依據一實施例在圖4B中闡述沿著B-B’的電子裝置結構之剖視圖。如在圖4A及4B中所繪示，格柵層107包含成組的格柵線108，其被使用為用以形成在之後製程中上金屬化層之導線的格子。如在圖4A及4B中所繪示，格柵線108在係相對於導線103的方向之角度411的方向上延伸。在一實施例中，角度411為約90度，使得格柵線108在實質正交於導線103之傳播方向的方向上延伸。如在圖4B中所繪示，格柵線108跨交導線103以形成相交區域412。相交區域412包含在導線103之部分416上絕緣層106之部分414上的導線103之部分413。如在圖4A及4B中所繪示，絕緣層之部分，像是部分415，係藉由格柵線108暴露。
在一實施例中，格柵層107包含選擇性對絕緣層104和絕緣層106蝕刻的材料。在一實施例中，格柵層107之蝕刻速率對絕緣層106及104之蝕刻速率之比率為至少5：1。
在一實施例中，格柵層107為選擇性對絕緣層104及106蝕刻的半導體層(例如，矽、鍺或其它半導體層)、金屬氧化物層(例如，氧化鈦、氧化鋁、其它氧化物層)、金屬氮化物層(例如，氮化鈦、氮化鋁、其它金屬氮 化物層)、其它金屬層或其任何組合。在一實施例中，格柵層107為矽層，絕緣層106為氮化矽層，以及絕緣層104為氧化矽層。
在一實施例中，格柵層107為在絕緣層104及106上沉積的敷層(blanket)。在一實施例中，硬掩膜(未繪示)係沉積在格柵層107上。在一實施例中，使用硬掩膜圖案化及蝕刻格柵層107，用以使用對微電子裝置製造之領域中具有通常知識之者已知的一或多個圖案化及蝕刻技術來形成格柵線108。在一實施例中，格柵層107係使用沉積技術其中一者來沉積，像是(但不限於)CVD、PVD、MBE、MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的沉積技術。在一實施例中，格柵線108之維度類似於導線103之維度。在一實施例中，格柵線108之間的間距類似於導線103之間距。
圖5為依據一實施例在使用格柵線108作為掩膜選擇性地移除絕緣層106之暴露部分之後類似於圖4B的視圖500。移除藉由格柵線108暴露的絕緣層106之部分以暴露導線103之頂部部分和絕緣層104之側部分。如在圖5中所繪示，在導線103之部分上創建預成的連接503。
如在圖5中所繪示，預成的連接503代表格柵線108之部分413與導線103之部分416之間的絕緣層106之部分414。如在圖5中所繪示，預成的連接503在實質正交於導線103和格柵線108的方向上延伸。如在圖5中所繪示，預成的連接503係對準於格柵線108之部分413與導線 103之部分416。
在一實施例中，藉由包含磷酸或其它酸的等向性溼蝕刻化學來對絕緣層104選擇性地移除絕緣層106之暴露部分。在一實施例中，絕緣層106之暴露部分係使用對電子裝置製造之領域中具有通常知識之者已知的技術的選擇性溼蝕刻、乾蝕刻或其組合之一或多者來移除。
預成的連接503之各者具有對應至格柵線107之寬度的維度501和對應至導線103之間的間距的維度502。在一實施例中，預成的連接503代表指示之後在製程中其上沉積的下金屬化層102和上金屬化層之間所有潛在連接區域的位置的格子。
圖6為依據一實施例絕緣層109沉積在導線103之暴露部分及絕緣層104之暴露部分上之後類似於圖5的視圖600。在一實施例中，絕緣層109代表上述對照絕緣層104的絕緣層之一或多者。在一實施例中，絕緣層109係使用絕緣層沉積技術其中一者來沉積，像是(但不限於)CVD、PVD、MBE、MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的沉積技術。在一實施例中，使用對微電子裝置製造領域中具有通常知識之者已知的CMP技術移除絕緣層109的部分以鏟平具有格線108之頂部部分的絕緣層109之頂部部分。
圖7為依據一實施例在選擇性地移除格線108之後類似於圖6的視圖700。如在圖7中所繪示，選擇性地移除格柵線108以暴露預成的連接503。亦即，藉由選擇性 移除格柵線所進行的格柵圖案之倒置形成具有為絕緣層109之側部分之側壁及被暴露預成連接503之頂部部分之底部的凹槽。在一實施例中，使用非等向性乾蝕刻(anisotropic dry etch)技術來選擇性地移除格柵線108。在一實施例中，使用包括含碳氣體、含氟氣體或其任何組合的乾蝕刻化學來選擇性地移除格柵線108。在一實施例中，使用包含一或多種腐蝕性氣體的乾蝕刻化學來選擇性地移除格柵線108，腐蝕性氣體例如氯、溴或其任何組合。在一實施例中，格柵線108藉由使用一或多個包含氧、氮、氫或其任何組合的一或多種氣體灰化來選擇性地移除格柵線108。在一實施例中，格柵線108係使用對電子裝置製造之領域中具有通常知識之者已知的技術的選擇性溼蝕刻、乾蝕刻或其組合之一或多者來選擇性地移除。
圖8為依據一實施例在包含在硬掩膜層805上於抗反射塗佈(ARC；antireflective coating)層803上之圖案化的光阻層801沉積於絕緣層109之暴露部分及連接503之暴露部分上之後，類似於圖7的視圖800。在一實施例中，ARC層803為電子裝置製造之領域中具有通常知識之者已知的ARC層其中一者。在一實施例中，硬掩膜層805為碳硬掩膜層，或其它硬掩膜層。如在圖8中所繪示，圖案化光阻層801以形成開口802來暴露在選定預成連接804上面的ARC層802之部分用以形成通孔。
在一實施例中，使用微電子裝置製造之領域中具有通常知識之者已知的圖案化及蝕刻技術來圖案化光 阻層。在一實施例中，圖案化的光阻層801具有布局誤差(placement error)，使得開口802相對於選定預成的連接804不對準，該選定預成的連接為預成的連接503其中之一者。在另一實施例中，開口對準於選定預成的連接。包含在硬膜層805上於ARC層803上之圖案化光阻層801係使用沉積技術之一者來沉積，像是(但不限於)CVD、PVD、MBE、MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的沉積技術。
圖9為依據一實施例在透過圖案化的光阻層801形成ARC層802中的開口901和硬掩膜層805以暴露選定預成的連接之後類似於圖8的視圖900。如在圖9中所繪示，移除圖案化的光阻層801。能使用對微電子裝置製造領域中具有通常知識者已知的光阻移除技術之一者來移除圖案化的光阻層801。在一實施例中，開口901將選定預成的連接804之至少部分903暴露。在一實施例中，使用對微電子裝置製造之領域中具有通常知識之者已知的一或多個蝕刻技術來形成開口901。
圖10為依據一實施例在移除選定預成連接804和移除ARC層802及硬掩膜層805之後類似於圖9的視圖1000。如在圖10中所繪示，透過開口901移除在硬掩膜層805下面之預成連接804之部分903和部分904以形成通孔開口1001來暴露導線103之部分1002。如在圖10中所繪示，移除ARC層802和硬掩膜層805以形成凹槽1003。各個凹槽1003具有為絕緣層109之側部分和包括剩餘預成連接503之 部分及絕緣層104之部分的底部部分的側壁。凹槽1003在對應至之後在製程中形成的上金屬化層之導線的方向的方向上延伸。
在一實施例中，使用等向性蝕刻選擇性地對絕緣層109移除預成連接804。在一實施例中，等向性蝕刻之底切動作(undercut action)完全移除包括部分903及904的選定預成連接器804，即使圖案化的光阻誤差防止選定預成連接器被全部顯露。在一實施例中，使用包含磷酸或其它酸的溼蝕刻化學來移除選定預成連接804。在一實施例中，選定預成連接804係使用對電子裝置製造之領域中具有通常知識之者已知的技術的選擇性等向溼蝕刻、乾蝕刻或其組合之一或多者來地移除。在一實施例中，使用對電子裝置製造之領域中具有通常知識之者已知的技術的ARC層及硬掩膜層移除技術(例如，灰化技術)之一或多者來移除ARC層802和硬掩膜層805。
圖11為依據一實施例在上金屬化層(M+)沉積在下金屬化層M-102上之後類似於圖10的視圖1100。
在一實施例中，上金屬化層包含沉積在剩餘預成連接503和在凹槽1003之絕緣層104之部分上的導電層1101，用以形成導線1102。導電層1101通過通孔開口1001沉積到導線103之暴露部分1002上，如在圖11中所繪示。
如在圖11中所繪示，導線1102沿著在角度1106上跨交導線103之方向1105的方向1104延伸以形成相交區域1106。在一實施例中，角度1106為約90度，使得導 線103和導線1102在實質彼此互為正交的方向上蔓延。
如在圖11中所繪示，各個相交區域1106包含導線103之部分1107和部分1107上導線1102之部分1108。如圖11所繪示，包含預成連接503及一或多個自對準導電連接的複數個連接係配置於金屬化層102和在交叉區域1106處的金屬化層1101之間。如在圖11中所繪示，各個預成連接503為部分的對應相交區域1106。各個預成連接503係對準於且在導線1102之一者的對應部分1108與導線103之一者的對應部分1107之間。預成連接503為絕緣層106之部分。一或多個自對準導電連接包含在由選定預成連接804所界定的位置處形成的導孔1103。連接實質上正交於導線103和導線1102，如在圖11中所繪示的。導線1102係由絕緣層109之部分所分開，如在圖21中所繪示的。
在一實施例中，形成導線1102的步驟包含以導電材料之層填充凹槽1003。在一實施例中，基底層(未繪示)係首先沉積在凹槽1003之內側壁及底部上，且接著導電層係沉積在基底層上。在一實施例中，基底層包括沉積在導電障壁層(未繪示)上的導電種子層(未繪示)。種子層能包括銅並且導電障壁層能包括鋁、鈦、鉭、氮化鉭及類似的金屬。能使用導電障壁層來防止導電材料自種子層擴散，例如銅進入絕緣層。此外，能使用導電障壁層來對於種子層提供附著(例如，銅)。
在一實施例中，為了形成基底層，導電障壁層係沉積到凹槽1003之側壁及底部上，且接著種子層係沉 積到導電障壁層上。在另一實施例中，導電基底層包括直接沉積到凹槽1003之側壁及底部上的種子層。在一實施例中，導電障壁層係由上述導電障壁層之一者所代表。在一實施例中，種子層係由上述種子層之一者所代表。在一實施例中，可一起省略障壁層且可使用將銅線適當的摻雜來製作「自形成障壁(self-forming barrier)」。
在一實施例中，導電層1101係由上面相對導線103所述的一或多個導電層所代表。在一實施例中，使用微電子裝置製造之領域中具有通常知識之者已知的鑲嵌製程來沉積導電層1101。在一實施例中，導電層1101係使用選擇性沉積技術來沉積，像是(但不限於)電鍍(electroplating)、無電式電鍍(electroless)、CVD、PVD、MBE、MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的沉積技術。
在一實施例中，使用對微電子裝置製造領域中具有通常知識之者已知的CMP技術移除導電層及基底層的部分以鏟平具有絕緣層109之頂部部分的導線1102之頂部部分。
在一非限定的範例中，導線1102之厚度在從約15nm到約1000nm的近似範圍中。在一非限定的範例中，導線1102之厚度在從約20nm到約200nm。在一非限定的範例中，導線1102之寬度在從約5nm到約500nm的近似範圍中。在一非限定的範例中，導線1102之間的間隔(間距(pitch))從約2nm到約500nm。在更特定之非限定的範例 中，導線1102之間的間隔(間距)從約20nm到約40nm。
圖12為依據另一實施例在將於絕緣層106之部分之間的絕緣層104之部分凹入且絕緣層1201沉積在絕緣層104之凹入部分上之後類似於圖3A的視圖1200。在一實施例中，沉積絕緣層1201以在之後的製程中形成一或多個線終端區域，如下面進一步所詳述的。如在圖12中所繪示，將絕緣層104之部分凹入至預定的厚度1202以形成凹槽。在一實施例中，凹槽具有包含絕緣層106之部分的側壁和係為絕緣層104之凹入部分的頂部表面的底部。
在一實施例中，絕緣層104之凹入部分的厚度1202為從約50%到約90%的絕緣層104之初始厚度1203。在一實施例中，絕緣層104之部分係使用對電子裝置製造之領域中具有通常知識之者已知的技術的溼蝕刻、乾蝕刻或其組合之一或多者來凹入。
在一實施例中，絕緣層1201為選擇性對絕緣層104的蝕刻。在實施例中，絕緣層1201之蝕刻速率對絕緣層104之蝕刻速率之比率為至少8：1。在一實施例中，絕緣層1202為碳化矽(SiC)層。在替代的實施例中，絕緣層1201為矽氮化物、矽氮碳化物或其任一組合。在替代的實施例中，絕緣層1201為氧化物層(例如，氧化矽層)、碳摻雜氧化物層(例如，碳摻雜氧化矽層)、碳氧化矽(SiOC)層、氟摻雜的氧化矽、金屬氧化物(例如，氧化鈦、氧化鋁、氧化鉿或任何其它金屬氧化物)、氫倍半矽氧烷(HSQ；hydrogensilesquioxane)、氟化非晶碳(fluorinated amorphous carbon)、甲基倍半氧烷(MSQ；methylsesquioxane)、氮化物層(例如，氮化矽、氮化鈦、氮氧化矽)、矽碳化物或其它絕緣層。在一實施例中，碳化矽之絕緣層1201係沉積在氧化矽之絕緣層104之凹入部分上。
在實施例中，絕緣層1201係使用沉積技術其中一者來沉積，像是(但不限於)CVD、PVD、MBE、MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的絕緣層沉積技術。
在一實施例中，使用對微電子裝置製造領域中具有通常知識之者已知的CMP技術移除絕緣層1201的部分以鏟平具有絕緣層1201之頂部部分的絕緣層106之頂部部分。
圖13A為依據另一實施例在格柵層1301沉積在絕緣層1201之部分及絕緣層106之部分上之後類似於圖12的視圖1300。圖13B為依據一實施例在圖13A中描繪的電子裝置結構之透視圖1310。圖13A為依據一實施例在圖13B中闡述沿著B-B’的電子裝置結構之剖視圖。
如在圖13A及13B中所繪示，格柵層1301包含成組的格柵線1302，其被使用為格子，用以形成在之後製程中上金屬化層之導線。如在圖13A及13B中所繪示，格柵線1302在係相對於導線103的方向1304之角度1305的方向1303上延伸。在一實施例中，角度1305為約90度，使得格柵線1302在實質正交於導線103之傳播方向的方向上延 伸。格柵線1302跨交導線103以形成相交區域，如上面對照圖4B所述。如在圖13A及13B中所繪示，絕緣層1201和絕緣層106之部分係由格柵線1302暴露。
在一實施例中，格柵層1302包含選擇性對絕緣層104、絕緣層106和絕緣層1201蝕刻的材料。在一實施例中，格柵層107之蝕刻速率對絕緣層106、104及1201之蝕刻速率之比率為至少8：1。
在一實施例中，格柵層1301為選擇性對絕緣層104、106及1201蝕刻的半導體層(例如，矽、鍺或其它半導體層)、金屬氧化物層(例如，氧化鈦、氧化鋁、其它氧化物層)、金屬氮化物層(例如，氮化鈦、氮化鋁、其它金屬氮化物層)、其它金屬層或其任何組合。在一實施例中，格柵層1301為矽層，絕緣層106為氮化矽層，絕緣層104為氧化矽層以及絕緣層1201為碳化矽層。
在一實施例中，絕緣層1301為在絕緣層1201及106上沉積的敷層(blanket)。在一實施例中，硬掩膜(未繪示)係沉積在格柵層1301上。在一實施例中，使用硬掩膜圖案化及蝕刻格柵層1301，用以使用對微電子裝置製造之領域中具有通常知識之者已知的一或多個圖案化及蝕刻技術來形成格柵線1302。在一實施例中，格柵層1301係使用沉積技術其中一者來沉積，像是(但不限於)CVD、PVD、MBE、MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的沉積技術。在一實施例中，格柵線1302之維度類似於導線103之維度。在 一實施例中，格柵線1302之間的間距類似於導線103之間距。
圖14為依據另一實施例在使用格柵線1302作為掩膜來選擇性地移除絕緣層106及1201之暴露部分之後類似於圖13B的視圖1400。移除藉由格柵線108暴露的絕緣層106及1201之部分以暴露導線103之部分和絕緣層104之部分。如在圖14中所繪示，在導線103之部分上形成預成的連接1401。在一實施例中，預成連接1401係由預成連接503所代表。在格柵線1302下面的絕緣層1201之部分1402代表線終端區域。如在圖14中所繪示，部分1402係對準預成的連接1401。
在一實施例中，藉由包含磷酸或其它酸的等向性溼蝕刻化學來對絕緣層104選擇性地移除絕緣層106及1201之暴露部分。在一實施例中，絕緣層106及1201之暴露部分係使用對電子裝置製造之領域中具有通常知識之者已知的技術的選擇性溼蝕刻、乾蝕刻或其組合之一或多者來移除。
圖15為依據另一實施例在絕緣層1501沉積在導線103之暴露部分及絕緣層104之暴露部分上之後類似於圖14的視圖1500。在一實施例中，絕緣層1501代表上述對照絕緣層104的絕緣層之一或多者。在一實施例中，絕緣層1501係使用絕緣層沉積技術其中一者來沉積，像是(但不限於)CVD、PVD、MBE、MOCVD、ALD、旋塗或其它對微電子裝置製造之領域中具有通常知識之者為已知的沉 積技術。在一實施例中，使用對微電子裝置製造領域中具有通常知識之者已知的CMP技術移除絕緣層1501的部分以鏟平具有格線1302之頂部部分的絕緣層1501之頂部部分。
圖16為依據另一實施例在選擇性地移除格線1302之後類似於圖15的視圖1600。如在圖16中所繪示，選擇性地移除格柵線1302以暴露預成連接1401以及線終端區域1402。亦即，藉由選擇性移除格柵線所進行的格柵圖案之倒置形成具有為絕緣層1501之側部分之側壁及被暴露預成連接503及線終端區域1402之頂部部分之底部的凹槽。在一實施例中，格柵線1302係使用上面對照格柵線108所述格柵線移除技術來選擇性地移除。
圖17為依據另一實施例在形成通孔開口1701以暴露導線103之部分1702之後類似於圖16的視圖1700。在一實施例中，圖案化的掩膜層(未繪示)沉積在絕緣層1502、預成的連接1401及線終端區域1402之部分上，用以暴露選定的預成連接804，如上面對照圖8及9所述。在一實施例中，如上面對照圖10所述，使用一或多預成連接移除技術選擇性地移除選定的預成連接804以暴露導線103之部分1702。
圖18為依據另一實施例在圖案化掩膜層1801沉積在絕緣層1502、預成連接1401及線終端區域1402之部分上之後類似於圖17的視圖1800。圖案化的掩膜層1801具有開口1802，其暴露選定的線終端區域(栓塞(plug))1803。圖案化的掩膜層1801代表上面對照圖8及9所 述的圖案化掩膜層之其中一者。如在圖18中所繪示，由於圖案化不對準誤差，栓塞1803之一些者係僅部分地被暴露(顯露)。
圖19為依據另一實施例在透過開口1802移除選定的栓塞1803用以暴露絕緣層104之部分及絕緣層1501之部分之後類似於圖18的視圖1900。在一實施例中，使用等向性蝕刻選擇性地對絕緣層104移除栓塞1803。在一實施例中，等向性蝕刻之底切動作(undercut action)完全移除包括由掩膜層1801覆蓋的栓塞1803之部分的選定的栓塞1801，即使圖案化的掩膜誤差可防止選定的栓塞被全部顯露。在一實施例中，使用包含磷酸或其它酸的溼蝕刻化學來移除選定的栓塞1803。在一實施例中，選定的栓塞1803係使用對電子裝置製造之領域中具有通常知識之者已知的技術的選擇性等向溼蝕刻、乾蝕刻或其組合之一或多者來地移除。
圖20為依據另一實施例在移除掩膜層1801之後類似於圖19的視圖2000。如在圖20中所繪示，移除掩膜層1801以形成凹槽2001。凹槽2001之至少一者具有係為絕緣層1501之側部的一對相對側壁和係為剩餘栓塞1402之側部的一對相對側壁。凹槽2001之至少一者具有底部部分，其包括絕緣層104之部分和剩餘預成連接1401之部分。凹槽2001之至少一者具有通孔開口，像是通孔開口1702，用以暴露導線103之部分，如在圖20中所繪示。
凹槽2001在對應至之後在製程中形成的上金 屬化層之導線的方向的方向上延伸。在一實施例中，使用對電子裝置製造之領域中具有通常知識之者已知的掩膜層移除技術之一或多者，例如灰化技術，來移除掩膜層1801。
圖21為依據另一實施例在上金屬化層(M+)沉積在下金屬化層M-102上之後類似於圖20的視圖2100。在一實施例中，上金屬化層包含沉積在剩餘預成連接1401和在凹槽2001內之絕緣層104之部分上的導電層2101，用以形成導線2102。導電層2101通過通孔開口1701沉積到導線103之部分1702上以形成導孔2103，如在圖21中所繪示。導線2102係在線終端區域1402處終止，如在圖21中所繪示的。導線2102係由絕緣層1501之部分所分開，如在圖21中所繪示的。
如在圖21中所繪示，導線2102沿著在角度上跨交導線103之方向的方向延伸以形成相交區域，如上面對照圖11所述。在一實施例中，如上所述，導線103和導線2102在實質彼此互為正交的方向上蔓延。
在一實施例中，導線2102係由導線1102所代表。在一實施例中，使用上面對照圖11所述的一或多個導線形成技術來形成導線2102。在一實施例中，如上面對照圖11所述，移除導電層2101之部分以鏟平具有絕緣層1501之頂部部分的導線2102之頂部部分。
圖22為依據一實施例繪示闡述藉由等向性蝕刻恢復的圖案化不對準的影像的視圖2200。影像2201闡述 相對於預成連接不對準的圖案化光阻。影像2203為由上而下(top down)的影像，其闡述在不對準的選定預成連接上面於圖案化的掩膜層中的開口。如在影像2203中所繪示，選定的預成連接僅部分地由掩膜層顯露。如上所述，影像2204為橫斷面影像，其闡述藉由使用等向性蝕刻透過在掩膜層中的不對準開口移除選定預成連接來形成的通孔開口。如在影像2204中所繪示，藉由使用等向性蝕刻移除選定預成連接來形成通孔開口，使得在掩膜圖案中的不對準被恢復。
圖23為依據一實施例繪示闡述矽氮化物之預成的連接的選擇性等向性蝕刻的影像之視圖2300。影像2301闡述由於不對準的掩膜圖案部分地被顯露的矽氮化物之預成連接。影像2302闡述藉由使用選擇性對矽的格線和矽氧化物的絕緣層的蝕刻的等向性蝕刻移除矽氮化物之預成連接來形成的通孔。如在影像2302中所繪示，已使用將蝕刻包括由透過底切動作之不對準的掩膜覆蓋的部分的預成連接的等向性蝕刻恢復在光阻圖案中的不對準。
圖24闡述包括本發明之一或多個實施例的中介層2400。中介層2400為使用來將第一基板2402橋接到第二基板2404的中介基板。第一基板2402可例如為積體電路晶粒，其包括如於此所述的電子裝置、電晶體、二極體或其它基於半導體的裝置。第二基板2404可例如為記憶體模組、電腦主機板或包括如於此所述的電子裝置、電晶體、二極體或其它基於半導體的裝置的另一個積體電路晶粒。 一般而言，中介層2400之目的是要將連接分散成較寬的間距或將連接重定路徑成不同的連接。例如，中介層2400可將積體電路晶粒耦接到球格陣列(BGA；ball grid array)2406，其隨後能耦接到第二基板2404。在一些實施例中，第一及第二基板2402/2404係附接到中介層2400之相對側。在其它實施例中，第一及第二基板2402/2404係附接到中介層2400之相同側。並且在進一步實施例中，三或更多的基板係藉由中介層2400的方式來互連。
中介層2400可由環氧樹脂(epoxy resin)、玻璃纖維加強的環氧樹脂、陶瓷材料、或像是聚亞醯氨(polyimide)的聚合物材料形成。在進一步實行中，中介層可由互替的剛性或彈性材料形成，其可包括上面所述用於在半導體基板中使用的相同材料，像是矽、鍺以及其它III-V族或IV族材料。
中介層可包括使用於此說明的實施例製造的金屬互連2408、通孔2410以及直通矽穿孔(TSV；through-silicon via)2412。中介層2400可更包括嵌入式裝置2414，其包括被動及主動裝置，像是(但不限於)電容器、解耦合電容器(decoupling capacitor)、電阻器、電感器、熔絲、二極體、變壓器、感測器以及靜電放電(ESD；electrostatic discharge)裝置。更多複雜的裝置，像是射頻(RF；radio-frequency)裝置、功率放大器、電源管理裝置、天線、陣列、感測器以及MEMS裝置，亦可在中介層2400上形成。依據本發明之實施例，可在中介層2400之製 造中使用於此揭示的設備或製程。
圖25依據本發明之一實施例闡述計算裝置2500。計算裝置2500可包括若干個組件。在一實施例中，這些組件係附接至一或多個主機板。在替代的實施例中，將這些組件製造到單一晶片上系統(SoC；system-on-a-chip)晶粒上而不是主機板上。在計算裝置2500中的組件包括(但不限於)積體電路晶粒2502和至少一通訊晶片2508。在一些實施中，通訊晶片2508被製造為部分的積體電路晶粒2502。積體電路晶粒2502可包括處理器2504(像是中央處理單元(CPU))、晶粒上記憶體2506(通常使用為快取記憶體)，該晶粒上記憶體能由像是嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)的技術來提供。
計算裝置2500可包括可或不可實體地及電性地耦接至主機板或在SoC晶粒內製造的其它組件。這些其它組件包括(但不限於)揮發性記憶體2510(例如，DRAM)、非揮發性記憶體2512(例如，ROM或快閃記憶體)、圖形處理單元2514(GPU)、數位信號處理器2516(DSP)、密碼處理器2542(在硬體內執行密碼演算法的專門處理器)、晶片組2520、天線2522、顯示器或觸控螢幕顯示器2524、觸控螢幕顯示器控制器2526、電池2528或其它電源來源、全球定位系統(GPS)裝置2544、功率放大器(PA)、羅盤、運動共處理器或感測器2532(其可包括加速度計、陀螺儀以及羅盤)、揚聲器2534、攝像機2536、 使用者輸入裝置2538(像是主機板、滑鼠、觸控筆(stylus)以及觸控板)以及大量儲存裝置2540(像是硬碟驅動、光碟(CD)、數位多功能光碟(DVD)等等)。
通訊晶片2508賦能無線通訊用於傳輸資料到計算裝置2500及從計算裝置2500傳輸資料。可使用術語「無線」及其衍生來描述電路、裝置、系統、方法、技術、通訊通道等，其可透過使用通過非固態媒體之調變的電磁射線來通訊資料。該術語並非暗示關聯的裝置不包含任何線，雖然在一些實施例中他們可能沒有。通訊晶片2508可實行若干個無線標準或協定之任一者，包括(但不限於)Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE；long term evolution)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生以及指定為3G、4G、5G及以上的任何其它無線協定。計算裝置2500可包括成組的通訊晶片2508。舉例而言，第一通訊晶片2508可專用於像是Wi-Fi和藍牙的較短範圍無線通訊，並且第二通訊晶片2508可專用於像是GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它者的較長範圍無線通訊。
術語「處理器」可指的是從暫存器及/或記憶體處理電子資料以將該電子資料變換成可儲存在暫存器及/或記憶體中的電子資料之任何裝置或裝置的部分。一或多個組件(例如，積體電路晶粒2502、通訊晶片2508、 GPU 2514、密碼處理器2542、DSP 2516、晶片組2520)和其它組件可包括於此說明本發明之實施例。在進一步實施例中，收放於計算裝置2500內的其它組件可依據本發明之實施例來形成。
在各種實施例中，計算裝置2500可為膝上型電腦、易網機(netbook)電腦、筆記型電腦、超輕薄筆電(ultrabook)電腦、智慧型電話、平板、個人數位助理(PDA；personal digital assistant)、超級行動PC(ultra-mobile PC)、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜音樂播放器或數位錄影機。在進一步實行中，計算裝置2500可為處理資料的任何其它電子裝置。
本發明的揭露之說明的實施的上面說明，包括在摘要中所描述者，並不打算為窮舉的或將本發明限制為揭露的精準的形式。在當於此說明本發明之特定實施及用於本發明的範例以用於闡述的目的同時，如在相關領域中具有通常知識之該些者將認知的是，在本發明之範圍內各種等效的修飾是可能的。
可按照上面詳述的說明對本發明作成這些修飾。在下列申請專利範圍中使用的術語不應理解為將本發明限制到在說明書和申請專利範圍中揭示的特定實施。相反的，本發明之範圍係用以藉由下列申請專利範圍(其係用以依據建立的申請專利範圍解釋之準則來理解)來整體地決定。
下列範例屬於進一步的實施例：在範例1中，電子裝置包含第一金屬化層，其包含沿著在基板上第一絕緣層上的第一方向延伸的一組第一導線；第二金屬化層，在該第一金屬化層之上，該第二金屬化層包含沿著跨交該組第一導線的第二方向延伸的一組第二導線，用以形成複數個相交區域，該相交區域之至少一者包含第一導線其中一者的第一部分與跨交該第一部分的該第二導線之其中一者的第二部分；以及在該複數個相交區域處在該第一金屬化層與該第二金屬化層之間的複數個預成連接，該預成連接之至少一者包含第二絕緣層，其對準於該第二部分和該第一部分。
在範例2中，範例1之標的能選擇地包括：該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
在範例3中，範例1~2之任一項的標的能選擇地包括導孔，其在由該預成連接其中一者界定的位置處形成。
在範例4中，範例1~3之任一項的標的能選擇地包括：該第一導線與該第二導線對彼此實質地正交。
在範例5中，範例1~4之任一項的標的能選擇地包括：該預成連接之至少一者實質正交於該第一導線和該第二導線之至少一者。
在範例6中，範例1~5之任一項的標的能選擇地包括在對準於該預成連接之至少一者的該第一絕緣層的部分上的線終端區域。
在範例7中，範例1~6之任一項的標的能選擇地包括：該線終端區域包含第三絕緣層，其為選擇性對該第一絕緣層的蝕刻。
在範例8中，資料處理系統包含包括電子裝置的晶片，該電子裝置包含第一金屬化層，其包含沿著在基板上第一絕緣層上的第一方向延伸的一組第一導線；第二金屬化層，在該第一金屬化層上，該第二金屬化層包含沿著在複數個相交區域處跨交該組第一導線的第二方向延伸的一組第二導線，該相交區域之至少一者包含第一導線其中一者的第一部分與跨交該第一部分的該第二導線之其中一者的第二部分；以及在該複數個相交區域處在該第一金屬化層與該第二金屬化層之間的複數個預成連接，該預成連接之至少一者包含第二絕緣層，其對準於該第二部分和該第一部分。
在範例9中，範例8之標的能選擇地包括：該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
在範例10中，範例8~9之任一項的標的能選擇地包括導孔，其在由該預成連接其中一者界定的位置處形成。
在範例11中，範例8~10之任一項的標的能選擇地包括：該第一導線與該第二導線對彼此實質地正交。
在範例12中，範例8~11之任一項的標的能選擇地包括：該預成連接之至少一者實質地正交於該第一導線和該第二導線之至少一者。
在範例13中，範例8~12之任一項的標的能選擇地包括：在該第一絕緣層之部分上的線終端區域對準於該預成連接之至少一者。
在範例14中，範例8~13之任一項的標的能選擇地包括：該線終端區域包含第三絕緣層，其為選擇性對該第一絕緣層的蝕刻。
在範例15中，用以提供積體電路裝置的方法包含：形成第一金屬化層，其包含沿著在基板上第一絕緣層上的第一方向延伸的一組第一導線；在該第一金屬化層之上形成第二金屬化層，該第二金屬化層包含沿著跨交該組第一導線的第二方向延伸的一組第二導線，用以形成複數個相交區域，該相交區域之至少一者包含第一導線其中一者的第一部分與跨交該第一部分的該第二導線之其中一者的第二部分；以及在該複數個相交區域處在該第一金屬化層與該第二金屬化層之間形成複數個預成連接，該預成連接之至少一者包含第二絕緣層，其對準於該第二部分和該第一部分。
在範例16中，範例15之標的能選擇地包括：在該複數個預成連接上沉積掩膜層；以及透過該掩膜層移除預成連接之至少一者以形成開口來暴露該第一導線其中一者的部分；以及透過該開口將導電層沉積到該第一導線其中一者的該部分上。
在範例17中，範例15~16之任一項的標的能選擇地包括：將該第二絕緣層沉積在該第一導線上；在該第 二絕緣層上形成格柵層，該格柵層包含沿著該第二方向延伸的複數個格柵線；以及使用該格柵層作為掩膜移除該第二絕緣層的部分以暴露該第一導線之部分。
在範例18中，範例15~17之任一項的標的能選擇地包括：在該第一導線之該暴露部分上沉積第三絕緣層；移除該格柵層以暴露該第二絕緣層之部分，在該第二絕緣層之該暴露部分上沉積掩膜層；以及移除該第二絕緣層之該暴露部分之至少一者。
在範例19中，範例15~18之任一項的標的能選擇地包括：該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
在範例20中，範例15~19之任一項的標的能選擇地包括：對於該第二導線之至少一者形成線終端區域，該線終端區域包含第三絕緣層，其為選擇性對該第一絕緣層的蝕刻。
在範例21中，用以製造電子裝置的方法包含：形成第一金屬化層，其包含在基板上第一絕緣層上的一組第一導線；將第二絕緣層沉積在該第一導線上；形成格柵層，其包含在該第二絕緣層之第一部分上的複數個格柵線；以及使用該複數個格柵線作為掩膜移除該第二絕緣層之第二部分以暴露該第一導線之部分。
在範例22中，範例21之標的可選擇地包括：格柵線實質垂直於該第一導線。
在範例23中，範例21~22之任一項的標的能選擇地包括移除該格柵線以暴露該第二絕緣層之該第一部分；將掩膜層沉積在該第二絕緣層之該第一部分上；透過該掩膜層移除該第二絕緣層之該第一部分的至少一者以形成至少一開口來暴露該第一導電層之至少一者的部分；以及透過該開口將該導電層沉積到該部分上以形成第二金屬化層。
在範例24中，範例21~23之任一項的標的能選擇地包括：該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
在範例25中，範例21~24之任一項的標的能選擇地包括：使用等向性蝕刻移除該第二絕緣層之該第二部分。
在範例26中，範例21~25之任一項的標的能選擇地包括：該格柵層為選擇性對該第二絕緣層和該第一絕緣層的蝕刻。
在範例27中，範例21~26之任一項的標的能選擇地包括：將該第一導線凹入以形成凹槽，其中該第二絕緣層被沉積到該凹槽中。
在範例28中，範例21~27之任一項的標的能選擇地包括：將線終端區域層沉積到該第一絕緣層之部分上。
在前述說明書中，方法及設備已參考其特定示範性實施例來說明。將為明白的是，在不悖離如在下面 的申請專利範圍中提出的實施例之更寬廣的精神及範圍下可對其作成各種修飾。據此，本說明書及圖式係以闡述性的含義而非限制性的含義來看待。

Claims (20)

  1. 一種電子裝置，包含：第一金屬化層，其包含在基板上第一絕緣層上沿著第一方向延伸的一組第一導線；在該第一金屬化層之上的第二金屬化層，該第二金屬化層包含沿著第二方向延伸的一組第二導線，用以跨交該組第一導線來形成複數個相交區域，該相交區域之至少一者包含該第一導線之一者的第一部分和跨交該第一部分的該第二導線之一者的第二部分；以及在該複數個相交區域處該第一金屬化層與該第二金屬化層之間的複數個預成連接，該預成連接之至少一者包含第二絕緣層，其對準該第二部分和該第一部分。
  2. 如申請專利範圍第1項的電子裝置，其中該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
  3. 如申請專利範圍第1項的電子裝置，更包含導孔，其在由該預成連接其中一者界定的位置處形成。
  4. 如申請專利範圍第l項的電子裝置，其中該預成連接之至少一者實質正交於該第一導線和該第二導線之至少一者。
  5. 如申請專利範圍第1項的電子裝置，更包含：在對準於該預成連接之至少一者的該第一絕緣層的部分上的線終端區域。
  6. 一種資料處理系統，包含：晶片，包括：電子裝置，包含：第一金屬化層，其包含在基板上第一絕緣層上沿著第一方向延伸的一組第一導線；在該第一金屬化層上的第二金屬化層，該第二金屬化層包含沿著第二方向延伸的一組第二導線，用以跨交該組第一導線於複數個相交區域處，該相交區域之至少一者包含該第一導線之一者的第一部分和跨交該第一部分的該第二導線之一者的第二部分；以及在該複數個相交區域處該第一金屬化層與該第二金屬化層之間的複數個預成連接，該預成連接之至少一者包含第二絕緣層，其對準該第二部分和該第一部分。
  7. 如申請專利範圍第6項的資料處理系統，其中該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
  8. 如申請專利範圍第6項的資料處理系統，更包含導孔，其在由該預成連接其中一者界定的位置處形成。
  9. 如申請專利範圍第6項的資料處理系統，其中該預成連接之至少一者實質正交於該第一導線和該第二導線之至少一者。
  10. 如申請專利範圍第6項的資料處理系統，更包含：在對準於該預成連接之至少一者的該第一絕緣層的部分上的線終端區域。
  11. 一種提供積體電路裝置的方法，包含：形成第一金屬化層，其包含在基板上第一絕緣層上沿著第一方向延伸的一組第一導線；在該第一金屬化層之上形成第二金屬化層，該第二金屬化層包含沿著第二方向延伸的一組第二導線，用以跨交該組第一導線來形成複數個相交區域，該相交區域之至少一者包含該第一導線之一者的第一部分和跨交該第一部分的該第二導線之一者的第二部分；以及在該複數個相交區域處該第一金屬化層與該第二金屬化層之間形成複數個預成連接，該預成連接之至少一者包含第二絕緣層，其對準該第二部分和該第一部分。
  12. 如申請專利範圍第11項的方法，更包含：將掩膜層沉積在該複數個預成連接上；以及透過該掩膜層移除該預成連接之至少一者以形成開口來暴露該第一導線其中一者的部分；以及 透過該開口沉積導電層於該第一導線其中一者的該部分上。
  13. 如申請專利範圍第11項的方法，更包含：沉積該第二絕緣層於該第一導線上；在該第二絕緣層上形成格柵層，該格柵層包含沿著該第二方向延伸的複數個格柵線；以及使用該格柵層作為掩膜移除該第二絕緣層之部分以暴露該第一導線之部分。
  14. 如申請專利範圍第11項的方法，其中該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
  15. 如申請專利範圍第11項的方法，更包含：對於該第二導線之至少一者形成線終端區域，該線終端區域包含第三絕緣層，其為選擇性對該第一絕緣層的蝕刻。
  16. 一種製造電子裝置的方法，包含：形成第一金屬化層，其包含在基板上第一絕緣層上的一組第一導線；沉積第二絕緣層於該第一導線上；形成格柵層，其包含在該第二絕緣層之第一部分上的複數個格柵線；以及 使用該複數個格柵線作為掩膜移除該第二絕緣層之第二部分以暴露該第一導線之部分。
  17. 如申請專利範圍第16項的方法，更包含：移除該格柵線以暴露該第二絕緣層之該第一部分；在該第二絕緣層之該第一部分上沉積掩膜層；透過該掩膜層移除該第二絕緣層之該第一部分的至少一者以形成至少一開口來暴露該第一導電層之至少一者的部分；以及透過該開口將導電層沉積到該部分上以形成第二金屬化層。
  18. 如申請專利範圍第16項的方法，其中該第二絕緣層為選擇性對該第一絕緣層的蝕刻。
  19. 如申請專利範圍第16項的方法，更包含：將該第一導線凹入以形成凹槽，其中該第二絕緣層被沉積到該凹槽中。
  20. 如申請專利範圍第16項的方法，更包含：在該第一絕緣層之部分上沉積線終端區域層。
TW106127807A 2016-09-26 2017-08-16 用於積體電路裝置之預成的層間連接 TW201826497A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2016/053830 WO2018057042A1 (en) 2016-09-26 2016-09-26 Preformed interlayer connections for integrated circuit devices
??PCT/US16/53830 2016-09-26

Publications (1)

Publication Number Publication Date
TW201826497A true TW201826497A (zh) 2018-07-16

Family

ID=61690576

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127807A TW201826497A (zh) 2016-09-26 2017-08-16 用於積體電路裝置之預成的層間連接

Country Status (3)

Country Link
US (1) US10811351B2 (zh)
TW (1) TW201826497A (zh)
WO (1) WO2018057042A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985953B2 (en) 2017-08-07 2021-04-20 Micron Technology, Inc. Channel equalization for multi-level signaling
TWI760976B (zh) * 2020-12-10 2022-04-11 大陸商業成科技（成都）有限公司 導電結構、其製備方法及觸控顯示裝置
US11902060B2 (en) 2017-08-07 2024-02-13 Micron Technology, Inc. Programmable channel equalization for multi-level signaling

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879120B2 (en) * 2016-11-28 2020-12-29 Taiwan Semiconductor Manufacturing Self aligned via and method for fabricating the same
US11738366B2 (en) 2019-01-25 2023-08-29 The Regents Of The University Of California Method of coating an object
US11664274B2 (en) * 2019-05-23 2023-05-30 Intel Corporation Method to repair edge placement errors in a semiconductor device
US11614592B2 (en) * 2020-01-22 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US20220254769A1 (en) * 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and manufacturing method of the same
US20220336723A1 (en) * 2021-04-16 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. In-chip thermoelectric device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919637B2 (en) * 2002-09-30 2005-07-19 Intel Corporation Interconnect structure for an integrated circuit and method of fabrication
KR101343362B1 (ko) * 2007-12-20 2013-12-20 삼성전자주식회사 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치
US9343411B2 (en) * 2013-01-29 2016-05-17 Intel Corporation Techniques for enhancing fracture resistance of interconnects
US9235674B2 (en) * 2013-03-05 2016-01-12 Oracle International Corporation Mitigating electromigration effects using parallel pillars
KR102167351B1 (ko) 2013-09-27 2020-10-19 인텔 코포레이션 라인 백엔드(Back End of Line)(BEOL) 상호접속을 위한 삭감 자기 정렬 비아 및 플러그 패터닝
US9362165B1 (en) * 2015-05-08 2016-06-07 Globalfoundries Inc. 2D self-aligned via first process flow

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985953B2 (en) 2017-08-07 2021-04-20 Micron Technology, Inc. Channel equalization for multi-level signaling
US11502881B2 (en) 2017-08-07 2022-11-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US11902060B2 (en) 2017-08-07 2024-02-13 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
TWI760976B (zh) * 2020-12-10 2022-04-11 大陸商業成科技（成都）有限公司 導電結構、其製備方法及觸控顯示裝置

Also Published As

Publication number Publication date
US10811351B2 (en) 2020-10-20
WO2018057042A1 (en) 2018-03-29
US20190295943A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
CN108701645B (zh) 减成图案化的互连下方的自对准通孔
TW201826497A (zh) 用於積體電路裝置之預成的層間連接
KR102312732B1 (ko) 타이트한 피치의 금속 상호접속층들의 상부 및 하부에 비아를 자기 정렬하는 구조체 및 방법
TWI784884B (zh) 製造電子裝置及電腦裝置之方法
US10312139B2 (en) Interconnect structure having an etch stop layer over conductive lines
CN107004633B (zh) 使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构
TWI673846B (zh) 產生具有增加重疊邊界的交替硬遮罩覆蓋互連結構之新穎方法
KR102094473B1 (ko) Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
TWI742018B (zh) 用於半導體晶粒的互連結構的金屬化層、用於製造所述金屬化層的方法、包含所述金屬化層的積體電路結構及包含所述積體電路結構的計算裝置
US10636700B2 (en) Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
US10971394B2 (en) Maskless air gap to prevent via punch through
JP7151976B2 (ja) 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造
US20220238376A1 (en) Grating replication using helmets and topographically-selective deposition
US11610810B2 (en) Maskless air gap enabled by a single damascene process
US11367684B2 (en) Recessed metal interconnects to mitigate EPE-related via shorting