TW201824476A - 具有內置散熱片之半導體封裝構造 - Google Patents

具有內置散熱片之半導體封裝構造 Download PDF

Info

Publication number
TW201824476A
TW201824476A TW105142289A TW105142289A TW201824476A TW 201824476 A TW201824476 A TW 201824476A TW 105142289 A TW105142289 A TW 105142289A TW 105142289 A TW105142289 A TW 105142289A TW 201824476 A TW201824476 A TW 201824476A
Authority
TW
Taiwan
Prior art keywords
heat sink
substrate
built
pads
semiconductor package
Prior art date
Application number
TW105142289A
Other languages
English (en)
Other versions
TWI643297B (zh
Inventor
黄建文
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW105142289A priority Critical patent/TWI643297B/zh
Publication of TW201824476A publication Critical patent/TW201824476A/zh
Application granted granted Critical
Publication of TWI643297B publication Critical patent/TWI643297B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

揭示一種具有內置散熱片之半導體封裝構造，包含一基板、一設置在基板上之晶片、一設置在基板上之內置散熱片以及一形成於基板上以密封晶片與內置散熱片之封膠體。複數個定位孔為貫穿基板。該內置散熱片之頂板部延伸有複數個側腳部，其一部份嵌陷於定位孔中，以定位該內置散熱片，並且側腳部之嵌陷部份包含側腳部之複數個接合端，顯露於基板底面。封膠體結合固定內置散熱片，更包覆該些側腳部在基板上之其餘部份。因此，有效提高內置散熱片之散熱力與抗翹曲強化。

Description

具有內置散熱片之半導體封裝構造
本發明係有關於半導體晶片封裝領域，特別係有關於一種具有內置散熱片之半導體封裝構造。
傳統半導體封裝構造會安裝散熱片，以提供散熱能力。其中，半導體封裝構造包含基板、設置在基板上之晶片以及形成在基板上之封膠體，以密封晶片。在一種散熱片的安裝方法中，當封膠體形成之後，外置型散熱片是貼附在封膠體之頂面。在另一種散熱片的安裝方法中，當封膠體形成之前，內置型散熱片是預先設置在基板上，在封膠體之形成過程中，封膠體同時密封晶片與內置型散熱片。
在習知的具有內置散熱片之半導體封裝構造中，內置型散熱片對基板之結合部位只有到基板之模封表面，故沒辦法更有效率的散熱。在形成封膠體之模封溫度影響下，內置型散熱片對基板之結合力即使使用銲料也會降低，不利於內置型散熱片在模封步驟前之定位。
為了解決上述之問題，本發明之主要目的係在於提 供一種具有內置散熱片之半導體封裝構造，改善傳統散熱片只在封裝基板之安裝面導熱之現象，使得內置散熱片可直接熱耦合至外接端子，以增進封裝散熱並加強封裝構造之抗翹曲度。
本發明之次一目的係在於提供一種具有內置散熱片之半導體封裝構造，用以加強內置散熱片在封裝基板上之抗模封衝擊能力，以避免在形成封膠體之過程中內置散熱片之位移。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種具有內置散熱片之半導體封裝構造，包含一基板、一晶片、一內置散熱片以及一封膠體。該基板係具有一安裝面、一底面以及複數個定位孔，該些定位孔係由該安裝面貫穿至該底面。該晶片係設置在該基板之該安裝面上，該晶片係具有一主動面與一背面。該內置散熱片係設置在該基板之該安裝面上，以遮蓋該晶片，該內置散熱片係具有一頂板部與複數個由該頂板部周邊曲折延伸之側腳部，該內置散熱片之該些側腳部之一部份係嵌陷於該些定位孔中，以定位該內置散熱片，並且該些側腳部之該些嵌陷部份係包含該些側腳部之複數個接合端，其係顯露於該底面。該封膠體係形成於該基板之該安裝面上，以密封該晶片並結合固定該內置散熱片，其中該封膠體係更包覆該些側腳部在該基板上之其餘部份。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述半導體封裝構造中，該內置散熱片之該頂板 部係具體地具有一外表面，係顯露於該封膠體之一頂面，以供表面散熱。在一具體形態中，該外表面係與該頂面為共平面，以利用平板模具形成該封膠體。
在前述半導體封裝構造中，可另包含複數個銲線，係電連接該晶片之複數個銲墊與該基板在該安裝面上之複數個接點，該些銲線係位於該內置散熱片之遮罩空間，該封膠體係填滿該遮罩空間，以密封該些銲線。
在前述半導體封裝構造中，該基板之該底面係可設置有複數個第一接墊與複數個第二接墊，該些第一接墊係相對該些第二接墊鄰近於該基板之周邊，該內置散熱片之該些側腳部係熱耦合連接至該些第一接墊。因此，該內置散熱片之該些側腳部得以貫穿該些第一接墊，達到該內置散熱片在該基板上之良好機械固定與該內置散熱片對基板下層接墊的直接熱耦合效果。
在前述半導體封裝構造中，另包含複數個第一外接端子，該些第一外接端子係設置於該基板之該些第一接墊，並且該些第一外接端子係更連接至該些側腳部之該些接合端之該些接合端，藉此進一步達成該內置散熱片對基板下方外接端子的直接熱耦合效果。
在前述半導體封裝構造中，該些第一外接端子係具體地包含複數個銲球，以成為球格陣列封裝下方銲球群之散熱片導熱球。
在前述半導體封裝構造中，可另包含複數個第二外 接端子，該些第二外接端子係設置於該基板之該些第二接墊，可電連接至該晶片。
在前述半導體封裝構造中，該些第二外接端子係具體地包含複數個銲球，以成為球格陣列封裝下方銲球群之訊號輸出輸入球。
在前述半導體封裝構造中，較佳地另包含一晶片貼附層，係形成於該晶片之該背面與該基板之該安裝面之間，該基板之該底面係更設置有複數個第三接墊，其係位於該些第一接墊與該些第二接墊之間，該晶片係經由該晶片貼附層熱耦合連接至該些第三接墊。
在前述半導體封裝構造中，具體地可另包含複數個第三外接端子，該些第三外接端子係設置於該基板之該些第三接墊，其中該些第三外接端子係包含複數個銲球，以成為球格陣列封裝下方銲球群之晶片導熱球。
藉由上述的技術手段，本發明可以解決習知內置散熱片只導熱到基板之安裝面而沒辦法在封裝表面有效散熱之問題，本發明包含之該內置散熱片具有針對該基板直通到底之該些側腳部，更加上其連接之該些第一外接端子(可具體為錫球)的熱耦合連接，故可以更有效提高散熱效率，並且該內置散熱片對該基板之連接機構也可以強化封裝構造之抗翹曲能力。
100‧‧‧半導體封裝構造
110‧‧‧基板
111‧‧‧安裝面
112‧‧‧底面
113‧‧‧定位孔
114‧‧‧接點
115‧‧‧第一接墊
116‧‧‧第二接墊
117‧‧‧第三接墊
120‧‧‧晶片
121‧‧‧主動面
122‧‧‧背面
123‧‧‧銲墊
130‧‧‧內置散熱片
131‧‧‧頂板部
132‧‧‧側腳部
133‧‧‧接合端
134‧‧‧外表面
140‧‧‧封膠體
141‧‧‧頂面
150‧‧‧銲線
160‧‧‧第一外接端子
170‧‧‧第二外接端子
180‧‧‧晶片貼附層
190‧‧‧第三外接端子
第1圖：依據本發明之一具體實施例，一種具有內置散熱片之半導體封裝構造之截面示意圖。
以下將配合所附圖示詳細說明本發明之實施例，然應注意的是，該些圖示均為簡化之示意圖，僅以示意方法來說明本發明之基本架構或實施方法，故僅顯示與本案有關之元件與組合關係，圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製，某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理，以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計，詳細之元件佈局可能更為複雜。
依據本發明之一具體實施例，一種具有內置散熱片之半導體封裝構造100舉例說明於第1圖之截面示意圖。該半導體封裝構造100係包含一基板110、一晶片120、一內置散熱片130以及一封膠體140。
該基板110係具有一安裝面111、一底面112以及複數個定位孔113，該些定位孔113係由該安裝面111貫穿至該底面112。該基板110係具體可為一微小化切單之印刷電路板。複數個接點114係可配置於該安裝面111，用以電性連接至該晶片120。複數個第一接墊115、複數個第二接墊116與複數個第三接墊117係可配置於該底面112，以供接合例如銲球等外接端子。
該晶片120係設置在該基板110之該安裝面111上，該晶片120係具有一主動面121與一背面122。該晶片120係具體為一 具有積體電路的半導體基板，其積體電路係製作成該主動面121，該主動面121上可配置有複數個銲墊123，其為該晶片120內部積體電路之對外電極端。在本實施例中，該半導體封裝構造100係另包含一晶片貼附層180，係形成於該晶片120之該背面122與該基板110之該安裝面111之間，用以固定該晶片120在該基板110上。該晶片貼附層180係具有導熱性，其材質係具體可為包含有導熱顆粒之熱固膠、銀膠或是錫金共晶。
該內置散熱片130係設置在該基板110之該安裝面111上，以遮蓋該晶片120，該內置散熱片130係具有一頂板部131與複數個由該頂板部131周邊曲折延伸之側腳部132，該內置散熱片130之該些側腳部132之一部份係嵌陷於該些定位孔113中，以定位該內置散熱片130之該頂板部131在該基板110上，並且該些側腳部132之該些嵌陷部份係包含該些側腳部132之複數個接合端133，其係顯露於該底面112。該內置散熱片130之主要材質係可為銅或已知導熱材料。在本實施例中，該內置散熱片130之該頂板部131係具體地具有一外表面134，係顯露於該封膠體140之一頂面141，以供表面散熱。在一具體形態中，該外表面134係與該頂面141為共平面，以利用平板模具形成該封膠體140。
該封膠體140係形成於該基板110之該安裝面111上，以密封該晶片120並結合固定該內置散熱片130，其中該封膠體140係更包覆該些側腳部132在該基板110上之其餘部份。該封膠體140係具體可為模封環氧化合物(Epoxy Molding Compound, EMC)，以模封方式形成於該基板110上。
在本實施例中，該半導體封裝構造100係可另包含複數個銲線150，係電連接該晶片120之該些銲墊123與該基板110在該安裝面111上之該些接點114，該些銲線150係位於該內置散熱片130之遮罩空間，該封膠體140係填滿該遮罩空間，以密封該些銲線150。
在本實施例中，該些第一接墊115與該些第二接墊116係設置於該基板110之該底面112，該些第一接墊115係相對該些第二接墊116鄰近於該基板110之周邊，該內置散熱片130之該些側腳部132係熱耦合連接至該些第一接墊115。因此，該內置散熱片130之該些側腳部132得以貫穿該些第一接墊115，達到該內置散熱片130在該基板110上之良好機械固定與該內置散熱片130對基板110下層接墊的直接熱耦合效果。此外，該些第三接墊117係可設置於該基板110之該底面112，並位於該些第一接墊115與該些第二接墊116之間，該晶片120係經由該晶片貼附層180熱耦合連接至該些第三接墊117。
在本實施例中，該半導體封裝構造100係可另包含複數個第一外接端子160，該些第一外接端子160係設置於該基板110之該些第一接墊115，並且該些第一外接端子160係更連接至該些側腳部132之該些接合端133之該些接合端133，藉此進一步達成該內置散熱片130對基板110下方外接端子的直接熱耦合效果。該些第一外接端子160係具體地包含複數個銲球，以成為球 格陣列封裝下方銲球群之散熱片導熱球。
在本實施例中，該半導體封裝構造100係可另包含複數個第二外接端子170，該些第二外接端子170係設置於該基板110之該些第二接墊116，可電連接至該晶片120。該些第二外接端子170係具體地包含複數個銲球，以成為球格陣列封裝下方銲球群之訊號輸出輸入球。
在本實施例中，該半導體封裝構造100係更包含複數個第三外接端子190，該些第三外接端子190係設置於該基板110之該些第三接墊117，其中該些第三外接端子190係包含複數個銲球，以成為球格陣列封裝下方銲球群之晶片120導熱球。
本發明提供一種具有內置散熱片之半導體封裝構造100係具有以下功效：
一、改善傳統散熱片只在封裝基板之安裝面導熱之現象，使得該內置散熱片130可直接熱耦合至該些第一外接端子160，以增進封裝散熱並加強該半導體封裝構造100之抗翹曲度。
二、加強該內置散熱片130在該封裝基板110上之抗模封衝擊能力，以避免在形成該封膠體140之過程中造成該內置散熱片130之位移。
以上所揭露的僅為本發明較佳實施例而已，當然不能以此來限定本發明之權利範圍，因此依本發明權利要求所作的等同變化，仍屬本發明所涵蓋的範圍。

Claims (10)

  1. 一種具有內置散熱片之半導體封裝構造，包含：一基板，係具有一安裝面、一底面以及複數個定位孔，該些定位孔係由該安裝面貫穿至該底面；一晶片，係設置在該基板之該安裝面上，該晶片係具有一主動面與一背面；一內置散熱片，係設置在該基板之該安裝面上，以遮蓋該晶片，該內置散熱片係具有一頂板部與複數個側腳部，該內置散熱片之該些側腳部之一部份係嵌陷於該些定位孔中，以定位該內置散熱片，並且該些側腳部之該些嵌陷部份係包含該些側腳部之複數個接合端，其係顯露於該底面；以及一封膠體，係形成於該基板之該安裝面上，以密封該晶片並結合固定該內置散熱片，其中該封膠體係更包覆該些側腳部在該基板上之其餘部份。
  2. 如申請專利範圍第1項所述之具有內置散熱片之半導體封裝構造，其中該內置散熱片之該頂板部係具有一外表面，係顯露於該封膠體之一頂面。
  3. 如申請專利範圍第1項所述之具有內置散熱片之半導體封裝構造，另包含複數個銲線，係電連接該晶片之複數個銲墊與該基板在該安裝面上之複數個接點，該些銲線係位於該內置散熱片之遮罩空間，該封膠體係填滿該遮罩空間。
  4. 如申請專利範圍第1、2或3項所述之具有內置散熱片之半導體封裝構造，其中該基板之該底面係設置有複數個第一接墊 與複數個第二接墊，該些第一接墊係相對該些第二接墊鄰近於該基板之周邊，該內置散熱片之該些側腳部係熱耦合連接至該些第一接墊。
  5. 如申請專利範圍第4項所述之具有內置散熱片之半導體封裝構造，另包含複數個第一外接端子，該些第一外接端子係設置於該基板之該些第一接墊，並且該些第一外接端子係更連接至該些側腳部之該些接合端之該些接合端。
  6. 如申請專利範圍第5項所述之具有內置散熱片之半導體封裝構造，其中該些第一外接端子係包含複數個銲球。
  7. 如申請專利範圍第5項所述之具有內置散熱片之半導體封裝構造，另包含複數個第二外接端子，該些第二外接端子係設置於該基板之該些第二接墊。
  8. 如申請專利範圍第7項所述之具有內置散熱片之半導體封裝構造，其中該些第二外接端子係包含複數個銲球。
  9. 如申請專利範圍第7項所述之具有內置散熱片之半導體封裝構造，另包含一晶片貼附層，係形成於該晶片之該背面與該基板之該安裝面之間，該基板之該底面係更設置有複數個第三接墊，其係位於該些第一接墊與該些第二接墊之間，該晶片係經由該晶片貼附層熱耦合連接至該些第三接墊。
  10. 如申請專利範圍第9項所述之具有內置散熱片之半導體封裝構造，另包含複數個第三外接端子，該些第三外接端子係設置於該基板之該些第三接墊，其中該些第三外接端子係包含複數個銲球。
TW105142289A 2016-12-20 2016-12-20 具有內置散熱片之半導體封裝構造 TWI643297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105142289A TWI643297B (zh) 2016-12-20 2016-12-20 具有內置散熱片之半導體封裝構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105142289A TWI643297B (zh) 2016-12-20 2016-12-20 具有內置散熱片之半導體封裝構造

Publications (2)

Publication Number Publication Date
TW201824476A true TW201824476A (zh) 2018-07-01
TWI643297B TWI643297B (zh) 2018-12-01

Family

ID=63639744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142289A TWI643297B (zh) 2016-12-20 2016-12-20 具有內置散熱片之半導體封裝構造

Country Status (1)

Country Link
TW (1) TWI643297B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1556894A4 (en) * 2002-09-30 2009-01-14 Advanced Interconnect Tech Ltd THERMALLY IMPROVED SEALING FOR SINGLE-LOCKING ASSEMBLY
JP2008135688A (ja) * 2006-10-30 2008-06-12 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
TWI365521B (en) * 2008-03-11 2012-06-01 Powertech Technology Inc Semiconductor package structure with heat sink
TWI425599B (zh) * 2009-11-11 2014-02-01 Bridge Semoconductor Corp 具有凸柱／基座之散熱座及基板之半導體晶片組體

Also Published As

Publication number Publication date
TWI643297B (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US8564124B2 (en) Semiconductor package
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
EP1256980A2 (en) Ball grid array package with a heat spreader and method for making the same
US20030057534A1 (en) Semiconductor package
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
US6627990B1 (en) Thermally enhanced stacked die package
US20080083981A1 (en) Thermally Enhanced BGA Packages and Methods
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
US20140374891A1 (en) Semiconductor device with heat spreader and thermal sheet
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
TWI643297B (zh) 具有內置散熱片之半導體封裝構造
JP2007036035A (ja) 半導体装置
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
US20090212403A1 (en) Thermally enhanced molded leadless package
TW200522298A (en) Chip assembly package
TWI553799B (zh) 半導體封裝結構
TWI746391B (zh) 積體電路封裝系統
KR100727728B1 (ko) 반도체 패키지
JP2003060132A (ja) 基板構造、半導体装置及びその製造方法