TW201813313A - 儲存用於系統校正及修整的頻率資訊之系統及方法 - Google Patents

儲存用於系統校正及修整的頻率資訊之系統及方法 Download PDF

Info

Publication number
TW201813313A
TW201813313A TW106128988A TW106128988A TW201813313A TW 201813313 A TW201813313 A TW 201813313A TW 106128988 A TW106128988 A TW 106128988A TW 106128988 A TW106128988 A TW 106128988A TW 201813313 A TW201813313 A TW 201813313A
Authority
TW
Taiwan
Prior art keywords
frequency
input
dut
circuit
test circuit
Prior art date
Application number
TW106128988A
Other languages
English (en)
Inventor
亞傑 庫馬
廉賢秀
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW201813313A publication Critical patent/TW201813313A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
    • G01R31/2824—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits testing of oscillators or resonators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/021—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising distributed capacitance and inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/01—Circuitry controlling the selecting or switching action
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/9401—Calibration techniques
    • H03K2217/94031—Calibration involving digital processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本發明之實施例包含一種微控制器，該微控制器具有一頻率測試電路、一受測試裝置(DUT)輸入及一運算引擎電路。該運算引擎電路經組態以比較來自該頻率測試電路之自該DUT輸入量測之一經量測頻率與儲存於記憶體中之一參考頻率，且基於該比較，調整產生該DUT輸入之該DUT之頻率。

Description

儲存用於系統校正及修整的頻率資訊之系統及方法
本發明係關於振盪器，且更特定言之係關於儲存用於振盪器校正及修整之頻率資訊之系統及方法。
一電子振盪器通常包含產生一給定頻率之一週期性、時變電信號之一諧振電路。諧振電路之週期之倒數判定其之頻率。例如，電信號可用來藉由計數若干信號振盪而追蹤時間之經過。一常見電子振盪器採用一石英晶體作為其諧振元件，但是亦可使用其他類型之壓電材料(例如，多晶陶瓷)。 電子振盪器用來產生針對許多電子裝置之時脈信號。電子振盪器係射頻(RF)及電子裝置之一重要組件。通常，在一電子裝置上提供振盪器電路。
根據本發明之一個態樣，提供一種積體電路。該積體電路包含一振盪器電路。電路系統包含一數位代碼產生器，該數位代碼產生器將一參考頻率輸入轉換成一第一數位代碼且將來自該振盪器電路之一測試頻率轉換成一第二數位代碼。 根據本發明之另一態樣，提供一種用於操作一積體電路之方法。該方法包括以下動作。首先，該電路系統在一第一溫度下量測且儲存電流值與電阻值之一第一乘積。該電路系統在一第二溫度下量測且儲存電流值與電阻值之一第二乘積。該電路系統在封裝之前量測且儲存針對一所要頻率之一第一數位代碼。該電路系統在封裝之後量測且儲存一第二數位代碼。該電路系統藉由使用該第一數位代碼及該第二數位代碼計算封裝應力比且校正振盪器輸出。 本發明之實施例包含一種積體電路，該積體電路包含一頻率測試電路、一受測試裝置(DUT)輸入及一運算引擎電路，該運算引擎電路經組態以比較來自該頻率測試電路之自該DUT輸入量測之一經量測頻率與儲存於記憶體中之一參考頻率，基於該比較，調整產生該DUT輸入之該DUT之頻率。結合上文實施例之任一者，該積體電路可進一步包含一或多個開關及一電容器。結合上文實施例之任一者，該頻率測試電路可經組態以根據該DUT輸入之一頻率來操作該等開關。結合上文實施例之任一者，該積體電路可進一步包含一類比轉數位轉換器(ADC)。結合上文實施例之任一者，該頻率測試電路可經組態以根據該DUT輸入之頻率來操作該等開關。結合上文實施例之任一者，該頻率測試電路可經組態以根據該DUT輸入之頻率及至該ADC之該電壓輸出而輸出由該等開關之操作所得的一電壓。結合上文實施例之任一者，該ADC經組態以自該電壓之一轉換輸出該經量測頻率。結合上文實施例之任一者，該運算引擎電路可經進一步組態以在封裝之前及之後，基於儲存於記憶體中之反映該積體電路之一狀態之一應力比來調整該DUT之頻率。結合上文實施例之任一者，該運算引擎可經進一步組態以基於儲存於記憶體中之反映一溫度效能曲線之一溫度比來調整該DUT之頻率。結合上文實施例之任一者，該積體電路可進一步包含一參考頻率輸入及一多工器，該多工器經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇。結合上文實施例之任一者，當選擇該參考頻率輸入時，該頻率測試電路可經組態以將一所得量測儲存至記憶體。結合上文實施例之任一者，該頻率測試電路可經組態以基於該參考頻率輸入之一選擇將該參考頻率輸入之一所得量測儲存至記憶體。結合上文實施例之任一者，該頻率測試電路可經組態以基於該DUT輸入之一選擇將該DUT輸入之一所得量測提供至該運算引擎電路。本發明之實施例可包含微控制器，該等微控制器包含上文所描述之該等積體電路之任一者。本發明之實施例可包含藉由上文所描述之該等微控制器或積體電路之任一者執行的方法。 將自以下描述呈現本發明之前述及其他優點。
相關申請案 本申請案主張2016年8月25日申請之美國臨時申請案第62/379,632號之優先權，該案之全文內容併入本文中。 本發明描述用於將有關矽之頻率資訊儲存於數位代碼中且接著擷取頻率資訊並使用經擷取資訊以在現場執行即時修整測試之系統及方法。本系統及方法可實施於積體電路中以將修整測試時間自數毫秒減小至小於0.08毫秒，從而導致與習知校正方法相比，在更短時間內改良振盪器校正。 機械應力可影響振盪器之頻率穩定性。例如，應力可藉由以下引發：電極之安裝、接合及應用；安裝、電極及晶體自身之熱差膨脹；在存在一溫度梯度時之熱差應力；在固化期間之接合材料之膨脹或收縮；被傳送至晶體殼體內之環境壓力之空氣壓力；晶格自身之應力(非均勻生長、雜質、錯位)；在製造期間導致之表面缺陷及損壞；及重力對晶體之質量之作用。因此，頻率可在封裝之前及之後變動。頻率之變動可導致振盪器及整體電路在所要規格外操作。 晶片上振盪器通常經歷校正以解決由封裝及PCB相關應力引發之頻率變動。通常，在多個溫度下執行封裝前及封裝後矽修整測試以確保準確度。一修整測試可需要1000個循環之等待時間以達成所需準確度。此等測試步驟可花費數毫秒，從而增加振盪器之總生產成本。另外，測試需要一準確參考頻率，其使得在現場進行即時測試及修整不可行。因此，可期望更有效地校正振盪器。 圖1係繪示根據本發明之實施例之一實例性積體電路100的一方塊圖。電路100可表示在生產或生產測試階段期間儲存用於系統校正及修整之頻率資訊之操作。電路100之一些部分亦可用於藉由電路100進行在終端使用者現場使用或部署之一階段期間儲存用於系統校正及修整之頻率資訊之操作。此等部分可包含晶片120。此操作可在圖4中更詳細地描述。 積體電路100可包含一晶片120，該晶片120包含一類比轉數位轉換器(ADC) 128及一儲存器126。可使用類比電路與數位電路之任何適合組合實施ADC 128。儲存器126可藉由(例如)以下實施：一基於矽或其他半導體之快閃記憶體或另一適合類型之記憶體、磁碟儲存器及類似者。積體電路100包含一受測試裝置(DUT) 124，該受測試裝置(DUT) 124可係一晶體振盪器、一RC振盪器、另一類型之振盪器或產生編碼一頻率Fosc之一輸出信號之另一時脈裝置。DUT 124可將包括DUT 124之頻率之信號提供至晶片120上之一多工器(mux) 122。DUT 124可包含於或通信地耦合至(例如)一微控制器。 一參考頻率產生器110可經組態以將編碼一致參考頻率FREF之一信號提供至多工器122。參考頻率產生器110可係電路100之一組件，或可係在校正程序期間暫時連接至多工器122之一外部裝置。此等校正程序可(例如)在生產或生產測試期間執行。參考頻率產生器110可藉由任何適合類比或數位電路實施，諸如一已知RC振盪器或具有一可信頻率之另一頻率源。參考頻率FREF可係DUT 124之預期或所要頻率。 多工器122可經組態以輸出其輸入之一者。在一種情況中，多工器122可經組態以輸出參考頻率產生器110之輸出信號之值。在另一情況中，多工器122可經組態以輸出DUT 124輸出信號之值。多工器122可由晶片120上之指令、控制信號或其他機構控制。可根據晶片120是否處於一生產環境或一終端使用者環境中而控制多工器122。在一生產環境(包含一生產或生產測試情境)中，多工器122可經控制以便輸出參考頻率產生器110之輸出信號之值。在此一情況中，晶片120之其餘部分之回應可儲存於儲存器126中。在一終端使用者環境中，多工器122可經控制以便輸出參考頻率產生器110之輸出信號之值。在此一情況中，晶片120之其餘部分在生產或生產測試期間之回應可自儲存器126擷取且用於即時修整DUT 124之頻率。 多工器122之輸出可經供應至一切換式電容器(SC)電路140之開關142、144。SC電路140亦可包含連接至接地之一電容器146 (CTEST)。SC電路140亦可連接至一輸入電源(電壓參考) 130。可以任何適合方式實施電源130，諸如一電壓源、電壓產生器、電流產生器或類比電路與數位電路之其他適合組合。多工器122之輸出(無論來自DUT 124或參考頻率產生器110)可係循環的，具有對應於選定輸入之一頻率。多工器122之輸出可充當開-關信號，即使多工器122之輸出可係一方波、一正弦波或其他週期信號。多工器122之輸出之頻率(無論來自DUT 124或參考頻率產生器110)可按多工器122之輸出的頻率使開關142、144循環開與關且導致一給定位準之輸出。給定位準之輸出可表達為一輸出電流或一輸出電壓。因此，多工器122輸出按編碼於選定信號中之頻率(FREF或Fosc)閉合及斷開開關142、144，使電容器146充電及放電，傳遞至ADC 128之電流Iout1按對應頻率脈動。切換電流Iout1與RTEST之乘積可儲存至Cfilt中以在饋送至ADC中之前獲得乘積之平均值。 SC電路140之輸出可耦合至ADC 128。在一項實施例中，SC電路140之輸出亦可耦合至一電阻器(RTEST) 150。電阻器150可包含一理論電阻值且可產生具有係Iout1與RTEST之乘積之一理論值的一電壓降。Iout1與RTEST之乘積可由Cfilt求平均值。此可產生由ADC 128接收之一信號(Vout_freq)。相應地，ADC 128輸出數位位元的值，即所接收Vout_freq之類比轉數位轉換。此值可係對應於所接收頻率之一數位代碼Mx。ADC 128可經組態以將數位代碼發送或寫入至儲存器126。 相應地，SC電路140及ADC 128一起作為一數位代碼產生器運作以將一頻率信號轉換成一數位代碼，其中該頻率信號可係一參考頻率(諸如參考頻率產生器110之輸出，FREF)或一測試頻率(來自DUT 124，Fosc)。數位代碼可經保存為具有任何適合長度(諸如十二位元)之一二進位數位代碼。數位代碼之長度可視需要改變且可取決於ADC 128之實施方案。 當多工器122選擇來自參考頻率產生器110之頻率輸入時，包括電源130、SC電路140、電阻器150、一電容器(Cfilt)及ADC 128之量測網路產生針對參考頻率FREF之一數位代碼。當多工器122選擇來自DUT 124之頻率輸入時，相同量測網路將產生針對OUT頻率Fosc之一數位代碼。當來自DUT 124之頻率輸入與參考頻率相同時，所得數位代碼係相同的。在一些情況中，給定ADC轉換之粒度，針對一幾乎相同頻率之所得數位代碼可係不同的，加上或減去一位元。當DUT頻率不同於參考頻率時，可由ADC 128針對各自頻率，產生不同數位代碼。 然而，電阻器150之實際電阻亦可受如上文關於振盪器所描述之封裝應力及其他應力影響。與RTEST之偏差可影響至ADC 128之輸入信號，且導致一不正確數位代碼產生。本發明之實施例可因此經組態以藉由量測電阻而補償電阻器150上之封裝應力。 圖2繪示根據本發明之實施例之用於儲存電阻變動的一電路200之一實施例。可在生產或生產測試期間執行電路200之操作。電路200可在封裝之前及之後操作以囊封晶片120。電路200可實施晶片120之一部分。 電路200可包含經組態以產生一參考電流至晶片之一電流源210，儘管可使用任何適合電源。電流源210可經組態以發送一電流輸出Iout2，使得實際電阻RTEST之一電阻器(即，圖1之電阻器150)將在一ADC 220處產生一電壓Vout_R。繼而，ADC 220可經組態以產生編碼ADC 220輸入之一數位代碼(如上文所描述)，且將數位代碼儲存於快閃記憶體或另一儲存器230中。儲存器230及ADC 220可實施圖1之儲存器及ADC，或可以與圖1之儲存器及ADC類似之一方式實施。 一第一數位代碼M1可在晶圓封裝之前，產生於電路200中且儲存於儲存器230中。一第二數位代碼M2可在晶圓封裝之後，產生於電路200中且儲存於儲存器230中。 因此，可藉由用將M1除以M2而計算一封裝應力比η1，或反之亦然。當判定由封裝應力導致之電壓輸出之頻率偏移時，實施圖1之電路100之一系統可使用η1來補償其中之電阻器上之封裝應力。圖2之電路200可與圖1之電路100組合。替代地，圖2之電路200可使用圖1中之晶片120上之電路的部分來產生編碼一電阻器(例如，電阻器150)之預封裝及封裝後電阻值之兩個額外數位代碼M1及M2。在用以評估DUT 124之頻率之運行時間應用期間，實施電路100之一系統可將電壓輸出(無論作為至ADC 128之輸入或來自ADC 128之輸出)乘以封裝應力比η1。封裝應力比η1因此可在生產期間判定，同時自生產期間之兩個此等階段計算。 圖3係繪示根據本發明之實施例之圖2的電路200之一額外或替代電路300之一第三方塊圖。電路300可經組態以使用經歷電流之一與絕對溫度成比例(PTAT)變動之一電流源310量測溫度變動之電壓斜率。PTAT變動可描述在溫度改變之同時效能可改變之程度。電路300可包含一電流源310。電流源310可係安置於包含一振盪器之晶片內部之一PTAT電流源。例如，PTAT電流源可包含使用互補金屬氧化物半導體(CMOS)之一或多個電路組件。即，電流源310之輸出電流IPTAT可在一溫度範圍內線性改變。可變電流IPTAT導致電阻器RTEST承載一電壓VouT_R，使得ADC 320針對不同溫度產生不同數位代碼，從而將所產生代碼儲存於快閃記憶體或其他儲存器330中。 例如，在生產或生產測試期間，電路300可經組態以儲存指示在一第一溫度下施加在RTEST上之IPTAT之電壓的一數位代碼M3。電路300可經組態以儲存指示在一第二溫度下施加在RTEST上之IPTAT之電壓的一第四數位代碼M4。因此，系統可藉由將M3除以M4計算一PTAT比η2，或反之亦然。 系統可稍後由一終端使用者使用PTAT比η2來補償由溫度改變導致之RC振盪器中之頻率偏移。在用以評估DUT 124之頻率之運行時間應用期間，實施電路100之一系統將電壓輸出(無論作為至ADC 128之輸入或來自ADC 128之輸出)乘以PTAT比率η2。PTAT斜率比η2因此可在生產期間判定，同時自生產期間之兩個此等階段計算。在電路100之應用中，比率η2可在溫度達到用以尋找M4之溫度時使用。判定M3之溫度可為針對電路100儲存代碼之溫度。因此，將比率η2施加至自一經測試頻率產生之一電壓可考慮由用以尋找M3及M4之溫度差反映的一溫度變化。可測試且儲存η2之多個例項，其中在應用期間使用電路100之不同可能溫度可經由對應於不同改變之記憶體代碼儲存。在用以評估DUT 124之頻率之運行時間應用期間，實施電路100之一系統可將電壓輸出(無論作為至ADC 128之輸入或來自ADC 128之輸出)乘以比率η2。 作為操作之一實例，可使用對應於25℃之一PTAT執行電路300一次。所得代碼可作為M3儲存於儲存器中。隨後可使用對應於85℃之一PTAT執行電路300。所得代碼可作為M4儲存於儲存器中。針對RTEST及ADC 320之特定例項之比率η2=M3/M4可儲存於儲存器中。 圖4係繪示根據本發明之實施例之用於一經部署晶片中的一振盪器之即時頻率校正之一電路400的一方塊圖。電路400可實施電路100。在一項實施例中，電路400可與電路100相同，但在一生產後部署晶片中。 電路400可包含或耦合至產生一參考頻率至一多工器422之一頻率源410。在一經部署晶片中，頻率源410可在特定境況中省略或不使用。在此一情況中，至多工器422之此一輸入可忽略且使用其他輸入。一DUT 430可將一頻率輸入提供至多工器422。電路400可包含儲存上文所揭示之一或多個數位代碼之一儲存器424。ADC 426可經組態以將施加在RTEST上之電壓信號Vout_freq轉換成一數位代碼，如上文所描述。 電路400可類似於圖1之電路100操作。電路400可包含一運算引擎428。可使用數位電路、類比電路或用於藉由一處理器執行指令之電路或其等之任何組合實施運算引擎428。運算引擎428可經組態以接受DUT 430頻率之一當前值作為輸入。此外，運算引擎428可經組態以接受儲存於儲存器424中之表示先前儲存之一已知參考頻率之數位代碼的一頻率之一參考值作為輸入。此一數位代碼可包含在圖1中且在生產或生產測試期間儲存之參考頻率源之代碼。儘管未展示，然運算引擎428亦可接受比率η1或η2以考量應力變化或溫度變化。此等亦已經儲存於儲存器424中。 運算引擎428可經組態以基於其輸入將一回饋校正信號提供至DUT 430。回饋校正信號可包含修整位元(trimming bit或trim bit)。針對DUT 430之一控制器可接受可根據基於一可用位元數目之一量而調高或調低DUT 430之頻率的修整位元。修整位元之數目可根據DUT 430之實施方案變動。 給定參考頻率之一數位代碼與DUT 430之實際頻率之一數位代碼之間的一差異，運算引擎428可反覆地調整至DUT 430之回饋校正信號。可以任何適合方式執行以下之反覆程序：改變DUT 430之頻率；量測參考頻率之一數位代碼與DUT 430之實際頻率之一數位代碼之間的下一差；及對DUT 430之頻率作出一後續改變。例如，反覆程序可鏡像化一二進位搜尋、堆搜尋、氣泡搜尋或其他適合演算法之反覆程序。可評估頻差之一初始量測且可根據當前值與一最大值或最小值之間之可能修整範圍之一半調整頻率。可評估頻差之一後續量測且根據當前值與一最小值/最大值及先前值之間之可能修整範圍的一半調整頻率。運算引擎428可反覆調整達一固定數目之循環，直至連續滿足一最小誤差或任何其他適合標準。 電路400因此可藉由使用比較參考資訊與OUT資訊且輸出含有供DUT 430校正兩個代碼之間之差異之指令之一校正信號的頻率鎖定迴路而即時校正頻率。當兩個數位代碼相等或滿足一預設條件時，判定頻率為正確的。 電路400可在諸如終端使用者之使用情況中操作以在操作期間提供及時或即時修整。用以為SC電路供電之頻率可係DUT 430之不斷改變的可變頻率。電路100可在諸如生產或生產測試之使用情況中操作。用以為SC電路供電之頻率可係經儲存之已知設定參考頻率。 因此，操作其根據圖1至圖4之電路用於修整之一系統可成功地實施即時修整。此一系統可克服與用於生產或生產測試中之頻率匹配之一可靠已知參考頻率的缺少。此外，藉由使用比率η1，系統可考量另外將改變系統組件(諸如一DUT)之頻率回應之封裝應力。另外，藉由使用比率η2，系統可考量另外將改變系統組件之頻率回應之溫度回應變化。又，系統可取決於必要上下文有效地執行。例如，在生產或生產測試期間，當一列中之許多單元待處理時，起動一DUT、等待一振盪器暖機或趨穩或等待其他元件(諸如包含振盪器或DUT之一微控制器之記憶體或處理器)之長時間量在聚集在一起時可係昂貴的。相應地，在生產或生產測試期間，可不使用DUT之回應且替代地應用參考頻率並儲存所得數位代碼。稍後，當一終端使用者使用DUT時，鑑於一單個此DUT需要上線，故起動一DUT，等待一振盪器暖機或趨穩或等待其他元件(諸如包含振盪器或DUT之一微控制器之記憶體或處理器)需要之數毫秒可係可接受的。在可能僅需要修整有限數目個此等DUT之終端使用者之使用情況内，在甚至數千個循環內，DUT之測試及進行後續調整可係可接受的。給定針對一給定頻率對一SC網路之一外部參考，當評估本應為相同頻率之任何其他頻率源時，經儲存之數位代碼適用於相同SC網路。例如，一8 MHz源將產生一數位代碼M0。稍後，M0可用來藉由在相同SC網路、ADC及RTEST上使用M0來驗證及修整本應具有8 Mhz之一頻率的一真實DUT。 操作其根據圖1至圖4之電路之系統可經歷優於其他系統之效能優點。考慮在封裝之前，可在25°C下執行一DUT測試之實例性其他系統，校正至一已知頻率。此可花費長達8 ms，包含使DUT趨穩之數千個循環。DUT測試可針對85°C重複，校正至已知頻率。此亦可花費長達8 ms。在封裝之後，在25°C下，可重複DUT測試，校正至已知頻率。此修整步驟可能要求在生產或生產測試期間，測試者必須等待振盪器開始且變得穩定。 操作其根據圖1至圖4之電路之系統可克服針對RC振盪器之此一長喚醒及趨穩時間的問題。系統在生產或生產測試期間可不運行一DUT測試且因此不用等待RC振盪器趨穩。替代地，系統可儲存特定SC網路、ADC及RTEST之數位代碼。在封裝之前，在25°C下，可針對已知參考頻率源量測且儲存電壓值。此可在85°C下重複。兩者之比率可界定歸因於溫度之一頻率偏移。此可使用來自PTAT電流源之電壓重複以獲得PTAT校正資訊。在封裝之後，可再次儲存參考頻率源之數位代碼以考量由封裝應力導致之頻率回應之改變。此等可在短達80微秒之時間內完成。 圖5係繪示根據本發明之實施例之用於振盪器修整的一方法500之一實例性流程圖。在步驟510中，電路系統在一第一溫度下量測且儲存電流值與電阻值之一第一乘積。第一溫度可(例如)係25°C。 在步驟520中，電路系統在一第二溫度下量測且儲存電流值與電阻值之一第二乘積。第二溫度可(例如)係85°C或與第一溫度不同之另一溫度。電路系統可計算給定歸因於溫度之fosc之頻率偏移之一比率。電路系統可使用一可變電流輸入IPTAT重複步驟510及520以獲得諸如PTAT比率n2之PTAT校正資訊。 在步驟530中，電路系統量測且儲存針對所要頻率Fref之一數位代碼。例如，電路系統可在振盪器經安裝或封裝之前在25°C下獲取針對所要頻率Fref之數位代碼。 在步驟540中，電路系統量測且儲存對應於Iout與RTEST之乘積之一數位代碼。在振盪器經封裝之後，電路系統在25°C下獲取對應於Iout與RTEST之乘積之一第二數位代碼。 在步驟550中，電路系統計算封裝應力比且校正修整代碼中之封裝應力比。例如，電路系統可藉由使用經儲存數位代碼及經校正封裝應力比校正DUT輸出之頻率。 在步驟560中，電路系統可反覆地量測一受測試振盪器之頻率且基於振盪器與自上文步驟儲存之已知值之間的差異調整或修整頻率。此外，可基於溫度及應力比來調整振盪器頻率。 另外，在步驟520與步驟530之間，當IPTAT在兩個不同溫度下被輸入至至RTEST中之IPTAT (諸如在圖3中)時，系統可量測兩個電壓信號。電路系統可相應地獲取PTAT校正資訊。 當滿足穩定性要求且避免過度驅動晶體係關鍵時，所提出的積體電路可用於汽車安全應用。此外，所提出的積體電路可跨多個計算裝置分區及/或平台使用，包含但不限於：16位元及/或32位元微控制器；可攜式裝置平台，諸如Windows可攜式裝置(WPD)及/或穿戴式智慧型閘道器；及類似者。 儘管展示方法500之步驟之一具體數目及序列，然可採用更多或更少步驟。此外，方法500之步驟可以其他適合順序重新配置且進行。方法500之一或多個步驟可重複、省略或並行或結合彼此執行。方法500之一或多個步驟可遞迴地執行。方法500可在任何適合點處，諸如在步驟510處開始。 方法500可經實施為具體體現在一或多個電腦可讀媒體(諸如一記憶體)中之供一處理器執行之指令。當藉由處理器載入且執行時，指令可導致微控制器或處理器實施本發明之功能性。 方法500可藉由任何適合機構(諸如圖1至圖4之元件)實施。 已依據一或多項實施例描述本發明，且應瞭解除明確陳述之彼等以外之許多等效物、替代、變動及修改係可行的且在本發明之範疇內。雖然本發明易於以多種修改及替代形式呈現，但其之特定實例性實施例已在圖式中展示且在本文中詳細描述。然而，應瞭解，本文中之特定實例性實施例之描述不意欲將本發明限於本文中揭示之特定形式。
100‧‧‧積體電路
110‧‧‧參考頻率產生器
120‧‧‧晶片
122‧‧‧多工器(mux)
124‧‧‧受測試裝置(DUT)
126‧‧‧儲存器
128‧‧‧類比轉數位轉換器(ADC)
130‧‧‧輸入電源
140‧‧‧切換式電容器(SC)電路
142‧‧‧開關
144‧‧‧開關
146‧‧‧電容器
150‧‧‧電阻器(RTEST)
200‧‧‧電路
210‧‧‧電流源
220‧‧‧類比轉數位轉換器(ADC)
230‧‧‧儲存器
300‧‧‧電路
310‧‧‧電流源
320‧‧‧類比轉數位轉換器(ADC)
330‧‧‧儲存器
400‧‧‧電路
410‧‧‧頻率源
422‧‧‧多工器(mux)
424‧‧‧儲存器
426‧‧‧類比轉數位轉換器(ADC)
428‧‧‧運算引擎
430‧‧‧受測試裝置(DUT)
500‧‧‧方法
510‧‧‧步驟
520‧‧‧步驟
530‧‧‧步驟
540‧‧‧步驟
550‧‧‧步驟
560‧‧‧步驟
圖1係繪示根據本發明之實施例之用於儲存參考頻率的一實例性電路之一方塊圖。 圖2係繪示根據本發明之實施例之用於儲存電阻變動的一電路之一方塊圖。 圖3係繪示根據本發明之實施例之用於儲存隨溫度之與絕對溫度成比例(PTAT)變動的一電路之一方塊圖。 圖4係繪示根據本發明之實施例之用於即時頻率校正的一電路之一第四方塊圖。 圖5係繪示根據本發明之實施例之用於振盪器修整的一方法之一實例性流程圖。

Claims (20)

  1. 一種積體電路，其包括： 一頻率測試電路； 一受測試裝置(DUT)輸入；及 一運算引擎電路，其經組態以： 比較來自該頻率測試電路之自該DUT輸入量測之一經量測頻率與儲存於記憶體中之一參考頻率；及 基於該比較，調整產生該DUT輸入之該DUT之頻率。
  2. 如請求項1之積體電路，其中： 該頻率測試電路包含一或多個開關及一電容器；及 該頻率測試電路經組態以根據該DUT輸入之一頻率來操作該等開關。
  3. 如請求項1之積體電路，其中： 該積體電路進一步包含一類比轉數位轉換器(ADC)； 該頻率測試電路包含一或多個開關及一電容器； 該頻率測試電路經組態以根據該DUT輸入之頻率來操作該等開關； 該頻率測試電路經組態以根據該DUT輸入之頻率、至該ADC之該電壓輸出而輸出由該等開關之操作所得之一電壓；及 該ADC經組態以自該電壓之一轉換輸出該經量測頻率。
  4. 如請求項1之積體電路，其中該運算引擎電路經進一步組態以在封裝之前及之後，基於儲存於記憶體中之反映該積體電路之一狀態之一應力比來調整該DUT之頻率。
  5. 如請求項1之積體電路，其中該運算引擎經進一步組態以基於儲存於記憶體中之反映一溫度效能曲線之一溫度比來調整該DUT之頻率。
  6. 如請求項1之積體電路，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇。
  7. 如請求項1之積體電路，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇； 其中當選擇該參考頻率輸入時，該頻率測試電路經組態以將一所得量測儲存至記憶體。
  8. 如請求項1之積體電路，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇； 其中該頻率測試電路經組態以基於該參考頻率輸入之一選擇將該參考頻率輸入之一所得量測儲存至記憶體。
  9. 如請求項1之積體電路，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇； 其中該頻率測試電路經組態以基於該DUT輸入之一選擇將該DUT輸入之一所得量測提供至該運算引擎電路。
  10. 一種微控制器，其包括： 一頻率測試電路； 一受測試裝置(DUT)輸入；及 一運算引擎電路，其經組態以： 比較來自該頻率測試電路之自該DUT輸入量測之一經量測頻率與儲存於記憶體中之一參考頻率；及 基於該比較，調整產生該DUT輸入之該DUT之頻率。
  11. 如請求項10之微控制器，其中： 該頻率測試電路包含一或多個開關及一電容器；及 該頻率測試電路經組態以根據該DUT輸入之一頻率來操作該等開關。
  12. 如請求項10之微控制器，其中： 該微控制器進一步包含一類比轉數位轉換器(ADC)； 該頻率測試電路包含一或多個開關及一電容器； 該頻率測試電路經組態以根據該DUT輸入之頻率來操作該等開關； 該頻率測試電路經組態以根據該DUT輸入之頻率、至該ADC之電壓輸出而輸出由該等開關之操作所得之一電壓；及 該ADC經組態以自該電壓之一轉換輸出該經量測頻率。
  13. 如請求項10之微控制器，其中該運算引擎電路經進一步組態以在封裝之前及之後，基於儲存於記憶體中之反映該微控制器之一狀態之一應力比來調整該DUT之頻率。
  14. 如請求項10之微控制器，其中該運算引擎經進一步組態以基於儲存於記憶體中之反映一溫度效能曲線之一溫度比來調整該DUT之頻率。
  15. 如請求項10之微控制器，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇。
  16. 如請求項10之微控制器，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇； 其中當選擇該參考頻率輸入時，該頻率測試電路經組態以將一所得量測儲存至記憶體。
  17. 如請求項10之微控制器，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇； 其中該頻率測試電路經組態以基於該參考頻率輸入之一選擇將該參考頻率輸入之一所得量測儲存至記憶體。
  18. 如請求項10之微控制器，其進一步包括： 一參考頻率輸入；及 一多工器，其經組態以在該DUT輸入與待施加至該頻率測試電路之該參考頻率輸入之間選擇； 其中該頻率測試電路經組態以基於該DUT輸入之一選擇將該DUT輸入之一所得量測提供至該運算引擎電路。
  19. 一種方法，其包括： 選擇一積體電路之一輸入模式，該積體電路可在該輸入模式中操作以儲存參考頻率； 將一參考頻率施加至該積體電路之一頻率測試電路； 自該頻率測試電路量測一所得頻率；及 將表示該所得頻率之一數位代碼儲存至該積體電路之記憶體。
  20. 如請求項19之方法，其進一步包括： 在該積體電路之封裝之前，基於該頻率測試電路之一電阻量測該頻率測試電路之一第一輸出電壓； 在該積體電路之封裝之後，基於該頻率測試電路之一經改變電阻量測該頻率測試電路之一第二輸出電壓；及 將該電阻與經改變電阻之一比率儲存至該積體電路之記憶體。
TW106128988A 2016-08-25 2017-08-25 儲存用於系統校正及修整的頻率資訊之系統及方法 TW201813313A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662379632P 2016-08-25 2016-08-25
US62/379,632 2016-08-25
US15/685,570 US10551428B2 (en) 2016-08-25 2017-08-24 Systems and methods for storing frequency information for system calibration/trimming
US15/685,570 2017-08-24

Publications (1)

Publication Number Publication Date
TW201813313A true TW201813313A (zh) 2018-04-01

Family

ID=61242213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128988A TW201813313A (zh) 2016-08-25 2017-08-25 儲存用於系統校正及修整的頻率資訊之系統及方法

Country Status (7)

Country Link
US (1) US10551428B2 (zh)
EP (1) EP3504798B1 (zh)
JP (1) JP6978437B2 (zh)
KR (1) KR102458148B1 (zh)
CN (1) CN109314517A (zh)
TW (1) TW201813313A (zh)
WO (1) WO2018039538A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866269B2 (en) * 2017-11-16 2020-12-15 Microchip Technology Incorporated Fast frequency calculator

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796312A (en) * 1996-05-24 1998-08-18 Microchip Technology Incorporated Microcontroller with firmware selectable oscillator trimming
US6813529B2 (en) * 2001-01-19 2004-11-02 Microchip Technology Incorporated Method and apparatus for signal frequency decoding without an analog bandpass filter
US7541878B2 (en) * 2005-12-29 2009-06-02 Intel Corporation Temperature compensated crystal oscillator
US7889013B2 (en) * 2007-08-28 2011-02-15 Intel Corporation Microelectronic die having CMOS ring oscillator thereon and method of using same
US7737794B2 (en) * 2008-05-14 2010-06-15 International Business Machines Corporation Phase locked loop with temperature and process compensation
US20100244969A1 (en) * 2009-03-30 2010-09-30 Mediatek Inc. Temperature compensated oscillation circuits
CN102959861A (zh) * 2010-06-28 2013-03-06 松下电器产业株式会社 基准频率生成电路、半导体集成电路及电子设备
US8451064B2 (en) * 2010-10-07 2013-05-28 Advanced Micro Devices, Inc. Voltage-controlled oscillator module having adjustable oscillator gain and related operating methods
WO2012137590A1 (ja) 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US8390384B1 (en) * 2011-11-21 2013-03-05 Microchip Technology Incorporated Precision on-board tuning of embedded microcontroller oscillator using charge time measurement unit
US9236852B2 (en) 2012-02-01 2016-01-12 Microchip Technology Incorporated Input capture peripheral with gating logic
JP6116305B2 (ja) * 2013-03-25 2017-04-19 三菱電機株式会社 周波数検出回路
JP2015152416A (ja) * 2014-02-14 2015-08-24 株式会社東芝 キャパシタンス検出装置
US9341658B2 (en) * 2014-02-28 2016-05-17 Texas Instruments Incorporated Fast on-chip oscillator trimming
DE102015202694A1 (de) * 2015-02-13 2016-08-18 Infineon Technologies Ag Stresskompensierte Oszillatorschaltungsanordnung und integrierte Schaltung, die diese verwendet

Also Published As

Publication number Publication date
EP3504798A1 (en) 2019-07-03
WO2018039538A1 (en) 2018-03-01
EP3504798B1 (en) 2023-04-05
CN109314517A (zh) 2019-02-05
KR20190040482A (ko) 2019-04-18
US20180059171A1 (en) 2018-03-01
JP2019533318A (ja) 2019-11-14
KR102458148B1 (ko) 2022-10-25
US10551428B2 (en) 2020-02-04
JP6978437B2 (ja) 2021-12-08

Similar Documents

Publication Publication Date Title
US7800457B2 (en) Self-calibrating temperature-compensated oscillator
JP6720532B2 (ja) 回路装置、発振器、電子機器及び移動体
EP1740969B1 (en) Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means
US8729976B2 (en) Methods and apparatus for calibration and temperature compensation of oscillators having mechanical resonators
JP2004201280A (ja) 水晶発振器エミュレータ
CN106817080B (zh) 电路装置、振荡器、电子设备、移动体及振荡器的制造方法
US10340923B2 (en) Systems and methods for frequency domain calibration and characterization
US7030706B2 (en) Self-calibratable oscillating device and method and ASIC thereof
JP2013243606A (ja) 温度情報生成回路、発振器、電子機器、温度補償システム及び電子部品の温度補償方法
US10742197B2 (en) Temperature stable oscillator
TW201813313A (zh) 儲存用於系統校正及修整的頻率資訊之系統及方法
US8575994B2 (en) Circuit and method for generating a clock signal
TWI692944B (zh) 具有一半步級解析度之晶載校正電路及方法
JP2002076774A (ja) 温度補償発振器の調整方法
JP2011103564A (ja) 温度補償圧電発振器及びその周波数調整方法
KR100836530B1 (ko) 보정가능한 온칩 발진 회로
JP7429114B2 (ja) デジタル制御発振器を備える半導体デバイスおよびその試験方法
CN110198155A (zh) 一种数字式温度补偿晶体振荡器
US20240146308A1 (en) Calibration device and method for calibrating frequency drift and electronic device using the same
JP7393744B2 (ja) 発振器、温度補償回路、及び温度補償方法
JP2011103636A (ja) 温度補償圧電発振器の周波数調整方法
JP2004297706A (ja) 温度補償型発振器