TW201807779A - 製造積體電路的方法 - Google Patents

製造積體電路的方法 Download PDF

Info

Publication number
TW201807779A
TW201807779A TW106107399A TW106107399A TW201807779A TW 201807779 A TW201807779 A TW 201807779A TW 106107399 A TW106107399 A TW 106107399A TW 106107399 A TW106107399 A TW 106107399A TW 201807779 A TW201807779 A TW 201807779A
Authority
TW
Taiwan
Prior art keywords
metal
layer
semiconductor device
device structure
conductive paths
Prior art date
Application number
TW106107399A
Other languages
English (en)
Inventor
迪格蘭 索拉拜恩
申梁在
康斯坦丁 伯格曼
羅蘭度Ａ 維拉諾威瓦
孫允樂
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201807779A publication Critical patent/TW201807779A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種製造積體電路之方法包含：使用標準元件在基板上定義多層半導體裝置結構；在半導體裝置結構之金屬-氧化物擴散層或多晶矽層上定義輸入埠及在金屬-氧化物擴散層上定義輸出埠；以及在金屬-氧化物擴散層及多晶矽層上方定義第一金屬層，第一金屬層具有第一組導電路徑及第二組導電路徑。此方法進一步包含：在第一金屬層上方定義第二金屬層；以及配置第一組第一金屬導電路徑及第一組第二金屬導電路徑以互連不同元件中的多個電路組件，其中半導體裝置結構中的元件間連接是藉由第一組第一金屬導電路徑、或第一組第一金屬導電路徑及第一組第二金屬導電路徑之組合實現。

Description

製造積體電路的方法
本揭示文件中描述的技術大體而言係關於半導體製造，且更特定言之係關於半導體元件中的金屬化製程。
本揭示文件中描述的技術大體而言係關於半導體製造，且更特定言之係關於半導體元件中的金屬化製程。諸如金屬氧化物半導體場效電晶體(metal-oxide semiconductor field-effect transistor；MOSFET)之半導體裝置按比例縮小，在過去的幾十年已實現積體電路之速度、效能、密度及每單元功能成本的持續改良。半導體裝置中之金屬化製程之改良可進一步按比例縮小積體電路。
本揭示內容的一實施方式是關於一種製造積體電路之方法包含：定義一多層半導體裝置結構，多層半導體裝置結構包含複數個標準元件，該複數個標準元件係利用一製造技術佈置在一基板上，多層半導體裝置結構具有一金屬-氧化物擴散層及一多晶矽層；在半導體裝置結構之金屬- 氧化物擴散層或多晶矽層兩者中的任一者上定義一輸入埠及在半導體裝置結構之金屬-氧化物擴散層上定義一輸出埠；定義一第一金屬層，第一金屬層具有一第一組導電路徑及一第二組導電路徑，其中第一組導電路徑中的至少一個第一金屬導電路徑在多個元件穿過延伸；在第一金屬層上方定義一第二金屬層，第二金屬層具有水平方向第二金屬導電路徑，其中等第二金屬導電路沿一方向設置，該方向垂直於該等第一金屬導電路徑的方向，第二金屬層具有一第一組第二金屬導電路徑及一第二組第二金屬導電路徑；以及配置第一組第一金屬導電路徑及第一組第二金屬導電路徑以互連不同元件的多個電路組件，其中半導體裝置結構中的元件間連接是藉由第一組第一金屬導電路徑、或第一組第一金屬導電路徑及第一組第二金屬導電路徑之組合實現。
10‧‧‧多層半導體裝置結構
12‧‧‧金屬層
14‧‧‧金屬層
16‧‧‧金屬層
20‧‧‧第一反相器
22‧‧‧第二反相器
24‧‧‧反及閘
26‧‧‧反或閘
100‧‧‧操作
102‧‧‧操作
104‧‧‧操作
106‧‧‧操作
108‧‧‧操作
110‧‧‧操作
112‧‧‧操作
114‧‧‧操作
200‧‧‧多晶矽層
202‧‧‧氧化擴散層
204‧‧‧層
206‧‧‧層
300‧‧‧操作
302‧‧‧操作
304‧‧‧操作
306‧‧‧操作
308‧‧‧操作
310‧‧‧操作
400‧‧‧操作
402‧‧‧操作
404‧‧‧操作
406‧‧‧操作
407‧‧‧操作
410‧‧‧操作
412‧‧‧操作
510‧‧‧電源軌
512‧‧‧電源軌
514‧‧‧多晶矽層
516‧‧‧氧化擴散層
518‧‧‧層
520‧‧‧層
524‧‧‧導電路徑
526‧‧‧導電路徑
528‧‧‧通孔層
530‧‧‧通孔層
532、534‧‧‧元件
550‧‧‧通孔
554‧‧‧導電路徑
556‧‧‧導電路徑
600‧‧‧操作
602‧‧‧操作
604‧‧‧操作
606‧‧‧操作
607‧‧‧操作
608‧‧‧操作
610‧‧‧操作
612‧‧‧操作
614‧‧‧操作
OUT‧‧‧輸出端子
A、B、C‧‧‧輸入埠
與隨附圖式一起閱讀時自以下詳細描述最好地理解本揭示案之態樣。應注意，根據工業中的標準實務，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意增加或減少各種特徵之尺寸。
圖1為根據一些實施例，在製造期間的示例性積體電路(IC)之部分的分解方塊圖；圖2為繪示根據一些實施例，示例性半導體裝置結構之上層的示例性配置的俯視圖； 圖3為根據一些實施例，可在半導體裝置結構中製造的示例性電路之示意圖；圖4為繪示根據一些實施例，製造半導體裝置結構之示例性方法的流程圖；圖5為繪示根據一些實施例，製造半導體裝置結構之另一示例性方法的流程圖；圖6為繪示根據一些實施例，製造半導體裝置結構之另一示例性方法的流程圖；圖7為繪示根據一些實施例，半導體結構之金屬-1層的示例性佈局的佈局圖；圖8為繪示根據一些實施例，半導體結構之金屬-2層及金屬-3層的示例性佈局的佈局圖；以及圖9為繪示根據一些實施例，製造半導體裝置結構之另一示例性方法的流程圖。
以下揭示內容提供用於實施所提供之標的之不同特徵的許多不同實施例或實例。下文描述組件及佈置之特定實例，以簡化本揭示案。當然，此些內容僅為實例且不意欲限制。舉例而言，在隨後的描述中第一特徵形成於第二特徵上方或形成於第二特徵上可包括其中第一特徵及第二特徵直接接觸形成的實施例，且亦可包括其中額外特徵可形成於第一特徵與第二特徵之間以使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭示案可重複各種實例中的 元件符號及/或字母。此重複係出於簡單及清楚之目的且本質上並不規定所論述的各種實施例及/或配置之間的關係。
此外，為便於描述，本文可使用諸如「在......下面」、「在......下方」、「下部」、「在......上方」、「上部」及類似術語之空間相對術語，以描述諸圖中所繪示的一個元件或特徵與另外一或多個元件或一或多個特徵的關係。除諸圖中所示的方位之外，此些空間相對術語意欲涵蓋在使用或操作中之元件之不同方位。設備可以另外方式定向(旋轉90度或處於其他方位)，且可同樣对本文所使用的空間相對描述詞相應地進行闡釋。
圖1中繪示了在製造期間的示例性積體電路(integrated circuit；IC)之部分的分解方塊圖。示例性積體電路包括一或多個多層半導體裝置結構10及在多層半導體裝置結構10上方依序形成的複數個金屬層12、金屬層14、金屬層16。在此實例中，僅展示三個金屬層，分別為第一金屬(後述表示為metal-1)層(M1)、第二金屬(後述表示為metal-2)層(M2)以及第三金屬(後述表示為metal-3)層(M3)。但示例性積體電路可包括額外上部金屬層，諸如，meteal-4/5/6/7/8/9/10/11/12/13/AP(鋁墊)或其他。
多層半導體裝置結構10包含一或多個電路，且一或多個電路可自標準元件設計得到。標準元件設計可包括電晶體以及互連結構之群組，其提供布林(Boolean)邏輯函數(例如：及、或、異或、異或非，或反相器)或儲存函數 (例如；正反器或鎖存器)。多層裝置結構中的多層包括對應於電晶體裝置之不同結構的多個基礎層。
金屬層12、金屬層14、金屬層16為互連配線層，其將電晶體之端子接合在一起。互連配線層經編號且具有特定通孔層，以表示每一順序層之間的特定連接。在所示實例中，互連配線層包括形成於多層半導體裝置結構10上方的metal-1層12、形成於metal-1層上方的metal-2層14，及形成於metal-2層上方的metal-3層16。這些金屬層包括複數導電路徑，該些導電路徑用以互連多層半導體裝置結構中的電路、電晶體及標準元件設計。通孔層包括用於接合電晶體之端子與metal-1導電路徑的通孔(Via-0，後述表示為V0)層(未繪示)、用於接合metal-1導電路徑與metal-2導電路徑的通孔(Via-1，後述表示為V1)層(未繪示)，及用於接合metal-2導電路徑與metal-3導電路徑的通孔(Via-2，後述表示為V2)層(未繪示)。
示例性多層半導體裝置結構可包括可命名為OD1、OD2等的一或多個氧化擴散(OD)層。一般被稱為metal-0(「metal zero」或M0)的金屬層可被形成在OD層上方，其通常可用金屬-氧化物擴散(M0OD)(metal-0 oxide diffusions)表示。可能在多個OD層上方存在多個金屬-氧化物擴散層(M0OD1、M0OD2等)，及/或可能在單一OD層上方存在多個金屬-氧化物擴散層(M0OD1、M0OD2)。在一些實施例中，M0OD1層可用作電晶體之源極-汲極區域中的OD接觸層。
圖2中繪示了示例性半導體裝置結構之上層的示例性配置的俯視圖。示例性半導體結構之上層可包括多晶矽(PO)層200、OD層202、M0OD1層204及M0OD2層206。
圖3中繪示了可在半導體裝置結構中製造的示例性電路之示意圖。示例性電路包括三個輸入埠，輸入埠A、輸入埠B及輸入埠C。示例性電路進一步包括其輸入連接至輸入埠B的第一反相器20及其輸入連接至輸入埠C的第二反相器22。示例性電路包括二輸入的反及閘24，其中第一輸入連接至輸入埠A且第二輸入連接至第一反相器20之輸出(線路B)。示例性電路進一步包括三輸入的反或閘26，其中第一輸入連接至反及閘24之輸出(線路A)，第二輸入連接至線路B，且第三輸入連接至反相器22之輸出(線路C)。反或閘26之輸出連接至輸出端子(OUT)。可使用標準元件設計實施第一反相器20、第二反相器22、反及閘24及反或閘26中之每一者。
互連配線層及通孔可用以互連組成標準元件邏輯裝置的元件內的電晶體，以及互連不同元件中的電晶體以提供元件間連接來完成所繪示電路。在元件內所進行的連接在本文稱為元件內部連接，且在不同元件的電晶體之間進行的連接在本文稱為元件間連接。又，互連配線層及通孔可用以提供用於輸入埠A、輸入埠B、輸入埠C及輸出埠(OUT)的連接點。
圖4為繪示製造諸如實施圖3中所示的電路的半導體裝置結構之半導體裝置結構之示例性方法的流程 圖。示例性方法包含使用標準元件定義半導體裝置結構(操作100)及定義互連(操作102)。方法進一步包括製造如此定義的半導體結構(操作104)。用於定義半導體結構的標準元件設計可使用第一互連層(例如，metal-1層)指定某些互連。標準元件設計可使用metal-1層指定某些元件內部連接、阻隔、一或多個輸入埠及輸出埠(操作106)。
定義互連可涉及：在metal-1層上定義互連路徑(操作108)；在metal-1層上方的metal-2層上定義互連路徑(操作110)；在metal-2層上方的metal-3層上定義互連路徑(操作112)；以及在任何上部metal-3/4/5/6/7/8/9/10/11/12/13/AP層上定義互連路徑。每一金屬層可包括具有特定規則之第一組互連路徑及第二組互連路徑，此等特定規則關於可用互連路徑之各別組組成何種類型的互連路徑(例如，元件內部或元件間)。舉例而言，可分配第一組互連路徑進行元件間連接，且可分配第二組互連路徑進行元件內部連接。
在一些實施例中，標準元件可使用多達6個水平方向metal-1導電路徑。此舉可對佈線具有限制效應，因為metal-1不是可彎曲的。為在標準元件之間執行佈線，可使用上層金屬層執行佈線。然而，利用上層金屬層進行佈線可能導致可置放於積體電路上區域中的標準元件之數目減少，因為標準元件之間可能需要更大的空間。
圖5為繪示製造諸如實施圖3中所示的電路的半導體裝置結構之半導體裝置結構之另一示例性方法的流 程圖。在此示例性方法中，增加了用於元件間佈線之metal-1的使用率，且減少了上部金屬的使用率(例如，metal-2、metal-3及/或其他上部金屬層的使用率)。由於增加了metal-1的使用率且減少了上部金屬的使用率，所以示例性半導體元件可具有更多數位區塊，電阻電位壓降(IR壓降)可減小，且佈線可更靈活。此示例性方法包含：定義半導體裝置結構(操作300)；在半導體裝置結構之M0OD層及PO層上定義一或多個輸入埠及在M0OD層上定義一或多個輸出埠(操作302)；以及藉由最大化metal-1層之用於互連的使用率且最小化較上方之金屬層之用於互連的使用率，去定義元件間連接及元件內部連接(操作304)。在此示例性方法中，定義元件間連接及元件內部連接(操作304)可涉及：在半導體結構上方的metal-1層上定義第一組互連路徑及第二組互連路徑(例如，metal-1遮罩A及metal-1遮罩B)(操作306)；以及在metal-1層上方的metal-2層上定義第一組互連路徑及第二組互連路徑(例如，metal-2遮罩A及metal-2遮罩B)(操作308)，其中metal-2導電路徑沿垂直於metal-1導電路徑之方向的方向。可按需要在上部金屬層上定義第一組互連路徑及第二組互連路徑(例如，metal-3/4/5/6/7/8/9/10/11/12/13/AP遮罩A及metal-3/4/5/6/7/8/9/10/11/12/13/AP遮罩B)(操作310)。
圖6為繪示製造諸如實施圖3中所示的電路的半導體裝置結構之半導體裝置結構之另一示例性方法的流 程圖。在此示例性方法中，增加了用於元件間佈線之metal-1的使用率，且減少了上部金屬的使用率(例如，metal-2、metal-3及/或其他上部金屬層的使用率)。由於增加了metal-1的使用率且減少了上部金屬的使用率，所以示例性半導體元件可具有更多數位區塊，IR壓降可減小，且佈線可更靈活。當上層中的路徑用於互連時，IR壓降增加，因為路徑變得更長。IR壓降增加亦因為通孔用以連接不同層中的金屬路徑。通孔之電阻率通常比金屬路徑之電阻率高得多。
此示例性方法包含：定義包含使用製造技術在基板上佈置的複數個標準元件的多層半導體裝置結構，此多層半導體裝置結構具有M0OD層及PO層(操作400)；在半導體裝置結構之M0OD層及/或PO層上定義一或多個輸入埠及在M0OD層上定義一或多個輸出埠(操作402)；在半導體結構上方的metal-1層上定義第一組互連路徑及第二組互連路徑(例如，metal-1遮罩A及metal-1遮罩B)(操作404)；以及必要時在metal-1層上方的metal-2層上定義第一組互連路徑及第二組互連路徑(例如，metal-2遮罩A及metal-2遮罩B)(操作406)，其中metal-2導電路徑沿垂直於metal-1導電路徑之方向的方向。可按需要在上部金屬層(例如，metal-3/4/5/6/7/8/9/10/11/12/13/AP)上定義互連路徑(操作407)。在此實例中，定義多層半導體裝置結構包含自標準元件設計移除metal-1互連設計、metal-1阻隔、一或多個輸入埠及一或多個輸出埠。亦在此 實例中，在metal-1層上定義第一組互連路徑及第二組互連路徑包含：在第一組互連路徑(例如，遮罩A)上定義元件間佈線，其中第一組導電路徑中的至少一個金屬-1導電路徑在多個元件上延伸(操作410)；以及在第二組互連路徑(例如，遮罩B)上定義元件內部佈線(操作412)。第一組metal-1導電路徑及metal-2導電路徑經配置以互連不同元件中的電路組件。
圖7中繪示了圖3之電路的半導體結構之上層及根據圖5或圖6中指定的方法製造的相關聯metal-1層的示例性佈局的俯視圖。示例性佈局中繪示了VDD電源軌510、VSS電源軌512、PO層514、OD層516、M0OD1層518、M0OD2層520、metal-1遮罩A導電路徑524、metal-1遮罩B導電路徑526、V0_MD通孔層528、V0_MG通孔層530、RVIA元件532及CM1元件534。佈局繪示横跨在多個元件上的metal-1遮罩A導電路徑524，此舉允許元件間連接而不使用上部金屬層。因為自標準元件設計移除了metal-1互連設計、metal-1阻隔、一或多個輸入埠及一或多個輸出埠，所以metal-1遮罩A導電路徑524可横跨在多個元件上，此舉允許元件間連接而不使用上部金屬層。
圖8為繪示根據圖5或圖6中指定的方法製造的圖3之電路的半導體結構的metal-2及metal-3層之示例性佈局的佈局圖。示例性佈局包括通孔(VIA1)550、metal-2遮罩A導電路徑554及metal-2遮罩B導電路徑556。在此實例中，在metal-2層中製造兩個metal-2導電路徑(一個 metal-2遮罩A路徑及一個metal-2遮罩B路徑)，且不在metal-3層中製造metal-3導電路徑。此些示例性方法導致上部金屬的使用率減少。示例性半導體元件可具有更多數位區塊，IR壓降已減小，且佈線更靈活。
圖9為繪示製造諸如實施圖3中所示的電路的半導體裝置結構之半導體裝置結構之另一示例性方法的流程圖。在此示例性方法中，增加了用於元件間佈線之metal-1的使用率，且減少了上部金屬的使用率。由於增加了metal-1的使用率且減少了上部金屬的使用率，所以示例性半導體元件可具有更多數位區塊，IR壓降可減小，且佈線可更靈活。此示例性方法包含：定義包含使用N10製造技術在基板上佈置的複數個標準元件的多層半導體裝置結構，此多層半導體裝置結構具有M0OD層及PO層(操作600)；在半導體裝置結構之M0OD層及/或PO層上定義一或多個輸入埠及一或多個輸出埠(操作602)；在M0OD層及PO層上方定義具有每元件多達六個水平方向metal-1導電路徑的metal-1層，metal-1層具有第一組導電路徑及第二組導電路徑，其中第一組導電路徑中的至少一個metal-1導電路徑在多個元件上延伸(操作604)；以及在metal-1層上方定義metal-2層，其中metal-2導電路徑沿垂直於metal-1導電路徑之方向的方向，metal-2層具有第一組metal-2導電路徑及第二組metal-2導電路徑(操作606)。可按需要在上部金屬層(例如， metal-3/4/5/6/7/8/9/10/11/12/13/AP)上定義互連路徑(操作607)。
在此實例中，定義多層半導體裝置結構包含自標準元件設計移除metal-1互連設計、metal-1阻隔、一或多個輸入埠及一或多個輸出埠(操作608)。亦在此實例中，在metal-1層上定義第一組互連路徑及第二組互連路徑包含：在第一組互連路徑(例如，遮罩A)上定義元件間佈線(操作610)；以及在第二組互連路徑(例如，遮罩B)上定義元件內部佈線(操作612)。示例性方法亦包含配置第一組metal-1導電路徑、metal-2導電路徑及上部金屬導電路徑(例如，metal-3/4/5/6/7/8/9/10/11/12/13/AP)以互連不同元件中的電路組件(操作614)。
本文描述的方法可用以製造極度依賴metal-1導電路徑以進行元件間佈線的積體電路。因此，可減少上部金屬導電路徑的使用。此舉可導致積體電路中有更多數位區塊，IR壓降可減小，且佈線可更靈活。
在一個實施例中，提供製造積體電路之方法。方法包含：定義包含使用製造技術在基板上佈置的複數個標準元件的多層半導體裝置結構，此多層半導體裝置結構具有金屬-氧化物擴散(M0OD)層及多晶矽(PO)層；在半導體裝置結構之M0OD層或PO層兩者中的任一者上定義輸入埠及在半導體裝置結構之M0OD層上定義輸出埠；以及在M0OD層及PO層上方定義metal-1層，metal-1層具有第一組導電路徑及第二組導電路徑，其中第一組導電路徑中的至少一個 metal-1導電路徑在多個元件上穿過延伸。方法進一步包含：在metal-1層上方定義具有水平方向metal-2導電路徑的metal-2，其中metal-2導電路徑沿一方向設置，該方向垂直於該等第一金屬導電路徑的方向，metal-2層具有第一組metal-2導電路徑及第二組metal-2導電路徑；以及配置第一組metal-1導電路徑及第一組metal-2導電路徑以互連不同元件中的電路組件，其中半導體裝置結構中的元件間連接是藉由第一組metal-1導電路徑、或第一組metal-1導電路徑及第一組metal-2導電路徑之組合實現。
此些態樣及其他實施例可包括以下特徵中之一或多個特徵。在一些實施例中，配置第一組metal-1導電路徑及第一組metal-2導電路徑以互連不同元件中的電路組件可包含定義通孔以將metal-1導電路徑連接至一電路組件。
在一些實施例中，方法可進一步包含定義連接metal-2導電路徑與一第一metal-1導電路徑的一第一通孔，及連接metal-2導電路徑與一第二metal-1導電路徑的一第二通孔。
在一些實施例中，該第一metal-1導電路徑及該第二metal-1導電路徑在不同元件上穿過延伸。
在一些實施例中，定義metal-1層包含在M0OD層以及PO層上定義metal-1層，其包含每元件多達六個水平方向metal-1導電路徑。
在一些實施例中，在半導體裝置結構之M0OD層或PO層兩者中的任一者上定義輸入埠及在半導體裝置結構之M0OD層上定義輸出埠包含定義半導體裝置結構之每一輸入埠及半導體裝置結構之每一輸出埠，以使得不在metal-1層上定義任何輸入埠或輸出埠。
在一些實施例中，積體電路包含第二半導體裝置結構，第二半導體裝置結構包含使用一製造技術在基板上佈置的複數個標準元件，且具有M0OD層及PO層。
在一些實施例中，此方法實施以使得不使用metal-1層及metal-2層上方的metal-3層中的metal-3導電路徑進行半導體裝置結構中的任何元件間連接。
在一些實施例中，此方法實施以使得半導體裝置結構中的所有元件間連接是藉由第一組metal-1導電路徑、或第一組metal-1導電路徑及第一組metal-2導電路徑之組合實現。
在一些實施例中，此方法進一步包含配置第二組metal-1導電路徑及第二組metal-2導電路徑以互連相同元件內的電路組件。在一些實施例中，不在metal-1層中定義任何阻隔。在一些實施例中，此方法實施以使得不對metal-1層與任何頂層進行連接。
在另一實施例中，提供積體電路(IC)中的多層半導體裝置結構。多層半導體裝置結構包含在基板上佈置且使用製造技術製造的複數個元件，多層半導體裝置結構具有M0OD層及PO層、在複數個元件中之第一元件的M0OD層 或PO層上製造的輸入埠及在複數個元件中之第二元件的M0OD層上製造的輸出埠。多層半導體裝置結構進一步包含：metal-1層，在M0OD層及PO層上方，此metal-1層具有第一組導電路徑及第二組導電路徑，其中第一組導電路徑中的至少一個metal-1導電路徑在多個元件上延伸；以及metal-2，在metal-1層上方具有水平方向metal-2導電路徑，其中metal-2導電路徑沿垂直於metal-1導電路徑之方向的方向，metal-2層具有第一組metal-2導電路徑及第二組metal-2導電路徑，其中第一組metal-1導電路徑及第一組metal-2導電路徑經配置以互連不同元件中的電路組件，其中半導體裝置結構中的元件間連接是藉由第一組metal-1導電路徑或第一組metal-1導電路徑及第一組metal-2導電路徑之組合實現。
此些態樣及其他實施例可包括以下特徵中之一或多個特徵。在一些實施例中，半導體裝置結構之每一輸入埠被定義在半導體裝置結構之M0OD層或PO層兩者中的任一者上，且半導體裝置結構之每一輸出埠被定義在半導體裝置結構之M0OD層上。
在一些實施例中，沒有任何半導體裝置結構中的元件間連接是藉由metal-1層及metal-2層上方的metal-3層中的metal-3導電路徑實現。
在一些實施例中，半導體裝置結構中的所有元件間連接是藉由第一組metal-1導電路徑或第一組metal-1導電路徑及第一組metal-2導電路徑之組合實現。
在一些實施例中，第二組metal-1導電路徑及第二組metal-2導電路徑經配置以互連相同元件內的電路組件。在一些實施例中，metal-1層可具有每元件多達六個水平方向metal-1導電路徑。
在另一實施例中，提供用於在積體電路中定義互連之方法，此積體電路包含多層半導體裝置結構，此多層半導體裝置結構包含使用製造技術且使用標準元件在基板上佈置的複數個元件，此多層半導體裝置結構具有M0OD層及PO層。此方法包含：在半導體裝置結構之M0OD層或PO層兩者中的任一者上定義半導體裝置結構之輸入埠，及在半導體裝置結構之M0OD層上定義半導體裝置結構之輸出埠以及在M0OD層及PO層上方定義metal-1層，metal-1層具有第一組導電路徑及第二組導電路徑，其中第一組導電路徑中的至少一個metal-1導電路徑在多個元件上延伸。此方法進一步包含：在metal-1層上方定義具有水平方向metal-2導電路徑的metal-2層，其中metal-2導電路徑沿垂直於metal-1導電路徑之方向的方向，metal-2層具有第一組metal-2導電路徑及第二組metal-2導電路徑；在metal-2層上方定義具有上層導電路徑的複數個上層金屬層；配置第一組metal-1導電路徑、metal-2導電路徑及複數個上層導電路徑以互連不同元件中的電路組件，其中元件間連接是藉由第一組metal-1導電路徑、metal-2導電路徑及上層導電路徑實現；以及配置第二組metal-1導電路徑以互連相同元件內的電路組件。
此些態樣及其他實施例可包括以下特徵中之一或多個特徵。在一些實施例中，在半導體裝置結構之M0OD層或PO層兩者中的任一者上定義輸入埠及在半導體裝置結構之M0OD層上定義輸出埠可包含在半導體裝置結構之M0OD層或PO層兩者中的任一者上定義半導體裝置結構之每一輸入埠及在半導體裝置結構之M0OD層上定義半導體裝置結構之每一輸出埠。
在一些實施例中，此方法實施以使得沒有任何元件內部連接是藉由上層導電路徑實現。
在一些實施例中，此方法實施以使得半導體裝置結構中的所有元件間連接是藉由第一組metal-1導電路徑、或第一組metal-1導電路徑及第一組metal-2導電路徑之組合實現。
在一些實施例中，此方法進一步包含配置第二組metal-1導電路徑及第二組metal-2導電路徑以互連相同元件內的電路組件。
在一些實施例中，定義metal-1層可更包含定義具有每元件多達六個水平方向metal-1導電路徑的metal-1層。
上文概括若干實施例之特徵，以便熟習此項技術者可更好地理解本揭示案之態樣。熟習此項技術者應瞭解，可容易地將本揭示案用作設計或修改用於執行與本文介紹的實施例相同的目的及/或達成相同的優點之其他製程及結構的基礎。熟習此項技術者亦應意識到，此些等效結構並 不脫離本揭示案之精神及範疇，且熟習此項技術者可在不脫離本揭示案之精神及範疇的情形下對本文進行各種改變、替代及變更。
100‧‧‧操作
102‧‧‧操作
104‧‧‧操作
106‧‧‧操作
108‧‧‧操作
110‧‧‧操作
112‧‧‧操作
114‧‧‧操作

Claims (1)

  1. 一種製造一積體電路之方法，該方法包含：定義一多層半導體裝置結構，該多層半導體裝置結構包含複數個標準元件，該複數個標準元件係利用一製造技術佈置在一基板上，該多層半導體裝置結構具有一金屬-氧化物擴散層及一多晶矽層；在該半導體裝置結構之該金屬-氧化物擴散層或該多晶矽層兩者中的任一者上定義一輸入埠及在該半導體裝置結構之該金屬-氧化物擴散層上定義一輸出埠；定義一第一金屬層，該第一金屬層具有一第一組導電路徑及一第二組導電路徑，其中該第一組導電路徑中的至少一個第一金屬導電路徑在多個元件穿過延伸；在該第一金屬層上方定義一第二金屬層，該第二金屬層具有水平方向第二金屬導電路徑，其中該等第二金屬導電路沿一方向設置，該方向垂直於該等第一金屬導電路徑的方向，該第二金屬層具有一第一組第二金屬導電路徑及一第二組第二金屬導電路徑；以及配置該第一組第一金屬導電路徑及該第一組第二金屬導電路徑以互連不同元件的多個電路組件，其中該半導體裝置結構中的元件間連接是藉由該第一組第一金屬導電路徑、或該第一組第一金屬導電路徑及該第一組第二金屬導電路徑之組合實現。
TW106107399A 2016-08-30 2017-03-07 製造積體電路的方法 TW201807779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/251,433 2016-08-30
US15/251,433 US10128189B2 (en) 2016-08-30 2016-08-30 Standard cell layout for better routability

Publications (1)

Publication Number Publication Date
TW201807779A true TW201807779A (zh) 2018-03-01

Family

ID=61243470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107399A TW201807779A (zh) 2016-08-30 2017-03-07 製造積體電路的方法

Country Status (3)

Country Link
US (4) US10128189B2 (zh)
CN (1) CN107799463A (zh)
TW (1) TW201807779A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128189B2 (en) * 2016-08-30 2018-11-13 Taiwan Semiconductor Manufacturing Company Limited Standard cell layout for better routability
US10997348B2 (en) 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
US11710733B2 (en) * 2020-03-03 2023-07-25 Qualcomm Incorporated Vertical power grid standard cell architecture
US11290109B1 (en) * 2020-09-23 2022-03-29 Qualcomm Incorporated Multibit multi-height cell to improve pin accessibility

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174803B1 (en) * 1998-09-16 2001-01-16 Vsli Technology Integrated circuit device interconnection techniques
JP2005259905A (ja) * 2004-03-10 2005-09-22 Oki Electric Ind Co Ltd 半導体集積回路及びその修正方法
US8063415B2 (en) * 2007-07-25 2011-11-22 Renesas Electronics Corporation Semiconductor device
US10128189B2 (en) * 2016-08-30 2018-11-13 Taiwan Semiconductor Manufacturing Company Limited Standard cell layout for better routability

Also Published As

Publication number Publication date
US10128189B2 (en) 2018-11-13
US20180061764A1 (en) 2018-03-01
US11322443B2 (en) 2022-05-03
CN107799463A (zh) 2018-03-13
US20240088046A1 (en) 2024-03-14
US20220262732A1 (en) 2022-08-18
US11862568B2 (en) 2024-01-02
US20190103356A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
EP3229270A1 (en) Integrated circuit power distribution network
US11862568B2 (en) Standard cell layout for better routability
JP7160105B2 (ja) 半導体装置
JP7415176B2 (ja) 半導体集積回路装置
JP3989038B2 (ja) 半導体集積回路装置
US7326618B2 (en) Low OHMIC layout technique for MOS transistors
TWI437665B (zh) 半導體裝置
US9323881B2 (en) Method and layout of an integrated circuit
JP2010141047A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US8446005B2 (en) Semiconductor device having a bus configuration which reduces electromigration
JPWO2019155559A1 (ja) 半導体集積回路装置
JPH09293843A (ja) 半導体集積回路装置およびその製造方法
JP2009272340A (ja) 半導体集積回路
JP3644138B2 (ja) 半導体集積回路及びその配置配線方法
CN106601706B (zh) 一种半导体器件和电子装置
WO2023127385A1 (ja) 半導体集積回路装置
JPS5844742A (ja) 半導体集積回路装置
JP2000223575A (ja) 半導体装置の設計方法、半導体装置および半導体装置の製造方法
JP3376953B2 (ja) 半導体集積回路装置
JP3636523B2 (ja) 半導体集積回路装置およびその製造方法
WO2022215485A1 (ja) 半導体集積回路装置
JP2001035922A (ja) 半導体集積回路
JPWO2019116883A1 (ja) 半導体集積回路装置
JP2004266065A (ja) 半導体集積回路
JPH07153926A (ja) 半導体集積回路装置