TW201803286A - 接收器與其控制方法 - Google Patents

接收器與其控制方法 Download PDF

Info

Publication number
TW201803286A
TW201803286A TW105121127A TW105121127A TW201803286A TW 201803286 A TW201803286 A TW 201803286A TW 105121127 A TW105121127 A TW 105121127A TW 105121127 A TW105121127 A TW 105121127A TW 201803286 A TW201803286 A TW 201803286A
Authority
TW
Taiwan
Prior art keywords
phase
signal
change amount
phase change
clock
Prior art date
Application number
TW105121127A
Other languages
English (en)
Other versions
TWI616065B (zh
Inventor
黃志豪
黃健文
Original Assignee
奇景光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光電股份有限公司 filed Critical 奇景光電股份有限公司
Priority to TW105121127A priority Critical patent/TWI616065B/zh
Publication of TW201803286A publication Critical patent/TW201803286A/zh
Application granted granted Critical
Publication of TWI616065B publication Critical patent/TWI616065B/zh

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本發明提出一種接收器與其控制方法。接收器具有等化器與時脈資料回復電路。此接收器可以適當地決定用於等化器的組態設定的級別,也可以動態地調整時脈資料回復電路的頻寬,更可以適應性地延遲時脈訊號以做為時脈訊號相位非對稱的補償。

Description

接收器與其控制方法
本發明是有關於一種接收器,且特別是有關於一種可尋找等化器的組態設定的級別,控制時脈資料回復電路的頻寬,以及調整時脈訊號的相位的接收器。
目前市面上有數個傳送影音資料的消費者類比規格,例如同軸電纜(coaxial cable)、複合端子(composite video)、S-端子(S-Video)、色差端子(component video)、視頻圖形陣列(Video Graphics array,VGA)等。這些消費者類比規格通常使用在影音裝置上,例如數位電視或是DVD播放器。在傳送影音資料時,類比訊號需要比數位訊號更大的頻寬。隨著影音資料流成長快速,這些消費者類比規格無法及時處理龐大的影音資料。因此,業者已提出高清晰度多媒體介面(High-Definition Multimedia Interface,HDMI)來解決這問題。
圖1是根據先前技術繪示接收端的功能方塊圖。請參照圖1,接收端100包含等化器(equalizer,EQ)110、時脈資料回復(clock and data recovery,CDR) 電路120、解碼器(decoder)130。訊號P、N形成差動訊號,等化器110收到此差動訊號並且補償這差動訊號,目的是為了使補償過的差動訊號和從發射端輸出的差動訊號相等。時脈資料回復電路120對被補償過的差動訊號取樣以產生未解碼資料。解碼器130從未解碼資料中重新得到影音資料。
在發射端和接收端之間傳送資料期間,差動訊號可能會因為長距離纜線而衰減,或差動訊號太強而超過接收端100的規格。等化器110根據從接收端100之外的組態設定(configuration)112來放大較弱的差動訊號或是衰減較強的差動訊號。藉由調整組態設定,等化器110能使差動訊號符合時脈資料回復電路120的操作範圍。傳統上,在製造過程中可以修正組態設定,或是預先經由軟體修正。但這些方法還是不能即時處理等化器110的補償。
另一方面,時脈資料回復電路120中通常具有鎖相迴路(phase lock loop,PLL),鎖相迴路具有相位偵測器、電荷泵、濾波器與振盪器,用以讓振盪器輸出的時脈訊號鎖在接收到的差動訊號。然而,由於鎖相迴路中有許多不匹配的硬體,例如充電泵中流出與流入的電流大小會不一樣,這使得在增加/減少時脈訊號頻率時的幅度並不對稱,造成解碼器130容易解碼失敗。
本發明的實施例提出一種接收器,包括等化器與時脈資料回復電路。等化器用以接收輸入訊號並補償輸入 訊號以產生補償訊號。時脈資料回復電路耦接至等化器並接收補償訊號。時脈資料回復電路包括鎖相迴路與延遲電路,鎖相迴路中的振盪器輸出多個時脈訊號至延遲電路。上述的時脈訊號包括第一時脈訊號與第二時脈訊號,第一時脈訊號的相位不同於第二時脈訊號的相位。延遲電路固定第二時脈訊號的相位並改變第一時脈訊號的相位,第一時脈訊號具有第一相位改變量時補償訊號解碼錯誤。延遲電路固定第一時脈訊號的相位並改變第二時脈訊號的相位,第二時脈訊號具有第二相位改變量時補償訊號解碼錯誤。延遲電路根據第一相位改變量與第二相位改變量調整時脈訊號的相位以做為補償。
在一些實施例中,接收器更包括邏輯電路。若第一相位改變量大於第二相位改變量,邏輯電路將第一相位改變量減去第二相位改變量以後再除以2以得到第一相位補償量,延遲電路根據第一相位補償量延遲第一時脈訊號。若第二相位改變量大於第一相位改變量,邏輯電路將第二相位改變量減去第一相位改變量以後再除以2以得到第二相位補償量,延遲電路根據第二相位補償量延遲第二時脈訊號。
在一些實施例中,接收器更包括邏輯電路。當接收器在鎖相模式時,邏輯電路控制時脈資料回復電路具有第一頻寬。在時脈訊號鎖定在補償訊號且接收器從鎖相模式進入時脈資料回復模式以後,邏輯電路控制時脈資料回復電路具有第二頻寬,其中第二頻寬小於第一頻寬。
在一些實施例中,鎖相迴路具有電荷泵與低通濾波器。電荷泵具有多個第一電晶體與多個第二電晶體,第一電晶體耦接在系統電壓與低通濾波器之間,第二電晶體耦接在一接地電壓與低通濾波器之間。邏輯電路控制第一電晶體與第二電晶體導通的數目以控制接收器具有第一頻寬或第二頻寬。
在一些實施例中,接收器更包括一等化器控制器,等化器控制器設定等化器的組態設定具有多個級別。對於每一個級別,延遲電路調整時脈訊號的相位,使時脈訊號具有第三相位改變量時補償訊號解碼錯誤。等化器控制器從第三相位改變量中取得多個第四相位改變量,第四相位改變量大於改變量臨界值。對於每一個第四相位改變量所對應的級別,等化器控制器取得輸入訊號的最大電壓與最低電壓之間的電壓差。等化器控制器取得最大的電壓差所對應的級別,並根據所取得的級別產生組態設定以控制等化器。
在一些實施例中,時脈資料回復電路包括虛擬隨機位元序列判斷電路,用以判斷輸入訊號是否有錯。輸入訊號為差動訊號,具有一正訊號與一負訊號。等化器控制器包括比較器與及閘。比較器的第一非反向端耦接至正訊號,第一反向端耦接至負訊號,第二非反向端耦接至第一預設電壓,第二反向端耦接至第二預設電壓。及閘的兩輸入端分別耦接至比較器的輸出端與虛擬隨機位元序列判斷電路的輸出端。等化器控制器調整第一預設電壓與第二預設電壓,並根據及閘的輸出來取得最大的電壓差。
本發明的實施例提出一種上述接收器的控制方法。此控制方法包括:固定第二時脈訊號的相位並改變第一時脈訊號的相位,其中第一時脈訊號具有第一相位改變量時補償訊號解碼錯誤;固定第一時脈訊號的相位並改變第二時脈訊號的相位,其中第二時脈訊號具有第二相位改變量時補償訊號解碼錯誤;以及根據第一相位改變量與第二相位改變量調整時脈訊號的相位以做為補償。
在一些實施例中,上述根據第一相位改變量與第二相位改變量調整時脈訊號的相位以做為補償的步驟包括:若第一相位改變量大於第二相位改變量,將第一相位改變量減去第二相位改變量以後再除以2以得到第一相位補償量,並根據第一相位補償量延遲第一時脈訊號;以及若第二相位改變量大於第一相位改變量,將第二相位改變量減去第一相位改變量以後再除以2以得到第二相位補償量,並且根據第二相位補償量延遲第二時脈訊號。
在一些實施例中,上述的控制方法更包括:當接收器在鎖相模式中,控制時脈資料回復電路具有第一頻寬;以及在時脈訊號鎖定在補償訊號且接收器從鎖相模式進入時脈資料回復模式以後,控制時脈資料回復電路具有第二頻寬,其中第二頻寬小於第一頻寬。
在一些實施例中,鎖相迴路具有電荷泵與低通濾波器。電荷泵具有多個第一電晶體與多個第二電晶體,第一電晶體耦接在一系統電壓與低通濾波器之間,第二電晶體耦接在一接地電壓與低通濾波器之間。上述的控制方法還包 括:控制第一電晶體與第二電晶體導通的數目以控制時脈資料回復電路具有第一頻寬或第二頻寬。
在一些實施例中,等化器的組態設定具有多個級別。控制方法還包括:對於每一個級別,調整時脈訊號的相位,使時脈訊號具有第三相位改變量時補償訊號解碼錯誤;從第三相位改變量中取得多個第四相位改變量,第四相位改變量大於改變量臨界值;對於每一個第四相位改變量所對應的級別,取得輸入訊號的最大電壓與最低電壓之間的電壓差;以及取得最大的電壓差所對應的級別,並根據所取得的級別產生組態設定以控制等化器。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧接收器
110‧‧‧等化器
112‧‧‧組態設定
120‧‧‧時脈資料回復電路
130‧‧‧解碼器
P、N‧‧‧訊號
200‧‧‧接收器
201‧‧‧輸入訊號
210‧‧‧等化器
212‧‧‧組態設定
214‧‧‧補償訊號
220‧‧‧時脈資料回復電路
222‧‧‧未解碼訊號
230‧‧‧解碼器
240‧‧‧邏輯電路
250‧‧‧等化器控制器
S301~S308‧‧‧步驟
501‧‧‧資料路徑
502‧‧‧時脈路徑
510‧‧‧相位偵測器
521、522‧‧‧解多工器
523‧‧‧多工器
524‧‧‧虛擬隨機位元序判斷電路
525‧‧‧旗號
530‧‧‧電荷泵
540‧‧‧低通濾波器
550‧‧‧壓控振盪器
551‧‧‧差動至單電路
560‧‧‧除法器
570‧‧‧相位與頻率偵測器
571‧‧‧參考時脈訊號
580‧‧‧延遲電路
CKI、CKIB、CKQ、CKQB、552‧‧‧時脈訊號
610‧‧‧眼圖
621、631、641‧‧‧下降邊緣
VH、VL‧‧‧預設電壓
710、720‧‧‧相位改變量
810‧‧‧比較器
811‧‧‧第一非反向端
812‧‧‧第一反向端
813‧‧‧第二非反向端
814‧‧‧第二反向端
820‧‧‧及閘
UP‧‧‧上訊號
DOWN‧‧‧下訊號
M1、M2‧‧‧電晶體
VDD‧‧‧系統電壓
GND‧‧‧接地電壓
R1‧‧‧可變電阻
C1‧‧‧電容
S1001~S1011‧‧‧步驟
[圖1]是根據先前技術繪示接收端的功能方塊圖。
[圖2]是根據一實施例繪示接收器的方塊示意圖。
[圖3]是根據一實施例繪示接收器的操作流程圖。
[圖4A]至[圖4D]是根據一實施例繪示補償輸入訊號的波形圖。
[圖5]是根據一實施例繪示時脈資料回復電路的方塊圖。
[圖6]是根據一實施例繪示取樣眼圖的示意圖。
[圖7]是根據一實施例繪示尋找等化器組態設定的級別的示意圖。
[圖8]是根據一實施例繪示用以判斷電壓差是否大於電壓差臨界值的電路圖。
[圖9]是根據一實施例繪示控制時脈資料回復電路的頻寬的部分電路圖。
[圖10A]與[圖10B]是根據一實施例繪示接收器的控制方法的流程圖。
關於本文中所使用之『第一』、『第二』、...等,並非特別指次序或順位的意思,其僅為了區別以相同技術用語描述的元件或操作。另外,關於本文中所使用之「耦接」,可指二個元件直接地或間接地作電性連接。也就是說,當以下描述「第一物件耦接至第二物件」時,第一物件與第二物件之間還可設置其他的物件。
圖2是根據一實施例繪示接收器的方塊示意圖。接收器200亦被稱為接收端,是用以從傳送端接收輸入訊號201。在此實施例中,接收器200是符合高清晰度多媒體介面的規格,但在其他實施例中也可以符合通用序列匯流排(Universal Serial Bus,USB)的規格或其他合適的串列埠規格。
接收器200包含等化器(equalizer,EQ)210、時脈與資料回復(Clock and Data Recovery,CDR)電路 220、解碼器230、邏輯電路240與等化器控制器(equalizer controller,EQC)250。等化器210接收輸入訊號201,此輸入訊號201為差動訊號,例如包括正訊號P與負訊號N。輸入訊號201可能會因為長距離傳輸而衰減,或輸入訊號201太強而超過等化器210的規格。等化器210會根據組態設定212放大弱的輸入訊號201或縮小強的輸入訊號201。如此,藉由調整組態設定212,等化器210會輸出補償過的輸入訊號當做補償訊號214,以符合時脈資料回復電路220的操作範圍。凡本領域通常知識者,可實現包含多個元件(例如,電容、電阻、電感等)的等化器。在本實施例中,等化器210包含多個可變電容,而組態設定212可以是可變電容的電容值,本發明並不限制等化器210的具體電路與結構。
時脈資料回復電路220耦接至等化器210,用以接收補償訊號214。時脈資料回復電路220中具有鎖相迴路(phase lock loop,PLL),鎖相迴路中的振盪器會輸出時脈訊號,而此時脈訊號的相位會被鎖定在補償訊號214的相位。藉此,時脈資料回復電路220可根據時脈訊號來取樣補償訊號214以產生未解碼資料(raw data)222。此未解碼資料222會傳送給解碼器230,解碼器230可據此執行解碼程序。例如,解碼器230可執行錯誤校正碼(error correction code,ECC)演算法來判斷是否解碼錯誤,但本發明並不限制使用何種錯誤校正碼演算法。
邏輯電路240耦接至時脈資料回復電路220與解碼器230,用以控制時脈資料回復電路220的頻寬或是調 整振盪器輸出的時脈訊號。另一方面,等化器控制器250是耦接至等化器210與時脈資料回復電路220,用以產生組態設定212給等化器210。以下將舉實施例一一說明。
圖3是根據一實施例繪示接收器的操作流程圖。請參照圖2與圖3,在步驟S301中,進入鎖相模式,此時鎖相迴路會逐漸將時脈訊號鎖定在補償訊號214。當時脈訊號鎖定在補償訊號214以後,會進入步驟S302,接收器200進入時脈資料回復模式,此時時脈回復電路220準備好開始取樣補償訊號214。然而,在開始取樣補償訊號214之前,在步驟S303中會先延遲一特定時間(例如100微秒),這是因為時脈訊號一開始可能並不穩定。在步驟S304中,開始取樣補償訊號214,並且判斷訊號是否穩定,例如可判斷資料致能(data enable)的旗號(flag)是否被致能。在訊號穩定以後,進入步驟S305,進行自動增益控制(auto gain control,AGC)。在步驟S306中,產生組態設定212,藉此控制等化器210。在步驟S307中,調整時脈資料回復電路220的頻寬。在步驟S308中,調整時脈訊號的相位。以下將舉實施例來說明步驟S306~S308的具體內容。
首先說明步驟S306。在此實施例中,組態設定212具有多個級別,這些級別表示補償輸入訊號201的強度(或稱檔次)。舉例來說,圖4A至圖4D是根據一實施例繪示補償輸入訊號的波形圖。請參照圖4A,假設正訊號P與負訊號N經過長距離傳輸而衰減,因此兩者的振幅並沒有重疊。在圖4B中,正訊號P與負訊號N已透過適當的級別補償,兩 者形成眼圖(eye diagram)。在圖4C中,組態設定的級別太低,使得正訊號P與負訊號N的振幅雖有重疊,但是眼圖卻不夠開;在圖4D中則是採用了太高的級別。以下將說明如何找到適當的級別。
圖5是根據一實施例繪示時脈資料回復電路的方塊圖。請參照圖5,時脈資料回復電路220可分為上半部的資料路徑501與下半部的時脈路徑502。具體來說,資料路徑501包括了相位偵測器510、解多工器521、522、多工器523與虛擬隨機位元序列(pseudo random bit sequence,PRBS)判斷電路524。相位偵測器510可根據時脈訊號552來取樣補償訊號214,取樣後的訊號(2位元的平行訊號)會傳送給解多工器521。解多工器521是用以將2位元的平行訊號改為10位元的平行訊號。解多工器522是用以將10位元的平行訊號改為20位元的平行訊號,而多工器523是用以從兩個輸入端中選擇一個,藉此輸出取樣後的訊號。虛擬隨機位元序列判斷電路524則是用以判斷取樣後的訊號是否符合虛擬隨機位元序列的規則,藉此輸出一個旗號525。
時脈路徑502則包括了相位與頻率偵測器570、電荷泵530、低通濾波器540、壓控振盪器550、差動至單(differential to single,D2S)電路551、延遲電路580與除法器560。
相位偵測器510會接收補償訊號214與時脈訊號552。時脈訊號552具有四個相位彼此不同的時脈訊號 CKI、CKIB、CKQ、CKQB。在此實施例中,時脈訊號CKI的相位為0度、時脈訊號CKIB的相位為180度、時脈訊號CKQ的相位為90度、時脈訊號CKQB的相位為270度,相位偵測器510是根據時脈訊號CKI的下降邊緣來取樣補償訊號214,但本發明並不在此限。相位偵測器510會輸出上(up)與下(down)兩訊號給電荷泵530,此上與下訊號是用以表示補償訊號214是領先或是落後時脈訊號552。舉例來說,相位偵測器510中具有多個正反器,其中四個正反器的輸入端分別為時脈訊號CKI、CKIB、CKQ、CKQB。此外,這四個正反器是由補償訊號214所驅動,再透過其他的元件(例如,互斥或閘或額外的正反器等)便可輸出上訊號與下訊號。然而,上述的正反器僅是範例,本領域具有通常知識者當可採用任何的相位偵測器510,本發明並不在此限。
電荷泵530會根據上訊號與下訊號來控制流出電荷泵530的電流大小,而此電流在通過低通濾波器540後會輸入至壓控振盪器550。壓控振盪器550會輸出多個不同相位的時脈訊號,這些時脈訊號會透過差動至單電路551輸入至延遲電路580,進而輸出時脈訊號CKI、CKIB、CKQ、CKQB。
差動至單電路551輸出的時脈訊號也會透過除法器560回授至相位與頻率偵測器570。在一些模式中,相位與頻率偵測器570會偵測參考時脈訊號571與回授的時脈訊號之間的相位差,藉此可以輸出低抖動的時脈訊號。
在此實施例中,延遲電路580可對不同相位的 時脈訊號延遲不同的時間,進而產生不同的影響。請同時參照圖5與圖6,圖6是根據一實施例繪示取樣眼圖的示意圖。在此實施例中,相位偵測器510是根據時脈訊號CKI的下降邊緣來取樣眼圖610。理想上,時脈訊號CKI的下降邊緣621應落在眼圖610的中間,藉此取樣時有較大的抖動容忍度。若增加時脈訊號CKQ的延遲,則經過鎖相迴路以後時脈訊號CKI的下降邊緣641會偏左;若增加時脈訊號CKI的延遲,則時脈訊號CKI的下降邊緣631會偏右。由此可知,當時脈訊號CKQ、CKI的延遲太大時,時脈訊號CKI的下降邊緣會在眼圖610以外,這會導致後續的解碼錯誤。
在此實施例中組態設定有32個級別。對於每一個級別,延遲電路580會調整時脈訊號552(可為時脈訊號CKQ或CKI)的相位,使得時脈訊號552具有一相位改變量時補償訊號會解碼錯誤。在此,“解碼錯誤”可以是虛擬隨機位元序列的錯誤,或者是錯誤校正碼的錯誤,本發明並不在此限。此外,時脈訊號的延遲是離散的,舉例來說,在此實施例延遲電路580具有四個3位元的暫存器,分別對應至時脈訊號CKI、CKIB、CKQ、CKQB,而暫存器中的位元便決定了要延遲對應的時脈訊號多少時間。在此,每一組位元都代表了一個延遲的“位階”(level),因此3個位元可決定8個位階。延遲電路580會嘗試這8個位階,並檢查補償訊號在對應的位階下是否解碼錯誤,上述的相位改變量可表示為位階的個數。
具體來說,請參照圖7,圖7是根據一實施例繪 示尋找等化器組態設定的級別的示意圖。組態設定的級別可為0~31,而每一個級別都對應至一個解碼正確的相位改變量,此相位改變量是以階位的個數來表示。舉例來說,當組態設定的級別為14時,共有3個階位的延遲會使得補償訊號解碼正確;當組態設定的級別為16時,共有5個階位的延遲會使得補償訊號解碼正確,以此類推。在此實施例中,是先延遲時脈訊號CKI,查看有幾個階位使得解碼正確,接下來再延遲時脈訊號CKQ,查看有幾個階位使得解碼正確,而這兩個數字加起來便是圖7所示的數字。可以理解的是,當使用適當的級別(例如16)時,眼圖的寬度較大,因此即使相位改變量較大(5個階位)仍然可以解碼正確。
在取得每一個級別所對應的相位改變量以後,等化器控制器250會從中取得大於改變量臨界值的相位改變量。舉例來說,改變量臨界值可設定為3個階位,因此等化器控制器250會取得相位改變量710。在一些實施例中,等化器控制器250還可以刪除左邊與右邊的若干個相位改變量,只取中間的相位改變量,例如只取得相位改變量720。這是因為通常相位改變量會從最佳的級別(在此實施例中為16)往左與往右遞減。在此實施例中,等化器控制器250會取得3個相位改變量720以做後續的運算,但在其他實施例中也可以取得更多或更少的相位改變量,本發明並不在此限。
接下來,對於每一個相位改變量720所對應的級別(即15、16、17),等化器控制器250會取得輸入訊號的 最大電壓與最低電壓之間的電壓差。等化器控制器250也會取得有最大電壓差的級別,並且根據取得的級別來產生組態設定來控制等化器210。具體來說,請參照回圖6,輸入訊號的最大電壓表示眼圖610的上緣,而輸入訊號的最小電壓表示眼圖610的下緣。因此,當最大電壓與最低電壓之間的電壓差越大時,表示眼圖610打開的程度越大。以另外一個角度來說,透過延遲時脈訊號可偵測哪一個組態設定的級別具有最寬的眼圖,而根據最大電壓與最低電壓之間的電壓差可判斷哪一個級別使得眼圖打開的程度最大。因此,透過上述水平式與垂直式的搜尋,可以找到最適當的級別來控制等化器210。例如,在圖7中若級別16具有最大的電壓差,則會選擇級別16來控制等化器210。
請參照圖7與圖8,圖8是根據一實施例繪示用以判斷電壓差是否大於電壓差臨界值的電路圖。在一些實施例中,等化器控制器250包括了比較器810與及閘820,用來找到哪一個級別(在此實施例中為15、16、17)具有最大的電壓差。比較器810的第一非反向端811耦接至正訊號P,第一反向端812耦接至負訊號N,第二非反向端813耦接至第一預設電壓VH,第二反向端814耦接至第二預設電壓VL。第一預設電壓VH與第二預設電壓VL為可調整的電壓。當正訊號P與負訊號N之間的電壓差大於第一預設電壓VH與第二預設電壓VL之間的電壓差時,比較器810會輸出邏輯“1”的訊號。另一方面,虛擬隨機位元序列判斷電路524輸出邏輯“1”的訊號時表示輸入訊號符合虛擬隨機位元序 列的規則,即解碼正確。當及閘820輸出邏輯“1”時,表示對應的級別通過了電壓差臨界值的測試。等化器控制器250會先設定一組第一預設電壓VH與第二預設電壓VL,然後對於每一個級別都輸入對應的正訊號P與負訊號N以進行測試。對於所有的級別都測試完了以後,等化器控制器250會淘汰沒通過測試的級別,接著調整第一預設電壓VH及/或第二預設電壓VL,使得兩者之間的電壓差增加,然後對剩下的級別進行測試。這樣的程序會重複,直到只剩下一個級別通過測試,而最後通過測試的級別便具有最大的電壓差。
請參照回圖2與圖3,接下來說明如何執行步驟S307,調整時脈資料回復電路220的頻寬。一般來說,時脈資料回復電路220的頻寬越大時,對於補償訊號214的抖動容忍度越大,但是時脈訊號的抖動會越大。相反地,時脈資料回復電路220的頻寬越小時,時脈訊號的抖動比較小,但如果補償訊號214的抖動太大,則時脈訊號會無法鎖定在補償訊號214上。在此實施例中,當接收器200在鎖相模式中時(步驟301),邏輯電路240會控制時脈資料回復電路220具有第一頻寬。在鎖定以後,接收器從鎖相模式進入時脈資料回復模式(步驟302),邏輯電路240會控制時脈資料回復電路220具有第二頻寬,此第二頻寬小於第一頻寬。換言之,鎖相模式需要較大頻寬以偵測到補償訊號214,但時脈資料回復模式則需要較小的頻寬以提供穩定的時脈訊號。
圖9是根據一實施例繪示控制時脈資料回復電路的頻寬的部分電路圖。請參照圖9,電荷泵530包括多個 電晶體M1(在圖9中繪示為開關),耦接在系統電壓VDD與低通濾波器540之間,並受控於上訊號UP。電荷泵530也包括多個電晶體M2,耦接在接地電壓GND與低通濾波器540之間,並受控於下訊號DOWN。邏輯電路240會控制電晶體M1、M2導通的數目,藉此控制時脈資料回復電路220具有第一頻寬或第二頻寬。具體來說,當電晶體M1(M2)導通的數目越大,表示流進(流出)壓控振盪器550的電流越大,這使得時脈訊號的頻率增加(減少)的幅度越大,藉此時脈資料回復電路220具有較大的頻寬。
在一些實施例中,低通濾波器540包括了可變電阻R1與電容C1。邏輯電路240也可以調整可變電阻R1的電阻值來改變時脈資料回復電路220的頻寬。
請參照回圖3與圖5,接下來說明步驟S308,調整時脈訊號的相位。理想上,時脈訊號CKI與時脈訊號CKQ的相位差為90度,但在實際上可能因為製程差異等因素,使得兩者的相位差可能不為90度,造成了時脈訊號CKI的下降邊緣不在眼圖的中間。在此實施例中,延遲電路580可用來補償此現象。
具體來說,請參照圖5與圖6,假設時脈訊號CKI與時脈訊號CKQ的相位差不為90度,因此在鎖相迴路鎖定後,時脈訊號CKI的下降邊緣不在眼圖610的中間。延遲電路580可先固定時脈訊號CKQ的相位,並改變時脈訊號CKI的相位(例如,增加時脈訊號CKI的延遲),這使得時脈訊號CKI的下降邊緣向右偏移,直到發生了補償訊號214解碼錯 誤(可為虛擬隨機位元序列的錯誤,或者是錯誤校正碼的錯誤),此時時脈訊號CKI具有第一相位改變量。接著延遲電路580可固定時脈訊號CKI的相位,並改變時脈訊號CKQ的相位(例如,增加時脈訊號CKQ的延遲),這使得時脈訊號CKI的下降邊緣向左偏移,直到發生了補償訊號214解碼錯誤,此時時脈訊號CKQ具有第二相位改變量。若第一相位改變量比較大,表示時脈訊號CKI的下降邊緣離眼圖610右側的邊緣相對較遠,因此延遲電路580可稍微增加時脈訊號CKI的延遲以做為補償。相反地,如果第二相位改變量比較大,表示時脈訊號CKQ離眼圖610左側的邊緣相對較遠,因此延遲電路580可稍微增加時脈訊號CKQ的延遲以做為補償。換言之,延遲電路580可根據第一相位改變量與第二相位改變量來調整時脈訊號552的相位。
舉例來說,若第一相位改變量大於第二相位改變量,邏輯電路240可將第一相位改變量減去第二相位改變量以後再除以2以得到一第一相位補償量,而延遲電路580根據第一相位補償量來延遲時脈訊號CKI。如果第二相位改變量大於第一相位改變量,邏輯電路240可將第二相位改變量減去第一相位改變量以後再除以2以得到第二相位補償量,延遲電路580會根據此第二相位補償量來延遲時脈訊號CKQ。
在一些實施例中,時脈訊號552的延遲是離散的,如上所述,延遲電路580中具有四個3位元的暫存器來分別控制時脈訊號CKI、CKIB、CKQ、CKQB的延遲。因 此,上述的第一相位改變量與第二相位改變量都可用“位階”的個數來表示。舉例來說,若第一相位改變量為5且第二相位改變量為3,則邏輯電路240會計算(5-3)/2=1,因此延遲電路580可延遲時脈訊號CKI一個位階以做為補償。
圖10A與圖10B是根據一實施例繪示接收器的控制方法的流程圖。在步驟S1001,對於每一個級別,調整時脈訊號的相位,使時脈訊號具有一相位改變量(亦稱為第三相位改變量)時補償訊號解碼錯誤。在步驟S1002,從第三相位改變量中取得多個第四相位改變量,第四相位改變量大於一改變量臨界值。在步驟S1003,對於每一個第四相位改變量所對應的級別,取得輸入訊號的最大電壓與最低電壓之間的電壓差。在步驟S1004,取得最大的電壓差所對應的級別,並根據所取得的級別產生組態設定以控制等化器。
在步驟S1005,當接收器在鎖相模式中,控制時脈資料回復電路具有第一頻寬。在步驟S1006,在時脈訊號鎖定在補償訊號且接收器從鎖相模式進入時脈資料回復模式以後,控制時脈資料回復電路具有第二頻寬,其中第二頻寬小於第一頻寬。
在步驟S1007固定某一時脈訊號(亦稱為第二時脈訊號)的相位並改變另一時脈訊號(亦稱為第一時脈訊號)的相位,其中第一時脈訊號具有第一相位改變量時補償訊號解碼錯誤。在步驟S1008,固定第一時脈訊號的相位並改變第二時脈訊號的相位,其中第二時脈訊號具有第二相位改變量時補償訊號解碼錯誤。在步驟S1009,判斷第一相位 改變量是否大於第二相位改變量。若步驟S1009的結果為是,進行步驟S1010,將第一相位改變量減去第二相位改變量以後再除以2以得到第一相位補償量,並根據第一相位補償量延遲第一時脈訊號。若步驟S1009的結果為否,進行步驟S1011,將第二相位改變量減去第一相位改變量以後再除以2以得到第二相位補償量,並且根據第二相位補償量延遲第二時脈訊號。
然而,圖10A與圖10B中各步驟已詳細說明如上,在此便不再贅述。值得注意的是,圖10A與圖10B中各步驟可以實作為多個程式碼或是電路,本發明並不在此限。此外,圖10A與圖10B的方法可以搭配以上實施例使用,也可以單獨使用。換言之,圖10A與圖10B的各步驟之間也可以加入其他的步驟。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S301~S308‧‧‧步驟

Claims (11)

  1. 一種接收器,包括:一等化器,用以接收一輸入訊號並補償該輸入訊號以產生一補償訊號;以及一時脈資料回復電路,耦接至該等化器並接收該補償訊號,其中該時脈資料回復電路包括一鎖相迴路與一延遲電路,該鎖相迴路中的一振盪器輸出多個時脈訊號至該延遲電路,該些時脈訊號包括一第一時脈訊號與一第二時脈訊號,該第一時脈訊號的相位不同於該第二時脈訊號的相位,其中該延遲電路固定該第二時脈訊號的相位並改變該第一時脈訊號的相位,其中該第一時脈訊號具有一第一相位改變量時該補償訊號解碼錯誤,其中該延遲電路固定該第一時脈訊號的相位並改變該第二時脈訊號的相位,其中該第二時脈訊號具有一第二相位改變量時該補償訊號解碼錯誤,其中該延遲電路根據該第一相位改變量與該第二相位改變量調整該些時脈訊號的其中之一的相位以做為補償。
  2. 如申請專利範圍第1項所述之接收器,更包括一邏輯電路,其中若該第一相位改變量大於該第二相位改變量,該 邏輯電路將該第一相位改變量減去該第二相位改變量以後再除以2以得到一第一相位補償量,該延遲電路根據該第一相位補償量延遲該第一時脈訊號,其中若該第二相位改變量大於該第一相位改變量,該邏輯電路將該第二相位改變量減去該第一相位改變量以後再除以2以得到一第二相位補償量,該延遲電路根據該第二相位補償量延遲該第二時脈訊號。
  3. 如申請專利範圍第1項所述之接收器,更包括一邏輯電路,其中當該接收器在一鎖相模式時,該邏輯電路控制該時脈資料回復電路具有一第一頻寬;在該些時脈訊號鎖定在該補償訊號且該接收器從該鎖相模式進入一時脈資料回復模式以後,該邏輯電路控制該時脈資料回復電路具有一第二頻寬,其中該第二頻寬小於該第一頻寬。
  4. 如申請專利範圍第3項所述之接收器,其中該鎖相迴路具有一電荷泵與一低通濾波器,該電荷泵具有多個第一電晶體與多個第二電晶體,該些第一電晶體耦接在一系統電壓與該低通濾波器之間,該些第二電晶體耦接在一接地電壓與該低通濾波器之間,其中該邏輯電路控制該些第一電晶體與該些第二電晶體導通的數目以控制該時脈資料回復電路具有該第一頻 寬或該第二頻寬。
  5. 如申請專利範圍第1項所述之接收器,更包括一等化器控制器,該等化器控制器設定該等化器的一組態設定具有多個級別,對於每一該些級別,該延遲電路調整該些時脈訊號的相位,使該些時脈訊號具有一第三相位改變量時該補償訊號解碼錯誤,該等化器控制器從該些第三相位改變量中取得多個第四相位改變量,該些第四相位改變量大於一改變量臨界值,對於每一該些第四相位改變量所對應的該級別,該等化器控制器取得該輸入訊號的一最大電壓與一最低電壓之間的一電壓差,該等化器控制器取得最大的該電壓差所對應的該級別,並根據所取得的該級別產生該組態設定以控制該等化器。
  6. 如申請專利範圍第5項所述之接收器,其中該時脈資料回復電路包括一虛擬隨機位元序列判斷電路,用以判斷該輸入訊號是否有錯,該輸入訊號為一差動訊號,該差動訊號具有一正訊號與一負訊號,該等化器控制器包括:一比較器,其第一非反向端耦接至該正訊號,第一反 向端耦接至該負訊號,第二非反向端耦接至一第一預設電壓,第二反向端耦接至一第二預設電壓;一及閘,其兩輸入端分別耦接至該比較器的輸出端與該虛擬隨機位元序列判斷電路的輸出端,其中該等化器控制器調整該第一預設電壓與該第二預設電壓,並根據該及閘的輸出來取得具有最大的該電壓差的該級別。
  7. 一種接收器的控制方法,其中該接收器包括一等化器與一時脈資料回復電路,該等化器接收一輸入訊號並補償該輸入訊號以產生一補償訊號,該時脈資料回復電路耦接至該等化器並包括一鎖相迴路,該鎖相迴路中的一振盪器輸出多個時脈訊號,該些時脈訊號包括一第一時脈訊號與一第二時脈訊號,該第一時脈訊號的相位不同於該第二時脈訊號的相位,該控制方法包括:固定該第二時脈訊號的相位並改變該第一時脈訊號的相位,其中該第一時脈訊號具有一第一相位改變量時該補償訊號解碼錯誤;固定該第一時脈訊號的相位並改變該第二時脈訊號的相位,其中該第二時脈訊號具有一第二相位改變量時該補償訊號解碼錯誤;以及根據該第一相位改變量與該第二相位改變量調整該些時脈訊號的其中之一的相位以做為補償。
  8. 如申請專利範圍第7項所述之控制方法,其中根據該第一相位改變量與該第二相位改變量調整該些時脈訊號的其中之一的相位以做為補償的步驟包括:若該第一相位改變量大於該第二相位改變量,將該第一相位改變量減去該第二相位改變量以後再除以2以得到一第一相位補償量,並根據該第一相位補償量延遲該第一時脈訊號;以及若該第二相位改變量大於該第一相位改變量,將該第二相位改變量減去該第一相位改變量以後再除以2以得到一第二相位補償量,並且根據該第二相位補償量延遲該第二時脈訊號。
  9. 如申請專利範圍第7項所述之控制方法,更包括:當該接收器在一鎖相模式中,控制該時脈資料回復電路具有一第一頻寬;以及在該些時脈訊號鎖定在該補償訊號且該接收器從該鎖相模式進入一時脈資料回復模式以後,控制該時脈資料回復電路具有一第二頻寬,其中該第二頻寬小於該第一頻寬。
  10. 如申請專利範圍第9項所述之控制方法,其中該鎖相迴路具有一電荷泵與一低通濾波器,該電荷泵具有多個第一電晶體與多個第二電晶體,該些第一電晶體 耦接在一系統電壓與該低通濾波器之間,該些第二電晶體耦接在一接地電壓與該低通濾波器之間,該控制方法還包括:控制該些第一電晶體與該些第二電晶體導通的數目以控制該時脈資料回復電路具有該第一頻寬或該第二頻寬。
  11. 如申請專利範圍第7項所述之控制方法,其中該等化器的一組態設定具有多個級別,該控制方法還包括:對於每一該些級別,調整該些時脈訊號的相位,使該些時脈訊號具有一第三相位改變量時該補償訊號解碼錯誤;從該些第三相位改變量中取得多個第四相位改變量,該些第四相位改變量大於一改變量臨界值;對於每一該些第四相位改變量所對應的該級別,取得該輸入訊號的一最大電壓與一最低電壓之間的一電壓差;以及取得最大的該電壓差所對應的該級別,並根據所取得的該級別產生該組態設定以控制該等化器。
TW105121127A 2016-07-04 2016-07-04 接收器與其控制方法 TWI616065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105121127A TWI616065B (zh) 2016-07-04 2016-07-04 接收器與其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105121127A TWI616065B (zh) 2016-07-04 2016-07-04 接收器與其控制方法

Publications (2)

Publication Number Publication Date
TW201803286A true TW201803286A (zh) 2018-01-16
TWI616065B TWI616065B (zh) 2018-02-21

Family

ID=61725168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121127A TWI616065B (zh) 2016-07-04 2016-07-04 接收器與其控制方法

Country Status (1)

Country Link
TW (1) TWI616065B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858767A (zh) * 2018-08-24 2020-03-03 半导体元件工业有限责任公司 一种用于锁相环的转换电路以及形成转换电路的方法
TWI764749B (zh) * 2021-06-07 2022-05-11 嘉雨思科技股份有限公司 訊號傳輸電路元件、多工器電路元件及解多工器電路元件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7627029B2 (en) * 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
JP2011090361A (ja) * 2009-10-20 2011-05-06 Renesas Electronics Corp 位相キャリブレーション回路、メモリカード制御装置、及び位相キャリブレーション方法
US8704570B2 (en) * 2011-12-20 2014-04-22 Mosys, Inc. Delay-locked loop with phase adjustment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858767A (zh) * 2018-08-24 2020-03-03 半导体元件工业有限责任公司 一种用于锁相环的转换电路以及形成转换电路的方法
CN110858767B (zh) * 2018-08-24 2023-11-07 半导体元件工业有限责任公司 一种用于锁相环的转换电路以及形成转换电路的方法
TWI764749B (zh) * 2021-06-07 2022-05-11 嘉雨思科技股份有限公司 訊號傳輸電路元件、多工器電路元件及解多工器電路元件

Also Published As

Publication number Publication date
TWI616065B (zh) 2018-02-21

Similar Documents

Publication Publication Date Title
US10014907B2 (en) Integrated circuit having eye opening monitor and serializer/deserializer device
US8331513B2 (en) Clock data restoration device
US8238413B2 (en) Adaptive equalizer for high-speed serial data
US8049533B1 (en) Receiver and method for dynamically adjusting sensitivity of receiver
US20060076993A1 (en) High speed clock and data recovery system
US8817184B1 (en) Point to multi-point clock-forwarded signaling for large displays
US7463075B2 (en) Method and delay circuit with accurately controlled duty cycle
US9237047B1 (en) Circuits for and methods of receiving data in an integrated circuit
US9030244B1 (en) Clock duty cycle calibration circuitry
US9059833B2 (en) Data receiving device and method thereof
US20060176994A1 (en) Adaptable phase lock loop transfer function for digital video interface
US9225504B2 (en) Circuit and method for clock data recovery and circuit and method for analyzing equalized signal
TWI616065B (zh) 接收器與其控制方法
US10348414B2 (en) Clock-and-data recovery (CDR) circuitry for performing automatic rate negotiation
US8761325B2 (en) Digital receivers
US9237004B2 (en) Clock data recovery circuit
US9698808B1 (en) Phase measurement and correction circuitry
US9077319B2 (en) Clock phase shift detector
US20170237464A1 (en) Calibration for Echo Cancellation in a Full Duplex Communication System
JP2017028491A (ja) 受信回路
JP4484483B2 (ja) 受信回路
US9166847B2 (en) Signal receiving apparatus and two-stage adaptive equalization method thereof
GB2541323A (en) Digital receivers
Kim Circuit design techniques for multimedia wireline communications
WO2010059331A1 (en) Jitter correction in high speed data link