TW201738764A - 非揮發性記憶體模組以及操作儲存裝置的方法 - Google Patents

非揮發性記憶體模組以及操作儲存裝置的方法 Download PDF

Info

Publication number
TW201738764A
TW201738764A TW106110214A TW106110214A TW201738764A TW 201738764 A TW201738764 A TW 201738764A TW 106110214 A TW106110214 A TW 106110214A TW 106110214 A TW106110214 A TW 106110214A TW 201738764 A TW201738764 A TW 201738764A
Authority
TW
Taiwan
Prior art keywords
internal
internal operation
command
volatile memory
memory module
Prior art date
Application number
TW106110214A
Other languages
English (en)
Other versions
TWI737703B (zh
Inventor
林璇渶
吳起碩
徐聖鎔
趙永進
崔仁壽
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201738764A publication Critical patent/TW201738764A/zh
Application granted granted Critical
Publication of TWI737703B publication Critical patent/TWI737703B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Abstract

一種操作儲存裝置的方法包括：向外部裝置發送對於內部操作的內部操作時間的請求；自所述外部裝置接收與所述請求對應的內部操作命令；以及基於所述內部操作命令在所述內部操作時間期間實行所述內部操作。

Description

計算機系統、非揮發性記憶體模組以及操作儲存裝置的方法
本文所述一或多個實施例是有關於計算系統、非揮發性記憶體模組、以及儲存裝置的方法。
已嘗試開發能夠與現有計算系統的各種介面相容的非揮發性記憶體。舉例而言，已嘗試藉由將快閃記憶體（或工作記憶體）安裝於與電腦系統的主記憶體或工作記憶體相同的插槽或通道上來使用快閃記憶體作為資料儲存裝置或工作記憶體。然而，已證明該些嘗試具有缺陷。
根據一或多個實施例，一種操作儲存裝置的方法包括：向外部裝置發送對於內部操作的內部操作時間的請求；自所述外部裝置接收與所述請求對應的內部操作命令；以及基於所述內部操作命令在所述內部操作時間期間實行所述內部操作。請求所述內部操作時間可包括使用異步事件請求命令的因應訊息而將所述請求傳遞至所述外部裝置。所述對於內部操作時間的請求可包括將包括實行所述內部操作所需要的內部操作時間的訊息傳遞至所述外部裝置。
根據一或多個其他實施例，一種非揮發性記憶體模組包括：至少一個揮發性記憶體；至少一個非揮發性記憶體；以及記憶體控制電路，用以控制所述至少一個揮發性記憶體及所述至少一個非揮發性記憶體，其中所述記憶體控制電路用以在欲實行內部操作時將內部操作請求訊息傳遞至外部裝置、自所述外部裝置接收與所述內部操作請求訊息對應的內部操作命令、並基於所述內部操作命令在內部操作時間期間來實行，且其中所述內部操作請求訊息包括所述內部操作時間。
根據一或多個其他實施例，一種記憶體模組包括：多個動態隨機存取記憶體（dynamic random access memory，DRAM）；以及記憶體控制電路，用以基於命令及位址來控制所述動態隨機存取記憶體，其中所述記憶體控制電路用以：將對於內部操作的內部操作時間的請求傳遞至主機；自所述主機接收與所述請求對應的內部操作時間同意/拒絕資訊；以及基於所述內部操作時間同意/拒絕資訊實行所述內部操作的全部或一部分。
根據一或多個其他實施例，一種動態隨機存取記憶體包括：記憶體胞元陣列；以及再新控制器，用以將關於內部操作的請求的訊息傳遞至外部裝置、接收與所述訊息對應的內部操作命令、且在內部操作時間期間執行所述內部操作，其中所述內部操作是所述記憶體胞元陣列的再新操作且其中所述訊息包括關於所述內部操作時間的資訊。
根據一或多個其他實施例，一種設備包括：訊號線；以及控制器，用以基於所述訊號線上的訊號來控制至少一個揮發性記憶體或至少一個非揮發性記憶體，其中所述控制器用以在欲實行內部操作時將內部操作請求訊息傳遞至外部裝置、自所述外部裝置接收與所述內部操作請求訊息對應的內部操作命令、並基於所述內部操作命令在內部操作時間期間來實行，且其中所述內部操作請求訊息包括所述內部操作時間。
圖1說明可包括主機100及儲存裝置200的計算系統10的實施例。計算系統10可為例如電腦、可攜式電腦、超行動個人電腦（ultra-mobile personal computer，UMPC）、工作站、資料伺服器、隨身型易網機（net-book）、個人數位助理（personal digital assistant，PDA）、網路平板（web tablet）、無線電話、行動電話、智慧型電話、電子書、可攜式多媒體播放器（portable multimedia player，PMP）、數位照相機、數位音訊記錄器/播放器、數位圖片/視訊記錄器/播放器、可攜式遊戲機、導航系統、黑盒子（block box）、3D電視、能夠在無線環境下傳輸及接收資訊的裝置、構成家庭網路的各種電子裝置中的一者、構成電腦網路的各種電子裝置中的一者、構成電傳網路（telematics network）的各種電子裝置中的一者、無線射頻識別（radio-frequency identification，RFID）、或構成計算系統的各種電子裝置中的一者。
主機100可控制計算系統10的總體運作。在實施例中，主機100可包括至少一個處理器、中央處理單元（central processing unit，CPU）、圖形處理單元（graphic processing unit，GPU）、記憶體控制器等。在實施例中，處理器可包括通用微處理器、多核處理器、數位訊號處理器（digital signal processor，DSP）、應用專用積體電路（application specific integrated circuit，ASIC）或其組合。在實施例中，記憶體控制器可被實作成控制儲存裝置200。
在實施例中，主機100可基於儲存裝置200的請求向儲存裝置200提供指示同意或拒絕內部操作時間的資訊。所述內部操作時間可為實行儲存裝置200的內部操作的時間。
在實施例中，可基於命令或資料的類型來傳遞或確定內部操作時間同意/拒絕資訊。在另一實施例中，可經由主機100與儲存裝置200之間的單獨的線來傳輸內部操作時間同意/拒絕資訊。
在圖1中，說明其中主機100基於儲存裝置200的請求而將內部操作時間傳遞至儲存裝置200的實施例。在另一實施例中，主機裝置100可基於內部策略而非儲存裝置200的請求來將內部操作時間同意/拒絕資訊傳遞至儲存裝置200。
儲存裝置200可連接至主機100以儲存關於主機100的操作的資料。儲存裝置200可為揮發性記憶體、非揮發性記憶體或其組合中的至少一者。舉例而言，儲存裝置200可為：雙列直插記憶體模組（dual in-line memory module，DIMM）、非揮發性雙列直插記憶體模組（nonvolatile dual in-line memory module，NVDIMM）、固態驅動機（solid state drive，SSD）、通用快閃儲存器（universal flash storage，UFS）、嵌式多媒體卡（embedded multimedia card，eMMC）、安全數位（secure digital，SD）卡、動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（static RAM，SRAM）、反及式快閃記憶體、垂直反及式快閃記憶體、相變隨機存取記憶體（phase change RAM，PRAM）、或電阻式隨機存取記憶體（resistive RAM，RRAM）。
在實施例中，儲存裝置200可基於雙倍資料速率（double data rate，DDR）介面標準而連接至主機100。舉例而言，儲存裝置200可由DDRx系列（x為整數）中的任一者實作。儲存裝置200可經由除雙倍資料速率介面之外的各種類型的通訊介面連接至主機100。舉例而言，通訊介面可符合以下通訊標準：非揮發性記憶體高速規格（non-volatile memory express，NVMe）、周邊組件互連高速規格（peripheral component interconnect express，PCIe）、串列先進技術附接（serial AT attachment，SATA）、小型電腦系統介面（small computer system interface，SCSI）、串列附接小型電腦系統介面（serial attached SCSI，SAS）、通用儲存匯流排（universal storage bus，USB）附接小型電腦系統介面（USB attached SCSI，UAS）、網際網絡小型電腦系統介面（internet small computer system interface，iSCSI）、光纖通道、或光纖網際網路通道（fiber channel over Ethernet，FCoE）。
在實施例中，當根據內部策略確定欲實行內部操作時，儲存裝置200可自主機100請求內部操作的內部操作時間。在實施例中，可以訊息型式將內部操作時間請求傳遞至主機100。
在實施例中，具有內部操作時間請求的訊息傳輸至主機100可經由主機100與儲存裝置200之間的至少一個資料通道、至少一個時鐘通道、至少一個控制通道、至少一個專用訊息通道、或其組合。舉例而言，當經由資料通道傳輸內部操作時間請求時，所述內部操作時間請求可包含於與異步命令對應的因應訊息中。異步命令可包括異步事件請求命令。異步事件可用於將儲存裝置200的狀況、錯誤及健康資訊告知主機100的軟體或控制器。
上述內部操作時間請求可以訊息型式傳遞。在另一實施例中，可以訊號型式向主機100提供內部操作時間請求以請求選擇與內部操作的內部操作時間對應的暫存器。
在實施例中，儲存裝置200可被實作成在接收主機100的內部操作時間同意/拒絕資訊之後實行內部操作。內部操作可包括與例如再新、時序校準、製程-電壓-溫度（process-voltage-temperature，PVT）補償、內部資料傳輸、或另一操作相關聯的各種操作。在實施例中，可根據內部操作時間同意/拒絕資訊來實行內部操作的全部或一部分。為此，內部操作時間同意/拒絕資訊可更包括關於執行內部操作的全部或一部分的資訊。
在根據實施例的計算系統10中，儲存裝置200可直接自主機100請求儲存裝置200的內部操作的內部操作時間。主機100可基於所述請求在內部操作時間期間將關於時間的授權傳遞至儲存裝置200。因此，儲存裝置200可充分地實行內部操作。舉例而言，主機100可同意對儲存裝置200進行內部操作的內部操作時間。
圖2說明由記憶體模組實作的儲存裝置200的實施例。參照圖2，儲存裝置200可包括多個動態隨機存取記憶體211至214以及記憶體模組控制器（RCD）220。動態隨機存取記憶體211至動態隨機存取記憶體214中的每一者可在記憶體模組控制器220的控制下輸入及輸出資料DQ。圖2中的動態隨機存取記憶體211至動態隨機存取記憶體214的數目是4，但在另一實施例中可為不同的數目。
記憶體模組控制器220可自主機100接收命令及/或位址並控制動態隨機存取記憶體211至動態隨機存取記憶體214的輸入操作/輸出操作。在實施例中，記憶體模組控制器220可基於內部策略向主機100發送對於內部操作的內部操作時間請求。在實施例中，記憶體模組控制器220可基於自主機100傳輸的內部操作時間同意/拒絕資訊來實行內部操作。
在實施例中，儲存裝置200可更包括用於奇偶校驗（parity）的動態隨機存取記憶體215。在實施例中，儲存裝置200可更包括在主機100與動態隨機存取記憶體211至動態隨機存取記憶體214之間對資料DQ進行緩衝的資料緩衝器DB。在實施例中，儲存裝置200可被實作成滿足DDRx同步動態隨機存取記憶體（synchronous dynamic random access memory，SDRAM）規格。舉例而言，儲存裝置200可被實作成滿足下一代DDR4 SDRAM規格。內部操作時間可例如以暫存器設定方式來實作。
圖3說明計算系統10中基於暫存器組（register set）方式的內部操作時間請求及因應的實施例。參照圖3，儲存裝置200可包括儲存多個內部操作時間RT1至RTk（k是為2或大於2的自然數）的暫存器組。舉例而言，第一內部操作時間RT1可為與16個時鐘對應的時間且第二內部操作時間RT2可為與8個時鐘對應的時間。
主機100的記憶體控制器可基於儲存裝置200的內部操作時間請求而向儲存裝置200發送暫存器選擇訊號。所述暫存器選擇訊號可為用於自暫存器組的暫存器中選擇與內部操作時間請求對應的暫存器的訊號。舉例而言，暫存器選擇訊號可包括內部操作時間同意/拒絕資訊。在實施例中，所述暫存器組可位於圖2中的記憶體模組控制器220中或位於不同的位置中。
圖1至圖3中的計算系統10是針對內部操作時間來闡述實施例。在另一實施例中，可在發出內部操作請求及因應於所述內部操作請求的內部操作命令的上下文中闡述計算系統10。
圖4說明可包括主機100a及非揮發性記憶體模組（NVDIMM）300的計算系統20的另一實施例。主機100a可自非揮發性記憶體模組300接收內部操作請求、基於內部操作請求發出內部操作命令IOP、以及將所發出內部操作命令IOP發送至非揮發性記憶體模組300。內部操作命令IOP可包括內部操作的內部操作時間。在實施例中，內部操作命令IOP可更包括與同意或拒絕內部操作請求對應的資訊。
在實施例中，可例如經由資料引腳、資料選通引腳、位址/命令引腳、控制訊號引腳、訊息專用引腳或其組合將內部操作請求傳輸至主機100a。在實施例中，內部操作命令IOP可藉由命令/位址引腳、預留供未來使用（reserved future use，RFU）的引腳、或其組合而產生。
當根據內部策略欲實行內部操作時，非揮發性記憶體模組300可向主機100a發送內部操作請求。內部操作請求可被實作為例如訊息/訊號型式。舉例而言，以訊息/訊號型式傳遞的內部操作請求可包括內部操作的內部操作時間。
在實施例中，非揮發性記憶體模組300可經由DDRx介面（x為自然數）連接至主機100a。舉例而言，非揮發性記憶體模組300可被實作成滿足下一代DDR4 SDRAM規格。
在實施例中，可由例如符合電子裝置工程聯合委員會（joint electronic device engineering council，JEDEC）標準的非揮發性雙列直插記憶體模組（NVDIMM）來實作非揮發性記憶體模組300。非揮發性雙列直插記憶體模組可為即使在意外斷電或系統故障、或者即使在系統正常結束的同時發生電力中斷時仍保持資料的記憶體模組。非揮發性雙列直插記憶體模組可用於改良應用效能、從資料安全系統的故障進行恢復的時間、以及固態驅動機的耐用性及可靠性。
非揮發性雙列直插記憶體模組可具有各種形式。非揮發性雙列直插記憶體模組的一個實施例是以記憶體速度或近似記憶體速度進行存取的可按位元組定址的記憶體映射裝置。支援DDR4 SDRAM的非揮發性雙列直插記憶體模組可供許多硬體供應商中的任一者商用。非揮發性雙列直插記憶體模組的另一實施例是位於互連通道上的快閃裝置模組。此種非揮發性雙列直插記憶體模組可例如藉由主機的驅動器區塊進行存取。當出現前端快取未中（front-end cache miss）時，可對快閃裝置進行存取。非揮發性雙列直插記憶體模組的另一實施例是具有可快速存取的動態隨機存取記憶體及高容量非揮發性記憶體的所有優點的模組。
非揮發性記憶體模組300可包括訊息通道，內部操作請求訊息經由所述訊息通道被傳輸至主機100a。在實施例中，可使用DQ通道、DQS通道、時鐘通道、控制訊號通道、或其組合來作為訊息通道。在另一實施例中，訊息通道可具有用於傳遞內部操作請求訊息的專用通道。
在實施例中，內部操作請求訊息可包括自將實行內部操作的非揮發性記憶體模組300請求內部操作時間，以使得主機100a不會向非揮發性記憶體模組300發送新命令達預定時間。在另一實施例中，即便主機100a發出新命令達預定時間，接收到內部操作命令的非揮發性記憶體模組300仍可忽略所述新命令。
在實施例中，內部操作時間可例如基於非揮發性記憶體模組300所實行的內部操作的種類而變化。舉例而言，再新操作的內部操作時間可為約幾微秒。內部資料傳輸操作的內部操作時間可為例如約幾百微秒。
在實施例中，當接收到內部操作請求時，主機100a可同意或拒絕內部操作請求。舉例而言，若主機100a同意內部操作請求，則主機100a可發出與內部操作請求對應的內部操作命令IOP並將內部操作命令IOP發送至非揮發性記憶體模組300。舉例而言，若主機100a拒絕內部操作請求，則非揮發性記憶體模組300可推遲內部操作。在實施例中，非揮發性記憶體模組300可在沒有來自主機100a的中斷指令的情況下在內部操作時間期間實行內部操作。
圖5說明非揮發性記憶體模組300可包括第一非揮發性記憶體310L及第二非揮發性記憶體310R、第一揮發性記憶體320L及第二揮發性記憶體320R、第一資料緩衝器330L及第二資料緩衝器330、以及記憶體控制電路（memory control circuit，MMCD）330的另一實施例。
第一非揮發性記憶體310L及第二非揮發性記憶體310R中的每一者可包括至少一個非揮發性記憶體。在實施例中，所述至少一個非揮發性記憶體可為反及式快閃記憶體、垂直反及式快閃記憶體（vertical NAND flash memory，VNAND）、反或快閃記憶體、電阻式隨機存取記憶體（RRAM）、相變記憶體（PRAM）、磁阻式隨機存取記憶體（magneto-resistive random access memory，MRAM）、鐵電式隨機存取記憶體（ferroelectric random access memory，FRAM）、自旋轉移矩磁性隨機存取記憶體（spin transfer torque random access memory，STT-RAM）、或閘流體隨機存取記憶體（thyristor RAM，TRAM）。
另外，非揮發性記憶體可被實作成具有三維陣列結構。在實施例中，提供一種三維（three-dimensional，3D）記憶體陣列。所述3D記憶體陣列可以單片形式形成於記憶體胞元陣列的一或多個物理層階（physical level），所述記憶體胞元陣列具有位於矽基板上方的主動區域以及與該些記憶體胞元的操作相關聯的電路系統，無論相關聯的電路系統是位於基板上方還是基板內。相關聯的電路系統位於此基板上方或此基板內。用語「以單片形式」可對應於將陣列的每一層階的各層直接沈積於所述陣列的每一下伏層階（underlying level）的層上。
在實施例中，3D記憶體陣列包括被垂直地定向成使得至少一個記憶體胞元位於另一記憶體胞元之上的垂直反及串（vertical NAND string）。所述至少一個記憶體胞元可包括電荷陷獲層。每一垂直反及串可包括位於記憶體胞元之上的至少一個選擇電晶體。至少一個選擇電晶體可具有與記憶體胞元相同的結構且可與記憶體胞元以單片形式一起形成。
三維記憶體陣列包括多個層階且具有在各層階之間共享的字元線或位元線。以下關於由三星電子公司採用的包括多個層階的三維記憶體陣列的示例性配置（其中字元線及/或位元線在各層級之間共享）的檔案倂入本案供參考：美國專利第7,679,133號、第8,553,466號、第8,654,587號及第8,559,235號以及美國專利公開案第2011/0233648號。非揮發性記憶體可應用於其中使用絕緣層作為電荷儲存層的電荷陷獲快閃記憶體（charge trap flash，CTF）以及其中使用導電性浮閘作為電荷儲存層的快閃記憶體裝置。
第一揮發性記憶體320L及第二揮發性記憶體320R中的每一者可包括至少一個動態隨機存取記憶體。在實施例中，所述至少一個動態隨機存取記憶體可由雙埠動態隨機存取記憶體來實作。舉例而言，所述至少一個動態隨機存取記憶體的第一埠可連接至第一非揮發性記憶體310L及第二非揮發性記憶體310R中的至少一者，且所述至少一個動態隨機存取記憶體的第二埠可連接至第一資料緩衝器330L及第二資料緩衝器330R中的對應一者。
記憶體控制電路340可被實作成自主機100a接收命令或位址並產生用於控制第一非揮發性記憶體310L及第二非揮發性記憶體310R的第一命令/位址CAN或用於控制第一揮發性記憶體320L及第二揮發性記憶體320R的第二命令/位址CAD。
在實施例中，記憶體控制電路340可發出對於內部操作的內部操作請求並將所述內部操作請求發送至主機100a。在實施例中，記憶體控制電路340可自主機100a接收內部操作命令IOP並基於所接收內部操作命令IOP實行內部操作。內部操作命令IOP可包括內部操作的內部操作時間。
圖5中的非揮發性記憶體模組300可包括相對於記憶體控制電路340而排列於左側上的至少一第一非揮發性記憶體310L、至少一第一揮發性記憶體320L、及第一資料緩衝器330L、以及相對於記憶體控制電路340而排列於右側上的至少一第二非揮發性記憶體310R、至少一第二揮發性記憶體320R、及第二資料緩衝器330R。在另一實施例中，非揮發性記憶體模組300可具有記憶體、記憶體控制電路、緩衝器等的不同的排列。
圖6說明與非揮發性記憶體模組300的內部操作請求對應的主機介面的時序的實施例。在此實施例中，可經由主機100a與非揮發性記憶體模組300之間的主機介面而將內部操作請求IOP傳遞至主機100a。主機介面可為例如記憶體內部通道。在實施例中，內部操作請求可包括用以完成內部操作的內部操作時間或關於內部操作時間的資訊。
當經由訊息引腳MSG將包括內部操作請求的訊息傳遞至主機100a時，亦可將與內部操作時間對應的資訊發送至主機100a。與內部操作時間對應的資訊可經由資料引腳DQ0至資料引腳DQ7傳遞。在一個實施例中，與內部操作時間對應的資訊可經由例如CKE引腳、CS引腳、CK引腳、或ODT引腳等命令/位址引腳CA傳輸。
與內部操作時間相關的資訊可藉由訊息引腳MSG的雙態觸變而選擇性地傳輸至主機100a。在實施例中，訊息引腳MSG的連續雙態觸變頻率可表示內部操作時間。舉例而言，訊息引腳MSG的連續雙態觸變頻率可為內部操作的時間。
在一個實施例中，訊息中的內部操作請求可為對於所有庫或部分庫的內部操作請求。若主機100a同意對所有庫的內部操作請求，則非揮發性記憶體模組300可對所有庫實行內部操作，同時主機100a不能對非揮發性記憶體模組300進行存取。若主機100a同意對部分庫的內部操作請求，則可僅對藉由內部操作請求而自部分庫中選擇的庫實行內部操作。在此種情形中，可所選擇庫之外的其他庫進行存取以進行讀取/寫入操作。
在實施例中，若接收到內部操作請求及與內部操作時間對應的資訊，則主機100a可確定是否同意或拒絕所述內部操作請求。
若同意內部操作請求，則主機100a可發出內部操作命令IOP，以使得非揮發性記憶體模組300開始內部操作。然後，主機100a在內部操作時間期間可不發出對非揮發性記憶體模組300進行存取的新命令。
若拒絕內部操作請求，則主機100a可藉由不實行一個內部操作命令來忽略內部操作請求並發出用於通知拒絕內部操作請求的命令。非揮發性記憶體模組300可辨識主機100a的拒絕通知並延遲或放棄執行內部操作。在一個實施例中，內部操作時間同意/拒絕資訊可不處於非揮發性記憶體模組300的內部操作請求中。
圖7說明用於非揮發性記憶體模組300的內部操作請求的主機介面的時序的另一實施例。在此實施例中，可在兩操作步驟式程序（two-operation procedure）中提供內部操作請求。
在第一個操作中，非揮發性記憶體模組300可經由訊息通道MSG僅將請求進行內部操作的訊號發送至主機100a，並將內部操作時間相關資訊（時間資訊）儲存於非揮發性記憶體模組300的緩衝區域中。
在第二個操作中，主機100a可對緩衝區域進行讀取以發出用於提取內部操作的內部操作時間的讀取命令。在一個實施例中，主機100a可基於所讀取時間資訊發出內部操作命令IOP。然後，非揮發性記憶體模組300可基於內部操作命令IOP而在內部操作時間期間實行內部操作。
另外，在第二個操作中，主機100a發出用於提取緩衝區域的內部操作時間的讀取命令。在另一實施例中，非揮發性記憶體模組300可基於主機100a的內部操作命令IOP而讀取儲存於緩衝區域中的內部操作時間同意/拒絕資訊並實行內部操作達所讀取內部操作時間。
圖8說明包括連接至一個記憶體通道的兩個記憶體模組的計算系統的另一實施例。參照圖8，主機可經由一個記憶體通道CH連接至第一記憶體模組DIMM1及第二記憶體模組DIMM2。第一記憶體模組DIMM1及第二記憶體模組DIMM2中的每一者可實行內部操作。為便於說明，以下假設第二記憶體模組DIMM2實行內部操作。
圖9說明在圖8所示計算系統的第二記憶體模組DIMM2實行內部操作時，第一記憶體模組DIMM1及第二記憶體模組DIMM2的時序的實施例。
參照圖8及圖9，第二記憶體模組DIMM2可基於內部操作命令IOP在內部操作時間期間實行內部操作。內部操作可為在第二記憶體模組DIMM2中實行的資料傳輸操作。主機可在實行內部操作的同時，禁止對第二記憶體模組DIMM2進行的存取。即使主機不對第二記憶體模組DIMM2進行存取，主機仍可對處於空閒狀態的第一記憶體模組DIMM1進行存取。舉例而言，在圖9中，第一記憶體模組DIMM1可依序地接收預充電命令PRE、現用命令ACT、及讀取命令/位址RD以及輸出與讀取命令/位址RD對應的資料D0至資料D7。然後，第一記憶體模組DIMM1可繼續實行下一讀取操作。
計算系統可在主機與第一記憶體模組DIMM1之間的資料通訊之後隱藏第二記憶體模組DIMM2的內部操作。由於第二記憶體模組DIMM2的內部操作被隱藏，因此系統的效能可得到提高。
圖10說明由計算系統的主機發出的內部操作命令的實施例。參照圖10，主機可基於記憶體模組DIMM/非揮發性記憶體模組NVDIMM的內部操作請求而在同意所述內部操作時發出內部操作命令IOPA及內部操作命令IOPB。內部操作命令IOPA可指示對記憶體模組DIMM/非揮發性記憶體模組NVDIMM的所有庫進行內部操作。第二內部操作命令IOPB可指示對記憶體模組DIMM/非揮發性記憶體模組NVDIMM的單個庫進行內部操作。
在實施例中，如同圖10中一樣，可利用位址引腳來區分所有庫的內部操作及單個庫的內部操作。在實施例中，內部操作命令IOPA及內部操作命令IOPB可由命令/位址引腳的特定組合產生。此種組合可被預留以供典型DDR4 SDRAM未來使用（reserved future use，RFU）。在實施例中，與內部操作命令IOPA及內部操作命令IOPB相關聯的命令/位址引腳可包括CKE、CS、CAS、RAS、ACT、庫位址及位址引腳。
在實施例中，內部操作命令IOPA及內部操作命令IOPB可包括根據應用於位址引腳的程式化值而變化的內部操作時間。舉例而言，程式化值可被程式化成與位址引腳A0至位址引腳A9對應。
在圖8及圖9中，一個計算系統將兩個可彼此相同的記憶體模組DIMM1及記憶體模組DIMM2連接至一個記憶體通道。在另一實施例中，計算系統可將記憶體模組DIMM及非揮發性記憶體模組NVDIMM連接至一個記憶體通道。
圖11說明伺服器系統的實施例。參照圖11，計算系統可將記憶體模組DIMM及非揮發性記憶體模組NVDIMM連接至一個記憶體通道。主機可在對非揮發性記憶體模組NVDIMM實行上述內部操作的同時對記憶體模組DIMM進行存取，反之亦然。舉例而言，主機可在對記憶體模組DIMM實行上述內部操作的同時對非揮發性記憶體模組NVDIMM進行存取。
在圖11中的計算系統中，記憶體模組DIMM及非揮發性記憶體模組NVDIMM連接至一個記憶體通道。在一個實施例中，計算系統包括分別連接至的兩個記憶體通道的記憶體模組DIMM及非揮發性記憶體模組NVDIMM。
圖12說明計算系統的另一實施例。參照圖12，主機可經由第一通道CH1而與記憶體模組DIMM進行連接且經由第二通道CH2而與非揮發性記憶體模組NVDIMM進行連接。主機可在對非揮發性記憶體模組NVDIMM實行上述內部操作的同時對記憶體模組DIMM進行存取。此實施例可適用於例如以晶片形式而非記憶體模組形式實作的動態隨機存取記憶體。
圖13說明可包括記憶體胞元陣列410及再新控制器420的動態隨機存取記憶體400的實施例。記憶體胞元陣列410可包括分別排列於字元線與位元線的交叉點處的多個動態隨機存取記憶體胞元。再新控制器420可實行動態隨機存取記憶體胞元的再新操作。在實施例中，再新控制器420可基於主機或外部裝置的再新命令實行再新操作。
在實施例中，再新控制器420可在欲實行內部操作時自主機/外部裝置請求內部操作時間。主機/外部裝置可基於內部操作時間請求向再新控制器420發送內部操作時間同意/拒絕資訊。再新控制器420可接收內部操作時間同意/拒絕資訊以在內部操作時間期間實行再新操作。在實施例中，再新控制器420可對所有庫或部分庫實行再新操作。此一實施例可適用於例如其中使用電阻作為位元的3D X點（Xpoint）記憶體。
圖14說明可包括處理器41、記憶體模組（雙列直插記憶體模組）42、以及非揮發性記憶體（nonvolatile memory，NVM）43的計算系統40的實施例。處理器41可控制記憶體模組42及非揮發性記憶體43。在實施例中，處理器41可基於記憶體模組42的內部操作請求發出內部操作命令。
記憶體模組42可經由雙倍資料速率介面連接至處理器41。記憶體模組42可在欲實行內部操作時向處理器41發送內部操作請求。另外，記憶體模組42可被實作成基於來自處理器41的內部操作命令實行內部操作。
非揮發性記憶體43可經由DDR-T（交易）介面連接至處理器41。在此種情形中，記憶體模組42可實行非揮發性記憶體43的快取功能。在實施例中，非揮發性記憶體43可為3D-X點記憶體。此一實施例可適用於例如非揮發性記憶體43的內部操作。
圖15說明一種操作主機的方法的實施例。在此種方法中，主機可自連接至記憶體通道的各種類型的儲存裝置（雙列直插記憶體模組、非揮發性雙列直插記憶體模組、動態隨機存取記憶體、非揮發性記憶體、固態驅動機、嵌式多媒體卡、安全數位卡、Unix檔案系統（Unix file system，UFS）等）接收用於實行內部操作的內部操作時間請求（S110）。主機可基於內部操作時間請求來同意或拒絕內部操作（例如，儲存操作）。主機可發出與內部操作時間請求對應的內部操作命令。所發出的內部操作命令可包括內部操作時間（S120）。可將所發出的內部操作命令傳遞至儲存裝置，且儲存裝置可基於內部操作命令在內部操作時間期間實行內部操作。
圖16說明一種操作儲存裝置的方法的實施例。參照圖15至圖16，在此種方法中，儲存裝置可根據內部策略確定是否將實行內部操作且可將對於內部操作的內部操作時間請求發送至主機（S210）。可以各種形式（例如，訊息形式或訊號形式）將內部操作時間請求傳遞至主機。舉例而言，儲存裝置可被實作成向主機發送包括內部操作時間請求的訊息。
然後，儲存裝置可自主機接收包括指示同意或拒絕內部操作時間的資訊的內部操作命令（S220）。儲存裝置可基於內部操作命令實行內部操作的全部或一部分（S230）。
在實施例中，當內部操作命令包括指示同意內部操作時間的資訊時，儲存裝置可在實行內部操作時忽略由主機發出的新命令。在實施例中，當內部操作命令包括指示拒絕內部操作時間的資訊時，儲存裝置可接收或處理由主機發出的新命令。儲存裝置可在實行內部操作的同時接收並緩衝由主機發出的新命令。儲存裝置可基於新命令而在保持內部操作之後，首先處理來自主機的新命令。此實施例可適用於例如資料伺服器。
圖17說明可包括相關資料庫管理系統（related database management system，RDBMS）51、快取伺服器52、及應用伺服器53的資料伺服器系統50的實施例。快取伺服器52可基於來自資料庫管理系統51的去能通知（disable notification）而維持及刪除彼此不同的鍵-值對（key and value pairs）。相關資料庫管理系統51、快取伺服器52、或應用伺服器53中的至少一者可由參照圖1至圖16闡述的主機、記憶體模組DIMM、非揮發性記憶體模組NVDIMM、動態隨機存取記憶體或非揮發性記憶體實作。
可藉由將由電腦、處理器、控制器或其他訊號處理裝置執行的碼或指令來實行本文所述的方法、製程及/或操作。所述電腦、處理器、控制器或其他訊號處理裝置可為本文所述者或除了本文所述元件之外的元件。由於詳細闡述了作為形成方法（或電腦、處理器、控制器或其他訊號處理裝置的操作）的基礎的演算法，因此用於實作所述方法實施例的操作的碼或指令可將電腦、處理器、控制器或其他訊號處理裝置轉變成用於實行本文所述方法的專用處理器。
本文中所揭露的實施例的控制器、處理器及其他處理特徵可實作於邏輯中，所述邏輯例如可包括硬體、軟體或同時包括兩者。當至少部分地實作於硬體中時，控制器、處理器、及其他處理特徵可為例如包括但不限於以下積體電路的各種積體電路中的任一者：應用專用積體電路、現場可程式化閘陣列、邏輯閘的組合、系統晶片、微處理器、或另一種類型的處理或控制電路。
當至少部分地實作於軟體中時，控制器、處理器及其他處理特徵可包括例如用於儲存將例如由電腦、處理器、微處理器、控制器或其他訊號處理裝置執行的碼或指令的記憶體或其他儲存裝置。所述電腦、處理器、微處理器、控制器或其他訊號處理裝置可為本文所述者或除本文所述元件之外的元件。由於詳細闡述了作為形成方法（或電腦、處理器、微處理器、控制器或其他訊號處理裝置的操作）的基礎的演算法，因此用於實作所述方法實施例的操作的碼或指令可將電腦、處理器、控制器或其他訊號處理裝置轉變成用於實行本文所述方法的專用處理器。
根據上述實施例中的一或多者，儲存裝置可直接自主機請求進行儲存裝置的內部操作的內部操作時間，且主機可基於所述請求而在內部操作時間期間將關於時間的授權傳遞至儲存裝置。因此，儲存裝置可充分地實行內部操作。
本文中已揭露了各種示例性實施例，且儘管使用具體用語，但該些用語僅用於且應被解釋為通常意義及闡述性意義，而並非用於限制目的。在某些情形中，除非另外指明，否則結合特定實施例所闡述的特徵、特性、及/或元件可單獨使用或與結合其他實施例所闡述的特徵、特性、及/或元件組合使用。因此，應理解，在不背離在申請專利範圍中所述的實施例的精神及範圍的條件下，可作出形式及細節上的各種改變。
10、20、40‧‧‧計算系統
41‧‧‧處理器
42‧‧‧記憶體模組
43‧‧‧非揮發性記憶體
50‧‧‧資料伺服器系統
51‧‧‧資料庫管理系統/相關資料庫管理系統
52‧‧‧快取伺服器
53‧‧‧應用伺服器
100‧‧‧主機/主機裝置
100a‧‧‧主機
200‧‧‧儲存裝置
211、212、213、214、215、400‧‧‧動態隨機存取記憶體
220‧‧‧記憶體模組控制器
300‧‧‧非揮發性記憶體模組
310L‧‧‧第一非揮發性記憶體
310R‧‧‧第二非揮發性記憶體
320L‧‧‧第一揮發性記憶體
320R‧‧‧第二揮發性記憶體
330L‧‧‧第一資料緩衝器
330R‧‧‧第二資料緩衝器
340‧‧‧記憶體控制電路
410‧‧‧記憶體胞元陣列
420‧‧‧再新控制器
ACT‧‧‧現用命令
ADDR‧‧‧位址引腳
CAD‧‧‧第二命令/位址
CAN‧‧‧第一命令/位址
CH‧‧‧記憶體通道
CH1‧‧‧第一通道
CH2‧‧‧第二通道
CMD‧‧‧命令引腳
D0、D1、D2、D3、D4、D5、D6、D7‧‧‧資料
DB‧‧‧資料緩衝器
DIMM‧‧‧記憶體模組
DIMM1‧‧‧第一記憶體模組/記憶體模組
DIMM2‧‧‧第二記憶體模組/記憶體模組
DQ‧‧‧資料/資料引腳
IOP、IOPA‧‧‧內部操作命令
IOPB‧‧‧內部操作命令/第二內部操作命令
MSG‧‧‧訊息引腳/訊息通道
NVDIMM‧‧‧非揮發性記憶體模組
PRE‧‧‧預充電命令
RD‧‧‧讀取命令/位址
RT1‧‧‧內部操作時間/第一內部操作時間
RT2‧‧‧第二內部操作時間
RT3、RTk‧‧‧內部操作時間
S110、S120、S210、S220、S230‧‧‧操作
藉由參照附圖詳細闡述示例性實施例，各種特徵對熟習此項技術者而言將變得顯而易見，在附圖中：
圖1說明計算系統的實施例。 圖2說明儲存裝置的實施例。 圖3說明內部操作時間請求及計算系統的因應的實施例。 圖4說明計算系統的另一實施例。 圖5說明非揮發性記憶體模組的實施例。 圖6說明主機介面時序的實施例。 圖7說明主機介面時序的另一實施例。 圖8說明計算系統的另一實施例。 圖9說明多重記憶體模組的時序的實施例。 圖10說明內部操作命令的實施例。 圖11說明計算系統的另一實施例。 圖12說明計算系統的另一實施例。 圖13說明動態隨機存取記憶體的實施例。 圖14說明計算系統的另一實施例。 圖15說明主機的操作方法的實施例。 圖16說明儲存裝置的內部操作方法的實施例。 圖17說明資料伺服器系統的實施例。
100a‧‧‧主機
300‧‧‧非揮發性記憶體模組
310L‧‧‧第一非揮發性記憶體
310R‧‧‧第二非揮發性記憶體
320L‧‧‧第一揮發性記憶體
320R‧‧‧第二揮發性記憶體
330L‧‧‧第一資料緩衝器
330R‧‧‧第二資料緩衝器
340‧‧‧記憶體控制電路
CAD‧‧‧第二命令/位址
CAN‧‧‧第一命令/位址
DB‧‧‧資料緩衝器
DQ‧‧‧資料

Claims (20)

  1. 一種操作儲存裝置的方法，所述方法包括： 向外部裝置發送對於所述儲存裝置的內部操作的內部操作請求，所述內部操作請求包括指示內部操作時間的訊息； 自所述外部裝置接收與所述內部操作請求對應的內部操作命令，所述內部操作命令包括同意所述內部操作請求；以及 在藉由所述內部操作命令而同意的所述內部操作時間期間實行所述內部操作。
  2. 如申請專利範圍第1項所述的方法，其中所述方法更包括在向所述外部裝置發送訊息就緒訊號，並發送所述內部操作請求之前接收對於所述儲存裝置的訊息讀取命令。
  3. 如申請專利範圍第1項所述的方法，其中所述內部操作時間指示實行所述內部操作所需要的時間量。
  4. 如申請專利範圍第1項所述的方法，其中請求所述內部操作時間包括： 將所述內部操作時間儲存於所述儲存裝置的緩衝區域中；以及 使用訊息通道將所述請求傳遞至所述外部裝置， 其中所述方法包括當接收到所述內部操作命令時讀取儲存於所述緩衝區域中的所述內部操作時間並實行所述內部操作達所讀取的所述內部操作時間。
  5. 如申請專利範圍第1項所述的方法，其中接收所述內部操作命令包括經由至少一個命令引腳、至少一個位址引腳、或至少一個預留供未來使用（RFU）的引腳接收所述內部操作命令。
  6. 如申請專利範圍第1項所述的方法，其中實行所述內部操作包括基於所述內部操作命令對所有庫或部分庫實行所述內部操作。
  7. 如申請專利範圍第1項所述的方法，其中： 所述內部操作命令包括指示同意或拒絕所述請求的資訊，且 所述方法包括當所述內部操作命令包括指示同意所述請求的所述資訊時，忽略自所述外部裝置發出的新命令。
  8. 如申請專利範圍第1項所述的方法，其中： 所述內部操作命令包括指示同意或拒絕所述請求的資訊，且 所述方法包括當所述內部操作命令包括指示拒絕所述請求的所述資訊時，處理自所述外部裝置發出的新命令。
  9. 如申請專利範圍第1項所述的方法，其中所述內部操作包括再新操作、時序校準操作、或內部資料傳輸操作中的至少一者。
  10. 如申請專利範圍第1項所述的方法，其中所述儲存裝置包括雙列直插記憶體模組（DIMM）、非揮發性雙列直插記憶體模組（NVDIMM）、固態驅動機（SSD）、通用快閃儲存器（UFS）、嵌式多媒體卡（eMMC）、安全數位（SD）卡、動態隨機存取記憶體（DRAM）、靜態隨機存取記憶體（SRAM）、反及式快閃記憶體、垂直反及式快閃記憶體、相位隨機存取記憶體（PRAM）、或電阻式隨機存取記憶體（RRAM）。
  11. 一種非揮發性記憶體模組，包括： 至少一個揮發性記憶體； 至少一個非揮發性記憶體；以及 記憶體控制電路，控制所述至少一個揮發性記憶體及所述至少一個非揮發性記憶體，其中所述記憶體控制電路用以在欲實行內部操作時將內部操作請求訊息傳遞至外部裝置，自所述外部裝置接收與所述內部操作請求訊息對應的內部操作命令，並基於所述內部操作命令在內部操作時間期間來實行，且其中所述內部操作請求訊息包括所述內部操作時間。
  12. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中在內部操作被實行的同時，所述記憶體控制電路忽略由所述外部裝置發出的新命令。
  13. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中當接收到包括與拒絕所述內部操作請求對應的資訊的所述內部操作命令時，所述記憶體控制電路處理由所述外部裝置發出的新命令。
  14. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中所述內部操作命令包括所述內部操作時間或與所述內部操作時間對應的資訊。
  15. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中所述記憶體控制電路經由至少一個命令引腳、至少一個位址引腳、或至少一個預留供未來使用的引腳接收所述內部操作命令。
  16. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中所述記憶體控制電路使用至少一個資料引腳或至少一個資料選通引腳將所述內部操作請求訊息傳遞至所述外部裝置。
  17. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中所述記憶體控制電路利用經由至少一個訊息引腳的訊號雙態觸變將所述內部操作請求訊息傳遞至所述外部裝置。
  18. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中所述記憶體控制電路將所述內部操作的所述內部操作時間儲存於緩衝區域中，經由訊息引腳將與所述內部操作請求訊息對應的訊號傳遞至所述外部裝置，自所述外部裝置接收與所述訊號對應的讀取命令，基於所接收的所述讀取命令來讀取儲存於所述緩衝區域中的所述內部操作時間，並自所述外部裝置接收與所讀取的所述內部操作時間對應的所述內部操作命令。
  19. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中所述內部操作包括在所述至少一個揮發性記憶體之間或所述至少一個非揮發性記憶體之間進行的資料傳輸操作。
  20. 如申請專利範圍第11項所述的非揮發性記憶體模組，其中所述內部操作命令包括指示對所有庫進行內部操作的第一內部操作命令或指示對單個庫進行內部操作的第二內部操作命令。
TW106110214A 2016-04-20 2017-03-28 非揮發性記憶體模組以及操作儲存裝置的方法 TWI737703B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662325051P 2016-04-20 2016-04-20
US62/325,051 2016-04-20
KR10-2016-0061012 2016-05-18
KR1020160061012A KR102646721B1 (ko) 2016-04-20 2016-05-18 컴퓨팅 시스템, 비휘발성 메모리 모듈, 및 저장 장치의 동작 방법

Publications (2)

Publication Number Publication Date
TW201738764A true TW201738764A (zh) 2017-11-01
TWI737703B TWI737703B (zh) 2021-09-01

Family

ID=60301524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110214A TWI737703B (zh) 2016-04-20 2017-03-28 非揮發性記憶體模組以及操作儲存裝置的方法

Country Status (3)

Country Link
KR (1) KR102646721B1 (zh)
CN (1) CN107452423B (zh)
TW (1) TWI737703B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692722B (zh) * 2017-12-08 2020-05-01 日商東芝記憶體股份有限公司 資訊處理裝置、藉由資訊處理裝置執行之方法及程式
TWI708150B (zh) * 2018-05-08 2020-10-21 華碩電腦股份有限公司 主機板和記憶體模組

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220135504A (ko) * 2021-03-30 2022-10-07 삼성전자주식회사 데이터 처리 시스템 및 데이터 처리 장치의 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208746A (ja) * 2004-01-20 2005-08-04 Victor Co Of Japan Ltd 記憶装置制御方法および記憶操作命令装置制御方法
JP4615896B2 (ja) * 2004-05-25 2011-01-19 富士通セミコンダクター株式会社 半導体記憶装置および該半導体記憶装置の制御方法
US7461162B2 (en) * 2004-12-16 2008-12-02 International Business Machines Corporation Usage consciousness in HTTP/HTML for reducing unused data flow across a network
KR100918299B1 (ko) * 2007-04-25 2009-09-18 삼성전자주식회사 배드 블록 정보를 저장하지 않는 행 디코더를 갖는 플래시메모리 장치 및 그것의 제어 방법
US7788415B2 (en) * 2007-05-28 2010-08-31 Sandisk Il Ltd. Management of internal operations by a storage device
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR102021401B1 (ko) * 2012-08-30 2019-11-04 에스케이하이닉스 주식회사 메모리 장치
US9053811B2 (en) * 2012-09-11 2015-06-09 International Business Machines Corporation Memory device refresh
KR102088403B1 (ko) * 2013-08-08 2020-03-13 삼성전자 주식회사 저장장치, 이를 포함하는 컴퓨터 시스템 및 이의 동작 방법
US9459810B2 (en) * 2013-12-30 2016-10-04 Sandisk Technologies Llc Storage module and method for configuring command attributes
KR102159119B1 (ko) * 2014-05-21 2020-09-23 에스케이하이닉스 주식회사 반도체 메모리 장치
CN104505117B (zh) * 2014-12-30 2017-10-03 华中科技大学 一种动态存储器刷新方法与刷新控制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692722B (zh) * 2017-12-08 2020-05-01 日商東芝記憶體股份有限公司 資訊處理裝置、藉由資訊處理裝置執行之方法及程式
TWI708150B (zh) * 2018-05-08 2020-10-21 華碩電腦股份有限公司 主機板和記憶體模組

Also Published As

Publication number Publication date
CN107452423A (zh) 2017-12-08
KR20170120470A (ko) 2017-10-31
KR102646721B1 (ko) 2024-03-14
TWI737703B (zh) 2021-09-01
CN107452423B (zh) 2022-11-04

Similar Documents

Publication Publication Date Title
US9971697B2 (en) Nonvolatile memory module having DRAM used as cache, computing system having the same, and operating method thereof
US11438016B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
US11481149B2 (en) Memory module and memory system relating thereto
US11023396B2 (en) Memory system including DRAM cache and cache management method thereof
US11462255B2 (en) Memory device, a controller for controlling the same, a memory system including the same, and a method of operating the same
US10019367B2 (en) Memory module, computing system having the same, and method for testing tag error thereof
US11416426B2 (en) Memory device and method of operating the same
US11789808B2 (en) Memory devices for performing repair operation, memory systems including the same, and operating methods thereof
TWI737703B (zh) 非揮發性記憶體模組以及操作儲存裝置的方法
US20230016520A1 (en) Strategic memory cell reliability management
US20230144712A1 (en) Memory device, a controller for controlling the same, a memory system including the same, and an operating method of the same
CN107945833A (zh) 包括状态电路的存储器装置及其操作方法
US10379768B2 (en) Selective memory mode authorization enforcement
US20240134568A1 (en) Computational storage device, method for operating the computational storage device and method for operating host device
US20240013822A1 (en) Adjustable memory cell reliability management
US20220308795A1 (en) Storage system and operating method for same