TW201730929A - 像素隔離裝置及製造方法 - Google Patents

像素隔離裝置及製造方法 Download PDF

Info

Publication number
TW201730929A
TW201730929A TW105138980A TW105138980A TW201730929A TW 201730929 A TW201730929 A TW 201730929A TW 105138980 A TW105138980 A TW 105138980A TW 105138980 A TW105138980 A TW 105138980A TW 201730929 A TW201730929 A TW 201730929A
Authority
TW
Taiwan
Prior art keywords
pixel isolation
layer
isolation structures
epitaxial
dielectric
Prior art date
Application number
TW105138980A
Other languages
English (en)
Inventor
鄭有宏
林東毅
陳韋立
杜友倫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201730929A publication Critical patent/TW201730929A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明實施例揭露一種背照式(BSI)影像感測器裝置，其具有經形成於一犧牲基板上之像素隔離結構。一光層經磊晶地生長於該等像素隔離結構上方。輻射偵測區域係相鄰於該等像素隔離結構而形成於該光層中。該等像素隔離結構包含一介電材料。該等輻射偵測區域包含光二極體。藉由平坦化移除該犧牲基板以實體地暴露該等像素隔離結構或至少光學地暴露該光層來產生該BSI影像感測器裝置之一背面。

Description

像素隔離裝置及製造方法
本發明實施例係有關影像感測器及其製造方法。
半導體影像感測器用於感測光。互補式金屬氧化物半導體(CMOS)影像感測器及電荷耦合裝置(CCD)感測器廣泛用於各種應用(其包含(例如)網路攝影機、數位視訊相機、數位單鏡反光(SLR)相機、數位無反光鏡相機、數位行動電話相機及/或其類似者)中。此等裝置使用一陣列之感測器圖像元素(像素)，該陣列之感測器圖像元素採用(例如)光二極體來吸收電磁輻射且將所吸收輻射轉換成電訊號(光電流)。一背照式(BSI)影像感測器係一種此類裝置。 隨著裝置構件大小縮小，習知BSI影像感測器會遇到涉及串擾(XT)及輝散之問題。一種形式之XT發生於落於一感測器像素上之一光子由一鄰近像素錯誤地偵測時。輝散發生於一給定感測器像素中之電荷超過一峰值飽和位準且洩漏至相鄰像素時。此等問題可由於一影像感測器陣列中之相鄰像素之間的不佳隔離而發生或加重。
根據本案一實施例，一種用於製造一影像感測器裝置之方法，該方法包括：將一介電材料沈積於一基板上；圖案化該介電材料以形成一像素隔離結構；使一磊晶層形成於該像素隔離結構上方；及使一輻射偵測區域相鄰於該像素隔離結構而形成於該磊晶層中。 根據本案另一實施例，一種影像感測器裝置包括：一像素隔離結構，其具有一第一內部放置區域及一外部放置區域，該第一內部放置區域包括一介電材料，該外部放置區域包括一摻雜介電材料；及一光層，其相鄰於該像素隔離結構，該光層具有包括一輻射偵測區域之一第二內部放置區域；其中該像素隔離結構具有包括該像素隔離結構之一暴露表面之一第一表面，該光層具有包括該光層之一暴露表面之一第二表面，且該第一表面及該第二表面包括該影像感測器裝置之一背面之至少一部分。 根據本案又一實施例，一種用於製造一背照式(BSI)影像感測器裝置之方法包括：圖案化一介電材料以使複數個像素隔離結構形成於一基板之一第一側上；將一光層磊晶地沈積該基板之該第一側及該複數個像素隔離結構上方；使複數個輻射偵測區域相鄰於該複數個像素隔離結構且介於該複數個像素隔離結構之間而形成於該光層中；及移除該基板之一第二側之至少一部分以實體地暴露該複數個像素隔離結構且光學地暴露該光層。
下文將詳細討論所揭露實施例之製造及使用。然而，應瞭解，本說明書提供可實施於各種背景中之諸多適用發明概念。本文中所討論之特定實施例僅繪示製造及使用所揭露標的之特定方式，且不限制各種其他實施例之範疇。 將相對於一特定背景而描述代表性實施例，即，背照式(BSI)影像感測器裝置。可藉由將所揭露之裝置、結構、元件、構件、方法或製程應用於或擴展至各種其他影像感測器或半導體裝置、結構、元件、構件、方法或製程而實現額外實施例及背景。 用於產生一BSI影像感測器之一習知方法開始於：提供一光層基板，其中隨後藉由離子佈植而形成光二極體。使一閘極氧化物層及轉移閘極形成於該基板上。使具有一或多個金屬化層之一邏輯裝置及互連層跨一鈍化層而接合至該光層基板總成。接著，進行一蝕刻製程以在該光層基板材料中形成溝槽隔離凹槽。其後，介電材料經沈積以填充該等溝槽凹槽。接著，由一金屬氧化物層覆蓋該等經填充溝槽及經暴露光層基板以形成該BSI影像感測器之一背面。用於製造溝槽隔離裝置之習知方法大體上涉及：移除光層材料以形成隔離結構。 用以形成習知溝槽隔離裝置之蝕刻製程可導致溝槽凹槽之表面中或溝槽凹槽之表面上之缺陷。此等缺陷可包含截獲電子或電洞之物理、化學及/電裂縫。受截獲載子可產生洩漏電流，其影像感測裝置帶來一嚴重問題。例如，當洩漏電流量足夠多時，即使將影像感測器放置於一暗光環境中，輻射感測裝置亦可錯誤地偵測光。替代地，影像感測器可在無光處「看見」光。在此等情形下，洩漏電流可指稱「暗電流」，且含有受影響輻射感測裝置之像素可變成所謂之一「白色像素」。暗電流及白色像素係使與其相關聯之影像感測器裝置之效能特性降級之電像差之表現形式。 參考圖1，根據本揭露之一代表性實施例之一方法開始於：提供具有一第一側及一第二側之一犧牲基板(基板110)。基板110具有自約100微米至約3000微米之一範圍內之一初始厚度。在一實施例中，基板110可包括一p型摻雜物且具有約770微米之一初始厚度。 將一介電層沈積(圖10，步驟1010)於基板110之第一側上且圖案化該介電層(圖10，步驟1020)以產生像素隔離結構120a、120b、120c、120d。可使用CVD、物理氣相沈積(PVD)、原子層沈積(ALD)及/或其類似者或其等之組合來將介電材料沈積於基板110上。在一實施例中，可使用電漿輔助化學氣相沈積(PECVD)來沈積介電材料。 將一硬遮罩材料沈積於該介電材料上方。使用一光阻劑(例如，藉由旋塗式塗覆而沈積)及此項技術中已知之各種對準、成像、顯影、沖洗、乾燥、烘焙、剝離及/或蝕刻製程或其等之組合來微影圖案化該硬遮罩材料。暴露及顯影使圖案自該光阻劑轉移至該下伏硬遮罩層。其後，可蝕刻該介電層且移除該硬遮罩材料以產生像素隔離結構120a、120b、120c、120d。在其他實施例中，可使用(例如)無遮罩光微影、電子束寫入、離子束寫入或其類似者來實施或替換微影處理。 像素隔離結構120a、120b、120c、120d之介電材料可包括(例如)氧化物材料、氮化物材料或氮氧化物材料。在一實施例中，形成像素隔離結構120a、120b、120c、120d之介電材料可包括SiO2 。在其他代表性實施例中，形成像素隔離結構120a、120b、120c、120d之介電材料可替代地或結合地包括SiC、SiN、SiOC、SiON及/或其類似者或其等之一組合。 根據本文中所揭露之各種代表性實施例，用於像素隔離結構製造之方法大體上包括沈積一介電材料之一前期步驟及圖案化該沈積介電材料以形成隔離結構之一隨後步驟。在各種實施例中，像素隔離結構120a、120b、120c、120d可包括具有自約1微米至約3微米之範圍內之深度的深溝槽隔離(DTI)結構。在一代表性實施例中，像素隔離結構120a、120b、120c、120d可具有約1微米之一深度。 根據一實施例，如圖2中所代表性繪示，可由一摻雜源材料依一保形方式覆蓋像素隔離結構120a、120b、120c、120d以產生摻雜物層205。可使用一低壓化學氣相沈積(LPCVD)製程來使諸如摻硼多晶矽(Si:B)之一摻雜材料依每立方厘米約1E19個離子至每立方厘米約2E21個離子之一劑量沈積於像素隔離結構120a、120b、120c、120d上方。Si:B之沈積覆蓋像素隔離結構120a、120b、120c、120d之介電材料達數奈米之一深度。在沈積之後，Si:B摻雜物層可接著經受一原位(in situ)熱擴散製程(例如，在約900°C處烘焙約10分鐘)以驅動硼至介電材料中達約10奈米至約60奈米之一深度(「摻雜輪廓」或「摻雜介電材料之區域」)。硼防止電子/電洞重組，且因此用作相鄰裝置元件之間的一有效鈍化邊界。熟習技術者應瞭解，現在已知或將來衍生之其他摻雜物可替代地或結合地用於像素隔離結構120a、120b、120c、120d之鈍化。 在熱擴散之後，摻雜輪廓210a、210b、210c、210d將具有一實質上均勻摻雜物濃度。即，就包括Si:B之摻雜物層205而言，針對摻雜輪廓210a、210b、210c、210d之任何部分或分段所量測之硼濃度與任何其他部分或分段之硼濃度不會有實質變動。 呈暗電流及白色像素之形式之電像差可至少部分由隔離結構表面缺陷所致。可使用根據各種代表性實施例之適當調適摻雜物層205沈積及處理來消除或否則實質上減少此等缺陷。熟習技術者應瞭解，其他摻雜製程(例如ALD、電漿擴散及/或其類似者或其等之組合)可替代地、結合地或循序地用以形成摻雜物層205。 在本文中所揭露之各種代表性實施例中，摻雜物層、摻雜輪廓及圖案化介電材料可呈各種排列且在各種製造階段中指稱「像素隔離結構」。例如，在將摻雜物自摻雜物層205熱擴散至像素隔離結構120a、120b、120c、120d之介電材料中之前，一「像素隔離結構」可被理解為包括對應於微影圖案化介電材料之一內部放置區域及對應於摻雜物層205之一外部放置區域。在將摻雜物熱擴散至像素隔離結構120a、120b、120c、120d之介電材料中之後，一「像素隔離結構」可被理解為包括對應於微影圖案化介電材料之一內部放置區域及對應於摻雜輪廓210a、210b、210c、210d之摻雜介電材料之一外部放置區域。 如圖3中所代表性繪示，可使用一原位磊晶生長製程來將光層310沈積於像素隔離結構120a、120b、120c、120d上方(圖10，步驟1030)。在一實施例中，光層310可包括(例如)摻雜有硼、磷或碳之磊晶矽或矽鍺。在一代表性實施例中，光層310可包括一或多個n型磊晶矽或矽鍺層。光層310可替代地或結合地包括一或多個p型磊晶矽或矽鍺層。在一例示性實施例中，光層310包括多個n型磊晶矽層。在一代表性實施方案中，磊晶生長製程可包括(例如)一選擇性磊晶生長(SEG)製程。 在一代表性實施例中，具有摻雜物層205之像素隔離結構120a、120b、120c、120d之鈍化可經適當調適以容許光層310之磊晶生長依不產生或否則實質上減少摻雜輪廓210a、210b、210c、210d/光層310界面處之缺陷(例如結晶錯位)之一方式進行。據此，摻雜輪廓210a、210b、210c、210d/光層310界面可被視作實質上無缺陷。 在一代表性實施例中，一SEG製程可經執行以磊晶地形成光層310。例如，SEG製程可包括諸如LPCVD之一CVD製程。在一代表性實施例中，可在約300°C至約1050°C之間的溫度及約1托至約500托之間的壓力處執行LPCVD。LPCVD製程可使用一矽基或鍺基前驅氣體，諸如(例如)甲矽烷、二氯矽烷、乙矽烷、丙矽烷、其他矽基氣體、甲鍺烷或其他鍺基前驅氣體或其等之一組合。其他製程氣體可包含(例如)乙硼烷、分子氫、分子氯及/或其類似者或其等之組合。隨著LPCVD製程進行，摻雜物層205被移除以留下摻雜輪廓210a、210b、210c、210d之摻雜介電材料。 在不採用摻雜物層205之代表性實施例中，一蝕刻氣體(例如SiH2 Cl2 、HCl或其類似者)可用以控制像素隔離結構120a、120b、120c、120d之矽區域與介電表面之間的選擇性生長。在其他實施例中，可單獨執行或否則單獨控制沈積製程及蝕刻製程。例如，可對矽之非選擇性生長執行一磊晶沈積製程，接著進行蝕刻步驟以自一介電表面移除沈積矽而維持選擇比。 SEG製程可經調適以提供與光層310之磊晶沈積同時發生之原位摻雜。在一代表性實施例中，可使用諸如(例如)磷化氫(PH3 )之一含磷氣體來引入一n型摻雜物。據此，形成光層310之(若干)磊晶層可包括摻雜有磷之矽(Si:P)。在一實施例中，可依每分鐘約50標準立方厘米(50 sccm)至約500 sccm之一流動速率將矽基前驅氣體引入至一腔室中，且可依約0.01 sccm至約100 sccm之一流動速率將磷化氫(例如1原子%)引入至該腔室中。SEG Si:P之沈積時間可為自約60秒至約1200秒。若磊晶形成光層310在SEG處理期間未經摻雜，則其可在一隨後製程(其使用(例如)離子佈植、電漿浸沒離子佈植(PIII)、氣體/固體源擴散或其他(若干)製程或其等之一組合)中被摻雜。一退火製程(例如快速熱退火、雷射熱退火等等)可經執行以活化光層310中之摻雜物。SEG製程在此項技術中係已知的且應瞭解，各種參數(例如溫度、壓力、沈積時間及/或其類似者)可經修改或否則經調諧以磊晶地形成光層310。 在各種代表性實施例中，光層310之磊晶沈積材料可經選擇以與經適當組態以用於偵測一給定波長之電磁輻射的一空乏區之隨後佈植相容。例如，矽之能帶隙係1.1 eV。此對應於約1100奈米之一近紅外臨限波長。替代地，其他材料可經選擇以提供不同臨限偵測波長。例如，光層310可包括以下之任何者：Ge、SC、SiGe、GaAs、GaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP及/或其類似者或其等之組合。 如圖4中所代表性繪示，可在光層310中藉由離子佈植而形成輻射偵測區域410a、410b、410c (圖10，步驟1040)以產生(例如)光二極體裝置元件。離子佈植製程嵌入具有與光層310之組合物相反之一摻雜極性之一摻雜物。例如，在其中光層310包括n型矽之一代表性實施例中，輻射偵測區域410a、410b、410c可摻雜有一p型摻雜物(例如硼)。在各種代表性實施例中，輻射偵測區域410a、410b、410c可包括光二極體、光閘、光電晶體、光敏場效電晶體(photoFET)、光伏打電池及/或其類似者或其等之組合。據此，已自圖式省略特定結構細節及規格以有利於輻射偵測區域410a、410b、410c之一般特性化及代表性繪示。 在一代表性實施例中，輻射偵測區域410a、410b、410c可包括具有經適當組態以用於偵測入射電磁輻射之空乏區的光二極體。當一入射光子被吸收於一輻射偵測區域之空乏區中時，該光子之能量可具有一足夠量值來促進一電子自一價帶至一導帶，藉此產生一可偵測光電流。就一BSI影像感測器裝置而言，所偵測光子入射至該影像感測器裝置之背面(即，與前側邏輯裝置對置之側)。 可藉由調諧用以形成偵測區域之佈植製程之能階而調整光層310中之輻射偵測區域410a、410b、410c之垂直位移。例如，一較高佈植能量產生一較深佈植，其意謂：輻射偵測區域410a、410b、410c可形成於光層310中之更深處。類似地，減小佈植能量可用以將輻射偵測區域410a、410b、410c垂直地定位於光層310中之更淺處。用於產生CMOS影像感測器中之光二極體之離子佈植製程已為吾人所熟知，且為簡潔起見，已省略其進一步描述。 圖4亦繪示根據一代表性實施例之閘極氧化物層420的沈積及轉移閘極430的形成。閘極氧化物層420用以使轉移閘極430之閘極端子與下伏光層310電隔離。閘極氧化物層420之厚度可經適當組態以防止轉移閘極430之閘極端子與下伏光層310之間的穿隧。轉移閘極430促進產生於光層310中之光電流至(例如)前側邏輯裝置(例如重設電晶體、源極隨耦器、列選擇器、放大器、類比轉數位轉換器(ADC)裝置、專用積體電路(ASIC)裝置、系統單晶片(SOC)裝置及/或其類似者或其等之組合)的電荷轉移。用於沈積閘極氧化物材料且形成轉移閘極之製程已為吾人所熟知，且為簡潔起見，本文中已省略其進一步描述。 如圖5中所代表性繪示，圖4中所展示之感測器晶圓總成經反轉(倒置)且透過鈍化層510而接合至邏輯裝置層520，鈍化層510係放置於感測器晶圓總成與邏輯裝置層520之間。鈍化層510使邏輯裝置層520中之裝置元件與感測器晶圓總成中之裝置元件電隔離。熟習此項技術者應瞭解，邏輯裝置520及/或感測器晶圓總成可包括互連結構，其包含複數個金屬化層以提供各種裝置組成元件之間及各種裝置組成元件中之電連接。為了一般特性化及相關繪示，圖5展示一實質上簡化視圖。 在一實施例中，一第一互連結構可係形成於一影像感測器之閘極氧化物層及轉移閘極上方，以提供至一隨後接合邏輯裝置的電連接。該影像感測器可具有覆於該第一互連結構上之一第一鈍化層以電隔離該第一互連結構之一或多個金屬化層的部分。該邏輯裝置可具有經形成於邏輯電路上方之一第二互連結構，以在接合之後提供至該影像感測器之電連接。該邏輯裝置可具有覆於該第二互連結構上之一第二鈍化層以電隔離該第二互連結構之一或多個金屬化層的部分。該影像感測器之該第一鈍化層及該邏輯裝置之該第二鈍化層可包含接墊以提供該影像感測器之裝置元件與該邏輯裝置之裝置元件之間的電連接。在接合之後，該邏輯裝置及該影像感測器彼此係電耦合的且形成一感測器像素單元的組成部分。 熟習此項技術者應瞭解，存在可替代地、結合地或循序地用以提供一感測器晶圓總成與一邏輯裝置層之間的電連接的各種方法及結構。用於提供互連結構、裝置元件鈍化及晶圓接合的製程在此項技術中係已知的，且為簡潔起見，本文中已省略其進一步描述。 如圖6中所代表性繪示，圖5中所展示之接合晶圓總成經受一薄化製程以移除(圖10，步驟1050)基板110 (因此命名為「犧牲基板」)。在一代表性實施例中，該薄化製程可包括(例如)一化學機械平坦化(CMP)製程。現在已知(例如CMP、研磨、蝕刻、拋光、鑽石切割及/或其類似者或其等之組合)或將來導出之任何適合移除製程可替代地、結合地或循序地用於移除基板110。 在一代表性實施例中，薄化製程不會在實體地暴露像素隔離結構120a、120b、120c、120d之介電材料的表面部分之前結束。替代地或結合地，薄化製程不會在暴露光層310之前結束。光層310可被理解為經一定程度光學暴露，使得入射電磁輻射能夠穿透輻射偵測區域410a、410b、410c且由輻射偵測區域410a、410b、410c偵測。 基板110之一部分之薄化移除可提供光層310之光學暴露。基板110之薄化移除可提供像素隔離結構120a、120b、120c、120d之實體暴露。光層310之光學暴露可用以對待進入影像感測器裝置以隨後在輻射偵測區域410a、410b、410c中被偵測的電磁輻射提供(例如)一入射表面。像素隔離結構120a、120b、120c、120d之實體暴露可用以提供(例如)相鄰像素隔離結構之間的電及光學分離。相鄰像素隔離結構之間的分離可經調適以消除或否則實質上減少與影像感測器裝置功能或效能相關的電或光學像差。 應瞭解，額外製程可經執行以完成根據各種代表性實施例之影像感測器裝置之製造。例如，一抗反射塗層(ARC)可形成於一BSI影像感測器裝置之背面上方以減少入射至該感測器之電磁輻射之反射。另外或替代地，一彩色濾波器層可形成於該ARC層上方以接受或拒絕一特定波長之電磁輻射(就可見光(即，390奈米至700奈米)而言，其可對應於一特定色彩(例如紅色、綠色、藍色或其類似者))。據此，一適當組態彩色濾波器可用以接受一預定色彩之光。就小於390奈米或大於700奈米之波長而言，一彩色濾波器可被理解為提供特定波長之電磁輻射之接受或拒絕，儘管此等波長無法在可見光譜中找到一對應「色彩」。 替代地、結合地或循序地，暴露像素隔離結構120a、120b、120c、120d之至少一部分可經移除以形成一微透鏡層來導引入射光遠離像素隔離結構120a、120b、120c、120d而朝向輻射偵測區域410a、410b、410c。微透鏡可定位於各種配置中且具有取決於(例如)以下各者之各種形狀：用以形成微透鏡之材料之折射率及與影像感測器及/或下伏輻射偵測區域之入射表面之距離。 為了一般特性化及相關繪示，圖中未展示ARC、彩色濾波器及微透鏡層。然而，應瞭解，一ARC層、一彩色濾波器層及/或一微透鏡層之形成在此項技術中係熟知的，且為簡潔起見，本文中已省略其進一步描述。 根據各種代表性實施例之影像感測器裝置亦可包含額外組件，諸如(例如)用於對感測器像素提供一操作環境或支援與感測器像素之外部訊號通信之電荷耦合裝置(CCD)或輸入/輸出電路。此等組件在此項技術中亦已為吾人所熟知，且為了簡單及相關繪示，圖中未展示此等組件。 習知溝槽隔離結構提供相鄰光二極體之佈植之間的橫向間隔距離，其通常大於100奈米。習知溝槽隔離結構亦具有大體上包含修圓頂角及修圓底角之側壁輪廓特徵。 圖7代表性地繪示根據各種代表性實施例之像素隔離構件。像素隔離結構120a、120b、120c覆於閘極氧化物層420、轉移閘極430及鈍化層510上(為有利於參考，如圖7中所繪示)。根據代表性實施例，代表性像素隔離結構(例如120b)之寬度710提供比習知溝槽隔離寬度窄之相鄰輻射偵測區域之佈植之間的間隔距離。根據本文中所揭露之各種代表性實施例，像素隔離結構之橫向寬度710通常小於約100奈米。 像素隔離結構120a、120b、120c之側壁輪廓特徵亦展示於圖7中，且大體上包含具有一實質上垂直輪廓之上側壁部分720、具有一實質上向外彎曲輪廓之中間側壁部分730及具有一實質上下切底部輪廓之下側壁部分740。通常，下側壁部分740由像素隔離結構120a、120b、120c之底側上之(111)小面形成。 上側壁部分720實質上係垂直的，其歸因於用以在移除犧牲基板之後產生CMP後表面750之平坦化製程。中間側壁部分730之向外彎曲輪廓及下側壁部分740之下切底部輪廓由用以圖案化介電材料以形成像素隔離結構120a、120b、120c之原始蝕刻輪廓產生。 圖8繪示另一代表性實施例，其中光層材料810a、825a、810b、825b、810c、825c可磊晶地沈積於介電像素隔離結構820a、820b、820c、820d之間及介電像素隔離結構820a、820b、820c、820d上方。可在實質上類似於像素隔離結構120a、120b、120c、120d之製程的一製程中形成介電像素隔離結構820a、820b、820c、820d。介電像素隔離結構820a、820b、820c、820d之材料可包括(例如)氧化物材料、氮化物材料或氮氧化物材料。在一實施例中，形成介電像素隔離結構820a、820b、820c、820d之材料可包括SiO2 。在其他代表性實施例中，形成介電像素隔離結構820a、820b、820c、820d之材料可替代地或結合地包括SiC、SiN、SiOC、SiON及/或其類似者或其等之一組合。 根據本文中所揭露之各種代表性實施例，用於介電像素隔離結構製造之方法大體上包括沈積一介電材料之一前期步驟及圖案化該沈積介電材料以形成隔離結構之一隨後步驟。在各種實施例中，介電像素隔離結構820a、820b、820c、820d可包括具有自約1微米至約3微米之範圍內之深度的DTI結構。在一代表性實施例中，介電像素隔離結構820a、820b、820c、820d可具有約1微米之一深度。 可使用一原位磊晶生長製程來將磊晶光層材料810a、825a、810b、825b、810c、825c沈積於介電像素隔離結構820a、820b、820c、820d上方。在一實施例中，磊晶光層材料810a、825a、810b、825b、810c、825c可包括(例如)摻雜有硼、磷或碳之磊晶矽或矽鍺。在一代表性實施例中，磊晶光層材料810a、825a、810b、825b、810c、825c可包括一或多個n型磊晶矽或矽鍺層。磊晶光層材料810a、825a、810b、825b、810c、825c可替代地或結合地包括一或多個p型磊晶矽或矽鍺層。在一例示性實施例中，磊晶光層材料810a、825a、810b、825b、810c、825c包括多個n型磊晶矽層。在一代表性實施方案中，磊晶生長製程可包括(例如)一SEG製程。隨著磊晶沈積進行，承坐區域810a、810b、810c藉由磊晶生長而接種於犧牲基板880之頂面上以填充介電像素隔離結構820a、820b、820c、820d之間的區域。其後，磊晶材料825a、825b、825c之生長前沿在介電像素隔離結構820a、820b、820c、820d上方延伸以形成用於輻射偵測區域之原位摻雜或隨後佈植之一光層區域。 當磊晶材料825a、825b、825c之生長突出部在介電像素隔離結構820a、820b、820c、820d之表面上方生長時，其等亦橫向地生長以覆蓋介電像素隔離結構820a、820b、820c、820d，以及生長至彼此中。由於磊晶材料825a、825b、825c之生長突出部生長至彼此中，所以形成錯位區域(例如磊晶材料825b與825c之間的錯位區域830)。錯位區域830對應於由不具有相互對準晶格結構之相鄰磊晶生長突出部之晶體生長之相交平面所致之一結晶缺陷。一般而言，使結晶缺陷直接形成於像素隔離結構上方在一定程度上不存在問題，使得像素隔離結構之間的光層中之輻射偵測區域保持實質上無缺陷。據此，預期與此實施例相關聯之製程考量在磊晶光層沈積方面存在較少挑戰。儘管如此，一熱退火製程或一選擇性回蝕製程仍可經執行以消除錯位。 在一代表性實施例中，一SEG製程可經執行以磊晶地沈積光層材料810a、825a、810b、825b、810c、825c。例如，SEG製程可包括諸如LPCVD之一CVD製程。在一代表性實施例中，可在約300°C至約1050°C之間的溫度及約1托至約500托之間的壓力處執行LPCVD。LPCVD製程可使用一矽基或鍺基前驅氣體，諸如(例如)甲矽烷、二氯矽烷、乙矽烷、丙矽烷、其他矽基氣體、鍺烷或其他鍺基前驅氣體或其等之一組合。其他製程氣體可包含(例如)乙硼烷、分子氫、分子氯及/或其類似者或其等之組合。 一蝕刻氣體(例如SiH2 Cl2 、HCl或其類似者)可用以控制矽區域與介電表面之間的選擇性生長。在其他實施例中，可單獨執行或否則單獨控制沈積製程及蝕刻製程。例如，可對矽之非選擇性生長執行一磊晶沈積製程，接著進行蝕刻步驟以自一介電表面移除沈積矽而維持選擇比。 SEG製程可經調適以提供與光層材料810a、825a、810b、825b、810c、825c之磊晶沈積同時發生之原位摻雜。在一代表性實施例中，可使用諸如(例如)磷化氫(PH3 )之一含磷氣體來引入一n型摻雜物。據此，形成光層材料810a、825a、810b、825b、810c、825c之(若干)磊晶層可包括摻雜有磷之矽(Si:P)。在一實施例中，可依約50 sccm至約500 sccm之一流動速率將矽基前驅氣體引入至一腔室中，且可依約0.01 sccm至約100 sccm之一流動速率將磷化氫(例如1原子%)引入至該腔室中。SEG Si:P之沈積時間可為自約60秒至約1200秒。若磊晶形成光層材料810a、825a、810b、825b、810c、825c在SEG處理期間未經摻雜，則其可在一隨後製程(其使用(例如)離子佈植、PIII、氣體/固體源擴散或其他製程或其等之一組合)中被摻雜。一退火製程(例如快速熱退火或雷射熱退火)可經執行以活化光層材料810a、825a、810b、825b、810c、825c中之摻雜物。SEG製程在此項技術中係已知的且應瞭解，各種參數(例如溫度、壓力、沈積時間及/或其類似者)可經修改或否則經調諧以磊晶地形成光層材料810a、825a、810b、825b、810c、825c。 在各種代表性實施例中，用於磊晶沈積之材料可經選擇以與經適當組態以用於偵測一給定波長之電磁輻射的一空乏區之隨後佈植相容。可在光層中藉由離子佈植而形成輻射偵測區域以產生(例如)光二極體裝置元件。 圖9繪示另一代表性實施例，其中光層材料910a、925a、910b、925b、910c、925c可磊晶地沈積於介電像素隔離結構920a、920b、920c、920d之間及介電像素隔離結構920a、920b、920c、920d上方。介電像素隔離結構920a、920b、920c、920d包括介電加襯空腔。介電像素隔離結構920a、920b、920c、920d之襯層材料可包括(例如)氧化物材料、氮化物材料或氮氧化物材料。在一實施例中，形成介電像素隔離結構920a、920b、920c、920d之襯層材料可包括SiO2 。在其他代表性實施例中，形成介電像素隔離結構920a、920b、920c、920d之襯層材料可替代地或結合地包括SiC、SiN、SiOC、SiON及/或其類似者或其等之一組合。 根據本文中所揭露之各種代表性實施例，用於介電像素隔離結構製造之方法大體上包括沈積一介電材料之一前期步驟及圖案化該沈積介電材料以形成介電加襯空腔隔離結構之一隨後步驟。在各種實施例中，介電像素隔離結構920a、920b、920c、920d可包括具有自約1微米至約3微米之範圍內之深度的DTI結構。在一代表性實施例中，介電像素隔離結構920a、920b、920c、920d可具有約1微米之一深度。 可使用一原位磊晶生長製程來將磊晶光層材料910a、925a、910b、925b、910c、925c沈積於介電像素隔離結構920a、920b、920c、920d上方。在一實施例中，磊晶光層材料910a、925a、910b、925b、910c、925c可包括(例如)摻雜有硼、磷或碳之磊晶矽或矽鍺。在一代表性實施例中，磊晶光層材料910a、925a、910b、925b、910c、925c可包括一或多個n型磊晶矽或矽鍺層。磊晶光層材料910a、925a、910b、925b、910c、925c可替代地或結合地包括一或多個p型磊晶矽或矽鍺層。在一例示性實施例中，磊晶光層材料910a、925a、910b、925b、910c、925c包括多個n型磊晶矽層。在一代表性實施方案中，磊晶生長製程可包括(例如)一SEG製程。隨著磊晶沈積進行，承坐區域910a、910b、910c藉由磊晶生長而接種於犧牲基板990之頂面上以填充介電像素隔離結構920a、920b、920c、920d之間的區域。其後，磊晶材料925a、925b、925c之生長前沿在介電像素隔離結構920a、920b、920c、920d上方延伸以形成用於輻射偵測區域之原位摻雜或隨後佈植之一光層區域。 當磊晶材料925a、925b、925c之生長突出部在介電像素隔離結構920a、920b、920c、920d之表面上方生長時，其等亦橫向地生長以覆蓋介電像素隔離結構920a、920b、920c、920d而產生像素隔離結構920a、920b、920c、920d內之嵌入空隙。當磊晶材料925a、925b、925c之生長突出部在介電像素隔離結構920a、920b、920c、920d之表面上方生長時，其等亦生長至彼此中。由於磊晶材料925a、925b、925c之生長突出部生長至彼此中，所以形成錯位區域(例如磊晶材料925b與925c之間的錯位區域930)。錯位區域930對應於由不具有相互對準晶格結構之相鄰磊晶生長突出部之晶體生長之相交平面所致之一結晶缺陷。一般而言，使結晶缺陷直接形成於像素隔離結構上方在一定程度上不存在問題，使得像素隔離結構之間的光層中之輻射偵測區域保持實質上無缺陷。據此，預期與此實施例相關聯之製程考量在磊晶光層沈積方面存在較少挑戰。儘管如此，一熱退火製程或一選擇性回蝕製程可經執行以消除錯位區域。 在一代表性實施例中，一SEG製程可經執行以磊晶地沈積光層材料910a、925a、910b、925b、910c、925c。例如，SEG製程可包括諸如LPCVD之一CVD製程。在一代表性實施例中，可在約300°C至約1050°C之間的溫度及約1托至約500托之間的壓力處執行LPCVD。LPCVD製程可使用一矽基或鍺基前驅氣體，諸如(例如)甲矽烷、二氯矽烷、乙矽烷、丙矽烷、其他矽基氣體、鍺烷或其他鍺基前驅氣體或其等之一組合。其他製程氣體可包含(例如)乙硼烷、分子氫、分子氯及/或其類似者或其等之組合。 一蝕刻氣體(例如SiH2 Cl2 、HCl或其類似者)可用以控制矽區域與介電表面之間的選擇性生長。在其他實施例中，可單獨執行或否則單獨控制沈積製程及蝕刻製程。例如，可對矽之非選擇性生長執行一磊晶沈積製程，接著進行蝕刻步驟，以自一介電表面移除沈積矽而維持選擇比。 SEG製程可經調適以提供與光層材料910a、925a、910b、925b、910c、925c之磊晶沈積同時發生的原位摻雜。在一代表性實施例中，可使用諸如(例如)磷化氫(PH3 )之一含磷氣體來引入一n型摻雜物。據此，形成光層材料910a、925a、910b、925b、910c、925c之(若干)磊晶層可包括摻雜有磷之矽(Si:P)。在一實施例中，可依約50 sccm至約500 sccm之一流動速率，將矽基前驅氣體引入至一腔室中，且可依約0.01 sccm至約100 sccm之一流動速率將磷化氫(例如1原子%)引入至該腔室中。SEG Si:P之沈積時間可為自約60秒至約1200秒。若磊晶形成之光層材料910a、925a、910b、925b、910c、925c在SEG處理期間未經摻雜，則其可在一隨後製程(其使用(例如)離子佈植、PIII、氣體/固體源擴散或其他製程或其等之一組合)中被摻雜。一退火製程(例如快速熱退火或雷射熱退火)可經執行以活化光層材料910a、925a、910b、925b、910c、925c中之摻雜物。SEG製程在此項技術中係已知的且應瞭解，各種參數(例如溫度、壓力、沈積時間及/或其類似者)可經修改或否則經調諧，以磊晶地形成光層材料910a、925a、910b、925b、910c、925c。 在各種代表性實施例中，用於磊晶沈積之材料可經選擇以與經適當組態以用於偵測一給定波長之電磁輻射之一空乏區的隨後佈植相容。可在光層中藉由離子佈植來形成輻射偵測區域，以產生(例如)光二極體裝置元件。 各種所揭露實施例提供具有經形成於一犧牲基板上之像素隔離結構的影像感測器裝置。該等像素隔離結構包括經沈積於且隨後經圖案化於該犧牲基板上之一介電材料。該影像感測器裝置具有經磊晶地沈積於該等像素隔離結構上方之一光層及相鄰於該等像素隔離結構而形成於該光層中之輻射偵測區域。該磊晶光層可包括摻雜有硼、磷或碳之至少一者之矽。該等輻射偵測區域經適當組態以偵測入射至該光層之電磁輻射。藉由平坦化移除該犧牲基板以實體地暴露該等像素隔離結構且光學地暴露該光層來形成該影像感測器裝置之一背面。該光層可包括至少一磊晶n型矽層。該等像素隔離結構可各具有小於約100奈米之橫向寬度。該影像感測器裝置亦可包括在移除該犧牲基板之前經形成於該光層上方之一閘極氧化物層及轉移閘極。該影像感測器亦可包括具有互連結構之接合邏輯裝置，該等互連結構包括用於提供裝置組成元件之間及裝置組成元件中之電連接的一或多個金屬化層。該影像感測器裝置亦可包含用於隔離各種裝置組成元件之一或多個鈍化層。該等像素隔離結構之該介電材料可包括SiC、SiN、SiOC、SiON或SiO2 之至少一者。該等像素隔離結構可包括具有約1微米之深度之深溝槽隔離(DTI)結構。該等像素隔離結構亦可包括位於該等像素隔離結構上及該等像素隔離結構周圍之一摻雜層。該摻雜層可毯覆、覆蓋及包圍該等像素隔離結構之該介電材料。該摻雜層可包括摻硼多晶矽。該磊晶光層可包括摻雜有硼、磷或碳之至少一者之矽或矽鍺。該等像素隔離結構可具有：實質上垂直上側壁輪廓，其等經定位於該影像感測器裝置之背照表面接近處；實質上下切底部下側壁輪廓；及/或實質上向外彎曲側壁輪廓，其用於經放置在該上側壁部分與該下側壁部分之間之一中間側壁部分。 另一代表性實施例提供一種用於製造一影像感測器像素之方法，其包括以下步驟：提供具有一第一側及一第二側之一犧牲基板；將一介電材料沈積於該犧牲基板之該第一側上且隨後圖案化該介電材料以使一像素隔離結構形成於該犧牲基板之該第一側上；將一摻雜物層沈積於該介電材料上方；使該摻雜物層之一摻雜物熱擴散至該介電材料中；將至少一磊晶層沈積於該像素隔離結構上方；使一輻射偵測區域相鄰於該像素隔離結構而佈植於該光層內；及平坦化該犧牲基板之該第二側以移除該犧牲基板，藉此實體地暴露該像素隔離基板且光學地暴露該光層。該方法可進一步包括以下步驟：執行一第一磊晶生長製程以使一第一磊晶層形成於該像素隔離結構上方，其中一錯位區域在該第一磊晶生長製程期間形成於該第一磊晶層中；及執行一製程以移除該錯位區域。該方法可額外地包括以下步驟：執行一第二磊晶生長製程以使一第二磊晶層形成於該第一磊晶層上方。該磊晶生長製程可用以產生具有約2.5微米至約3微米之一厚度的至少一磊晶層。該方法亦可包括以下步驟：移除該暴露像素隔離結構之至少一部分；及使用一材料(例如一微透鏡層)來填充先前由該暴露像素隔離結構之該移除部分佔據之一區域之至少一部分，使得入射於該影像感測器裝置上之光被導引遠離該像素隔離結構而朝向該輻射偵測區域。 另一實施例提供一種用於製造一影像感測器像素之方法，其包括以下步驟：使一凹槽形成於一基板之一第一側中；使用一介電材料來至少部分填充該凹槽以形成一像素隔離結構；將一光層磊晶地沈積於該基板及該像素隔離結構上方；使一輻射偵測區域相鄰於該像素隔離結構而形成於該光層中；及移除該基板之一第二側之至少一部分以實體地暴露該像素隔離結構且光學地暴露該光層。該凹槽可實質上完全經填充或至少部分經填充以形成該像素隔離結構。在其中該凹槽經部分填充之一代表性實施例中，該凹槽之側壁及/或底部可內襯有一介電材料，該介電材料具有介於該等加襯側壁部分之間的一空隙。將光層材料磊晶沈積於該空隙及該等加襯側壁部分上方產生一嵌入空隙(例如一氣隙或鑰匙孔)像素隔離結構。 可根據各種代表性實施例而實現益處。然而，應瞭解，不同實施例可提供不同優點且無需由所有實施例證實特定優點。 例如，一益處係減少一BSI影像感測器裝置中之串擾(XT)或其他電/光學像差。代表性揭露實施例提供電及光學地隔離相鄰像素之背面深溝槽隔離(BSDTI)特徵。BSDTI之相對較長深度可實質上減少相鄰像素之間的XT。其他代表性實施例將一硼鈍化層提供於像素隔離結構上方。該硼鈍化層用以進一步減少XT或其他電/光學像差。 代表性揭露實施例之另一益處係提供比採用(例如)背面蝕刻、高K鈍化及使用蝕刻、濺鍍及CVD之溝槽間隙填充之習知方法更不複雜之處理技術來產生溝槽狀隔離結構。代表性揭露實施例之另一益處係消除或否則減輕與用以形成凹陷溝槽之習知蝕刻製程相關聯之特徵損壞，藉此實質上減小暗電流。 代表性揭露實施例之另一益處係可實質上擴大溫度相依製程之分配熱預算。習知方法大體上具有約400°C之一熱預算。因此，習知熱預算不允許高於400°C之退火損壞恢復。在各種代表性實施例中，分配熱預算可擴大至900°C或更大。 代表性揭露實施例之又一益處係關於像素隔離結構之側壁輪廓。根據各種代表性實施例，可獲得相較於習知技術而展現不同形狀、較高縱橫比及較尖銳組件特徵定義之獨特側壁輪廓。代表性揭露實施例提供小於約100奈米之相鄰輻射偵測區域之間的橫向間隔寬度。此允許實質上減小感測器裝置大小及/或增大感測器像素密度。 代表性揭露實施例之另一益處涉及可易於使用磊晶生長矽或矽鍺之原位摻雜來形成一光層中之一輻射偵測區域。 已相對於特定實施例而描述益處、其他優點及問題之解決方案；然而，益處、優點、問題之解決方案及可引起任何益處、優點或解決方案發生或變得更顯著之任何(若干)組件不應被解釋為一關鍵、必需或必不可少之特徵或組件。 如本文中所使用，術語「包括」、「包含」、「具有」或其任何其他變形意欲涵蓋一非排他包含。例如，包括一元素列表之一製程、產品、物品或設備不必要僅限於該等元素，而是可包含此製程、產品、物品或設備未明確列出或固有之其他元素。此外，除非明確指示相反，否則「或」係指一包含性「或」而非一排他性「或」。即，除非另有指示，否則如本文中所使用之術語「或」大體上意欲意謂「及/或」。例如，一條件「A或B」滿足以下之任何者：A為真(或存在)且B為假(或不存在)；A為假(或不存在)且B為真(或存在)；及A及B兩者為真(或存在)。如本文中所使用，除非內文另有明確指示，否則前面加上「一」(及「該」，前提為前文已出現過「一」)之一術語包含此術語之單數形式及複數形式兩者。同樣地，除非內文另有明確指示，否則如本文之描述中所使用，「在…中」之含義包含「在…中」及「在…上」。 如本文中所使用，術語「原位」大體上指示：可實質上，但至少部分「適當」及/或「同時」執行一製程。如本文中所使用，無其他標示之術語「暴露表面」大體上係指一實體暴露表面或一光學暴露表面。 此外，本文中提供之實例或繪示決不應被視為對與其相關聯之任何一或若干術語之約束、限制或表達該任何一或若干術語之定義。相反地，此等實例或繪示應被視為相對於一特定實施例而描述且僅供繪示。熟習此項技術者應瞭解，與此等實例或繪示相關聯之任何一或若干術語將涵蓋可與或可不與本說明書一起給出或可在本說明書之其他位置給出之其他實施例，且所有此等實施例意欲包含於該術語或該等術語之範疇內。標示此等非限制性實例及繪示之用語包含(但不限於)「例如」、「在一代表性實施例中」或「在一實施例中」。參考本說明書中之「一實施例」、「一代表性實施例」、「一特定實施例」或上下文類似術語意謂：結合該實施例所描述之一特定特徵、結構、性質或特性包含於至少一實施例中且未必存在於所有實施例中。因此，分別出現於本說明書之各種位置中之片語「在一實施例中」或「在一特定實施例中」或類似術語未必係指相同實施例。此外，任何特定實施例之特定特徵、結構、性質或特性可依任何適合方式與一或多個其他實施例組合。 儘管已依一特定順序呈現步驟、操作或程序，但此順序可在不同實施例中改變。在一些實施例中，就多個步驟在本說明書或發明申請專利範圍中展示為循序而言，可在替代實施例中同時或依一不同順序執行此等步驟之某一組合。本文中所描述之操作序列可由另一製程中斷、暫停或否則控制。 儘管已詳細描述代表性實施例及其優點，但應瞭解，可在不背離如由隨附申請專利範圍包含之本揭露之精神及範疇之情況下對本文作出各種改變、替代及更改。而且，本揭露之範疇不意欲受限於本說明書中所描述之標的、構件、方法或步驟之任何製程、產品、機器、製造、總成、設備、組合物之特定實施例。熟習此項技術者將易於自本揭露瞭解，可根據本揭露而利用執行實質上相同於本文中所描述之對應代表性實施例之功能或達成實質上相同於本文中所描述之對應代表性實施例之結果的標的、構件、方法或步驟之各種製程、產品、機器、製造、總成、設備、組合物(目前既有或後期開發)。隨附申請專利範圍意欲使標的、構件、方法或步驟之此等製程、產品、機器、製造、總成、設備、組合物包含於其範疇內。
110‧‧‧基板
120a‧‧‧像素隔離結構
120b‧‧‧像素隔離結構
120c‧‧‧像素隔離結構
120d‧‧‧像素隔離結構
205‧‧‧摻雜物層
210a‧‧‧摻雜輪廓
210b‧‧‧摻雜輪廓
210c‧‧‧摻雜輪廓
210d‧‧‧摻雜輪廓
310‧‧‧光層
410a‧‧‧輻射偵測區域
410b‧‧‧輻射偵測區域
410c‧‧‧輻射偵測區域
420‧‧‧閘極氧化物層
430‧‧‧轉移閘極
510‧‧‧鈍化層
520‧‧‧邏輯裝置層
710‧‧‧寬度
720‧‧‧上側壁部分
730‧‧‧中間側壁部分
740‧‧‧下側壁部分
750‧‧‧化學機械平坦化(CMP)後表面
810a‧‧‧磊晶光層材料/承坐區域
810b‧‧‧磊晶光層材料/承坐區域
810c‧‧‧磊晶光層材料/承坐區域
820a‧‧‧介電像素隔離結構
820b‧‧‧介電像素隔離結構
820c‧‧‧介電像素隔離結構
820d‧‧‧介電像素隔離結構
825a‧‧‧磊晶光層材料
825b‧‧‧磊晶光層材料
825c‧‧‧磊晶光層材料
830‧‧‧錯位區域
880‧‧‧犧牲基板
910a‧‧‧磊晶光層材料/承坐區域
910b‧‧‧磊晶光層材料/承坐區域
910c‧‧‧磊晶光層材料/承坐區域
920a‧‧‧介電像素隔離結構
920b‧‧‧介電像素隔離結構
920c‧‧‧介電像素隔離結構
920d‧‧‧介電像素隔離結構
925a‧‧‧磊晶光層材料
925b‧‧‧磊晶光層材料
925c‧‧‧磊晶光層材料
930‧‧‧錯位區域
990‧‧‧犧牲基板
1000‧‧‧方法
1010‧‧‧步驟
1020‧‧‧步驟
1030‧‧‧步驟
1040‧‧‧步驟
1050‧‧‧步驟
參考結合附圖之以下描述以更完全理解所揭露實施例及其優點，其中： 圖1至圖6繪示根據一代表性實施例之形成一背照式(BSI)影像感測器裝置之一方法之剖面圖； 圖7繪示根據一代表性實施例之像素隔離裝置構件之局部剖面圖； 圖8至圖9繪示根據代表性實施例之磊晶沈積光層之剖面圖；及 圖10係繪示根據一代表性實施例之形成一BSI影像感測器裝置之一方法(1000)的一流程圖。 除非另有指示，否則不同圖中之對應數字及符號大體上係指對應元件。圖經繪製以代表性地繪示所揭露實施例之相關態樣且未必按比例繪製。
1000‧‧‧方法
1010‧‧‧步驟
1020‧‧‧步驟
1030‧‧‧步驟
1040‧‧‧步驟
1050‧‧‧步驟

Claims (1)

  1. 一種用於製造一影像感測器裝置之方法，該方法包括： 將一介電材料沈積於一基板上； 圖案化該介電材料以形成一像素隔離結構； 使一磊晶層形成於該像素隔離結構上方；及 使一輻射偵測區域相鄰於該像素隔離結構而形成於該磊晶層中。
TW105138980A 2015-12-11 2016-11-25 像素隔離裝置及製造方法 TW201730929A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/967,046 US9887235B2 (en) 2015-12-11 2015-12-11 Pixel isolation device and fabrication method

Publications (1)

Publication Number Publication Date
TW201730929A true TW201730929A (zh) 2017-09-01

Family

ID=59020180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138980A TW201730929A (zh) 2015-12-11 2016-11-25 像素隔離裝置及製造方法

Country Status (3)

Country Link
US (2) US9887235B2 (zh)
CN (1) CN106920810A (zh)
TW (1) TW201730929A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677086B (zh) * 2017-04-03 2019-11-11 美商豪威科技股份有限公司 製作像素陣列的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304886B2 (en) * 2017-09-28 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
US10418402B2 (en) * 2017-11-30 2019-09-17 Stmicroelectronics (Research & Development) Limited Near ultraviolet photocell
CN108321165A (zh) * 2018-03-15 2018-07-24 德淮半导体有限公司 形成图像传感器的方法
CN108847417A (zh) * 2018-05-24 2018-11-20 上海集成电路研发中心有限公司 一种减少串扰和提高灵敏度的像素单元结构和形成方法
CN109192757B (zh) * 2018-08-20 2021-02-12 云谷（固安）科技有限公司 显示面板、显示装置及显示面板的制造方法
CN110299372B (zh) * 2019-06-03 2021-06-15 上海华力微电子有限公司 监测背照式电负性强度的测试结构和工艺集成方法
US11626442B2 (en) * 2020-08-10 2023-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming image sensors

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424544A (en) * 1994-04-29 1995-06-13 Texas Instruments Incorporated Inter-pixel thermal isolation for hybrid thermal detectors
US5574282A (en) * 1994-06-30 1996-11-12 Texas Instruments Incorporated Thermal isolation for hybrid thermal detectors
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
US8729655B2 (en) * 2011-06-20 2014-05-20 Omnivision Technologies, Inc. Etching narrow, tall dielectric isolation structures from a dielectric layer
US8853811B2 (en) * 2011-11-07 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor trench isolation with conformal doping
US9264676B2 (en) * 2012-01-06 2016-02-16 Microsoft Technology Licensing, Llc Broadband imager
US9064764B2 (en) * 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9318524B2 (en) * 2012-04-30 2016-04-19 Koninklijke Philips N.V. Imaging detector with per pixel analog channel well isolation with decoupling
JP2014130922A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 半導体装置及びその製造方法
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
US9130072B1 (en) * 2014-04-15 2015-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
US9484376B2 (en) * 2014-05-30 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor isolation structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677086B (zh) * 2017-04-03 2019-11-11 美商豪威科技股份有限公司 製作像素陣列的方法

Also Published As

Publication number Publication date
US10269864B2 (en) 2019-04-23
US20180158863A1 (en) 2018-06-07
US9887235B2 (en) 2018-02-06
US20170170231A1 (en) 2017-06-15
CN106920810A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
US10269864B2 (en) Pixel isolation device and fabrication method
US8390089B2 (en) Image sensor with deep trench isolation structure
KR101485653B1 (ko) Ｃｍｏｓ 이미지 센서 및 이의 형성 방법
TWI413167B (zh) 於淺溝槽隔離轉角處加入植入物之方法
JP7009684B2 (ja) 近赤外線ｃｍｏｓセンサの製造方法
US8133751B2 (en) ONO spacer etch process to reduce dark current
KR101770289B1 (ko) 이미지 센서 및 이의 형성 방법
KR102175615B1 (ko) 얕은 트렌지 가장자리 도핑을 갖는 cmos 이미지 센서
US9780137B2 (en) Mechanisms for forming image-sensor device with epitaxial isolation feature
US9401384B2 (en) Method of preparing self-aligned isolation regions between sensor elements
US8440540B2 (en) Method for doping a selected portion of a device
JP2007067401A (ja) イメージセンサ及びその製造方法
KR20110079323A (ko) 이미지 센서 및 그 제조방법
US11705475B2 (en) Method of forming shallow trench isolation (STI) structure for suppressing dark current
KR20210038829A (ko) 이미지 센서를 형성하는 방법
US8987033B2 (en) Method for forming CMOS image sensors
KR20100138087A (ko) 이미지 센서 및 그 제조방법
KR20110079326A (ko) 이미지 센서 및 그 제조방법
CN101512752A (zh) 在浅沟槽隔离拐角处的注入
KR100990522B1 (ko) 이미지 센서 및 그 제조방법
KR100840650B1 (ko) 수직형 시모스 이미지 센서의 제조 방법
KR20070034884A (ko) 씨모스 이미지 센서 제조방법
KR20100013069A (ko) 이미지 센서 및 그 제조 방법
KR20080062065A (ko) 수직형 시모스 이미지 센서의 제조 방법