TW201723850A - 快閃記憶體及其存取方法 - Google Patents

快閃記憶體及其存取方法 Download PDF

Info

Publication number
TW201723850A
TW201723850A TW104144003A TW104144003A TW201723850A TW 201723850 A TW201723850 A TW 201723850A TW 104144003 A TW104144003 A TW 104144003A TW 104144003 A TW104144003 A TW 104144003A TW 201723850 A TW201723850 A TW 201723850A
Authority
TW
Taiwan
Prior art keywords
block
page
address
mapping table
memory
Prior art date
Application number
TW104144003A
Other languages
English (en)
Other versions
TWI570559B (zh
Inventor
陳孟豪
廖炳煌
Original Assignee
點序科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 點序科技股份有限公司 filed Critical 點序科技股份有限公司
Priority to TW104144003A priority Critical patent/TWI570559B/zh
Priority to CN201610093907.6A priority patent/CN106919517B/zh
Application granted granted Critical
Publication of TWI570559B publication Critical patent/TWI570559B/zh
Publication of TW201723850A publication Critical patent/TW201723850A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

快閃記憶體及其存取方法。快閃記憶體的存取方法包括：建立全位址映射資料庫，全位址映射資料庫包括多數個頁映射表，各頁映射表被區分為多數個邏輯位址區，且各邏輯位址區包括分別對應多個邏輯頁位址的多數個儲存欄位，各儲存欄位用來儲存對應的邏輯頁位址映射的實體區塊位址以及實體頁位址；建立管理區塊，並對管理區塊寫入頁映射表索引資料；依據頁映射表索引資料以載入頁映射表的其中之一，並依據被載入的頁映射表獲得對應實體記憶區塊；以及，針對對應實體記憶區塊進行資料存取動作。

Description

快閃記憶體及其存取方法
本發明是有關於一種快閃記憶體及其存取方法，且特別是有關於一種快閃記憶體的全區域的頁位址映射方法。
隨著資訊時代的來臨，在電子裝置中設置大量的記憶體成為一種趨勢。在現今的技術中，具有非揮發性記憶能力的快閃記憶體成為最受歡迎的選項之一。
隨著資料量需求變大，且需快速存取的條件下，針對快閃記憶體所進行的邏輯位址與實體位址間的映射動作，成為關鍵的技術。在習知的技術領域中，有提出區塊映射（block mapping）、頁映射（page mapping）以及混合式映射（Hybrid mapping）等方式。其中，頁映射的方式需要很大尺寸的記憶空間來儲存映射資料庫，而區塊映射在隨機存取時所呈現的效能較差。並且，混合式映射透過一個邏輯區塊位址對應一個實體區塊位址的方式，同樣的在隨機存取時所呈現的效能並不佳，且當所存取的資料不全在相同的實體記憶區塊中時，需要進行額外的垃圾蒐集的動作，造成系統額外的負擔。
本發明提供一種快閃記憶體及其存取方法，有效增進快閃記憶體的使用效率。
本發明的快閃記憶體的存取方法，包括：建立全位址映射資料庫，全位址映射資料庫包括多數個頁映射表，各頁映射表被區分為多數個邏輯位址區，且各邏輯位址區包括分別對應多個邏輯頁位址的多數個儲存欄位，各儲存欄位用來儲存對應的邏輯頁位址映射的實體區塊位址以及實體頁位址；建立管理區塊，並對管理區塊寫入頁映射表索引資料；依據頁映射表索引資料以載入頁映射表的其中之一，並依據被載入的頁映射表獲得對應實體記憶區塊；以及，針對對應實體記憶區塊進行資料存取動作。
本發明的快閃記憶體則包括多數個實體記憶區塊以及記憶體控制器。各實體記憶區塊包括多數個實體記憶頁，記憶體控制器耦接實體記憶區塊。記憶體控制器執行：建立全位址映射資料庫，全位址映射資料庫包括多數個頁映射表，各頁映射表被區分為多數個邏輯位址區，且各邏輯位址區包括分別對應多個邏輯頁位址的多數個儲存欄位，各儲存欄位用來儲存對應的邏輯頁位址映射的實體區塊位址以及實體頁位址；建立管理區塊，並對管理區塊寫入頁映射表索引資料；依據頁映射表索引資料以載入頁映射表的其中之一，並依據被載入的頁映射表獲得對應實體記憶區塊；以及，針對對應實體記憶區塊進行資料存取動作。
基於上述，本發明提供全位址映射資料庫，透過打破記憶區塊限制，利用多個邏輯位址區分別對應全位址映射資料庫中的多數個頁映射表的方式，來使邏輯頁位址可以快速的映射到對映的實體記憶區塊的實體記憶頁，並完成資料的存取動作。如此一來，快閃記憶體的使用效率可以得到提昇，且執行隨機存取動作時的表現度也可以得到提昇。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的快閃記憶體的存取方法的流程圖。其中，步驟S110建立全位址映射資料庫。此全位址映射資料庫包括多數個頁映射表，各頁映射表被區分為多數個邏輯位址區，且各邏輯位址區包括分別對應多個邏輯頁位址的多數個儲存欄位，各儲存欄位用來儲存對應的邏輯頁位址映射的實體區塊位址以及實體頁位址。在此，請同步參照圖2，圖2繪示本發明一實施例的全位址映射資料庫的示意圖。全位址映射資料庫200包括多數個頁映射表PMT0~PMTN，各頁映射表PMT0~PMTN都可以分為多個邏輯位址區LA0~LAM。在各頁映射表PMT0~PMTN的各個邏輯位址區LA0~LAM中均包括多個儲存欄位，這些儲存欄位分別對應至多個邏輯頁位址LPA0、LPA1~LPAP。以頁映射表PMT0的邏輯位址區LA0為範例，頁映射表PMT0的邏輯位址區LA0中包括儲存欄位F0~FP，儲存欄位F0~FP分別對應邏輯頁位址LPA0 ~LPAP。
值得一提的，本發明實施例的各儲存欄位中記錄對應邏輯頁位址的實體區塊位址以及實體頁位址。以儲存欄位F0、F1為範例，儲存欄位F0儲存實體區塊位址PBA1以及實體頁位址PPA1，儲存欄位F1則儲存實體區塊位址PBA2以及實體頁位址PPA2。
請重新參照圖1，步驟S120則建立管理區塊，並對管理區塊寫入一頁映射表索引資料。在此，請同步參照圖3，圖3繪示本發明一實施例的管理區塊的示意圖。管理區塊300包括頁映射表索引資料310以及邏輯存取位址320。頁映射表索引資料310可用來對應至頁映射表0 PMT0至頁映射表3 PMT3的其中之一。
在本實施例中，頁映射表索引資料310對應至頁映射表3 PMT3，並且，在步驟S130，則依據頁映射表索引資料310來載入頁映射表PMT0~PMT3的其中之一，並依據被載入的頁映射表PMT3，且依據邏輯存取位址320來獲得對應實體記憶區塊。接著，在步驟S140，則可針對對應實體記憶區塊進行資料存取動作。
由上述的說明不難得知，透過本發明實施例的全位址映射資料庫200，各個邏輯位址區中的各個邏輯頁位址可以依據儲存欄位直接映射到任意實體記憶區塊中的任意實體記憶頁，並快速的完成資料存取的動作，有效提昇快閃記憶體的存取效率。
以下請參照圖4，圖4繪示本發明實施例的全位址映射資料庫的實施方式的示意圖。全位址映射資料庫中所包括的頁映射表0 PMT0~頁映射表N PMTN被分成多個頁映射表群組，且這些頁映射表群組被分別儲存在快閃記憶體中的多個實體記憶區塊PMTB0~PMBTN中。在本實施方式中，頁映射表0~頁映射表3為相同的頁映射表群組，並被儲存在實體記憶區塊PMTB0中，頁映射表4~頁映射表7為相同的頁映射表群組，並被儲存在實體記憶區塊PMTB1中，另外，頁映射表N-3~頁映射表N為相同的頁映射表群組，並被儲存在實體記憶區塊PMTBN中。
值得一提的，為確保儲存頁映射表的資料穩定，且可快速的提供存取，儲存頁映射表的記憶體可使用單階儲存單元（Single-level cell, SLC）的記憶胞來實施。
以下請參照圖5，圖5繪示本發明實施例的頁映射表進行整合的動作示意圖。當頁映射表需要被更新時，被更新的頁映射表會被寫入至與原頁映射表相同的實體記憶區塊中。如圖5所示，頁映射表0發生四次的更新動作，因此，更新頁映射表A1~A4依序被寫入與原頁映射表A0相同的實體記憶區塊PMTB0中。在當更新頁映射表A4被填入實體記憶區塊PMTB0後，實體記憶區塊PMTB0的可儲存空間少於一預設值，在此時，頁映射表整合動作就可以被執行。具體來說明，當頁映射表整合動作被執行時，一個新的置換實體記憶區塊NPMTB0可以被建立。並且，實體記憶區塊PMTB0中最新版本的頁映射表0 A4以及頁映射表1~頁映射表3可以被複製到置換實體記憶區塊NPMTB0中。而在完成上述的複製動作後，實體記憶區塊PMTB0可以被釋出。
透過上述的頁映射表整合動作，快閃記憶體的記憶空間不會發生浪費，且頁映射表的更新動作也可以持續被進行，提升快閃記憶體的存取效率。
附帶一提的，上述的預設值可以由工程人員預先設定，並透過軟體或硬體的實施方式來告知記憶體控制器以進行相對映的檢查及頁映射表的整合動作。
接著請參照圖6，圖6繪示本發明實施例的管理區塊的另一實施方式的示意圖。管理區塊600除包括頁映射表索引資料610、邏輯存取位址620外，另包括至少一個空白佇列631、632（圖6繪示兩個僅只是示範性的範例）。其中，空白佇列631及632可以儲存兩個空白實體記憶區塊或無有效資料記憶區塊。當發生對快閃記憶體執行資料寫入動作時，記憶體控制器可接收到寫入資料及對應的寫入邏輯位址，並將寫入資料寫入至空白佇列631中的空白實體記憶區塊中。並且，記憶體控制器可依據寫入邏輯位址以及空白實體記憶區塊以同步更新對應的頁映射表。
在空白佇列631中的空白實體記憶區塊對應的實體記憶頁有資料被寫入後，空白佇列可以被更新。
在另一方面，管理區塊600更包括有效計數值欄位640。有效計數值欄位640記錄對應實體記憶區塊中的有效記憶頁數量。透過有效計數值可以得知實體記憶區塊中有效的實體記憶頁的數量。當實體記憶區塊不敷使用時，有效計數值可以提供記憶體控制器選擇哪一個實體記憶區塊來執行垃圾整理動作。例如，當有效計數值指示某第一實體記憶區塊有效的實體記憶頁的數量只有一個時，記憶體控制器只需要整理一個實體記憶頁就可以將此第一實體記憶區塊釋放出來提供使用。
在上述的實施方式中，記憶體控制器可以判斷有效記憶頁數量是否小於一個預設的設定值，並在當有效記憶頁數量小於預設的設定值，轉存其中的有效記憶頁的資料至其他實體記憶區塊，並釋放對應實體記憶區塊。
請參照圖7，圖7繪示本發明一實施例的快閃記憶體的示意圖。快閃記憶體710包括多數個實體記憶區塊711~71N、記憶體控制器720以及靜態記憶體721。其中，各實體記憶區塊711~71N包括多數個實體記憶頁。實體記憶區塊711~71N並耦接至記憶體控制器720。
記憶體控制器720用來執行多個動作，其中，在本實施例中，記憶體控制器720建立全位址映射資料庫，其中，全位址映射資料庫包括多數個頁映射表，各頁映射表被區分為多數個邏輯位址區，且各邏輯位址區包括分別對應多個邏輯頁位址的多數個儲存欄位，各儲存欄位用來儲存對應的邏輯頁位址映射的實體區塊位址以及實體頁位址；並且，記憶體控制器720建立管理區塊，並對管理區塊寫入頁映射表索引資料；記憶體控制器720另依據頁映射表索引資料以載入頁映射表的其中之一，並依據被載入的頁映射表獲得對應實體記憶區塊；再依據寫入邏輯位址以及空白頁位址更新對應的頁映射表。
附帶一提的，記憶體控制器720可將被載入的頁映射表暫存在靜態記憶體721中。而靜態記憶體721可以內建在記憶體控制器720中，也可以外掛於記憶體控制器720之外。
關於記憶體控制器720執行各項動作的細節，在前述多個實施例及實施方式都有詳盡的介紹，在此恕不多贅述。
綜上所述，本發明透過建立全位址映射資料庫，並打破記憶體的區塊限制以進行位址映射，並進一步完成資料存取的動作。如此一來，快閃記憶體的存取動作可以更為快速，且動態的存取動作也可以順利的被完成，快閃記憶體的整體效率都可以有效的被提升。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S110~S140‧‧‧快閃記憶體的存取步驟
PMT0~PMTN‧‧‧頁映射表
200‧‧‧全位址映射資料庫
LA0~LAM‧‧‧邏輯位址區
LPA0、LPA1~LPAP‧‧‧邏輯頁位址
F0~FP‧‧‧儲存欄位
PPA1、PPA2‧‧‧實體頁位址
PBA1、PBA2‧‧‧實體區塊位址
300、600‧‧‧管理區塊
310‧‧‧頁映射表索引資料
320‧‧‧邏輯存取位址
PMTB1~PMTBN‧‧‧實體記憶區塊
A1~A4‧‧‧更新頁映射表
NPMTB0‧‧‧置換實體記憶區塊
610‧‧‧頁映射表索引資料
620‧‧‧邏輯存取位址外
631、632‧‧‧空白佇列
640‧‧‧有效計數值欄位
710‧‧‧快閃記憶體
711~71N‧‧‧實體記憶區塊
720‧‧‧記憶體控制器
721‧‧‧靜態記憶體
圖1繪示本發明一實施例的快閃記憶體的存取方法的流程圖。 圖2繪示本發明一實施例的全位址映射資料庫的示意圖。 圖3繪示本發明一實施例的管理區塊的示意圖。 圖4繪示本發明實施例的全位址映射資料庫的實施方式的示意圖。 圖5繪示本發明實施例的頁映射表進行整合的動作示意圖。 圖6繪示本發明實施例的管理區塊的另一實施方式的示意圖。 圖7繪示本發明一實施例的快閃記憶體的示意圖。
S110~S140‧‧‧快閃記憶體的存取步驟

Claims (14)

  1. 一種快閃記憶體的存取方法，包括： 建立一全位址映射資料庫，該全位址映射資料庫包括多數個頁映射表，各該頁映射表被區分為多數個邏輯位址區，且各邏輯位址區包括分別對應多個邏輯頁位址的多數個儲存欄位，各儲存欄位用來儲存對應的邏輯頁位址映射的一實體區塊位址以及一實體頁位址； 建立一管理區塊，並對該管理區塊寫入一頁映射表索引資料； 依據該頁映射表索引資料以載入該些頁映射表的其中之一，並依據被載入的頁映射表獲得一對應實體記憶區塊；以及 針對該對應實體記憶區塊進行資料存取動作。
  2. 如申請專利範圍第1項所述的快閃記憶體的存取方法，其中該些頁映射表被區分為多數個頁映射表群組，該些頁映射表群組分別被儲存在多數個實體記憶區塊中。
  3. 如申請專利範圍第2項所述的快閃記憶體的存取方法，其中當各該頁映射表群組的中的頁映射表的至少其一被更新時，一更新頁映射表被寫入對應的實體記憶區塊中。
  4. 如申請專利範圍第3項所述的快閃記憶體的存取方法，其中當各該頁映射表群組對應的實體記憶區塊的可儲存空間少於一預設值時，更包括：     建立一置換實體記憶區塊；     複製該對應的實體記憶區塊中最新的該些頁映射表至該置換實體記憶區塊中；以及     釋放該對應的實體記憶區塊。
  5. 如申請專利範圍第1項所述的快閃記憶體的存取方法，其中該管理區塊中並記錄一邏輯存取位址，且其中依據該頁映射表索引資料以載入該些頁映射表的其中之一，並依據該被載入的頁映射表獲得該對應實體記憶區塊的步驟包括：     依據該邏輯存取位址以透過該被載入的頁映射表來獲得該對應實體記憶區塊的一存取實體位址。
  6. 如申請專利範圍第1項所述的快閃記憶體的存取方法，其中更包括：     在該管理區塊中設置至少一空白佇列，其中該至少一空白佇列儲存一空白實體記憶區塊；     接收一寫入資料及對應的一寫入邏輯位址，並將該寫入資料寫入至該空白實體記憶區塊的空白實體記憶頁；以及     依據該寫入邏輯位址以及該空白實體記憶區塊更新對應的頁映射表。
  7. 如申請專利範圍第1項所述的快閃記憶體的存取方法，其中更包括：     在該管理區塊中設置一有效計數值欄位，其中，該有效計數值欄位記錄該對應實體記憶區塊的一有效記憶頁數量；以及     在當該有效記憶頁數量小於一設定值時，轉存該對應實體記憶區塊中的有效記憶頁的資料至其他實體記憶區塊，並釋放該對應實體記憶區塊。
  8. 一種快閃記憶體，包括：     多數個實體記憶區塊，各該實體記憶區塊包括多數個實體記憶頁；以及     一記憶體控制器，耦接該些實體記憶區塊，其中該記憶體控制器執行：         建立一全位址映射資料庫，該全位址映射資料庫包括多數個頁映射表，各該頁映射表被區分為多數個邏輯位址區，且各該邏輯位址區包括分別對應多個邏輯頁位址的多數個儲存欄位，各該儲存欄位用來儲存對應的邏輯頁位址映射的一實體區塊位址以及一實體頁位址；         建立一管理區塊，並對該管理區塊寫入一頁映射表索引資料；        依據該頁映射表索引資料以載入該些頁映射表的其中之一，並依據被載入的頁映射表獲得一對應實體記憶區塊；以及         針對該對應實體記憶區塊進行資料存取動作。
  9. 如申請專利範圍第8項所述的快閃記憶體，其中該記憶體控制器更區分該些頁映射表被為多數個頁映射表群組，該些頁映射表群組分別被儲存在該些實體記憶區塊中。
  10. 如申請專利範圍第9項所述的快閃記憶體，其中當各該頁映射表群組的中的頁映射表的至少其一被更新時，一更新頁映射表被寫入對應的實體記憶區塊中
  11. 如申請專利範圍第10項所述的快閃記憶體，其中該記憶體控制器更複製該對應的實體記憶區塊中最新的該些頁映射表至該置換實體記憶區塊中，並釋放該對應的實體記憶區塊。
  12. 如申請專利範圍第8項所述的快閃記憶體，其中該記憶體控制器依據該邏輯存取位址以透過該被載入的頁映射表來獲得該對應實體記憶區塊的一存取實體位址。
  13. 如申請專利範圍第8項所述的快閃記憶體，其中該記憶體控制器更在該管理區塊中設置至少一空白佇列，其中該至少一空白佇列儲存一空白實體記憶區塊，並接收一寫入資料及對應的一寫入邏輯位址，並將該寫入資料寫入至該空白實體記憶區塊的空白實體記憶頁，且依據該寫入邏輯位址以及該空白實體記憶區塊更新對應的頁映射表。
  14. 如申請專利範圍第8項所述的快閃記憶體，其中該記憶體控制器更在該管理區塊中設置一有效計數值欄位，其中，該有效計數值欄位記錄該對應實體記憶區塊的一有效記憶頁數量，並在當該有效記憶頁數量小於一設定值時，轉存該對應實體記憶區塊中的有效記憶頁的資料至其他實體記憶區塊，並釋放該對應實體記憶區塊。
TW104144003A 2015-12-28 2015-12-28 快閃記憶體及其存取方法 TWI570559B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104144003A TWI570559B (zh) 2015-12-28 2015-12-28 快閃記憶體及其存取方法
CN201610093907.6A CN106919517B (zh) 2015-12-28 2016-02-19 闪存及其访问方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104144003A TWI570559B (zh) 2015-12-28 2015-12-28 快閃記憶體及其存取方法

Publications (2)

Publication Number Publication Date
TWI570559B TWI570559B (zh) 2017-02-11
TW201723850A true TW201723850A (zh) 2017-07-01

Family

ID=58608261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104144003A TWI570559B (zh) 2015-12-28 2015-12-28 快閃記憶體及其存取方法

Country Status (2)

Country Link
CN (1) CN106919517B (zh)
TW (1) TWI570559B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761440B (zh) * 2018-01-30 2022-04-21 韓商愛思開海力士有限公司 記憶體存取方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629591B (zh) * 2017-08-30 2018-07-11 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI661303B (zh) * 2017-11-13 2019-06-01 慧榮科技股份有限公司 存取快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI650644B (zh) * 2018-01-05 2019-02-11 慧榮科技股份有限公司 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
CN109445699A (zh) * 2018-10-23 2019-03-08 江苏华存电子科技有限公司 一种快速响应空白数据区读取动作的系统
CN109446109B (zh) * 2018-10-25 2021-06-29 江苏华存电子科技有限公司 一种混合型记录实体映像表的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526452B2 (ja) * 2001-12-18 2004-05-17 株式会社東芝 ディスクアレイ装置及びデータバックアップ方法
TW200832440A (en) * 2007-01-25 2008-08-01 Genesys Logic Inc Flash memory translation layer system
US8677098B2 (en) * 2008-01-11 2014-03-18 International Business Machines Corporation Dynamic address translation with fetch protection
CN101727295B (zh) * 2008-10-31 2012-01-04 西安奇维测控科技有限公司 一种基于虚拟块闪存地址映射的数据写入及读出方法
US8219781B2 (en) * 2008-11-06 2012-07-10 Silicon Motion Inc. Method for managing a memory apparatus, and associated memory apparatus thereof
US8364931B2 (en) * 2009-06-29 2013-01-29 Mediatek Inc. Memory system and mapping methods using a random write page mapping table
CN102479154B (zh) * 2010-11-30 2015-03-11 慧荣科技股份有限公司 用来进行超区块管理的方法、记忆装置及其控制器
TWI486767B (zh) * 2012-06-22 2015-06-01 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US9563551B2 (en) * 2013-06-20 2017-02-07 Silicon Motion, Inc. Data storage device and data fetching method for flash memory
US9208074B2 (en) * 2013-08-30 2015-12-08 Silicon Motion, Inc. Updating address mapping in sub-intervals in a flash memory data storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761440B (zh) * 2018-01-30 2022-04-21 韓商愛思開海力士有限公司 記憶體存取方法

Also Published As

Publication number Publication date
CN106919517A (zh) 2017-07-04
CN106919517B (zh) 2021-01-26
TWI570559B (zh) 2017-02-11

Similar Documents

Publication Publication Date Title
TWI570559B (zh) 快閃記憶體及其存取方法
US10318434B2 (en) Optimized hopscotch multiple hash tables for efficient memory in-line deduplication application
JP6778170B2 (ja) 持続性記憶装置からデータを読み取る方法およびシステム、ならびに非一時的記憶媒体
TWI683217B (zh) 使用去重複dram系統演算法架構的去重複記憶體模組及其方法
JP6385468B2 (ja) ファイルアクセス方法及び関係するデバイス
US7844772B2 (en) Device driver including a flash memory file system and method thereof and a flash memory device and method thereof
KR101596652B1 (ko) 비휘발성 메모리에 대한 탄력적인 웨어 관리
US10296250B2 (en) Method and apparatus for improving performance of sequential logging in a storage device
US10496543B2 (en) Virtual bucket multiple hash tables for efficient memory in-line deduplication application
US10437738B2 (en) Storage device performing hashing-based translation between logical address and physical address
JP2008192154A (ja) メモリマッピング方法およびメモリマッピングシステム
JP2014071905A (ja) コンピュータシステム及びコンピュータシステムのデータ管理方法
WO2021027340A1 (zh) 一种键值kv的存储方法、装置及存储设备
US9965398B2 (en) Method and apparatus for simplified nameless writes using a virtual address table
JP2018160189A (ja) メモリシステム
JP2015191294A (ja) メモリコントローラ、メモリシステム及びメモリ制御方法
TWI635391B (zh) 快閃記憶體以及其管理方法
US20150347290A1 (en) Semiconductor device
US20200364140A1 (en) Memory system and non-transitory computer readable recording medium
US10169250B2 (en) Method and apparatus method and apparatus for controlling access to a hash-based disk
US20220164135A1 (en) Apparatus, method and computer program for managing memory page updates within non-volatile memory
JP2017224112A (ja) メモリシステムおよびメモリ管理装置
JP2015191295A (ja) メモリコントローラ、メモリシステム及びメモリ制御方法
CN117991992A (zh) 基于小分区zns ssd的数据写入方法、系统、设备及介质