CN109445699A - 一种快速响应空白数据区读取动作的系统 - Google Patents
一种快速响应空白数据区读取动作的系统 Download PDFInfo
- Publication number
- CN109445699A CN109445699A CN201811236599.3A CN201811236599A CN109445699A CN 109445699 A CN109445699 A CN 109445699A CN 201811236599 A CN201811236599 A CN 201811236599A CN 109445699 A CN109445699 A CN 109445699A
- Authority
- CN
- China
- Prior art keywords
- dummy block
- quick response
- data area
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0662—Virtualisation aspects
- G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Abstract
本发明提供一种快速响应空白数据区读取动作的系统,在闪存内存中设置一个Dummy Block,所述Dummy Block的读取步骤如下:步骤一:接收上层读取命令,计算逻辑位置;步骤二:使用逻辑位置找到映像表上对应的实体位置;步骤三:如果实体位置是指向Dummy Block,直接读取Dummy Block的数据传出。如果实体位置不是指向Dummy Block,则读取状态表,进一步读取实体数据。本发明在闪存内存中设置一个Dummy Block,缩短了闪存中读取状态表的时间,提高了空白数据区域的读取速度,即加快相应数据速度。
Description
技术领域
本发明涉及存储装置技术,具体涉及一种快速响应空白数据区读取动作的系统。
背景技术
随着半导体存储技术的发展,以闪存介质作为数据存储介质的存储装置如闪存盘已较为普及,而此类存储装置的主要成本是闪存介质芯片。而生产闪存介质芯片的厂家越来越多,各厂家生产的闪存介质芯片的类型和所使用的技术也可能存在较大差异,旨在提高闪存介质芯片数据读写速度的技术也是不断更新,如外部交叉读写技术(inter leave)、内部交叉读写技术、多阶读写技术(two plane)等。
在储存装置控制器的管理上,系统写入的位置与储存装置的实体位置是固定一对一的位置,由于系统的逻辑位置与储存装置的实体位置不会是依照同样的顺序放置,所以在管理上有一个映像表,来记录逻辑位置与实体位置链接,并且实体位置会有一个闪存装置的储存单元状态表。
现行控制器为了减少成本,不会使用太大的内存去将整个储存装置的映像表以及状态表放在内存中,所以会需要将大部分的表存在闪存装置中,在需要的时候才将其读出,只在控制器内存存放少部分映像表。
由于读取状态表会占用多余的时间,拖慢响应速度。因此,研发一种缩短读取状态表的方法,提高闪存中空白数据区快速响应具有广泛的应用前景。
发明内容
为了解决上述的以及其他潜在的技术问题,所以本发明针对现有技术做改进,加快响应数据速度。本发明的实施例提供了快速响应空白数据区读取动作的系统,
在闪存内存中设置一个Dummy Block,其特征在于,所述Dummy Block的读取步骤如下:
步骤一:接收上层读取命令,计算逻辑位置;
步骤二:使用逻辑位置找到映像表上对应的实体位置;
步骤三:如果实体位置是指向Dummy Block,直接读取Dummy Block的数据传出。
于本发明的一实施例中,当上层输入的逻辑位置是在尚未使用的数据区时,读取Dummy Block的数据传出。
于本发明的一实施例中,所述Dummy Block包括控制逻辑、执行单元和存储器管理单元。
于本发明的一实施例中,所述存储区管理单元用于将Dummy Block逻辑地址翻译为物理存储器地址。
于本发明的一实施例中,所述闪存包括存储器本体、地址表单元、数据组单元及控制模块。该存储器本体用于存储第一数据及该第一数据的第一地址,该数据组单元用于存储第二数据,该地址表单元存储该第二数据在该存储器本体的第二地址;该控制模块用于判断访问地址是匹配该第一地址还是该第二地址,若该访问地址匹配该第一地址,该控制模块用于根据存储器存取控制逻辑读取该第一数据;若该访问地址匹配该第二地址,该控制模块用于直接读取该第二数据。
该控制模块包括地址判断单元及数据导出控制单元,该地址判断单元用于接收该访问地址及判断该访问地址是匹配该第一地址还是该第二地址。该数据导出控制单元用于直接读取该第二数据及根据该存储器存取控制逻辑读取该第一数据。
该存储器本体还用于存储第三数据及该第三数据的第三地址,该第三地址为该第二地址的镜像地址,该第三数据是该存储器本体释放该第二数据后的存储空间所存储的数据。该控制模块用于判断该访问地址是否匹配该第三地址。若是,该控制模块用于根据该存储器存取控制逻辑存储或读取该第三数据。
于本发明的一实施例中,该快速响应系统还包括一控制器,控制器根据逻辑位置找到映像表上对应的实体位置。具体是把逻辑位置映射到一个可用的且为空的物理位置,并把映像表储存到Dummy Block的储存器管理单元中。然后逻辑位置不变,重新找到新对应的实体位置,再进行后续的读、写和擦除操作。
于该闪存被启动时选择性产生该对照表,并将该对照表储存于该暂存内存及该对照表储存区,且该控制器根据一输入指令对该闪存进行一存取动作,并根据该存取动作修改储存于该暂存内存的对照表,且该控制器该侦测储存于该对照表储存区的对照表及储存于该暂存内存的对照表之间是否有差异,若是,便将储存于该暂存内存的对照表复制于该对照表储存区。
于本发明的一实施例中,如果实体位置不是指向Dummy Block,则读取状态表,进一步读取实体数据。
于本发明的一实施例中,闪存内存中储存一逻辑位置和实体位置的映像表。
于本发明的一实施例中,所述映像表包含多个实体位置与多个逻辑位置之间的对应关系。
于本发明的一实施例中,所述控制器根据所述映像表对存储的数据执行写入操作。
于本发明的一实施例中,所述闪存装置还包括数据加载单元,用于将闪存中的数据加载至内存;修改命令存储单元,用于将对内存中的数据的修改命令保存至静态存储器;修改命令读取单元,用于在系统启动时,读取所述静态存储器中存储的修改命令;数据拷贝单元,用于对内存中的数据执行所述修改命令读取单元读取的修改命令,得到更新后的数据,并将更新后的数据拷贝至闪存,或者在所述静态存储器满时,将内存中的数据拷贝至闪存。
初始化单元,用于对所述静态存储器进行初始化,将所述静态存储器初始化为可访问状态。初始化单元,用于对所述静态存储器进行初始化,将所述静态存储器初始化为可访问状态。
如上所述,本发明的快速响应空白数据区读取动作的系统具有以下有益效果:
本发明在闪存内存中设置一个Dummy Block,缩短了闪存中读取状态表的时间,提高了空白数据区域的读取速度,即加快相应数据速度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1显示为本发明的系统架构图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
如本领域技术人员所知,闪存介质即闪存芯片由一个或多个晶粒(die)封装而成,每个晶粒中包括一个或多个阶(plane),每个阶包括若干个存储块(Block),每个存储块由多个页(Page)构成,每页包含多个扇区。闪存介质存储数据的特性是以页为单位写入数据,以块为单位擦除数据;在写入数据时,按页的扇区顺序写入。在闪存介质中按顺序给存储块分配地址,分配了地址的存储快称为物理块,而在使用过程中具有划分块的虚构地址称为逻辑地址,逻辑地址与物理地址之间通过地址映射表建立映射关系。
请参阅图1。须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
本实施例的目的在于提供一种快速响应空白数据区读取动作的系统,闪存存储装置包括存储器本体、地址表单元、数据组单元及控制模块。该存储器本体用于存储第一数据及该第一数据的第一地址,该数据组单元用于存储第二数据,该地址表单元存储该第二数据在该存储器本体的第二地址;该控制模块用于判断访问地址是匹配该第一地址还是该第二地址,若该访问地址匹配该第一地址,该控制模块用于根据存储器存取控制逻辑读取该第一数据;若该访问地址匹配该第二地址,该控制模块用于直接读取该第二数据。
该控制模块包括地址判断单元及数据导出控制单元,该地址判断单元用于接收该访问地址及判断该访问地址是匹配该第一地址还是该第二地址。该数据导出控制单元用于直接读取该第二数据及根据该存储器存取控制逻辑读取该第一数据。
该存储器本体还用于存储第三数据及该第三数据的第三地址,该第三地址为该第二地址的镜像地址,该第三数据是该存储器本体释放该第二数据后的存储空间所存储的数据。该控制模块用于判断该访问地址是否匹配该第三地址。若是,该控制模块用于根据该存储器存取控制逻辑存储或读取该第三数据。
该快速响应系统还包括一控制器,控制器根据逻辑位置找到映像表上对应的实体位置。具体是把逻辑位置映射到一个可用的且为空的物理位置,并把映像表储存到DummyBlock的储存器管理单元中。然后逻辑位置不变,重新找到新对应的实体位置,再进行后续的读、写和擦除操作。
在闪存装置接收到开始的命令之后,将闪存中的数据加载至内存;读取静态存储器中存储的修改命令,对内存中的数据执行所述修改命令,将内存中的数据拷贝至闪存,并清空静态存储器中存储的修改命令;在对内存中的数据执行修改命令时,将所述修改命令保存至静态存储器;当所述静态存储器已满时,将内存中的数据拷贝至闪存。
在闪存内存中设置一个Dummy Block,当上层输入的逻辑位置是在尚未使用的数据区时,读取Dummy Block的数据传出。所述Dummy Block包括控制逻辑、执行单元和存储器管理单元。控制器根据逻辑位置找到映像表上对应的实体位置。所述存储区管理单元用于将Dummy Block地址翻译为物理存储器地址,闪存内存中储存一逻辑位置和实体位置的映像表,映像表包含多个实体区块与多个逻辑位置之间的对应关系。
所述Dummy Block的读取步骤如下:
步骤一:接收上层读取命令,计算逻辑位置;
步骤二:使用逻辑位置找到映像表上对应的实体位置;
步骤三:如果实体位置是指向Dummy Block,直接读取Dummy Block的数据传出。如果实体位置不是指向Dummy Block,则读取状态表,进一步读取实体数据。
综上所述,本发明实施例将在闪存内存中设置一个Dummy Block,当上层输入的逻辑位置是在尚未使用的数据区时,读取Dummy Block的数据传出。缩短了闪存中读取状态表的时间,提高了空白数据区域的读取速度,即加快相应数据速度。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中包括通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种快速响应空白数据区读取动作的系统,在闪存内存中设置一个Dummy Block,其特征在于,所述Dummy Block的读取步骤如下:
步骤一:接收上层读取命令,计算逻辑位置;
步骤二:使用逻辑位置找到映像表上对应的实体位置;
步骤三:如果实体位置是指向Dummy Block,直接读取Dummy Block的数据传出。
2.根据权利要求1所述的快速响应空白数据区读取动作的系统,其特征在于:当上层输入的逻辑位置是在尚未使用的数据区时,读取Dummy Block的数据传出。
3.根据权利要求1所述的快速响应空白数据区读取动作的系统,其特征在于:如果实体位置不是指向Dummy Block,则读取状态表,进一步读取实体数据。
4.根据权利要求1所述的快速响应空白数据区读取动作的系统,其特征在于:所述Dummy Block包括控制逻辑、执行单元和存储器管理单元。
5.根据权利要求3所述的快速响应空白数据区读取动作的系统,其特征在于:所述存储管理单元用于将Dummy Block逻辑地址翻译为物理存储器地址。
6.根据权利要求1所述的快速响应空白数据区读取动作的系统,其特征在于:所述闪存包括存储器本体、地址表单元、数据组单元及控制模块。
7.根据权利要求1所述的快速响应空白数据区读取动作的系统,其特征在于:系统还包括一控制器,控制器根据逻辑位置找到映像表上对应的实体位置。
8.根据权利要求7所述的快速响应空白数据区读取动作的系统,其特征在于:所述控制器根据所述映像表对存储的数据执行写入操作。
9.根据权利要求1所述的快速响应空白数据区读取动作的系统,其特征在于:闪存内存中储存一逻辑位置和实体位置的映像表。
10.根据权利要求9所述的快速响应空白数据区读取动作的系统,其特征在于:所述映像表包含多个实体位置与多个逻辑位置之间的对应关系。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811236599.3A CN109445699A (zh) | 2018-10-23 | 2018-10-23 | 一种快速响应空白数据区读取动作的系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811236599.3A CN109445699A (zh) | 2018-10-23 | 2018-10-23 | 一种快速响应空白数据区读取动作的系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109445699A true CN109445699A (zh) | 2019-03-08 |
Family
ID=65548509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811236599.3A Pending CN109445699A (zh) | 2018-10-23 | 2018-10-23 | 一种快速响应空白数据区读取动作的系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109445699A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115686379A (zh) * | 2022-12-14 | 2023-02-03 | 江苏华存电子科技有限公司 | 一种优化闪存中空白数据区管理的方法及系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101539887A (zh) * | 2009-05-06 | 2009-09-23 | 美商威睿电通公司 | 快闪存储器管理方法与计算机系统 |
CN101826053A (zh) * | 2009-03-03 | 2010-09-08 | 慧国(上海)软件科技有限公司 | 闪存的存取方法及闪存装置 |
CN106919517A (zh) * | 2015-12-28 | 2017-07-04 | 点序科技股份有限公司 | 闪存及其访问方法 |
-
2018
- 2018-10-23 CN CN201811236599.3A patent/CN109445699A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101826053A (zh) * | 2009-03-03 | 2010-09-08 | 慧国(上海)软件科技有限公司 | 闪存的存取方法及闪存装置 |
CN101539887A (zh) * | 2009-05-06 | 2009-09-23 | 美商威睿电通公司 | 快闪存储器管理方法与计算机系统 |
CN106919517A (zh) * | 2015-12-28 | 2017-07-04 | 点序科技股份有限公司 | 闪存及其访问方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115686379A (zh) * | 2022-12-14 | 2023-02-03 | 江苏华存电子科技有限公司 | 一种优化闪存中空白数据区管理的方法及系统 |
CN115686379B (zh) * | 2022-12-14 | 2024-02-20 | 江苏华存电子科技有限公司 | 一种优化闪存中空白数据区管理的方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8131911B2 (en) | Data writing method, and flash storage system and controller using the same | |
CN103946811B (zh) | 用于实现具有不同操作模式的多级存储器分级结构的设备和方法 | |
CN101957726B (zh) | 双列直插式存储模块中的相变存储器 | |
US8180953B2 (en) | Data accessing method for flash memory, and storage system and controller system thereof | |
US8650379B2 (en) | Data processing method for nonvolatile memory system | |
US8144515B2 (en) | Interleaved flash storage system and method | |
EP1537483B1 (en) | A memory circuit comprising a non-volatile ram and a ram | |
US8321633B2 (en) | Memory card and method for storing data on memory card | |
US20080046639A1 (en) | Memory system with nonvolatile semiconductor memory | |
US10459635B2 (en) | Window based mapping | |
US7245527B2 (en) | Nonvolatile memory system using magneto-resistive random access memory (MRAM) | |
US8705302B2 (en) | Semiconductor memory devices having self-refresh capability | |
US20100042774A1 (en) | Block management method for flash memory, and storage system and controller using the same | |
CN105808455B (zh) | 访问内存的方法、存储级内存及计算机系统 | |
CN104346290A (zh) | 存储装置、计算机系统及其操作方法 | |
US9619380B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
CN109947662A (zh) | 存储器系统及其操作方法 | |
TWI790456B (zh) | 記憶體定址方法及相關聯的控制器 | |
TWI668573B (zh) | 用於在突然斷電時降低功率消耗之資料儲存方法和資料儲存設備 | |
CN104239096A (zh) | Android系统实现安全数据区的方法及装置 | |
US8423707B2 (en) | Data access method for flash memory and storage system and controller using the same | |
EP3391229B1 (en) | Technologies for contemporaneous access of non-volatile and volatile memory in a memory device | |
US9703593B2 (en) | Apparatus and method for memory overlay | |
CN111352854A (zh) | 存储装置、控制器及操作存储装置的方法 | |
CN109445699A (zh) | 一种快速响应空白数据区读取动作的系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190308 |