TW201719135A - 衝擊試驗模組及其測試板 - Google Patents

衝擊試驗模組及其測試板 Download PDF

Info

Publication number
TW201719135A
TW201719135A TW104139645A TW104139645A TW201719135A TW 201719135 A TW201719135 A TW 201719135A TW 104139645 A TW104139645 A TW 104139645A TW 104139645 A TW104139645 A TW 104139645A TW 201719135 A TW201719135 A TW 201719135A
Authority
TW
Taiwan
Prior art keywords
test
wafer
test board
fixing holes
electronic component
Prior art date
Application number
TW104139645A
Other languages
English (en)
Other versions
TWI573995B (zh
Inventor
洪炳淇
黃士庭
Original Assignee
環維電子(上海)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環維電子(上海)有限公司 filed Critical 環維電子(上海)有限公司
Priority to TW104139645A priority Critical patent/TWI573995B/zh
Application granted granted Critical
Publication of TWI573995B publication Critical patent/TWI573995B/zh
Publication of TW201719135A publication Critical patent/TW201719135A/zh

Links

Landscapes

  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

一種衝擊試驗模組及其測試板。測試板用於承載多個電子元件,以進行機械衝擊試驗,其中機械衝擊試驗在峰值加速度大於2900G,衝擊時間小於0.3ms的條件下進行。測試板包括多個貫穿測試板而形成的固定孔以及多個晶片預設區,其中多個晶片預設區分別用以設置多個電子元件,且每一個晶片預設區的周圍設有至少四個環繞所述晶片預設區的固定孔。

Description

衝擊試驗模組及其測試板
本發明是關於一種衝擊試驗模組及其測試板,且特別是關於一種可適用於超過標準機械衝擊測試的衝擊試驗模組及其測試板。
當系統或模組遭受到衝擊時,在電路板上之電子元件往往因為焊接不良,或者因結構設計所產生的自然振動頻率,而放大由系統或模組所傳遞至電子元件之衝擊能量。對於電子元件而言,體積越小則自然頻率(Nature frequency)越高。
當系統或模組等產品在運輸過程中的震動,或突然施加外力時,所造成的機械衝擊可能擾亂產品的操作特性。因此,對於質量輕且體積小的IC晶片等電子元件進行衝擊試驗時,通常會進行機械衝擊測試,以確認產品在受到嚴重的衝擊時,所可能產生的問題。
舉例而言,在評估手持產品模組(module)在衝擊試驗環境下,電路板上的電子元件或焊點是否發生任何不良的情況時,可利用電路板階掉落試驗(board-level drop test),測試手段是利用標準化的測試板(EVB)及標準測試方法(JESD22-B111)來評估元件的焊點是否有問題。
請參照圖1A及圖1B,分別顯示習知技術的測試模組以及標準化測試板。請參照圖1A,測試模組1包括載具11以及標準化測試板10。
請參照圖1A及圖1B,詳細而言,多個電子元件13通過表面 黏著技術(surface mount technology,SMT)被焊接在標準化測試板10上。另外,標準化測試板10具有四個螺絲孔100a~100d,且四個螺絲孔100a~100d分別位於標準化測試板10的四個角落。當標準化測試板10放置於載具11上時,多個螺栓12a~12d分別通過螺絲孔100a~100d將標準化測試板10鎖附在載具11上,以進行測試。
然而,前述的測試模組1僅適用於標準測試方法,也就是峰值加速度(peak acceleration)小於2900G,衝擊時間0.3ms的條件下進行測試。當測試條件更嚴苛時,例如峰值加速度為10000G,衝擊時間小於0.25ms時,原先的標準化測試板10在測試之後會變形翹曲(warpage),且設置於標準化測試板10上的部份電子元件13會損壞,而造成技術人員無法判定焊接品質。因此,原先的標準化測試板10已無法適用在更嚴苛的測試條件。
本發明提供一種衝擊試驗模組及其測試板,可適用在峰值加速度超出標準測試方法(JESD22-B111),如10000G,衝擊時間0.25ms的條件下進行機械衝擊測試。
本發明其中一實施例提供一種測試板,用於承載多個電子元件,以進行機械衝擊試驗,其中機械衝擊試驗在峰值加速度大於2900G,衝擊時間小於0.3ms的條件下進行,其中所述測試板包括多個貫穿測試板而形成的固定孔以及多個晶片預設區,其中多個晶片預設區分別用以設置多個電子元件,且每一個晶片預設區的周圍設有至少四個環繞晶片預設區的固定孔。
本發明另一實施例提供一種衝擊試驗模組,用於承載多個電子元件,以進行機械衝擊試驗,其中機械衝擊試驗在加速度值大於2900G,脈衝時間週期小於0.3ms的條件下進行。衝擊試驗模組包括測試板、承載治具以及多個固定件。測試板包括多個貫穿測試板而形成的固定孔以及多個晶片預設區,其中多個晶片預設 區分別用以設置多個電子元件,且每一個晶片預設區的周圍設有至少四個環繞晶片預設區的固定孔。承載治具用以承載至少一個測試板。多個固定件用以分別穿設多個固定孔,以將測試板固定於承載治具。
綜上所述,本發明所提供的衝擊試驗模組及其測試板,在每一個電子元件的周圍皆設置固定件,可應用於更嚴苛的測試條件。除此之外,可排除因測試板設計不良而造成電子元件損壞的問題,而相對提高測試的準確性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
1‧‧‧習知測試模組
11‧‧‧載具
10‧‧‧標準化測試板
12a~12d‧‧‧螺栓
100a~100d‧‧‧螺絲孔
13‧‧‧電子元件
2‧‧‧衝擊試驗模組
21‧‧‧承載治具
210‧‧‧底部
20‧‧‧測試板
200‧‧‧晶片預設區
201‧‧‧固定孔
200c‧‧‧中心點
22‧‧‧固定件
211‧‧‧支撐部
211a‧‧‧支撐部頂面
S、W1~W4‧‧‧曲線
D‧‧‧距離
D1‧‧‧對角線長度的一半
圖1A繪示習知的測試模組的立體示意圖。
圖1B繪示習知的測試板及電子元件的俯視示意圖。
圖2A繪示本發明實施例的測試板的俯視示意圖。
圖2B繪示圖2A中的測試板在區域A的局部放大圖。
圖3A繪示本發明實施例的衝擊試驗模組的立體圖。
圖3B繪示圖3A中沿線IIIB-IIIB的剖面示意圖。
圖4繪示固定件與電子元件在不同距離時,測試板的位移量以及焊點剝離應力的模擬測試結果。
圖5繪示固定件與電子元件在不同距離時,電子元件的彎曲量的模擬測試結果。
圖2A繪示本發明一實施例的測試板的俯視示意圖。本發明實施例所提供的測試板20用以承載多個電子元件13,以進行機械衝擊試驗(mechanical shock test)。前述的機械衝擊試驗可以是電路板階掉落試驗(board-level drop test),測試時的峰值加速度(acceleration peak)超出標準測試方法(JESD22-B111),也就是大於2900G,且衝擊時間(pulse duration)小於0.3ms。
如圖2A所示,本發明實施例的測試板20上已佈設多條線路(未圖示),且具有多個貫穿測試板20而形成的多個固定孔201。當多個電子元件13設置於測試板20時,至少四個固定孔201對稱地環繞每一個電子元件13的周圍,且電子元件13至其中一個所述固定孔201的最短距離等於或大於電子元件13的對角線長度的一半。
詳細而言,在本發明實施例中,測試板20上已預先定義出多個晶片預設區200。每一個晶片預設區200分別用以放置一個電子元件13。前述的電子元件13例如是手持式產品的積體電路晶片(IC chip)。具體而言,電子元件13可通過表面黏著技術(surface mount technology)焊接於測試板20上,並設置於晶片預設區200中。
在本實施例中,晶片預設區200的面積大小與邊界和電子元件13的尺寸相符。也就是說,晶片預設區200的大小可以根據電子元件13的尺寸來設計,在本發明實施例中並不特別限制。另外,在本發明實施例中,電子元件13為四邊形,因此晶片預設區200也呈四邊形,但電子元件13也可以是其他形狀,晶片預設區200的形狀亦根據電子元件13的尺寸來設計,本發明並不加以限定。
如圖2A所示,在本發明實施例中,測試板20上的多個固定孔201是呈矩陣排列,且在每一個晶片預設區200的周圍設有至少四個環繞晶片預設區200的固定孔201。
進一步而言,請配合參照圖2B,顯示圖2A中的測試板在區域A的局部放大圖。如圖2B所示,晶片預設區200具有一中心點200c及四個頂點(未標號)。前述環繞晶片預設區200的四個固定孔201會大致對稱地設置於晶片預設區200的周圍。也就是說,在晶片預設區200的每一邊界或每一個頂點會分別對應設有一個固定孔201。
如此,當電子元件13被設置在晶片預設區200,且測試板20通過固定孔201設置於承載治具並進行測試時,可使電子元件13 周圍的應力分布較平均。
在圖2B所示實施例中,四個固定孔201是分別對應晶片預設區200的四個頂點所設置,並分別和晶片預設區相隔預定距離。
在本實施例中,晶片預設區200的中心點200c分別與四個固定孔201所形成的四條連線,會分別通過晶片預設區200的四個頂點。須說明的是,四個固定孔201和晶片預設區200的距離若太近,在後續的機械衝擊測試中,很容易造在電子元件13的邊角累積應力,而造成電子元件13損壞。
因此,固定孔201的中軸線和晶片預設區200之間的距離D等於或大於晶片預設區200的對角線長度的一半,也就是等於或大於中心點200c與晶片預設區200的頂點之間的最短距離D1,可避免電子元件13在機械衝擊測試過程中損壞的問題。
此外,在本發明實施例中,並沒有特別限制固定孔201的位置。在其他實施例中,四個固定孔201也可以對應晶片預設區200的四邊而形成在晶片預設區200的周圍。也就是說,晶片預設區200的中心點200c與四個固定孔201的中軸線所形成的四條連線,是分別和晶片預設區200的四邊相交。據此,只要晶片預設區200至固定孔201的最短距離是等於或大於晶片預設區200的對角線長度的一半,本發明實施例中並沒有限制固定孔201的位置。
在本實施例中,上述四個固定孔201和晶片預設區200之間的距離皆相等,但在其他實施例中,四個固定孔201和晶片預設區200之間的距離不一定相同。然而,只要四個固定孔201之中,和晶片預設區200之間的最短距離是等於或大於晶片預設區200的對角線長度的一半,即可達到本發明之效果。
另外,本發明實施例中的測試板20的厚度較厚,也有利於使測試板20被應用在較嚴苛的測試條件(峰值加速度10000G,衝擊時間小於0.3ms)中。因此,本發明實施例的測試板20的厚度相較 於習知的標準測試板20的厚度更厚。通常習知的標準測試板20的厚度為1mm,本發明實施例所提供的測試板20的厚度可增加至1.25mm以上。
請參照圖3A及圖3B。圖3A繪示本發明實施例的衝擊試驗模組的立體圖,圖3B繪示圖3A中沿線IIIB-IIIB的剖面示意圖。本發明實施例的衝擊試驗模組2包括測試板20、承載治具21及多個固定件22。
測試板可以是圖2A所示的測試板20,本實施例中的測試板20和前一實施例相同的部分不再贅述。在本實施例中,測試板20的每一個晶片預設區200已經分別設置一個電子元件13。
請一併參照圖3A與圖3B,承載治具21用以承載至少一個測試板20。在本實施例中,承載治具21包括一外框(未標號)、一底部210以及多個由底部210朝向測試板20突出的支撐部211,其中支撐部211的位置是對應於測試板20的多個固定孔201的位置。
當測試板20設置於承載治具21上時,多個固定件22分別穿設多個固定孔201,以將測試板20固定於承載治具21。詳細而言,請參照圖3B,每一個支撐部211的頂面211a設有一定位孔(未標號)。當固定件22穿過對應的固定孔201之後,固定於支撐部211的定位孔內,從而將測試板20固定於承載治具21。在本發明實施例中,固定件22可以是螺栓或螺釘等鎖附元件,固定孔201與定位孔可以是用來配合固定件22的螺孔。
須說明的是,當測試板20被固定在承載治具21上之後,除了被支撐部211所支撐的部分之外,其他部分會懸空設置於承載治具21的底部210上方。因此,在機械衝擊測試的過程中,特別是在峰值加速度10000G,衝擊時間0.25ms的測試條件下,測試板20沒有被固定件22固定的部分,會以固定件22為支點而上下振動。
由於在測試過程中,應力會集中在固定件22的附近。若是固 定件22與電子元件13的距離太近,集中於固定件22附近的應力會導致電子元件13損壞。
據此,在本發明實施例中,固定件22至電子元件13的距離(也就是前述固定孔201至晶片預設區200的距離D)需等於或大於電子元件13的對角線長度的一半距離,亦即是D1的距離,以免電子元件13在測試過程中損壞。
請參照圖4,繪示固定件與電子元件在不同距離時,測試板的位移量以及焊點剝離應力的模擬測試結果。在本實驗例中,電子元件的對角線長度為16.4mm,因此對角線長度的一半為8.2mm。
在圖4中,曲線S代表在相同的測試條件(峰值加速度10000G,衝擊時間0.25ms)下,不同的距離D時,所模擬出的電子元件的焊點剝離應力(land solder peeling stress)。由圖4可以看出,當距離D為4.92mm或8.04mm時,也就是小於對角線長度的一半(8.2mm)時,所模擬出的焊點剝離應力值會達到38MPa至51MPa左右。而當焊點剝離應力值在35MPa以上時,在實際進行機械衝擊測試時,仍有可能造成電子元件損壞。
因此,使固定孔201至晶片預設區200的距離D大於8.2mm,可確保電子元件不會因測試板設計不良,導致在測試過程中被損壞,而可得到較準確的測試結果。
另外,由圖4中也可看出在相同的測試條件(峰值加速度10000G,衝擊時間0.25ms)下,不同的距離D時,所模擬出的測試板的位移量。也就是說,隨著距離D增加,測試板的上下變形位移量會隨之增加。值得說明的是,雖然當距離D較大時,測試板的上下變形位移量較大,但並不會因此而造成電子元件損害。
接著,請參照圖5,曲線W1~W4繪示固定件與電子元件在不同距離D下,電子元件的彎曲量的模擬測試結果。在圖5中,橫軸代表由電子元件的其中一個頂點至另一個對角頂點的距離。
由圖5中可以看出,當距離D為4.92mm或8.04mm時,也 就是小於對角線長度的一半(8.2mm)時,電子元件的彎曲量的斜率變化幅度較大。當距離D為10.93mm,也就是大於8.2mm時,斜率的變化幅度較小。
因此可以進一步證明,相較於距離D為10.93mm的狀況,當距離D小於對角線長度的一半時,電子元件的邊角會承受更大的應力,且有可能造成電子元件損壞。
綜上所述,相較於習知的標準化測試板11而言,本發明所提供的衝擊試驗模組及其測試板,在每一個電子元件的周圍皆設置固定件,可應用於更嚴苛的測試條件。除此之外,可排除因測試板設計不良而造成電子元件損壞的問題,而相對提高測試的準確性。
雖然本發明之實施例已揭露如上,然本發明並不受限於上述實施例,任何所屬技術領域中具有通常知識者,在不脫離本發明所揭露之範圍內,當可作些許之更動與調整,因此本發明之保護範圍應當以後附之申請專利範圍所界定者為準。
20‧‧‧測試板
200‧‧‧晶片預設區
201‧‧‧固定孔

Claims (10)

  1. 一種測試板,用於承載多個電子元件,以進行機械衝擊試驗,其中所述機械衝擊試驗在峰值加速度大於2900G,衝擊時間小於0.3ms的條件下進行,其中所述測試板包括多個貫穿所述測試板而形成的固定孔,其中當多個所述電子元件設置於所述測試板時,至少四個所述固定孔對稱地環繞每一個所述電子元件的周圍,且所述電子元件至其中一個所述固定孔的最短距離等於或大於所述電子元件的對角線長度的一半。
  2. 如請求項1所述之測試板,其中所述測試板更包括多個晶片預設區,其中每一個晶片預設區用以放置一個所述電子元件,且每一個所述晶片預設區為四邊形,所述四個固定孔分別對應設置於所述晶片預設區的四個頂點,並分別和所述晶片預設區相隔一預定距離。
  3. 如請求項2所述之測試板,其中每一個所述晶片預設區具有和所述電子元件的尺寸相符的邊界,其中所述晶片預設區具有一中心點,所述中心點與四個所述固定孔的連線分別通過所述晶片預設區的四個頂點。
  4. 如請求項3所述之測試板,其中所述晶片預設區具有至少一對角線,且所述晶片預設區的其中一個頂點至所述固定孔的最短距離等於或大於所述對角線長度的一半。
  5. 如請求項1所述之測試板,其中所述測試板的厚度至少大於1.25mm。
  6. 一種衝擊試驗模組,用於承載多個電子元件,以進行機械衝擊試驗,其中所述機械衝擊試驗在加速度值大於2900G,脈 衝時間週期小於0.3ms的條件下進行,其中所述衝擊試驗模組包括:一測試板,包括多個貫穿所述測試板而形成的固定孔,其中當多個所述電子元件設置於所述測試板時,至少四個所述固定孔對稱地環繞每一個所述電子元件的周圍,且所述電子元件至其中一個所述固定孔的最短距離等於或大於所述電子元件的對角線長度的一半;一承載治具,用以承載至少一個所述測試板;以及多個固定件,用以分別穿設多個所述固定孔,以將所述測試板固定於所述承載治具。
  7. 如請求項6所述之衝擊試驗模組,其中所述測試板更包括多個晶片預設區,其中每一個晶片預設區用以放置一個所述電子元件,且每一個所述晶片預設區為四邊形,所述四個固定孔分別對應設置於所述晶片預設區的四個頂點,並分別和四個所述頂點相隔一預定距離。
  8. 如請求項7所述之衝擊試驗模組,其中每一個所述晶片預設區具有和所述電子元件的尺寸相符的邊界,其中所述晶片預設區具有一中心點,所述中心點與四個所述固定孔的連線分別通過所述晶片預設區的四個頂點。
  9. 如請求項6所述之衝擊試驗模組,其中所述晶片預設區具有至少一對角線,且所述晶片預設區的其中一個頂點至所述固定孔的直線距離等於或大於所述對角線長度的一半。
  10. 如請求項6所述之衝擊試驗模組,其中所述承載治具包括一底部及多個由底部朝向測試板突出的支撐部,其中多個所述支撐部的位置分別對應於多個所述固定孔的位置,且 多個所述固定件穿過所述測試板並分別固定於多個所述支撐部上。
TW104139645A 2015-11-27 2015-11-27 衝擊試驗模組及其測試板 TWI573995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104139645A TWI573995B (zh) 2015-11-27 2015-11-27 衝擊試驗模組及其測試板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104139645A TWI573995B (zh) 2015-11-27 2015-11-27 衝擊試驗模組及其測試板

Publications (2)

Publication Number Publication Date
TWI573995B TWI573995B (zh) 2017-03-11
TW201719135A true TW201719135A (zh) 2017-06-01

Family

ID=58766154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139645A TWI573995B (zh) 2015-11-27 2015-11-27 衝擊試驗模組及其測試板

Country Status (1)

Country Link
TW (1) TWI573995B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803980B (zh) * 2021-09-16 2023-06-01 英業達股份有限公司 用於測試緩衝材料的測試治具

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4455982B2 (ja) * 2004-12-13 2010-04-21 富士通株式会社 落下試験用治具
KR100908725B1 (ko) * 2007-12-27 2009-07-22 삼성모바일디스플레이주식회사 평판 표시장치의 낙하 테스트용 지그 프레임
CN201772986U (zh) * 2010-04-22 2011-03-23 众华电子科技(太仓)有限公司 一种手机主板滚筒跌落夹具
CN102909667A (zh) * 2012-10-08 2013-02-06 华东光电集成器件研究所 一种集成电路机械冲击试验夹具

Also Published As

Publication number Publication date
TWI573995B (zh) 2017-03-11

Similar Documents

Publication Publication Date Title
KR20130111401A (ko) 반도체 모듈
CN104236832A (zh) 微组装组件振动试验夹具和微组装组件振动试验模型
CN102779805A (zh) 带有调谐质量阻尼结构的电路板级封装
TWI573995B (zh) 衝擊試驗模組及其測試板
US7576552B2 (en) Surface mount package fault detection apparatus
Qi et al. Effect of solder joint parameter on vibration fatigue reliability of high density PCB assembly
US9653230B1 (en) Push plate, mounting assembly, circuit board, and method of assembling thereof for ball grid array packages
US10114069B2 (en) Method for electrical testing of a 3-D chip stack
Shen et al. Random vibration analysis of BGA with different size of the SAC0307 solder joint
JP6064440B2 (ja) 電子装置、電子装置の製造方法、および電子部品の単体試験方法
Li et al. Improving board assembly yield through PBGA warpage reduction
US7972178B2 (en) High density connector for interconnecting fine pitch circuit packaging structures
US20160025804A1 (en) Method to improve strain rate control of small lead free printed circuit board assembly during in circuit test process
CN106813888B (zh) 冲击试验模块及其测试板
US10088502B2 (en) Test assembly and method of manufacturing the same
Zhou et al. Reliability test and analysis for vibration-induced solder joint failure of PBGA assembly
TWM580683U (zh) Probe card
KR20170070409A (ko) 테스트 소켓 본딩 투여 멀티 지그
Yu et al. Effect of shield-can design on dynamic responses of PCB under board level drop impact
Xia et al. PoP assembly reliability test and assessment under random vibration loading
JP4432779B2 (ja) 半導体パッケージリード位置合わせ装置及び半導体パッケージリード位置合わせ方法
KR101041413B1 (ko) 전단 시험용 시험편
TWI619943B (zh) 應力測試治具以及應用其之主機板組裝壓力測試系統
KR20080048695A (ko) 반도체 장치의 테스트유니트
TWM529168U (zh) 測試治具之改良