TW201707439A - 堆疊式晶片共享像素架構 - Google Patents
堆疊式晶片共享像素架構 Download PDFInfo
- Publication number
- TW201707439A TW201707439A TW105108319A TW105108319A TW201707439A TW 201707439 A TW201707439 A TW 201707439A TW 105108319 A TW105108319 A TW 105108319A TW 105108319 A TW105108319 A TW 105108319A TW 201707439 A TW201707439 A TW 201707439A
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- coupled
- array
- arrays
- sub
- Prior art date
Links
- 238000003491 array Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims description 35
- 238000012546 transfer Methods 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000003384 imaging method Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 7
- 239000002800 charge carrier Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003530 single readout Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 241000593989 Scardinius erythrophthalmus Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本發明揭示一種影像感測器，其包含安置於一第一半導體晶粒中之一像素陣列。該像素陣列分割成複數個像素子陣列。該複數個像素子陣列中之每一者配置成複數個像素群組。該複數個像素群組中之每一者配置成一p×q像素單元陣列。複數個讀出電路安置於一第二半導體晶粒中。一互連層堆疊於該第一半導體晶粒與該第二半導體晶粒之間。該互連層包含複數個導體。該複數個像素子陣列中之每一者透過該複數個導體中之一對應者耦合至該複數個讀出電路中之一對應者。
Description
本發明一般而言係關於成像系統，且更特定而言係關於呈一堆疊式晶片構形之CMOS影像感測器。
影像感測器已變得無所不在。其廣泛地用於數位靜態相機、蜂巢式電話、安全攝影機以及醫療、汽車及其他應用中。用以製造影像感測器且特定而言互補金屬氧化物半導體(CMOS)影像感測器之技術已不斷快速地進展。舉例而言，對較高圖框速率及較低功率消耗之需求已促進了此等影像感測器之進一步小型化及整合。
用以增加一CMOS影像感測器之圖框速率之一種方式可係增加並行操作之讀出電路之數目。在習用影像感測器中，一像素陣列中之一行像素可共享一個讀出電路。在習用技術之其他實例中，一像素陣列中之一行像素單元可共享複數個讀出電路。此等解決方案提供一較高圖框速率，但需要更多矽面積，此在矽影像感測器之小型化中並非有幫助的。
100‧‧‧實例性成像系統/成像系統
105‧‧‧像素陣列
110‧‧‧像素子陣列
120‧‧‧控制電路
130‧‧‧讀出電路
140‧‧‧功能邏輯
160‧‧‧位元線
170‧‧‧像素晶粒
180‧‧‧特殊應用積體電路晶粒
210‧‧‧像素子陣列
220‧‧‧像素群組
221‧‧‧像素群組
222‧‧‧像素群組
223‧‧‧像素群組
230‧‧‧像素單元
231‧‧‧像素單元
232‧‧‧像素單元
233‧‧‧像素單元
240‧‧‧像素支援電路
241‧‧‧浮動擴散節點/浮動擴散部
242‧‧‧重設電晶體
243‧‧‧放大器電晶體/源極隨耦器耦合之電晶體/源極隨耦器電晶體
244‧‧‧列選擇電晶體
245‧‧‧電容器
251‧‧‧光電偵測器
252‧‧‧轉移電晶體
260‧‧‧位元線
270‧‧‧電容器線/像素晶粒
280‧‧‧特殊應用積體電路晶粒
283‧‧‧讀出電路
285‧‧‧讀出電路
290‧‧‧互連層
cap_line(j)‧‧‧信號
RS(i)‧‧‧列選擇信號
RST(i)‧‧‧重設信號
RS(i-1)‧‧‧列選擇信號
RST(i-1)‧‧‧重設信號
TG1(i-1)‧‧‧轉移信號
參考以下各圖闡述本發明之非限制性及非窮盡性實施例，其中除非另有規定，否則貫穿各個視圖，相似元件符號係指相似部件。
圖1係根據本發明之教示圖解說明包含一影像感測器之一成像系統之一項實例之一方塊圖，該影像感測器包含具有配置於像素子陣列
中之複數個像素之一像素陣列，該像素陣列具有用於一堆疊式CMOS影像感測器方案中之低功率、快速讀出之一像素架構。
圖2係根據本發明之教示之包含包含於一像素陣列中之一實例性像素子陣列之一影像感測器之一部分之一示意圖。
圖3係根據本發明之教示展示用於讀出分割成像素子陣列之一像素陣列之一實例性程序之一流程圖。
在圖式之所有數個視圖中，對應元件符號指示對應組件。熟習此項技術者將瞭解，各圖中之元件係為簡單及清晰起見而圖解說明的，且未必按比例繪製。舉例而言，為幫助改良對本發明之各種實施例之理解，各圖中之元件中之某些元件之尺寸可能相對於其他元件而經放大。而且，通常不繪示在一商業上可行之實施例中有用或必需的常見而眾所周知之元件以便促進對本發明之此等各種實施例之一較不受阻礙之觀看。
根據本發明之教示揭示用於讀出包含於複數個像素群組(包含於自一堆疊式CMOS影像感測器中之一像素陣列分割出之複數個像素子陣列中)中之複數個像素單元之一成像系統與方法之實例。在以下說明中，陳述眾多特定細節以便提供對本發明之一透徹理解。然而，熟習此項技術者將明瞭，無需採用特定細節來實踐本發明。在其他例項中，未詳細闡述眾所周知之材料或方法以便避免使本發明模糊。
在本說明書通篇中對「一項實施例」、「一實施例」、「一項實例」或「一實例」之提及意指結合該實施例或實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實施例中。因此，在本說明書通篇之各個位置中片語「在一項實施例中」、「在一實施例中」、「一項實例」或「一實例」之出現未必全部係指同一實施例或實例。此外，該等特定特徵、結構或特性可在一或多個實施例或實例
中以任何適合組合及/或子組合而組合。特定特徵、結構或特性可包含於一積體電路、一電子電路、一組合邏輯電路或提供所闡述功能性之其他適合組件中。另外，應瞭解，隨本文提供之各圖係出於向熟習此項技術者闡釋之目的且圖式未必按比例繪製。
如將在各種實例中揭示，用以依高速度及/或低功率讀出一像素陣列之一有效方法利用配置於一堆疊式CMOS晶片解決方案中之像素子陣列，其中像素單元包含於一第一半導體晶粒中，且其中讀出電路包含於一第二半導體晶粒中。舉例而言，在一項實例中，該第一半導體晶粒可係一像素晶粒，且該第二半導體晶粒可係一特殊應用積體電路(ASIC)晶粒。在一項實例中，該等像素子陣列可由n×m個像素群組之叢集構成。在該實例中，在該n×m個像素群組內之像素單元之放大器輸出節點耦合在一起使得該n×m個像素群組中之每一者共享包含於根據本發明之教示之讀出電路中之一單個讀出電路。在該實例中，根據本發明之教示依高速度及/或以低功率並行讀出該等像素子陣列。
為圖解說明，圖1係根據本發明之教示圖解說明包含具有分割成複數個像素子陣列之一像素陣列105之一影像感測器之一實例性成像系統100之一方塊圖，像素陣列105包含用於一堆疊式影像感測器方案中之低功率、快速讀取之一像素架構。在所圖解說明之實例中，成像系統100藉助堆疊式CMOS晶片來實現，堆疊式CMOS晶片包含與一ASIC晶粒180堆疊在一起且耦合至一ASIC晶粒108之一像素晶粒170。舉例而言，在一項實例中，像素晶粒170包含一像素陣列105，且ASIC晶粒180包含控制電路120、讀出電路130及功能邏輯140。在所繪示之實例中，控制電路120耦合至像素陣列105之控制操作，像素陣列105經耦合以由讀出電路130透過位元線160讀出。
特定而言，在圖1中所繪示之實例中，像素陣列105係經分割成
如所展示之複數個像素子陣列110之一個二維(2D)陣列。在一項實例中，每一像素子陣列110包含複數個像素群組，該複數個像素群組中之每一者包含複數個像素單元(圖1中未展示)。在該實例中，一像素子陣列中之該複數個像素群組中之每一者經耦合以利用位元線160中之同一位元線，且共享讀出電路130中之同一讀出電路，下文將結合圖2闡述其更多細節。
控制電路120耦合至像素陣列105以控制像素陣列105之操作特性。在一項實例中，控制電路120經耦合以產生用於控制每一像素單元之影像獲取之一全域快門信號。在該實例中，該全域快門信號同時啟用像素陣列105之所有像素子陣列110內之特定像素單元以在一單個獲取窗期間同時轉移來自其各別光電偵測器之影像電荷。
在一項實例中，在一像素子陣列110中之像素單元中之每一者已獲取其影像資料或影像電荷之後，由讀出電路130透過位元線160中之一位元線讀出影像資料。在各種實例中，讀出電路130可包含放大電路、類比轉數位轉換(ADC)電路或其他電路。功能邏輯140可僅儲存該影像資料或甚至藉由應用後影像效應(例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱該影像資料。
圖2係根據本發明之教示之包含一像素子陣列210之一影像感測器之一部分之一項實例之一示意圖，像素子陣列210可係包含於一像素陣列(舉例而言，諸如圖1之像素陣列105)中之複數個像素子陣列中之一者。在圖2中所繪示之實例中，像素子陣列210包含配置成n=2行及m=2列之複數個像素群組220、221、222及223。構成圖2中所繪示之實例中之像素子陣列210之四個像素群組220、221、222及223中之每一者包含配置成p=2行及q=2列之四個像素單元230、231、232及233以及由每一像素群組220、221、222及223之所有四個像素單元230、231、232及233共享之像素支援電路240。
像素單元係圖1之像素陣列105中之最小重複單元，且圖2中所圖解說明之實例中所展示之像素單元230、231、232及233中之每一者包含一光電偵測器251及經耦合以由一轉移信號TG控制之轉移電晶體252。配置於像素陣列105中之同一列中且在一各別像素群組內之同一位置中之轉移電晶體可受控於同一轉移信號。舉例而言，配置於像素群組220之左上角中之像素單元230之轉移電晶體252受控於轉移信號TG1(i-1)，且配置於與像素群組220中之像素單元230相同之列中的像素群組221中之對應像素單元亦包含由如所展示之轉移信號TG1(i-1)控制之一轉移電晶體。
諸如像素群組220之一特定像素群組之像素單元230、231、232及233中之四個轉移電晶體252中之每一者共享一單個浮動擴散節點241。所圖解說明之實例中所展示之像素支援電路240中之每一者耦合至每一特定像素群組之像素單元230、231、232及233中之四個轉移電晶體252且由四個轉移電晶體252共享，且包含一重設電晶體242、一放大器電晶體243(其在所圖解說明之實例中係一源極隨耦器(SF)耦合之電晶體243)、一列選擇電晶體244及一電容器245(其耦合至一電容器線270)。浮動擴散節點241經耦合以經由電力供應器RFD透過一重設電晶體242而重設至一浮動擴散重設電壓。重設電晶體242經耦合以回應於一重設信號RST而受控制。在該實例中，配置於同一列中之像素群組受控於同一重設信號。舉例而言，像素群組220及221受控於重設信號RST(i-1)，而像素群組222及223受控於重設信號RST(i)。
浮動擴散節點241亦耦合至一放大器電晶體之控制端子，圖2中之該放大器電晶體係使其閘極端子耦合至浮動擴散節點241且使其汲極端子耦合至電力供應器VDD之源極隨耦器電晶體243。在所繪示之實例中，列選擇電晶體244受控於一列選擇信號。在該實例中，配置於同一列中之像素群組受控於同一列選擇信號RS。舉例而言，像素
群組220及221受控於列選擇信號RS(i-1)，而像素群組222及223受控於列選擇信號RS(i)。在一項實例中，列選擇電晶體244耦合於位元線260與源極隨耦器電晶體243之汲極端子之間。源極隨耦器電晶體243之源極端子耦合至位元線260。同一像素子陣列中之像素單元耦合至同一位元線。
電容器245耦合於浮動擴散部241與電容器線270之間。在所繪示之實例中，耦合至像素群組220及222之電容器線270經耦合以接收一信號cap_line(j)。電容器245可回應於cap_line(j)而增加浮動擴散節點241之電容以增加一像素單元之動態範圍。在所圖解說明之實例中，每一像素群組220、221、222及223之電容器245可用於在正讀取一特定像素群組時停用其他像素群組。舉例而言，可在像素群組221及223之讀出期間藉由回應於cap_line(j)將一低電壓施加至電容器線270而停用像素群組220及222。類似地，可在像素群組220及222之讀出期間藉由經由cap_line(j+1)施加一低電壓而停用像素群組221及223。
在其他實例中，應瞭解，可省略電容器245及電容器線270，且可藉由將一低電壓施加至RFD而停用含有不被讀出之像素單元之像素群組。在其他實例中，可藉由以下方式停用含有不被讀出之像素單元之像素群組：在浮動擴散部241與諸如接地之一低電壓之間耦合一下拉電晶體；及啟用下拉電晶體以將低電壓提供至浮動擴散部241。
如上文所總結，應注意，在圖2中所繪示之實例中，像素子陣列210包含配置於一n×m陣列中之複數個像素群組，其中n=2且m=2。另外，應注意，每一像素群組包含配置於一p×q陣列中之複數個像素單元，其中p=2且q=2，且其中每一像素群組中之像素單元全部共享同一像素支援電路240。當然應瞭解，所圖解說明之實例出於闡釋目的而利用n=2、m=2、p=2及q=2，且在其他實例中，可針對n、m、p及q利用其他值，其中n>1，m>1，p>1且q>1，且其
中n、m、p及q係整數。
如所繪示之實例中所圖解說明，像素子陣列210之所有像素單元形成於一像素晶粒270上，且共享同一位元線260。在一項實例中，位元線260可將像素子陣列210之所有像素單元耦合至一單個讀出電路285，讀出電路285可包含為包含於形成於與像素晶粒270堆疊在一起且耦合至像素晶粒270之一ASIC晶粒280上之讀出電路283中之複數個讀出電路中之一者。在一項實例中，包含於讀出電路283中之該複數個讀出電路中之每一單個讀出電路285透過一單個位元線260耦合至該複數個像素子陣列中之一單個者。在一項實例中，一互連層290安置於像素晶粒270與ASIC晶粒280之間。在一項實例中，互連層290可包含複數個導體。在實例中，可利用該複數個導體中之每一者將讀出電路283耦合至包含於像素晶粒270中之電路。
例如，在圖2中所繪示之實例中，使用包含於互連層290中之該複數個導體中之一者實現位元線260。換言之，在一項實例中，像素晶粒270中之該複數個像素子陣列(例如，像素子陣列210)中之每一單個者可透過包含於互連層290中之該複數個導體(例如，位元線260)中之一對應單個者耦合至包含於ASIC晶粒280中之讀出電路283中之複數個讀出電路(例如，讀出電路285)中之一對應單個者。如此，在一項實例中，根據本發明之教示，可由該複數個讀出電路中之一對應單個者透過該複數個導體中之一對應單個者或單個位元線並行讀出該複數個像素子陣列中之每一單個者。
在一項實例中，互連層290可包含導通體，諸如微型穿矽導通體(μ TSV)或穿矽導通體(TSV)。在其他實例中，一個像素子陣列210可耦合至形成於ASIC晶粒280上之一個以上讀出電路285。在又其他實例中，兩個或兩個以上像素子陣列210可共享形成於一ASIC晶粒280上之一個讀出電路285。在一項實例中，該複數個讀出電路285中之每
一者可包含形成於ASIC晶粒280上之類比轉數位轉換器(ADC)電路、加法器及記憶體(諸如靜態隨機存取記憶體(SRAM)或動態隨機存取記憶體(DRAM))。在再其他實例中，該複數個讀出電路285中之每一者可包含形成於一ASIC晶粒280上之ADC電路及加法器，其中諸如SRAM及DRAM之記憶體形成於可透過一互連層耦合至ASIC晶粒280之一記憶體晶粒上。
圖3係根據本發明之教示展示用於並行讀出自一影像感測器之一像素陣列分割出之若干像素子陣列之一實例性程序之一流程圖。在所繪示之實例中，應瞭解，該程序可應用於(舉例而言)如在上文中關於圖1及/或圖2所闡述之像素子陣列。舉例而言，如上文所闡述，每一像素子陣列包含複數個像素群組，該複數個像素群組中之每一者包含如上文關於圖1及/或圖2所詳細論述之複數個像素單元。舉例而言，根據本發明之教示，在一讀出週期期間，每次自圖1中之像素陣列105之每個像素子陣列110選擇一個像素單元，且與像素陣列之其他像素子陣列並行讀出像素子陣列110。
為圖解說明，在圖3之程序方塊310中，重設每一像素子陣列110中之像素單元。在一項實例中，藉由確證各別重設信號RST及轉移信號TG而重設像素單元。在該實例中，在重設像素子陣列110之所關注像素單元之後撤銷確證重設信號RST及轉移信號TG兩者。
在程序方塊320中，對像素子陣列110之所關注光電偵測器進行積分。在此時間期間，回應於光電偵測器上之入射光而在所關注光電偵測器中光生電荷載子。
在程序方塊330中，藉由以下方式重設與所關注像素單元相關聯的像素群組中之每一者中之單個浮動擴散節點：確證相關聯重設信號RST以接通像素群組之重設電晶體。在重設浮動擴散部之後，撤銷確證重設信號RST。
在程序方塊340中，藉由以下方式對來自像素子陣列之所關注像素群組之浮動擴散節點之重設信號與來自其他像素子陣列之重設信號並行地進行取樣：確證所關注像素群組之相關聯列選擇信號RG，且在某些實例中視需要確證及/或撤銷確證其他像素群組之cap_lines。在一項實例中，應瞭解，根據本發明之教示，每一像素子陣列之重設信號係與來自影像感測器之其他像素子陣列之其他重設信號並行地進行取樣。在對重設信號進行取樣之後撤銷確證相關聯列選擇信號RG。
在程序方塊345中，當確證所關注像素群組之相關聯轉移信號TG時將所關注光電偵測器中之經光生電荷載子轉移至所關注像素群組之相關聯浮動擴散節點。在已將像素子陣列110之所關注像素單元之電荷載子轉移至浮動擴散節點且對該等電荷載子進行取樣之後撤銷確證轉移信號TG。
在程序方塊350中，藉由以下方式對來自像素子陣列之所關注像素群組之浮動擴散節點之影像信號與來自其他像素子陣列之影像信號並行地進行取樣：確證所關注像素群組之相關聯列選擇信號RG，且在某些實例中視需要確證及/或撤銷確證其他像素群組之cap_lines。在一項實例中，應瞭解，根據本發明之教示對每一像素子陣列之影像信號與來自影像感測器之其他像素子陣列之其他影像信號並行地進行取樣。在對影像信號進行取樣之後撤銷確證相關聯列選擇信號RG。
在決策方塊360中，若尚未讀出之像素子陣列中存在更多像素單元，則處理迴圈返回至程序方塊330，其中如所展示重設與所關注像素單元相關聯之像素群組中之每一者中之單個浮動擴散節點。
若在決策方塊360中判定已讀出像素子陣列之所有像素單元，則處理迴圈返回至程序方塊310，其中如所展示重設像素子陣列110之所有像素單元。在一項實例中，一決策方塊可判定是否已讀出像素子陣
列中之像素單元之一子集，且若已讀出，則重設像素子陣列110中之像素單元之該子集之全部。
包含發明摘要中所闡述內容的本發明之所圖解說明實例之以上說明並非意欲係窮盡性的或限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述本發明之特定實施例及實例，但可在不背離本發明之較寬廣精神及範疇之情況下做出各種等效修改。
鑒於上文詳細說明，可對本發明之實例做出此等修改。以下申請專利範圍中使用之術語不應理解為將本發明限制於本說明書及申請專利範圍中所揭示之特定實施例。而是，該範疇將完全由以下申請專利範圍來判定，該等申請專利範圍將根據所創建之請求項解釋原則來加以理解。因此，本說明書及各圖應視為說明性的而非限定性的。
210‧‧‧像素子陣列
220‧‧‧像素群組
221‧‧‧像素群組
222‧‧‧像素群組
223‧‧‧像素群組
230‧‧‧像素單元
231‧‧‧像素單元
232‧‧‧像素單元
233‧‧‧像素單元
240‧‧‧像素支援電路
241‧‧‧浮動擴散節點/浮動擴散部
242‧‧‧重設電晶體
243‧‧‧放大器電晶體/源極隨耦器耦合之電晶體/源極隨耦器電晶體
244‧‧‧列選擇電晶體
245‧‧‧電容器
251‧‧‧光電偵測器
252‧‧‧轉移電晶體
260‧‧‧位元線
270‧‧‧電容器線/像素晶粒
280‧‧‧特殊應用積體電路晶粒
283‧‧‧讀出電路
285‧‧‧讀出電路
290‧‧‧互連層
cap_line(j)‧‧‧信號
RS(i)‧‧‧列選擇信號
RST(i)‧‧‧重設信號
RS(i-1)‧‧‧列選擇信號
RST(i-1)‧‧‧重設信號
TG1(i-1)‧‧‧轉移信號
Claims (20)
- 一種影像感測器，其包括：一像素陣列，其安置於一第一半導體晶粒中，其中該像素陣列分割成複數個像素子陣列，其中該複數個像素子陣列中之每一者配置成複數個像素群組，且其中該複數個像素群組中之每一者配置成一p×q像素單元陣列；複數個讀出電路，其安置於一第二半導體晶粒中；及一互連層，其堆疊於該第一半導體晶粒與該第二半導體晶粒之間，其中該互連層包含複數個導體，且其中該複數個像素子陣列中之每一者透過該複數個導體中之一對應者耦合至該複數個讀出電路中之一對應者。
- 如請求項1之影像感測器，其中p及q係大於1之整數。
- 如請求項1之影像感測器，其中該複數個像素子陣列中之每一者配置成複數個n×m像素群組。
- 如請求項3之影像感測器，其中n及m係大於1之整數。
- 如請求項1之影像感測器，其中該複數個像素群組中之每一者包含耦合至包含於該複數個像素群組中之該每一者中之該p×q像素單元陣列且由該p×q像素單元陣列共享之像素支援電路。
- 如請求項5之影像感測器，其中該p×q像素單元陣列中之該等像素單元中之每一者包含透過一轉移電晶體耦合至該像素支援電路之一光電偵測器。
- 如請求項6之影像感測器，其中該像素支援電路包括：一浮動擴散節點，其耦合至該等像素單元中之每一者之該轉移電晶體；一放大器電晶體，其耦合至該浮動擴散節點； 一列選擇電晶體，其耦合於一位元線與該放大器電晶體之間；及一重設電晶體，其耦合於該浮動擴散節點與一重設電壓之間。
- 如請求項7之影像感測器，其中該像素支援電路進一步包括耦合於該浮動擴散節點與一電容器線之間的一電容器。
- 如請求項7之影像感測器，其中該位元線進一步耦合至該複數個導體中之該對應者，使得該複數個像素子陣列中之每一者透過該位元線耦合至該複數個讀出電路中之該對應者。
- 一種用於讀出自一影像感測器之一像素陣列分割出之若干像素子陣列之方法，其中該複數個像素子陣列中之每一者包含複數個像素群組，且其中該複數個像素群組中之每一者包含複數個像素單元，該方法包括：重設該複數個像素單元；對包含於該等像素單元中之每一者中之所關注光電偵測器進行積分以回應於入射光而在該等所關注光電偵測器中光生電荷載子；重設該複數個像素群組中之每一者之一單個浮動擴散節點，其中該單個浮動擴散節點耦合至一對應像素群組之該複數個像素單元且由該複數個像素單元共享；對來自該複數個像素子陣列中之每一者之該單個浮動擴散節點之重設信號進行取樣，其中來自該複數個像素子陣列中之每一者之該單個浮動擴散節點之該等重設信號係與來自其他像素子陣列之重設信號並行地進行取樣；將在該等所關注光電偵測器中光生之電荷載子轉移至該等像素群組中之每一者之該單個浮動擴散節點；及 對來自該複數個像素子陣列中之每一者之該單個浮動擴散節點之影像信號進行取樣，其中來自該複數個像素子陣列中之每一者之該單個浮動擴散節點之該等影像信號係與來自其他像素子陣列之影像信號並行地進行取樣。
- 如請求項10之方法，其進一步包括：回應於耦合至該複數個像素群組中之每一者之該單個浮動擴散節點之一電容器而停用不被取樣之像素群組。
- 如請求項10之方法，其中該對該等重設信號進行取樣及該對該等影像信號進行取樣包括：用讀出電路透過複數個導體讀出該等重設信號且讀出該等影像信號，該複數個導體穿過堆疊於一第一半導體晶粒與一第二半導體晶粒之間的一互連層，其中該第一半導體晶粒包含該像素陣列，且其中該第二半導體晶粒包含該讀出電路。
- 如請求項12之方法，其中該用讀出電路讀出該等重設信號及該用讀出電路讀出該等影像信號包括：透過該複數個導體中之一對應單個者用包含於該讀出電路中之複數個讀出電路中之一對應單個者並行地讀出來自該複數個像素子陣列中之每一單個者之信號。
- 一種成像系統，其包括：一像素陣列，其安置於一第一半導體晶粒中，其中該像素陣列分割成複數個像素子陣列，其中該複數個像素子陣列中之每一者配置成複數個像素群組，且其中該複數個像素群組中之每一者配置成一p×q像素單元陣列；複數個讀出電路，其包含於安置於一第二半導體晶粒中之讀出電路中，其中該複數個像素子陣列中之每一者透過複數個導體中之一對應者耦合至該複數個讀出電路中之一對應者；及 控制電路，其安置於該第二半導體晶粒中，耦合至該像素陣列以控制該像素陣列之操作，其中該控制電路安置於該第二半導體晶粒中。
- 如請求項14之成像系統，其進一步包括堆疊於該第一半導體晶粒與該第二半導體晶粒之間的一互連層，其中該複數個導體包含於該互連層中。
- 如請求項14之成像系統，其進一步包括耦合至該讀出電路以儲存自該像素陣列讀出之影像資料之功能邏輯，其中該功能邏輯安置於該第二半導體晶粒中。
- 如請求項14之成像系統，其中該複數個像素子陣列中之每一者配置成複數個n×m像素群組。
- 如請求項17之成像系統，其中n、m、p及q係大於1之整數。
- 如請求項14之成像系統，其中該複數個像素群組中之每一者包含耦合至包含於該複數個像素群組中之該每一者中之該p×q像素單元陣列且由該p×q像素單元陣列共享之像素支援電路。
- 如請求項19之成像系統，其中該像素支援電路包括：一浮動擴散節點，其耦合至該p×q像素單元陣列中之該等像素單元中之每一者，其中該p×q像素單元陣列中之該等像素單元中之每一者包含透過一轉移電晶體耦合至該像素支援電路之一光電偵測器；一放大器電晶體，其耦合至該浮動擴散節點；一列選擇電晶體，其耦合於耦合至該讀出電路之一位元線與該放大器電晶體之間；及一重設電晶體，其耦合於該浮動擴散節點與一重設電壓之間。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/707,572 US9667895B2 (en) | 2015-05-08 | 2015-05-08 | Stacked chip shared pixel architecture |
| US14/707,572 | 2015-05-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201707439A true TW201707439A (zh) | 2017-02-16 |
| TWI615032B TWI615032B (zh) | 2018-02-11 |
Family
ID=57223023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105108319A TWI615032B (zh) | 2015-05-08 | 2016-03-17 | 堆疊式晶片共享像素架構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9667895B2 (zh) |
| CN (1) | CN106129072B (zh) |
| TW (1) | TWI615032B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9749569B2 (en) * | 2015-12-22 | 2017-08-29 | Omnivision Technologies, Inc. | High speed rolling image sensor with ADM architecture and method of implementing thereof |
| US9743025B2 (en) * | 2015-12-30 | 2017-08-22 | Omnivision Technologies, Inc. | Method and system of implementing an uneven timing gap between each image capture in an image sensor |
| US10218924B2 (en) * | 2017-04-12 | 2019-02-26 | Omnivision Technologies, Inc. | Low noise CMOS image sensor by stack architecture |
| CN111988547B (zh) * | 2020-08-26 | 2023-02-07 | 湖北秉正讯腾科技有限公司 | 像素传感电路、控制方法、芯片及像素传感器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101010944B (zh) * | 2004-09-02 | 2010-06-16 | 索尼株式会社 | 摄像装置及摄像结果的输出方法 |
| US20100316184A1 (en) * | 2008-10-17 | 2010-12-16 | Jan Iwanczyk | Silicon photomultiplier detector for computed tomography |
| CN101834974B (zh) * | 2009-03-09 | 2013-12-18 | 博立码杰通讯(深圳)有限公司 | 一种多光谱感光器件及其采样方法 |
| FR2961019B1 (fr) * | 2010-06-03 | 2013-04-12 | Commissariat Energie Atomique | Capteur d'image lineaire en technologie cmos |
| TWI424746B (zh) * | 2011-02-14 | 2014-01-21 | Ind Tech Res Inst | 影像感測器及其感測方法 |
| US8890047B2 (en) | 2011-09-21 | 2014-11-18 | Aptina Imaging Corporation | Stacked-chip imaging systems |
| US20130308027A1 (en) * | 2012-05-03 | 2013-11-21 | Aptina Imaging Corporation | Systems and methods for generating metadata in stacked-chip imaging systems |
| CN104737290B (zh) * | 2012-10-26 | 2017-09-19 | 奥林巴斯株式会社 | 固体摄像装置、摄像装置以及信号读出方法 |
| US9082675B2 (en) * | 2013-08-12 | 2015-07-14 | OmniVision Technoloigies, Inc. | Partitioned silicon photomultiplier with delay equalization |
| JP6087780B2 (ja) * | 2013-10-10 | 2017-03-01 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、放射線検出装置および撮像素子の制御方法 |
| US9332200B1 (en) * | 2014-12-05 | 2016-05-03 | Qualcomm Incorporated | Pixel readout architecture for full well capacity extension |
-
2015
- 2015-05-08 US US14/707,572 patent/US9667895B2/en active Active
-
2016
- 2016-02-04 CN CN201610078522.2A patent/CN106129072B/zh active Active
- 2016-03-17 TW TW105108319A patent/TWI615032B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106129072A (zh) | 2016-11-16 |
| TWI615032B (zh) | 2018-02-11 |
| CN106129072B (zh) | 2019-07-26 |
| US9667895B2 (en) | 2017-05-30 |
| US20160330392A1 (en) | 2016-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9819889B2 (en) | Method and system to implement a stacked chip high dynamic range image sensor | |
| US10825854B2 (en) | Stacked photo sensor assembly with pixel level interconnect | |
| US9749569B2 (en) | High speed rolling image sensor with ADM architecture and method of implementing thereof | |
| TWI565324B (zh) | 分離像素高動態範圍感測器 | |
| TWI616099B (zh) | 在影像感測器中在每一影像擷取之間實施不均等時序間隔之方法及系統 | |
| TWI505712B (zh) | 具有可選擇行功率控制之成像系統 | |
| TW201705753A (zh) | 固體攝像裝置及其控制方法、以及電子機器 | |
| TWI615032B (zh) | 堆疊式晶片共享像素架構 | |
| US9673236B2 (en) | Pixel array of an image sensor and image sensor | |
| CN110505421B (zh) | 具有全局快门的宽动态范围图像传感器和捕获图像的方法 | |
| US11348956B2 (en) | Multi-gate lateral overflow integration capacitor sensor | |
| KR19990023548A (ko) | 화상 센서 및 고체 화상 감지 디바이스 제조 방법 | |
| TW201434143A (zh) | 包含具有鏡像電晶體佈局像素單元之影像感測器 | |
| TWI533700B (zh) | 用於讀取具有轉移閘極升壓之影像感測器 | |
| US20150029355A1 (en) | Image sensors and imaging devices including the same | |
| US9888185B1 (en) | Row decoder for high dynamic range image sensor using in-frame multi-bit exposure control | |
| US9961279B1 (en) | Blooming free high dynamic range image sensor read out architecture using in-frame multi-bit exposure control | |
| US11552122B2 (en) | Image sensor and operating method | |
| CN108987420A (zh) | 摄像装置 | |
| US10062722B2 (en) | Stacked image sensor with shield bumps between interconnects | |
| TWI773437B (zh) | 具有訊框位準黑階校正之影像感測器 | |
| US12088937B2 (en) | Bitline settling and power supply rejection ratio in a nine cell pixel image sensor with phase detection autofocus | |
| CN203801011U (zh) | 成像装置 | |
| TW202301865A (zh) | 用於相位偵測自動對焦及影像感測像素之三讀出方式的影像感測器 |