TW201705207A - 與半導體基板相關之特徵之製造方法 - Google Patents

與半導體基板相關之特徵之製造方法 Download PDF

Info

Publication number
TW201705207A
TW201705207A TW105106363A TW105106363A TW201705207A TW 201705207 A TW201705207 A TW 201705207A TW 105106363 A TW105106363 A TW 105106363A TW 105106363 A TW105106363 A TW 105106363A TW 201705207 A TW201705207 A TW 201705207A
Authority
TW
Taiwan
Prior art keywords
polynucleotide
structures
mask
semiconductor substrate
polynucleotide structures
Prior art date
Application number
TW105106363A
Other languages
English (en)
Inventor
史考特Ｅ 西利士
高提傑Ｓ 珊得胡
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201705207A publication Critical patent/TW201705207A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

一些實施例包含一種方法，其中多核苷酸結構之一混合物包括一組表面形狀。一些多核苷酸結構之表面形狀與其他多核苷酸結構之表面形狀互補。該等互補表面形狀沿相鄰多核苷酸結構之間的介面鎖定在一起以將該等多核苷酸結構併入至一多核苷酸遮罩中。在與一半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。一些實施例包含一種方法，其中一半導體基板包括經組態以將個別多核苷酸結構黏著至該半導體基板之特定位置之配準區。將該等經黏著多核苷酸結構併入至在與該半導體基板相關之特徵之製造期間使用之一多核苷酸遮罩中。

Description

與半導體基板相關之特徵之製造方法
本發明係關於與半導體基板相關之特徵之製造方法。
已發展出用於產生適於在積體電路組件之製造期間圖案化下伏材料的圖案化遮罩之多種方法。積體電路製造之一持續目標在於增加積體電路密度及因此減小個別積體電路組件之大小。因此，存在形成具有減小的特徵大小之圖案化遮罩之一持續目標。
積體電路製造所利用之一典型圖案化遮罩係光微影圖案化之光阻。可利用此以形成接近約40奈米(nm)之特徵大小。可利用間距倍增方法(其按一給定倍數減小間距大小；例如，間距加倍方法按二之一倍數減小間距大小)來形成亞微影特徵大小。然而，歸因於與間距倍增方法相關之複雜性，此等方法可為昂貴的。展示產生亞微影特徵大小的前景之另一方法涉及嵌段共聚物之自組裝以形成重複圖案。不幸的是，通常存在對用嵌段共聚物產生之最終圖案之不良控制。因此，對於商業可行性，最終圖案中可剩餘過多缺陷。
期望發展出用於圖案化適於半導體製造之亞微影特徵之新穎方法。
10‧‧‧構造
10a‧‧‧構造
10b‧‧‧構造
10e‧‧‧構造
10f‧‧‧構造
10g‧‧‧構造
10h‧‧‧構造
10i‧‧‧構造
12‧‧‧多核苷酸遮罩
12a‧‧‧多核苷酸遮罩
12b‧‧‧多核苷酸遮罩
12c‧‧‧多核苷酸遮罩
12d‧‧‧多核苷酸遮罩
12e‧‧‧多核苷酸遮罩
12f‧‧‧多核苷酸遮罩
12i‧‧‧多核苷酸遮罩
14‧‧‧基底/半導體基板
16‧‧‧多核苷酸
17‧‧‧介面/邊緣
18‧‧‧介面/邊緣
19‧‧‧介面/邊緣
20‧‧‧介面/邊緣
22‧‧‧開口
24‧‧‧結構
25‧‧‧平面
26‧‧‧平面
28‧‧‧結構
30‧‧‧鍵結區
31‧‧‧鍵結區
32‧‧‧鍵結區
33‧‧‧鍵結區
34‧‧‧配準區
35‧‧‧配準區
36‧‧‧配準區
37‧‧‧配準區
38‧‧‧區
39‧‧‧區
40‧‧‧區
41‧‧‧區
42‧‧‧區
50‧‧‧圖案化成分/遮罩成分
52‧‧‧圖案化成分/遮罩成分
58‧‧‧多核苷酸
60‧‧‧開口
62‧‧‧材料
64‧‧‧摻雜區
66‧‧‧摻雜區
68‧‧‧特徵
A‧‧‧多核苷酸結構
B‧‧‧多核苷酸結構
C‧‧‧多核苷酸結構
D‧‧‧多核苷酸結構
G‧‧‧多核苷酸結構
H‧‧‧多核苷酸結構
J‧‧‧第一組多核苷酸結構
K‧‧‧第二組多核苷酸結構
圖1及圖2係遮罩中之多核苷酸結構之例示性配置之圖解俯視 圖。
圖3及圖4係例示性多核苷酸結構之圖解俯視圖。
圖5至圖7係遮罩中之多核苷酸結構之例示性配置之圖解俯視圖。
圖8及圖9係例示性方法之程序階段處之例示性構造之圖解橫截面視圖。
圖10係一例示性半導體基板上之一圖解俯視圖。
圖11係一遮罩中之多核苷酸結構之一例示性配置之一圖解俯視圖。
圖12係包括一半導體基板上方之一多核苷酸遮罩之一構造之一區之一圖解橫截面視圖。
圖13至圖18係遮罩中之多核苷酸結構之例示性配置之圖解俯視圖。
圖19至圖27係例示性方法之程序階段處之例示性構造之圖解橫截面視圖。
可利用以形成具有一高度特異性的圖案之聚合物係多核苷酸(例如，去氧核糖核酸[DNA]、核糖核酸[RNA]等)。在一些實施例中，發展出利用多核苷酸遮罩來圖案化與半導體基板相關之特徵之方法。在一些實施例中，該等特徵可為亞微影的，且可具有遠小於40nm之尺寸；諸如(舉例而言)小於或等於約10nm、小於或等於約5nm等之尺寸。
為解釋本發明及以下申請專利範圍之目的，術語「多核苷酸」意謂包括兩個或更多個核苷酸之一聚合物。稱為「多核苷酸」之聚合物與稱為「寡核苷酸」之聚合物之間存在一些曆史性區別，其中兩者皆包括相同次單元，且「多核苷酸」應理解為比「寡核苷酸」更長。 為解釋本發明及以下申請專利範圍之目的，使用術語「多核苷酸」來涵蓋全部聚合物長度，且因此一般有時涵蓋在此項技術中稱為「寡核苷酸」之聚合物長度以及更長之聚合物長度。
下文參考圖1至圖27描述實例實施例。
參考圖1，一構造10包括一多核苷酸遮罩12。遮罩12在一下伏基底14(在延伸穿過遮罩12之開口中可見)上方。下伏基底可包括半導體材料，且在一些實施例中可包括單晶矽、基本上由單晶矽組成或由單晶矽組成。在一些實施例中，基底14可視為包括一半導體基板。術語「半導體基板」意謂包括半導電材料之任何構造，包含但不限於諸如一半導電晶圓之塊狀半導電材料(單獨或在包括其他材料之總成中)及半導電材料層(單獨或在包括其他材料之總成中)。術語「基板」指代任何支撐結構，包含但不限於上文描述之半導體基板。在一些實施例中，基底14可對應於含有與積體電路製造相關之一或多種材料之一半導體基板。一些材料可對應於例如耐火金屬材料、障壁材料、擴散材料、絕緣體材料等之一或多者。
遮罩12包括多核苷酸16，且在所展示之實施例中，將此多核苷酸細分於四個不同結構A至D中。該等結構最初提供為分離結構。接著，該等分離結構彼此組裝以形成多核苷酸遮罩。所繪示之多核苷酸遮罩具有在介面17至20處彼此接合之結構A至D。
結構A至D可包括任何適合組合物及圖案。例如，多核苷酸16可對應於DNA及/或RNA，且該等結構可包括例如DNA瓦片(tile)總成(即，DNA帆布，DNA canvas)、RNA瓦片總成(即，RNA帆布)及/或DNA摺紙組態。可用多核苷酸形成之例示性結構描述於以下各者中：Wei等人之「Complex shapes self-assembled from single-stranded DNA tiles」，Nature，第485卷，(2012年5月31日)，第623頁至第626頁；Kershner等人之「Placement and orientation of individual DNA shapes on lithographically patterned surfaces」，Nature Nanotechnology，(2009年8月16日)，第1頁至第4頁；及Anderson等人之「Self-assembly of a nanoscale DNA box with a controllable lid」，Nature，第459卷，(2009年5月7日)，第73頁至第76頁。
圖1之所繪示圖案包括呈一特定序列及特定定向之結構A至D。結構A至D之各者包括複數個開口22，其中在所繪示之多核苷酸遮罩12中，該等開口具有特定形狀及定向。
在一多核苷酸遮罩之形成期間可發生之一問題在於：遮罩之一或多個個別結構可相對於遮罩內之所要定向失序或失準，及/或可與邊緣17至20之間的間隙對準。例如，圖2展示一構造10a，其包括一多核苷酸遮罩12a，該遮罩12a包括與圖1之遮罩12相同之結構A至D。然而，該等結構相對於圖1中展示之所要序列失序，且一些結構相對於圖1中展示之所要定向旋轉。
應注意，一多核苷酸遮罩可含有一些結構，該等結構可呈多種定向而不會不當影響到遮罩之適用性。例如，圖3展示具有以一對稱方式配置之開口22之一結構24。明確言之，多個鏡面對稱的平面延伸穿過結構24，其中展示兩個例示性平面25及26。結構24因此具有多個對稱相同定向，且此等定向之任一者在一多核苷酸遮罩內可同樣適合。相比之下，圖4展示不具有鏡面對稱的平面之一結構28。對於一多核苷酸遮罩內之此結構，可僅存在一個適當定向。
圖3之對稱結構24可移除與將結構併入至一多核苷酸遮罩中相關之一些定向問題。進一步言之，若利用大量具有高對稱性之相同結構，則可移除與將結構併入於一多核苷酸遮罩內相關之一些定序問題。然而，即使運用對稱性解決一些定向及定序問題，仍可能剩下單獨運用對稱性無法解決之一些定向及/或定序問題。因此，對於半導體製造，圖2中繪示之定向及定序問題可限制多核苷酸遮罩之適用 性。明確言之，半導體製造依賴於預期遮罩圖案之一致形成。本文中描述之一些實施例提供可消除圖2繪示之問題之方法。
參考圖5，一構造10b包括一例示性多核苷酸遮罩12b。多核苷酸遮罩12b繪示用於達成個別多核苷酸結構之所要序列及定向對準之一例示性方法。明確言之，多核苷酸結構A至D具有沿介面17至20接合之互補表面形狀。圖5中未展示圖1之開口22以簡化圖式；但此等開口或其他適合開口可存在於多核苷酸遮罩內。儘管展示四個個別多核苷酸結構(A至D)，然應瞭解，遮罩可包括遠多於四個個別多核苷酸結構。亦應瞭解，在一些應用中，一遮罩可包括少於四個個別多核苷酸結構。
所繪示之多核苷酸結構A至D具有沿介面17至20交錯之互補表面形狀。在其他實施例中，可利用其他類型之互補表面形狀。例如，圖6繪示其中結構A及C具有沿介面17形成一鎖與鑰型配置之互補表面形狀之一多核苷酸遮罩12c之一部分。
簡單繪示圖5及圖6之互補形狀以傳達可將多核苷酸結構A至D組態為鎖定在一起以形成一所要多核苷酸遮罩之拼圖片之概念。在實際實踐中，多核苷酸結構可為扭絞且盤繞成複雜組態之線股。然而，無關於個別多核苷酸結構之組態之複雜性，一些實施例包括形成含有一組表面形狀之多核苷酸結構之一混合物，其中一些表面形狀與其他表面形狀互補，使得其等可鎖定在一起以形成一多核苷酸遮罩。在一些應用中，實際表面形狀可為彼此交織之線圈或其他插層特徵。
在一些實施例中，沿介面17至20之形狀之實體組態可足以將結構固持在一起而作為一所要多核苷酸遮罩(在此遮罩之後續利用期間)。在其他實施例中，可沿介面提供一或多個鍵結區。例如，圖7繪示其中分別沿介面17至20提供鍵結區30至33之一組態。鍵結區包括相鄰結構上之互補區域以增強相鄰多核苷酸結構與彼此之黏著性(例 如，鍵結區30包括相鄰多核苷酸結構A及C上之互補區域)。
鍵結區30至33可包括任何適合組態。例如，在一些實施例中，鍵結區可經組態以達成跨一介面之互補凡得瓦(van der Waals)力且藉此增強相鄰多核苷酸結構與彼此之黏著性。作為另一實例，在一些實施例中，鍵結區可包括沿相鄰多核苷酸結構之互補鹼基配對區。鹼基配對區可經組態以進行華特生-克里克(Watson-Crick)鹼基配對，或進行非華特生-克里克鹼基配對。作為另一實例，在一些實施例中，鍵結區可經組態以形成跨相鄰多核苷酸結構之間的一介面之共價鍵。
互補表面形狀之所闡釋利用(即，關於圖5至圖7描述之方法)在一多核苷酸遮罩內可將多核苷酸結構A至D之各者相對於其他者鎖定成一特定定向及序列，且藉此可緩解上文關於圖2描述之問題。在一些實施例中，多核苷酸遮罩內之全部多核苷酸結構皆為非對稱的(具有上文關於圖4描述一例示性非對稱結構)，且互補表面形狀經組態以在多核苷酸遮罩內將各多核苷酸結構鎖定成僅一特定定向。在其他實施例中，多核苷酸結構之一或多者可具有至少一個鏡面對稱的平面(具有上文關於圖3描述之具有鏡面對稱性之一例示性結構)，且互補表面形狀經組態以在一多核苷酸遮罩內將個別多核苷酸結構定向成兩個或更多個對稱相同定向之任一者。
參考圖8及圖9描述可利用以形成一多核苷酸遮罩12d之例示性處理。最初，將一半導體基板14(圖8中所展示)曝露於多核苷酸結構之一混合物(圖8中未展示)。可靠近半導體基板提供此等多核苷酸結構，且接著可組裝至多核苷酸遮罩12d中(圖9中所展示)。在將多核苷酸結構黏著至基板且將多核苷酸結構組裝至遮罩中期間可利用任何適合條件。此等條件可包含例如適當pH、離子強度等。圖9之多核苷酸遮罩包括多核苷酸結構A與B之間的介面18，且亦包括沿此介面之一鍵結區31。
在與一下伏半導體基板相關之特徵之製造期間可利用圖5至圖7之多核苷酸遮罩。此製造可包含例如：將至少一些多核苷酸遮罩併入至一整合總成中；蝕刻至一半導體基板中，同時使用多核苷酸遮罩來界定蝕刻之一圖案；及/或將一材料黏著至多核苷酸遮罩以圖案化此材料。下文參考圖19至圖27描述可用多核苷酸遮罩進行之例示性處理。
用於對準一多核苷酸遮罩之個別多核苷酸結構之另一例示性方法利用一基板上之配準區來將多核苷酸結構黏著至特定位置。
圖10展示一構造10e，其包括具有配準區34至37之一半導體基板14。配準區可為任何適合結構或對黏著多核苷酸結構之基板14之修改。例如，區34至37可經組態以吸引及/或與多核苷酸結構鍵結。在一些實施例中，配準區可對應於共價鍵結至基板14且經組態用於與個別多核苷酸結構鹼基配對之多核苷酸鹼基。鹼基配對可為華特生-克里克鹼基配對及/或非華特生-克里克鹼基配對。作為另一實例，配準區可經組態以同價鍵結至個別多核苷酸結構。
參考圖11，靠近基板14(圖10)提供多核苷酸結構A至D，且多核苷酸結構之各者特定地黏著至配準區之一者。在所展示之實施例中，多核苷酸結構A至D包括區38至41，其等經組態用於與配準區34至37(圖10)特定交互作用。例如，區38至41可具有與配準區34至37之鹼基對互補之鹼基對及/或可具有經組態以共價鍵結至配準區34至37之化學基團之化學基團。圖12係展示與半導體基板14之配準區34黏著之多核苷酸結構A之區38之一橫截面視圖。
多核苷酸結構A至D之各者可經唯一組態以黏著至配準區34至37之一特定者，且因此可利用配準區在多核苷酸遮罩12e內以一特定序列及定向黏著多核苷酸結構A至D，以避免上文關於圖2描述之問題。若多核苷酸結構不具有鏡面對稱的平面，則一特定多核苷酸結構之定 向可為一單一獨有定向，或若多核苷酸結構具有一或多個鏡面對稱的平面，則其可為兩個或更多個對稱相同定向之任一者。
儘管圖11之所繪示實施例每個別多核苷酸結構利用一單一配準區，然在其他實施例中，個別多核苷酸結構之一或多者可與兩個或更多個配準區交互作用。個別配準區可與多核苷酸結構形成一或多個交互作用以黏著核苷酸結構。若一配準區與一多核苷酸結構形成多個交互作用(例如，多個共價鍵結、多個鹼基配對交互作用等)，則配準區可具有任何適合幾何組態，包含例如一線性組態、一環狀組態等；且可經組態使得單一配準區足以正確定向多核苷酸結構。在其他實施例中，多個配準區可與一單一多核苷酸結構耦合以達成多核苷酸結構之所要定向。
在一些實施例中，類似於圖10至圖12之配準區之配準區可與類似於圖5至圖7之表面結構之表面結構一起利用以達成一多核苷酸遮罩內之多核苷酸結構之所要對準。
在圖11之實施例中，全部多核苷酸結構A至D黏著至與一下伏半導體基板相關之配準區。在其他實施例中，可利用黏著至一半導體基板之配準區之一些多核苷酸結構與未直接黏著至半導體基板之其他多核苷酸結構之一組合來形成一多核苷酸遮罩。參考圖13及圖14描述利用黏著至配準區之一些多核苷酸結構來定向未黏著至配準區之其他多核苷酸結構之一例示性方法。
圖13展示類似於圖11之階段之一處理階段處之一構造10f。利用連接至一半導體基板之下伏配準區(未展示)之多核苷酸結構之區42將複數個多核苷酸結構G黏著至半導體基板。在一些實施例中，多核苷酸結構G可全部彼此相同，且在其他實施例中，至少一些多核苷酸結構G可與其他結構不同。個別結構G展示為連接至僅單一配準區。一單一配準區可足以正確定向一多核苷酸結構；尤其在配準區以適當幾 何形狀與核苷酸結構形成足夠數目之交互作用(例如，足夠數目之共價鍵、足夠數目之鹼基對等)之條件下。若需要，至少一些多核苷酸結構G可連接至兩個或更多個配準區以定向該等結構。
圖14展示在提供額外多核苷酸結構H之後之構造10f，其中額外核苷酸結構藉由多核苷酸結構G定向且完成一多核苷酸遮罩12f。在一些實施例中，多核苷酸結構H可全部彼此相同，且在其他實施例中，至少一些多核苷酸結構H可與其他結構不同。多核苷酸結構H可利用類似於上文關於圖5至圖7描述之表面形狀之表面形成及/或利用任何其他適合組態而相對於彼此且相對於多核苷酸結構G定向。
多核苷酸結構G及H可以一單一混合物提供，其中此混合物內之多核苷酸組裝以形成圖14之多核苷酸遮罩12f。或者，多核苷酸結構G及H可以兩種混合物提供，循序利用該等混合物以形成多核苷酸遮罩12f。明確言之，可靠近半導體基板14提供包括多核苷酸結構G之一第一混合物以形成圖13之構造。隨後，可提供包括多核苷酸結構H之一第二混合物，且接著第二多核苷酸結構可組裝以形成圖14之完成之多核苷酸遮罩12f。
將多核苷酸結構G及H圖解地繪示為塊。然而，應瞭解，此等多核苷酸結構可具有對應於多核苷酸型聚合物之經盤繞及/或經扭絞線股之複雜形狀。
圖13及圖14之實施例利用兩組多核苷酸結構(G及H)，其中一第一組(G)定向一第二組。在一些實施例中，可利用兩組以上多核苷酸結構來進行類似於圖13及圖14之處理之處理。例如，一第一組可定向一第二組，該第二組繼而定向一第三組，等等。
在與一下伏半導體基板相關之特徵之製造期間可利用圖14之多核苷酸遮罩12f。此製造可包含例如：將至少一些多核苷酸遮罩併入至一整合總成中；蝕刻至一半導體基板中，同時使用該多核苷酸遮罩 來界定蝕刻之一圖案；及/或將一材料黏著至多核苷酸遮罩以圖案化此材料。下文參考圖19至圖27描述可用多核苷酸遮罩進行之例示性處理。
在一些實施例中，可期望形成具有兩組或更多組不同特徵之一多核苷酸遮罩。例如，一多核苷酸遮罩可經組態以圖案化與一記憶體陣列相關之特徵，且圖案化與鄰近記憶體陣列之周邊電路相關之特徵。與記憶體陣列相關之特徵可比與周邊電路相關之特徵更緊密封裝。有利地可利用兩組或更多組多核苷酸結構以產生經組態以圖案化不同特徵之一多核苷酸遮罩。參考圖15至圖18描述實例實施例。
參考圖15，一構造10g包括一半導體基板14之一第一區上方之一第一組多核苷酸結構J。在所展示之實施例中，多核苷酸結構J在半導體基板之一中心區上方。可藉由利用類似於圖10之區34至37之配準區(未展示)將多核苷酸結構J之一或多者黏著至基板14而將多核苷酸結構J以一特定定向及序列黏著至基板。在一些實施例中，全部多核苷酸結構J個別地黏著至具有配準區之半導體基板14。在其他實施例中，僅多核苷酸結構J之一子集黏著至具有配準區之基板14；且其他多核苷酸結構J未直接黏著至基板，而是與經黏著結構對準。結構J可利用類似於上文關於圖5至圖7描述之表面之互補表面及/或利用任何其他適合組態而彼此對準。
在所繪示之實施例中，多核苷酸結構J包括密集封裝之圖案化成分50(僅標記一些成分)。圖案化成分展示為延伸穿過多核苷酸特徵之圓形開口，但在其他實施例中其等可包括其他組態。密集封裝之成分50可彼此隔開小於10nm、小於5nm等之尺寸；且在一些實施例中可利用其等來圖案化與記憶體相關之特徵。多核苷酸結構J展示為彼此相同，但在其他實施例中，至少一些多核苷酸結構J相對於其他多核苷酸結構J可為不同的。多核苷酸結構J最初可以一混合物提供而鄰近 於半導體基板14，因此多核苷酸結構J跨半導體基板14組裝以產生一所要組態。
多核苷酸結構J形成一多核苷酸遮罩之一第一部分。參考圖16，利用多核苷酸結構J來定向一第二組多核苷酸結構K。第二組多核苷酸結構K形成多核苷酸遮罩之一第二部分，且在一些實施例中，其等可視為自由多核苷酸結構J產生之第一部分傳播多核苷酸遮罩之第二部分。多核苷酸結構K可在包括多核苷酸結構J之混合物內，或可以不同於包括多核苷酸結構J之混合物之一第二混合物提供。
多核苷酸結構K包括圖案化成分52(僅標記一些成分)。圖案化成分52包括數種不同類型(例如，一些繪示為圓形且一些繪示為矩形)，且於成分50相比較不密集地封裝。在一些實施例中，可利用圖案化成分50形成與記憶體陣列架構相關之特徵，且可利用圖案化成分52形成記憶體陣列周邊之架構。在其他實施例中，可利用遮罩成分50及52來圖案化其他整合架構之特徵。
在所展示之實施例中，多核苷酸結構K形成一多核苷酸遮罩之一第二部分，其中此第二部分完全包圍多核苷酸遮罩之第一部分。在其他實施例中，第二部分可未完全包圍多核苷酸遮罩之第一部分。在所展示之實施例中，用多核苷酸結構J及K形成之多核苷酸遮罩僅部分覆蓋半導體基板14(如圖16中所展示)。在其他實施例中，多核苷酸遮罩可完全覆蓋半導體基板14。在所展示之實施例中，多核苷酸遮罩係半導體基板14上方之唯一遮罩，但在其他實施例中，多核苷酸遮罩可結合其他遮罩一起利用，該等遮罩諸如(舉例而言)光微影圖案化之遮罩、利用間距倍增方法(即，將間距減小為亞微影尺寸之方法)形成之遮罩等。
圖15及圖16之實施例形成遮罩之一內部中心區內之密集封裝之圖案化成分50，且形成密集封裝成分外部之較不密集封裝之成分52。 在其他實施例中，可利用其他組態。例如，密集封裝之成分與較不密集封裝之成分可跨一多核苷酸遮罩之區交替，密集封裝之成分可形成於定位於中心之較不密集封裝之成分之外部等。
在一些實施例中，一多核苷酸遮罩之一定位於中心之第一部分可在多核苷酸遮罩之另一部分之前形成，如圖15及圖16中展示。在其他實施例中，定位於中心之部分可繼另一部分之後形成。例如，圖17展示包括跨一半導體基板14組裝之多核苷酸結構K之一構造10h。在一些實施例中，多核苷酸結構K之一或多者可透過關於圖10及圖11所描述類型之配準區黏著至基板14。
圖18展示組裝於由多核苷酸結構K包圍之一中心區內之多核苷酸結構J。多核苷酸結構J及K在一起形成一多核苷酸遮罩。圖18之多核苷酸遮罩內之相鄰多核苷酸結構可透過類似於上文關於圖5至圖7描述之結構之互補表面結構及/或透過任何其他適合組態介接。
在與一下伏半導體基板相關之特徵之製造期間可利用圖18之多核苷酸遮罩。此製造可包含例如：將至少一些多核苷酸遮罩併入至一整合總成中；蝕刻至一半導體基板中，同時使用該多核苷酸遮罩來界定蝕刻之一圖案；及/或將一材料黏著至多核苷酸遮罩以圖案化此材料。下文參考圖19至圖27描述可使用多核苷酸遮罩進行之例示性處理。
參考圖19，一構造10i包括一半導體基板14上方之一多核苷酸遮罩12i。遮罩包括多核苷酸58，且具有延伸穿過其之開口60。
參考圖20，一材料62相對於基板14之上表面選擇性地形成於多核苷酸58之一上表面上。材料62可包括任何適合材料。例如，在一些實施例中，材料62可包括電絕緣材料(例如，二氧化矽)或導電材料(例如，金屬或含金屬之組合物)。用於相對於其他表面將材料選擇性地黏著至多核苷酸之例示性方法描述於例如Surwade等人之「Nanoscale growth and patterning of inorganic oxides using DNA nanostructures templates」，Journal of the American Chemical Society，(2013年)，135，第6778頁至第6781頁中。
參考圖21及圖22，可利用材料62作為用於與半導體基板14相關之特徵之製造之一遮罩。圖21展示其中利用材料62作為一蝕刻遮罩以在至半導體基板14中之一蝕刻期間保護下伏特徵之一應用。圖22展示其中在將摻雜劑植入至一半導體基板14之曝露區中以形成摻雜區64期間利用材料62作為一遮罩之一應用。亦可組合圖21及圖22之處理使得蝕刻進行至半導體基板14之曝露區中，且將摻雜劑植入至曝露區中。在一些實施例中，圖21及圖22之處理可與其他遮罩程序(例如，光微影)組合。因此，在圖21之蝕刻及/或圖22之植入期間，一些區可受一光微影圖案化之遮罩保護。
藉由用多核苷酸58形成之多核苷酸遮罩界定由圖21及圖22中之材料62建立之圖案。取決於多核苷酸是否可經受處理條件，在圖21及圖22之處理期間，此多核苷酸遮罩可或可未保持在材料62下方。
圖20之處理形成多核苷酸58上方之一正遮罩(即，遮罩具有與下伏多核苷酸相同之形狀)。在其他實施例中，可相對於多核苷酸58形成一負遮罩(即，遮罩相對於下伏多核苷酸可具有一互補形狀)。圖23展示根據一實施例之繼圖19之階段之後的一處理階段處之構造10i，其中遮罩材料62相對於多核苷酸58形成一負遮罩。用於相對於多核苷酸形成一負遮罩之例示性方法描述於例如Surwade等入之「Nanoscale growth and patterning of inorganic oxides using DNA nanostructures templates」，Journal of the American Chemical Society，(2013年)，135，第6778頁至第6781頁中。
參考圖24，移除多核苷酸58(圖23)。
參考圖25及圖26，利用材料62作為用於與半導體基板14相關之 特徵之製造之一遮罩。圖25展示其中利用材料62作為一蝕刻遮罩以在至半導體基板14中之一蝕刻期間保護下伏特徵之一應用。圖26展示其中在將摻雜劑植入至一半導體基板14之曝露區中以形成摻雜區66期間利用材料62作為一遮罩之一應用。亦可組合圖25及圖26之處理使得蝕刻進行至半導體基板14之曝露區中，且將摻雜劑植入至曝露區中。在一些實施例中，圖25及圖26之處理可與其他遮罩程序(例如，光微影)組合。因此，在圖25之蝕刻及/或圖26之植入期間，一些區可受一光微影圖案化之遮罩保護。
藉由用多核苷酸58(圖23)形成之多核苷酸遮罩界定由圖25及圖26中之材料62建立之圖案，且該等圖案對應於此圖案之一近似反影像。
在一些實施例中，多核苷酸58係利用以圖案化與半導體基板14相關之特徵之一犧牲材料。在其他實施例中，至少一些多核苷酸58可併入至與半導體基板14相關之特徵中。在一些實施例中，多核苷酸58可稱為併入至與半導體基板14相關之特徵中之一「多核苷酸遮罩」。在此等實施例中，至少一些「多核苷酸遮罩」對應於適於併入至所要特徵中之圖案化多核苷酸；且亦可或可不用於圖案化蝕刻、植入等而作為一傳統「遮罩」。圖27繪示其中多核苷酸58併入至一整合總成中且明確言之併入至特徵68中之一實例實施例。此等特徵可包括例如電晶體、佈線等。多核苷酸可為特徵之一重要組份。例如，多核苷酸可提供給特徵以所要物理或化學性質。進一步言之，多核苷酸可經組態以與一或多個分子特定鍵結。此鍵結可更改特徵之電性質，使得多核苷酸可併入至用於偵測此等分子之存在且亦可用於判定分子之一濃度(即，感測器應用)之一指示劑中。
本文中描述之圖案化方法可應用於積體電路(包含例如邏輯、記憶體、佈線、感測器等)之製造、MEMS(微機電系統)之製造等。例如，在一些實施例中，圖16及圖18之結構J及/或K可包括邏輯裝置、 感測器裝置及/或佈線。
除非另有指定，否則本文中描述之各種材料、物質、組合物等可由現已知或尚待發展之任何適合方法形成，該等方法包含例如原子層沈積(ALD)、化學氣相沈積(CVD)、物理氣相沈積(PVD)等。
可利用術語「介電」及「電絕緣」兩者來描述具有絕緣電性質之材料。在本發明中，該等術語視為同義的。在一些例項中利用術語「介電」且在其他例項中利用術語「電絕緣」可在本發明內提供語言變動以簡化以下申請專利範圍內之前置基礎，且並不利用其指示任何重大化學或電差異。
圖式中之各項實施例之特定定向僅用於闡釋性目的，且在一些應用中，該等實施例可相對於所展示之定向旋轉。本文中提供之描述及以下申請專利範圍係關於在各種特徵之間具有所描述關係之任何結構，而無關於該等結構是呈圖式之特定定向還是相對於此定向旋轉。
附圖之橫截面視圖僅展示橫截面之平面內之特徵，且未展示橫截面之平面後之材料以便簡化圖式。
當上文將一結構稱為「在另一結構上」或「抵靠」另一結構時，其可直接在該另一結構上或亦可存在中間結構。相比之下，當將一結構稱為「直接在另一結構上」或「直接抵靠」另一結構時，不存在中間結構。當將一結構稱為「連接」或「耦合」至另一結構時，其可直接連接或耦合至另一結構，或可存在中間結構。相比之下，當將一結構稱為「直接連接」或「直接耦合」至另一結構時，不存在中間結構。
一些實施例包含一種與一半導體基板相關之特徵之製造方法。靠近該半導體基板提供多核苷酸結構之一混合物。該等多核苷酸結構包括一組表面形狀，其中一些多核苷酸結構之表面形狀與其他多核苷酸結構之表面形狀互補。該等互補表面形狀沿相鄰多核苷酸結構之間 的介面鎖定在一起以將多核苷酸結構併入至一多核苷酸遮罩中。在與半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
一些實施例包含一種與一半導體基板相關之特徵之製造方法。靠近半導體基板提供多核苷酸之一混合物。該半導體基板包括經組態以將個別多核苷酸結構黏著至該半導體基板之特定位置之配準區。將該等經黏著多核苷酸結構併入至一多核苷酸遮罩中。在與半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
一些實施例包含一種與一半導體基板相關之特徵之製造方法。靠近半導體基板提供第一多核苷酸結構。該半導體基板包括經組態以將至少一些個別第一多核苷酸結構黏著至該半導體基板之配準區。將該等經黏著第一多核苷酸結構併入至半導體基板之一第一區上方之一多核苷酸遮罩之一第一部分中。靠近該半導體基板提供第二多核苷酸結構。該第二多核苷酸結構傳播與該多核苷酸遮罩之該第一部分連接之該多核苷酸遮罩之一第二部分。在與半導體基板相關之特徵之製造期間使用該多核苷酸遮罩之該等第一及第二部分。
10‧‧‧構造
12‧‧‧多核苷酸遮罩
14‧‧‧基底/半導體基板
16‧‧‧多核苷酸
17‧‧‧介面/邊緣
18‧‧‧介面/邊緣
19‧‧‧介面/邊緣
20‧‧‧介面/邊緣
22‧‧‧開口
A‧‧‧多核苷酸結構
B‧‧‧多核苷酸結構
C‧‧‧多核苷酸結構
D‧‧‧多核苷酸結構

Claims (37)

  1. 一種與一半導體基板相關之特徵之製造方法，其包括：靠近該半導體基板提供多核苷酸結構之一混合物；該等多核苷酸結構包括一組表面形狀，其中一些多核苷酸結構之表面形狀與其他多核苷酸結構之表面形狀互補；該等互補表面形狀沿相鄰多核苷酸結構之間的介面鎖定在一起以將該等多核苷酸結構併入至一多核苷酸遮罩中；及在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
  2. 如請求項1之方法，其中該多核苷酸遮罩在該等特徵之製造期間之該使用包以下之一或多者：將該多核苷酸遮罩之至少一些併入至一整合總成中；蝕刻至該半導體基板中，同時使用該多核苷酸遮罩來界定該蝕刻之一圖案；及將一或多種材料黏著至該多核苷酸遮罩以圖案化該一或多種材料。
  3. 如請求項1之方法，其中該等互補表面形狀彼此交錯。
  4. 如請求項1之方法，其中互補凡得瓦力鍵結區係沿該等介面之至少一些者以增強該等相鄰多核苷酸結構與彼此之黏著性。
  5. 如請求項1之方法，其中互補鹼基配對區係沿該等介面之至少一些者以增強該等相鄰多核苷酸結構與彼此之黏著性。
  6. 如請求項1之方法，其中沿該等介面之至少一些者形成共價鍵以增強該等相鄰多核苷酸結構與彼此之黏著性。
  7. 如請求項1之方法，其中個別多核苷酸結構之一或多者具有至少一個鏡面對稱的平面，且其中該等互補表面形狀經組態以相對於該半導體基板將該等個別多核苷酸結構之該一或多者定向成兩個或更多個對稱相同定向之任一者。
  8. 如請求項1之方法，其中該等個別多核苷酸結構之至少一者不具有鏡面對稱的平面，且其中該等互補表面形狀經組態以相對於該半導體基板將該等個別多核苷酸結構之該至少一者定向成僅一特定定向。
  9. 一種與一半導體基板相關之特徵之製造方法，其包括：靠近該半導體基板提供多核苷酸結構之一混合物；該半導體基板包括經組態以將個別多核苷酸結構黏著至該半導體基板之特定位置之配準區；將該等經黏著多核苷酸結構併入至一多核苷酸遮罩中；及在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩。
  10. 如請求項9之方法，其中該多核苷酸遮罩在該等特徵之製造期間之該使用包含以下之一或多者：將該多核苷酸遮罩之至少一些併入至一整合總成中；蝕刻至該半導體基板中，同時使用該多核苷酸遮罩來界定該蝕刻之一圖案；及將一或多種材料黏著至該多核苷酸遮罩以圖案化該一或多種材料。
  11. 如請求項9之方法，其中該等配準區經組態以與該等個別多核苷酸結構進行鹼基配對。
  12. 如請求項9之方法，其中該等配準區經組態以與該等個別多核苷酸結構進行華特生-克里克鹼基配對。
  13. 如請求項9之方法，其中該等配準區經組態以共價鍵結至該等個別多核苷酸結構。
  14. 如請求項9之方法，其中該多核苷酸遮罩僅包括該等經黏著多核苷酸結構。
  15. 如請求項9之方法，其中利用該等經黏著多核苷酸結構定向未直接黏著至該半導體基板之其他多核苷酸結構；且其中該多核苷 酸遮罩包括該等經黏著多核苷酸結構以及該等其他多核苷酸結構。
  16. 如請求項15之方法，其中以包括經組態以黏著至該等配準區之該等個別多核苷酸結構之該混合物提供該等其他多核苷酸結構。
  17. 如請求項15之方法，其中包括經組態以黏著至該等配準區之該等個別多核苷酸結構之該混合物係一第一混合物，且其中在該等個別多核苷酸結構黏著至該半導體基板之該等特定位置之後以一第二混合物提供該等其他多核苷酸結構。
  18. 如請求項15之方法，其中該等個別多核苷酸結構係具有一第一組表面形狀之第一多核苷酸結構，且其中該等多核苷酸結構之該其他者係具有一第二組表面形狀之第二多核苷酸結構；該等第二表面形狀之至少一些與該等第一表面形狀之至少一些互補；該等互補第一及第二表面形狀沿相鄰第一及第二多核苷酸結構之間的介面鎖定在一起以從該等第一及第二多核苷酸結構形成該多核苷酸遮罩。
  19. 如請求項18之方法，其中互補凡得瓦力鍵結區係沿該等介面之至少一些者以增強該等相鄰第一及第二多核苷酸結構與彼此之黏著性。
  20. 如請求項18之方法，其中互補鹼基配對區係沿該等介面之至少一些者以增強該等相鄰第一及第二多核苷酸結構與彼此之黏著性。
  21. 如請求項18之方法，其中沿該等介面之至少一些者形成共價鍵以增強該等相鄰第一及第二多核苷酸結構與彼此之黏著性。
  22. 如請求項9之方法，其中該等個別多核苷酸結構之一或多者具有至少一鏡面對稱的平面，且其中該等配準區經組態以將該等個 別多核苷酸結構之該一或多者定向成兩個或更多個對稱相同定向之任一者。
  23. 如請求項9之方法，其中該等個別多核苷酸結構之至少一者不具有鏡面對稱的平面，且其中該等配準區經組態以將該等個別多核苷酸結構之該至少一者定向成僅一特定定向。
  24. 一種與一半導體基板相關之特徵之製造方法，其包括：靠近該半導體基板提供第一多核苷酸結構；該半導體基板包括經組態以將至少一些個別第一多核苷酸結構黏著至該半導體基板之配準區；將該等經黏著第一多核苷酸結構併入至該半導體基板之一第一區上方之一多核苷酸遮罩之一第一部分中；靠近該半導體基板提供第二多核苷酸結構；該等第二多核苷酸結構傳播與該多核苷酸遮罩之該第一部分連接之該多核苷酸遮罩之一第二部分；及在與該半導體基板相關之特徵之製造期間使用該多核苷酸遮罩之該等第一及第二部分。
  25. 如請求項24之方法，其中在該等第一多核苷酸結構之後提供該等第二多核苷酸結構。
  26. 如請求項24之方法，其中一起提供該等第二多核苷酸結構與該等第一多核苷酸結構。
  27. 如請求項24之方法，其中該多核苷酸遮罩之該第一部分僅包括黏著至該等配準區之該等第一多核苷酸結構。
  28. 如請求項24之方法，其中該多核苷酸遮罩之該第一部分僅包括除黏著至該等配準區之該等第一多核苷酸結構外之其他多核苷酸結構。
  29. 如請求項24之方法，其中該多核苷酸遮罩之該等第一及第二部分在該等特徵之製造期間之該使用包含以下之一或多者：將該 多核苷酸遮罩之至少一些併入至一整合總成中；蝕刻至該半導體基板中，同時使用該多核苷酸遮罩來界定該蝕刻之一圖案；及將一或多種材料黏著至該多核苷酸遮罩以圖案化該一或多種材料。
  30. 如請求項24之方法，其中利用該多核苷酸遮罩之該等第一及第二部分之一者來製造比該多核苷酸遮罩之該第一及第二部分之另一者更密集封裝之特徵。
  31. 如請求項24之方法，其中利用該多核苷酸遮罩之該等第一及第二部分之一者來製造記憶體陣列架構，且利用該多核苷酸遮罩之該等第一及第二部分之另一者來製造該記憶體陣列周邊之架構。
  32. 如請求項31之方法，其中該多核苷酸遮罩之該等第一及第二部分之該一者包括比該多核苷酸遮罩之該等第一及第二部分之該另一者更密集之一圖案化成分間距。
  33. 如請求項31之方法，其中利用該多核苷酸遮罩之該第一部分來製造該記憶體陣列架構。
  34. 如請求項31之方法，其中利用該多核苷酸遮罩之該第一部分來製造該記憶體陣列周邊之該架構。
  35. 如請求項24之方法，其中利用該多核苷酸遮罩之該等第一及第二部分之一者來製造邏輯裝置，且利用該多核苷酸遮罩之該等第一及第二部分之另一者來製造該等邏輯裝置周邊之電路。
  36. 如請求項24之方法，其中該等第一多核苷酸結構具有一組第一表面形狀，且其中該等第二多核苷酸結構具有一組第二表面形狀，其中該等第二表面形狀之至少一些與該等第一表面形狀之至少一些互補；該等互補第一及第二表面形狀沿相鄰第一及第二多核苷酸結構之間的介面鎖定在一起以使該多核苷酸遮罩之 該第二部分與該多核苷酸遮罩之該第一部分連接。
  37. 如請求項36之方法，其中互補鹼基配對區係沿該等介面之至少一些者以增強該等相鄰第一及第二多核苷酸結構與彼此之黏著性。
TW105106363A 2015-03-31 2016-03-02 與半導體基板相關之特徵之製造方法 TW201705207A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/674,302 US9330932B1 (en) 2015-03-31 2015-03-31 Methods of fabricating features associated with semiconductor substrates

Publications (1)

Publication Number Publication Date
TW201705207A true TW201705207A (zh) 2017-02-01

Family

ID=55807591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106363A TW201705207A (zh) 2015-03-31 2016-03-02 與半導體基板相關之特徵之製造方法

Country Status (3)

Country Link
US (1) US9330932B1 (zh)
TW (1) TW201705207A (zh)
WO (1) WO2016160156A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466504B1 (en) * 2015-03-31 2016-10-11 Micron Technology, Inc. Methods of fabricating features associated with semiconductor substrates
WO2019195633A1 (en) 2018-04-04 2019-10-10 Ignite Biosciences, Inc. Methods of generating nanoarrays and microarrays
CA3196729A1 (en) 2020-11-11 2022-05-19 Tural AKSEL Affinity reagents having enhanced binding and detection characteristics
IL305336A (en) 2021-03-11 2023-10-01 Nautilus Subsidiary Inc Systems and methods for the preservation of biomolecules

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002054450A2 (en) * 2001-01-04 2002-07-11 Eagle Research & Development, Llc Method of patterning a mask on the surface of a substrate and product manufactured thereby
US7842793B2 (en) * 2005-06-14 2010-11-30 The California Institute Of Technology Methods of making nucleic acid nanostructures
KR101062416B1 (ko) * 2008-10-09 2011-09-06 성균관대학교산학협력단 나노 소자의 형성방법
US8378075B2 (en) * 2009-10-27 2013-02-19 The United States Of America, As Represented By The Secretary Of The Navy Covalent attachment of peptides and biological molecules to luminescent semiconductor nanocrystals
US8774494B2 (en) * 2010-04-30 2014-07-08 Complete Genomics, Inc. Method and system for accurate alignment and registration of array for DNA sequencing
US8796185B2 (en) * 2011-03-08 2014-08-05 Lightspeed Genomics, Inc. Self-assembling high density ordered patterned biomolecule array and method for making and using the same

Also Published As

Publication number Publication date
WO2016160156A1 (en) 2016-10-06
US9330932B1 (en) 2016-05-03

Similar Documents

Publication Publication Date Title
US7432120B2 (en) Method for realizing a hosting structure of nanometric elements
TW201705207A (zh) 與半導體基板相關之特徵之製造方法
CN102804336B (zh) 利用嵌段共聚物来形成图案的方法
US7867782B2 (en) Nanoscale moiety placement methods
US7692249B2 (en) End functionalization of carbon nanotubes
US20150069617A1 (en) Extremely stretchable electronics
US8492076B2 (en) Method of manufacturing carbon nanotube device array
TWI683784B (zh) 使用自裝配核酸形成奈米結構之方法及其奈米結構
JP2004535677A (ja) 突出したフィーチャが電極間の間隔を画定する単一電子トランジスタ及び製造方法
US20100216076A1 (en) Method to assemble nano-structure on a substrate and nano-molecule device comprising nano-structure formed thereby
Sarveswaran et al. Deposition of DNA rafts on cationic SAMs on silicon [100]
US7863138B2 (en) Methods of forming nano line structures in microelectronic devices
TW201705206A (zh) 與半導體基板相關之特徵之製造方法
KR100716937B1 (ko) 나노와이어 소자 제조 방법
WO2005012159A1 (en) Method of manufacturing nanochannels and nanochannels thus fabricated
CN104350420B (zh) 用于处理单分子的设备的制造方法
US20070176208A1 (en) Hosting structure of nanometric elements and corresponding manufacturing method
US9129909B2 (en) Method of patterning
Dickey et al. Transistors formed from a single lithography step using information encoded in topography
Rehman et al. Stress concentration analysis and fabrication of silicon (100) based ultra-stretchable structures with parylene coating
US11049727B2 (en) Interleaved structure for molecular manipulation
US20120070627A1 (en) Method for nanopatterning based on self assembly of a triblock terpolymer
WO2006054915A1 (fr) Procede de fabrication de micro- et nano-instruments sur des substrats locaux
US20050287788A1 (en) Manufacturing method of nanowire array
KR20060112324A (ko) 나노 와이어 얼라인 방법 및 이를 이용한 어레이 기판의제조방법