TW201642389A - 分裂式接觸結構與其製作方法 - Google Patents

分裂式接觸結構與其製作方法 Download PDF

Info

Publication number
TW201642389A
TW201642389A TW104120218A TW104120218A TW201642389A TW 201642389 A TW201642389 A TW 201642389A TW 104120218 A TW104120218 A TW 104120218A TW 104120218 A TW104120218 A TW 104120218A TW 201642389 A TW201642389 A TW 201642389A
Authority
TW
Taiwan
Prior art keywords
contact
layer
sidewall
contact structure
split
Prior art date
Application number
TW104120218A
Other languages
English (en)
Other versions
TWI571963B (zh
Inventor
徐政業
黃信斌
鄭志浩
Original Assignee
華亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華亞科技股份有限公司 filed Critical 華亞科技股份有限公司
Publication of TW201642389A publication Critical patent/TW201642389A/zh
Application granted granted Critical
Publication of TWI571963B publication Critical patent/TWI571963B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明披露一種分裂式接觸結構，包含有一半導體基底，具有一主表面；一第一向上凸出結構，位於該主表面上；一第一晶胞接觸區域，位於該主表面且鄰近該第一向上凸出結構；一第二向上凸出結構，位於該主表面上；一第二晶胞接觸區域，位於該主表面且鄰近該第二向上凸出結構；一第一圖案化層位於該第一向上凸出結構上方；一第二圖案化層位於該第二向上凸出結構上方；一第一接觸結構，設置於該第一向上凸出結構側壁且與該第一晶胞接觸區域直接接觸；一第二接觸結構，設置於該第二向上凸出結構側壁且與該第二晶胞接觸區域直接接觸。

Description

分裂式接觸結構與其製作方法
本發明概括而言係關於一半導體元件與其製作方法，特別是一種分裂式接觸結構以及利用雙側壁子製程來製作分裂式接觸結構的方法。
半導體領域中，動態隨機存取記憶體(DRAM)為一種整合於積體電路中，將個別位元數據存儲於個別電容且可隨機讀取的電容式存儲元件。DRAM通常由許多電荷存儲晶胞排列成矩形陣列所構成，其中每個電荷存儲晶胞包含一電容與一電晶體。
一般而言，DRAM中的每個電晶體包含有一閘極、一位於半導體基底中的汲極，以及一與汲極分隔開的源極。閘極通常與一字元線電性連接，源極通常與一數位線(digit line)電性連接，汲極則通常藉由一晶胞接觸結構，與一電容電性連接。
持續微縮元件的需求加速了DRAM晶胞設計的演進，使之具有更小的特徵尺寸、晶胞面積以及單位密度。其中，由於晶胞接觸結構的尺寸大幅微縮，造成接觸電阻增加以及製程餘裕度縮小。
因此，該技術領域中仍需要一個改良的DRAM晶胞接觸結構，可以在不增加製程複雜度的情況下，避免上述先前技術面臨的問題。
本發明的主要目的在提供一改良的分裂式晶胞接觸結構與其製作方法，可以避免上述先前技術面臨的問題。
根據本發明所提供的一種分裂式接觸結構，包含有一半導體基底，具有一主表面；一第一向上凸出結構，位於該主表面上；一第一晶胞接觸區域，位於該主表面且鄰近該第一向上凸出結構；一第二向上凸出結構，位於該主表面上；一第二晶胞接觸區域，位於該主表面且鄰近該第二向上凸出結構；一第一圖案化層位於該第一向上凸出結構上方；一第二圖案化層位於該第二向上凸出結構上方；一第一接觸結構，設置於該第一向上凸出結構側壁且與該第一晶胞接觸區域直接接觸，其中該第一圖案化層自該第一接觸結構的一頂面凸出；以及一第二接觸結構，設置於該第二向上凸出結構側壁且與該第二晶胞接觸區域直接接觸，其中該第二圖案化層自該第二接觸結構的一頂面凸出。
根據本發明一實施例，該第一向上凸出結構與該第二向上凸出結構沿一第一方向延伸。該第一圖案化層與該第二圖案化層為直線型，沿一第二方向延伸，其中該第一方向與該第二方向呈垂直正交。
無庸置疑的，該領域的技術人士讀完接下來本發明較佳實施例的詳細描述與圖式後，均可了解本發明的目的。
在下面的描述中，已提供許多具體細節以便徹底理解本發明。然而，很明顯，對本領域技術人員而言，本發明還是可以在沒有這些具體細節的情況下實施。此外，一些公知的系統配置和製程步驟沒有被鉅細靡遺的披露出來，因為這些應是本領域技術人員所熟知的
同樣地，例示的裝置的實施例的附圖是半示意且未按比例繪製，並且，附圖中為了清楚呈現，某些尺寸可能被放大。此外，公開和描述多個實施例中具有通用的某些特徵時，相同或類似的特徵通常以相同的附圖標記描述，以方便於說明和描述。
在電晶體與積體電路的製程領域中，專有名詞“主表面”普遍認為是例如在半導體的平面製程中，形成複數個電晶體的那一面。同樣地，在本發明說明書中，專有名詞“垂直”普遍認為是與該主表面大致上呈直角。通常主表面與單晶矽層的＜100＞晶格面同面，為場效電晶體形成的地方。
第1圖至第9圖為示意性剖面圖，說明依據本發明一實施例製作一DRAM元件的分裂式接觸結構的方法。首先，如第1圖所示，提供一半導體基底10，例如矽質基底。需了解的是半導體基底10可由任何該領域中習知且合適的半導體材料或晶圓所構成。半導體基底10具有一主表面10a，兩個向上凸出結構30與40位於主表面10a上。
根據本發明的實施例，向上凸出結構30與40兩者緊密靠近。由上方俯瞰時，向上凸出結構30與40沿著一第一方向延伸且互相平行。由上方俯瞰時，向上凸出結構30與40具有一波浪狀圖案。須了解的是，為了方便說明和描述，該實施例僅例示兩個向上凸出結構。
根據本發明的實施例，向上凸出結構30包含有一矽質較低部位300、一直接位於矽質較低部位300上方的金屬部位310，與一位於金屬部位310上方且覆蓋其側壁的氮化矽層320。一氧化矽層330直接位於氮化矽層320上方。一氮化矽襯墊層340包覆住氧化矽層330與氮化矽層320的側壁。向上凸出結構30具有兩相對的側壁30a與30b。
根據本發明的實施例，向上凸出結構40包含有一矽質較低部位400、一直接位於該矽質較低部位400上方的金屬部位410，與一位於金屬部位410上方且覆蓋該金屬部位側壁的氮化矽層420。一氧化矽層430直接位於氮化矽層420上方。一氮化矽襯墊層440包覆住氧化矽層430與氮化矽層420的側壁。向上凸出結構40具有兩相對的側壁40a與40b。
需了解的是向上凸出結構30與40僅為說明與描述目的。根據本發明實施例，直接位於矽質較低部位300與400上方的金屬部位310與410可以作為DRAM元件中的數位線，但並不限於此。
由上方俯瞰時，氧化矽層330與430沿著一第二方向延伸且互相平行。根據本發明實施例，第一方向與第二方向呈直角正交，但並不限於此。根據本發明實施例，氧化矽層330與430可由旋塗式(SOD)介電材料組成，但並不限於此。氧化矽層330與430已被圖案化，具有線形圖案。
根據本發明實施例，一淺溝渠絕緣(STI)結構20和複數個溝渠式閘極結構21、22、23和24位於半導體基底10的主表面10a下。每一溝渠式閘極結構包含有一閘極介電層202、一導電層210與一蓋層220。
根據本發明實施例，晶胞接觸區域230鄰接溝渠式閘極結構22，晶胞接觸區域240鄰接溝渠式閘極結構23。須了解的是淺溝渠絕緣(STI)結構20與該複數個溝渠式閘極結構21、22、23和24的佈局配置僅為描述和說明目的。
如第2圖所示，根據本發明實施例，藉由化學氣相沉積(CVD)製程，在半導體基底10上沉積一多晶矽層50。多晶矽層50覆蓋住向上凸出結構30與40和氧化矽層330與430，同時也覆蓋住包含淺溝渠絕緣(STI)結構20與接觸區域230和240的主表面10a。
接著如第3圖所示，根據本發明實施例，回蝕刻多晶矽層50使氧化矽層330與430顯露出來。回蝕刻後的多晶矽層50具有一頂面50a，齊平或低於氧化矽層330與430。至目前製程階段，氧化矽層330與430自多晶矽層50的頂面50a凸出。
如第4圖所示，根據本發明實施例，藉由另一次化學氣相沉積(CVD)製程，在多晶矽層50的頂面50a和凸出的氧化矽層330與430上沉積一共形的側壁子層52，例如氮化矽層。須謹慎控制側壁子層52的沉積厚度，依據之後形成的晶胞接觸結構的目標厚度而調整。
如第5圖所示，根據本發明實施例，接著進行一非等向性的乾蝕刻製程蝕刻側壁子層52，直到多晶矽層50的頂面50a暴露出來。留下來的側壁子層52在氧化矽層330與430的相對側壁上形成側壁子52a。
如第6圖所示，根據本發明實施例，進行另一次乾蝕刻製程，以側壁子52a為硬遮罩的自我對準的蝕刻法部分蝕刻掉未被側壁子52a覆蓋的多晶矽層50，在多晶矽層50形成凹陷54。
如第7圖所示，根據上述本發明實施例部分蝕刻掉多晶矽層50後，可選擇性地移除部分側壁子52a以及部分氧化矽層330與430。根據本發明實施例，該移除步驟可採用該領域習知的濕蝕刻方式，但並不限於此。
如第8圖所示，根據本發明實施例，藉由另一次化學氣相沉積(CVD)製程，在側壁子52a與凹陷54上沉積一側壁子層56。根據本發明實施例，側壁子層56共形地覆蓋住側壁子52a、氧化層330與430，以及凹陷54。根據本發明實施例，側壁子層56可由氮化矽、氮氧化矽、氧化矽或碳化矽組成，但並不限於此。
如第9圖所示，根據本發明實施例，接著進行一非等向性的乾蝕刻製程蝕刻側壁子層56，於各個側壁子52a上形成側壁子56a。然後，以側壁子56a與52a為蝕刻硬遮罩，進行另一次蝕刻製程，將未被側壁子56a與52a覆蓋住的多晶矽層50移除掉直到淺溝渠絕緣(STI)結構20顯露出來，得到分別位於晶胞接觸區域230與240上的分裂式接觸結構50’。上述蝕刻步驟可選擇性地過蝕刻，以在分裂式接觸結構50’形成一內凹側壁輪廓60。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧半導體基底
10a‧‧‧主表面
30/40‧‧‧向上凸出結構
300/400‧‧‧矽質較低部位
310/410‧‧‧金屬部位
320/420‧‧‧氮化矽層
330/430‧‧‧氧化矽層
340/440‧‧‧氮化矽襯墊層
30a/30b/40a/40b‧‧‧側壁表面
20‧‧‧淺溝渠絕緣結構
21/22/23/24‧‧‧溝渠式閘極結構
202‧‧‧閘極介電層
210‧‧‧導電層
220‧‧‧蓋層
230/240‧‧‧晶胞接觸區域
50‧‧‧多晶矽層
50a‧‧‧頂面
52/56‧‧‧側壁子層
52a/56a‧‧‧側壁子
54‧‧‧凹陷
50’‧‧‧分裂式接觸結構
60‧‧‧內凹側壁輪廓
藉由本發明實施例的詳細描述與所附圖式，可清楚說明本發明的目的與限定特徵。       第1圖至第9圖為示意性剖面圖，說明依據本發明一實施例製作一DRAM元件的分裂式接觸結構的方法。       須注意的是所有圖式均為示意圖，以說明和製圖方便為目的，相對尺寸及比例都經過調整。相同的符號在不同的實施例中代表相對應或類似的特徵。
10‧‧‧半導體基底
10a‧‧‧主表面
30/40‧‧‧向上凸出結構
300/400‧‧‧矽質較低部位
310/410‧‧‧金屬部位
320/420‧‧‧氮化矽層
330/430‧‧‧氧化矽層
340/440‧‧‧氮化矽襯墊層
20‧‧‧淺溝渠絕緣結構
21/22/23/24‧‧‧溝渠式閘極結構
202‧‧‧閘極介電層
210‧‧‧導電層
220‧‧‧蓋層
230/240‧‧‧晶胞接觸區域
52a/56a‧‧‧側壁子
50’‧‧‧分裂式接觸結構
60‧‧‧內凹側壁輪廓

Claims (6)

  1. 一種分裂式接觸結構，包含有: 一半導體基底，具有一主表面； 一第一向上凸出結構，位於該主表面上； 一第一晶胞接觸區域，位於該主表面且鄰近該第一向上凸出結構； 一第二向上凸出結構，位於該主表面上； 一第二晶胞接觸區域，位於該主表面且鄰近該第二向上凸出結構； 一第一圖案化層位於該第一向上凸出結構上方； 一第二圖案化層位於該第二向上凸出結構上方； 一第一接觸結構，設置於該第一向上凸出結構側壁且與該第一晶胞接觸區域直接接觸，其中該第一圖案化層自該第一接觸結構的一頂面凸出；以及 一第二接觸結構，設置於該第二向上凸出結構側壁且與該第二晶胞接觸區域直接接觸，其中該第二圖案化層自該第二接觸結構的一頂面凸出。
  2. 如申請專利範圍第1項所述的分裂式接觸結構，其中該第一向上凸出結構與該第二向上凸出結構沿一第一方向延伸；該第一圖案化層與該第二圖案化層為直線型，沿一第二方向延伸；其中該第一方向與該第二方向呈垂直正交。
  3. 如申請專利範圍第1項所述的分裂式接觸結構，其中更包含一雙側壁子結構，位於該第一向上凸出結構或該第二向上凸出結構上。
  4. 如申請專利範圍第1項所述的分裂式接觸結構，其中該第一接觸結構與該第二接觸結構具有一內凹側壁輪廓。
  5. 如申請專利範圍第1項所述的分裂式接觸結構，其中該第一圖案化層與該第二圖案化層為氧化矽層。
  6. 如申請專利範圍第1項所述的分裂式接觸結構，其中該第一向上凸出結構與該第二向上凸出結構具有一矽質較低部位、一直接位於該矽質較低部位上方的金屬部位，與一位於該金屬部位上方且覆蓋該金屬部位側壁的氮化矽層。
TW104120218A 2015-05-24 2015-06-24 分裂式接觸結構與其製作方法 TWI571963B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/720,830 US9401326B1 (en) 2015-05-24 2015-05-24 Split contact structure and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW201642389A true TW201642389A (zh) 2016-12-01
TWI571963B TWI571963B (zh) 2017-02-21

Family

ID=56411291

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120218A TWI571963B (zh) 2015-05-24 2015-06-24 分裂式接觸結構與其製作方法

Country Status (2)

Country Link
US (1) US9401326B1 (zh)
TW (1) TWI571963B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831884A (zh) * 2018-06-08 2018-11-16 长鑫存储技术有限公司 存储器结构及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812140B2 (en) 2002-03-26 2004-11-02 Winbond Electronics Corporation Method for contact profile improvement
KR100481177B1 (ko) * 2002-08-21 2005-04-07 삼성전자주식회사 셀 패드 콘택의 저항을 감소시킨 반도체 장치 및 그제조방법
KR100456699B1 (ko) 2002-10-04 2004-11-10 삼성전자주식회사 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법
KR100524990B1 (ko) 2003-10-09 2005-10-31 삼성전자주식회사 반도체메모리소자의 제조방법
KR100652793B1 (ko) 2005-03-31 2006-12-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR101248943B1 (ko) * 2007-10-23 2013-03-29 삼성전자주식회사 반도체 장치 및 그 제조방법

Also Published As

Publication number Publication date
TWI571963B (zh) 2017-02-21
US9401326B1 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
US9431476B2 (en) Semiconductor devices including capacitors and methods of manufacturing the same
US8198189B2 (en) Methods of fabricating integrated circuit devices including air spacers separating conductive structures and contact plugs
US9478548B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US10475794B1 (en) Semiconductor device and method for fabricating the same
TWI471981B (zh) 製作具有埋入式位元線與埋入式字元線的記憶體裝置之方法
US11049863B2 (en) Semiconductor structure with capacitor landing pad and method of making the same
US9613967B1 (en) Memory device and method of fabricating the same
TW201727874A (zh) 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
TW201740510A (zh) 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法
US20070296010A1 (en) Pick-up structure for dram capacitors and dram process
CN110061001B (zh) 半导体元件及其制作方法
US20100240179A1 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
TWI571915B (zh) 電容器下電極之製造方法及半導體裝置
TWI553780B (zh) 接觸結構以及採用該接觸結構的半導體記憶元件
JP2008251763A (ja) 半導体装置及びその製造方法
US10734390B1 (en) Method of manufacturing memory device
US10490557B2 (en) Semiconductor structure with contact plug and method of fabricating the same
JP2000164822A (ja) 半導体記憶装置およびその製造方法
US9123576B2 (en) Semiconductor device and method for manufacturing the same
TWI571963B (zh) 分裂式接觸結構與其製作方法
CN106549018B (zh) 单元接触结构
CN110459507B (zh) 一种半导体存储装置的形成方法
US10204914B2 (en) Method for fabricating semiconductor device
US20190140069A1 (en) Semiconductor structure and manufacturing method thereof
JP2014053361A (ja) 半導体装置の製造方法