TW201635549A - 以側壁襯墊形成鰭狀結構之裝置與方法 - Google Patents

以側壁襯墊形成鰭狀結構之裝置與方法 Download PDF

Info

Publication number
TW201635549A
TW201635549A TW104140313A TW104140313A TW201635549A TW 201635549 A TW201635549 A TW 201635549A TW 104140313 A TW104140313 A TW 104140313A TW 104140313 A TW104140313 A TW 104140313A TW 201635549 A TW201635549 A TW 201635549A
Authority
TW
Taiwan
Prior art keywords
disposed
substrate
fin
epitaxial
liner
Prior art date
Application number
TW104140313A
Other languages
English (en)
Inventor
威利 瑞奇曼第
馬修 梅茲
錢德拉 莫哈帕拉
吉伯特 狄威
傑克 卡瓦李耶羅
安拿 莫希
納迪亞 雷奧洛比
塔何 甘尼
葛蘭 葛雷斯
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201635549A publication Critical patent/TW201635549A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種設置在基板上包括磊晶的子鰭狀結構，其中該子鰭狀結構的第一部分係設置在該基板的一部分內，並且該子鰭狀結構的第二部分係設置相鄰於介電材料。鰭狀裝置結構係設置在該子鰭狀結構上，其中該鰭狀裝置結構包含該磊晶材料。襯墊係設在該子鰭狀結構的該第二部分和該介電材料之間。在本文中描述其它實施例。

Description

以側壁襯墊形成鰭狀結構之裝置與方法
本發明關於形成和利用微電子結構的方法和相關結構。
磊晶材料如磷化鋁銦的整合，例如，到基板如矽基板之上在微電子裝置的應用是非常需要的。高品質的磊晶材料提高這種應用如系統單晶片(SoC)、高電壓和RF裝置，以及用於互補式金屬氧化物矽(CMOS)應用的性能。這種整合關於可能由於在這兩種材料之間的晶格特性中的不匹配引起的製造挑戰。
100‧‧‧微電子裝置
102‧‧‧基板
103‧‧‧表面
104‧‧‧犧牲鰭
106‧‧‧襯墊
108‧‧‧隔離材料
110‧‧‧化學機械研磨程序
111‧‧‧開口/溝槽
112‧‧‧移除程序
113‧‧‧磊晶材料
114‧‧‧磊晶程序
115‧‧‧底部部分
116‧‧‧移除程序
117‧‧‧側壁
118‧‧‧移除程序
119‧‧‧深度
121‧‧‧寬度
122‧‧‧寬度
123‧‧‧鰭狀裝置結構
125‧‧‧高度
130‧‧‧第一部分
131‧‧‧角度
132‧‧‧第二部分
134‧‧‧第三部分
200‧‧‧微電子裝置
202‧‧‧基板
206‧‧‧襯墊材料
208‧‧‧隔離材料
209‧‧‧表面
213‧‧‧磊晶材料
217‧‧‧底部側壁
223‧‧‧鰭狀裝置結構
230‧‧‧第一部分
232‧‧‧第二部分
234‧‧‧第三部分
236‧‧‧閘極氧化物
238‧‧‧閘極材料
239‧‧‧通道區
240‧‧‧源極/汲極區
241‧‧‧環繞式閘極結構
302‧‧‧方塊
304‧‧‧方塊
306‧‧‧方塊
400‧‧‧中介層
402‧‧‧基板
404‧‧‧基板
406‧‧‧球閘陣列(BGA)
408‧‧‧金屬互連
410‧‧‧通孔
412‧‧‧穿透矽通孔(TSV)
414‧‧‧嵌入式裝置
500‧‧‧計算裝置
502‧‧‧積體電路晶粒
504‧‧‧CPU
506‧‧‧晶粒上記憶體
508‧‧‧通訊晶片
510‧‧‧揮發性記憶體
512‧‧‧非揮發性記憶體
514‧‧‧圖形處理單元
516‧‧‧數位訊號處理器
520‧‧‧晶片組
522‧‧‧天線
524‧‧‧顯示器或觸控螢幕顯示器
526‧‧‧觸控螢幕控制器
528‧‧‧電池
529‧‧‧全球定位系統(GPS)裝置
530‧‧‧羅盤
532‧‧‧運動協同處理器或感測器
534‧‧‧揚聲器
536‧‧‧相機
538‧‧‧用戶輸入裝置
540‧‧‧大容量儲存裝置
542‧‧‧加密處理器
雖然本說明書以特別指出和清楚地請求某些實施例的申請專利範圍總結，這些實施例的優點，可在與附圖一起閱讀時，從以下實施例的描述更容易地確定，其中：圖1a~1i根據各種實施例表示結構的橫截面 圖。
圖2a~2c根據實施例表示結構的橫截面圖。
圖3根據實施例表示方法的流程圖。
圖4是實現一或多個實施例的中介層。
圖5是根據實施例建立的計算裝置。
【發明內容與實施方式】
在以下的詳細描述中，以說明的方式，參考附圖顯示，具體實施例中的方法和結構可以被實施。這些實施例被足夠詳細地描述以使本領域的技術人員能夠實施該實施例。但應該理解的是，各種實施例，儘管不同，但不一定是相互排斥的。例如，在此描述的特定特徵、結構或特性關於一個實施例，可以在其他實施例內實施而不脫離實施例的精神和範圍。此外，可以理解的是，每個揭露內各別元件的位置或排列可以在不脫離實施例的精神和範圍的情況下被修改。在附圖中，類似的標號表示遍及數個視圖的相同或類似的元件或功能。
各種操作將被描述為多個獨立的操作，接著，以最有助於理解本文中實施例的方式，然而，描述的順序不應被解釋為暗示這些操作一定是順序相關的。特別是，這些操作不需要以呈現的順序來執行。
實施例之實現可以形成或執行在基板上，諸如半導體基板。在一種實現中，半導體基板可以是使用本體矽或絕緣層上覆矽子結構形成的晶體基板。在其他實現 中，半導體基板可以使用其他材料形成，其可以或可以不與矽結合，其包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵或III-V族或IV族材料的其它組合。雖然可以形成基板材料的幾個例子在本文中描述，可以用作建立半導體裝置基礎的任何材料落入本文中實施例的精神和範圍之內。
形成和利用微電子結構的方法和相關結構，如形成在基板上的磊晶鰭狀結構被描述。那些方法/結構可以包括設置在基板上的磊晶子鰭狀結構，其中該子鰭狀結構的第一部分被設置在該基板的一部分內，且該子鰭狀結構的第二部分相鄰於隔離材料。鰭狀裝置結構被設置在該子鰭狀結構上，其中該鰭狀裝置結構包含該磊晶材料。襯墊被設置在該子鰭狀結構的第二部分和隔離材料之間，該襯墊包含在子鰭狀結構的第二部分和隔離材料之間的屏障。該襯墊在子鰭狀結構和隔離材料之間提供化學上穩定的、非反應性的屏障，使得缺陷的形成，如堆疊錯誤被減少。在實施例中，缺陷的量可以包含小於每百萬分之一(ppm)。
圖1a~1i顯示形成微電子結構，諸如設置在基板上的磊晶鰭狀結構的實施例的橫截面圖。在實施例中，微電子裝置100可包含基板102(圖1a)。在實施例中，例如，基板102可以包含矽基板，並且可以是具有p型材料/元素，如硼的p摻雜。在另一個實施例中，例如，基板102可以包含電路元件，如電晶體和被動元件。 在實施例中，基板102可以包含CMOS基板102的一部分，並且可以包含p型金屬氧化物半導體(PMOS)和n型金屬氧化物半導體(NMOS)電晶體。在實施例中，微電子裝置100可包含三閘極電晶體的一部分、環繞式閘極(GAA)電晶體，或任何其它類型的多閘極電晶體。在實施例中，微電子裝置100可以包含的複合(包括III-V族材料)電晶體的一部分。
在實施例中，可包含矽的犧牲鰭104可以被設置在基板102上。在實施例中，犧牲鰭104可定向成使得它被正交地設置在基板102上。襯墊106可被形成在犧牲鰭104和基板102的表面103上(圖1b)。在其它實施例中，襯墊可以不形成在基板表面103上，並且在一些實施例中，襯墊106可以僅在犧牲鰭104上形成。在實施例中，襯墊106可以包含不與III族到V族材料化學反應的材料。在實施例中，襯墊106可以包含小於約100埃的厚度。在實施例中，襯墊材料可以包含氮化矽、氮氧化矽、氧化鉿和氧化鋁中的至少一種。在實施例中，襯墊106不包含二氧化矽。例如，襯墊106可以利用沉積程序形成，如物理氣相沉積(PVD)、原子層沉積(ALD)和/或化學氣相沉積(CVD)程序。
在實施例中，隔離材料108可以形成在襯墊106上(圖1c)。隔離材料108可包含介電材料，諸如二氧化矽，並且在某些情況下可以包含淺溝槽隔離(STI)材料。在實施例中，隔離材料108可包含這樣的材料如摻 雜碳的氧化物(CDO)、氮化矽、氮氧化矽、碳化矽，有機聚合物如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃(FSG)和/或ganosilicates，如倍半矽氧烷、矽氧烷，或有機矽酸鹽玻璃。在實施例中，隔離材料108可以包含多個不同材料層。在實施例中，隔離材料108可包含化學氣相沉積(CVD)沉積的材料。
襯墊106的一部分可以被設置在基板102和隔離材料108之間。在實施例中，襯墊106可以用連續的層從基板102的頂部表面延伸至犧牲鰭104的頂部。在實施例中，隔離材料108可藉由利用移除程序，如化學機械研磨(CMP)程序110被移除，以將絕緣材料108的頂表面隨著犧牲矽鰭104的頂表面平面化(圖1d)。例如，在其它實施例中，其它移除程序可被利用，如各種蝕刻程序。在CMP程序110期間，襯墊106的一部分可從犧牲矽鰭104的頂部表面移除。
在實施例中，犧牲鰭結構104可以利用合適的移除程序112被移除，以形成開口/溝槽111，例如，其中犧牲鰭104底層的基板102的一部分也被移除(圖1e)。在實施例中，例如，濕式蝕刻，如四甲基氫氧化銨(TMAH)蝕刻劑和/或包含氫氧化銨的蝕刻劑，可以用於移除犧牲鰭結構104，然而，根據具體的應用可以使用其它乾式和/或濕式蝕刻。在實施例中，移除程序112可以包含各向異性蝕刻程序，其中移除程序112的蝕刻劑可能會在基板102的底部部分115建立(111)切面。
犧牲鰭結構104的移除可以暴露開口111中的襯墊106。在實施例中，溝槽111的底部部分115可以被形成/蝕刻在基板102的一部分內。在實施例中，溝槽開口111的底部部分115可包含錐形形狀，其中該形狀類似於V字形。
在實施例中，溝槽111的底部部分115可以包含側壁117，其包含(111)基板102的矽平面。在實施例中，側壁117可包含角度131，並且在一些實施例中，角度131可以包含相對於基板102介於大約52度和大約57度(圖1i)之間。在其它實施例中，溝槽111的底部部分115可包含比V字形更圓潤的輪廓。在一些實施例中，取決於具體的應用，溝槽111的底部部分115可以包含其它形狀。在實施例中，溝槽開口111可以包含長寬比捕獲(ART)的溝槽，其中該溝槽開口111的深度119與溝槽開口111的寬度121的比率可以包含至少約為2：1(返回到圖1e)。例如，在其他實施例中，該比率可包含1.5、1.7、1.9、2.1、2.3、2.5、2.7。
在實施例中，磊晶材料113，諸如III-V族磊晶材料113，可以利用合適的磊晶程序114被形成在溝槽開口111內(圖1f)。在實施例中，磊晶材料113可在基板102的表面117上(111)開始生長。在實施例中，磊晶材料113的第一部分可以形成/生長在基板102的一部分內的溝槽開口的底部，其中該磊晶材料113可以形成在矽基板102的平面(111)。在實施例中，與磊晶材料 113的第一部分介面的基板102可包含至少一個(111)矽平面。在實施例中，磊晶材料113的第二部分可以形成/生長在鄰近於隔離材料108的襯墊106。
在實施例中，磊晶材料113的額外部分可以形成/生長鄰近於隔離材料108的表面109上，並且可以在該隔離材料108的表面109上延伸。在實施例中，磊晶材料可以包含包含來自週期表中的III族、IV族和/或V族的元素和其組合的任何材料。在實施例中，磊晶材料可以利用任何合適的磊晶程序生長，並且在一些實施例中，可包含約為4奈米和約為80奈米之間的寬度122。
在實施例中，磊晶材料113可包含III-V族材料，例如氮化鎵、氮化鎵銦、磷化銦或磷化鋁銦材料、砷化鎵、砷化鎵銦和砷化銦中的至少一個。在實施例中，磊晶材料113可包含可在彼此之上形成的多個磊晶材料層，其可以包含多個堆疊、異構磊晶層，其中各種層的晶格常數可以是彼此不同的。在實施例中，磊晶材料113可包含晶格不匹配的多個磊晶材料層。由於襯墊106被設置在磊晶材料113的第二部分和隔離材料108之間，在隔離材料108和磊晶材料113的第二部分之間沒有反應。
在本文中的實施例包括襯墊106，防止在隔離材料108和磊晶材料113之間的介面的反應和/或缺陷形成。在實施例中，襯墊106包含非反應性、化學上穩定的非矽氧化鈦層，其提供在隔離材料108和磊晶材料113之間的物理和/或化學屏障。襯墊106可改變磊晶材料113 的生長條件，以使形成在磊晶材料113的缺陷被大幅減少或不存在。在本文中的實施例致使幾乎是無缺陷的磊晶層113的形成。
在實施例中，設置在隔離材料108的表面109之上的磊晶材料113的額外部分可利用移除程序116，如CMP程序被移除，例如，成為平坦的隔離材料108的表面109(圖1g)。
在實施例中，隔離材料108的一部分和襯墊106可以利用移除程序118，如CMP程序被凹陷，其中磊晶材料的暴露部分113形成/包含至少一個鰭狀裝置結構123(圖1h)。在實施例中，鰭狀裝置結構123可以缺少設置在側壁上的襯墊106，並且可以延伸在隔離材料108的表面109之上，並且可以包含高度125。在實施例中，鰭狀裝置結構123的一部分可以包含在側壁區的一部分上的襯墊106的一部分。
在實施例中，鰭狀裝置結構123的高度125可包含約4奈米至約80奈米。在實施例中，鰭狀裝置結構123的一部分可包含多閘極裝置的一部分，如多閘極裝置的通道區，例如，並且可以與源極/汲極區耦接。在實施例中，磊晶材料113包含設置在基板102的一部分內的第一部分130、設置在隔離材料108和襯墊106之間的第二部分132，和設置在隔離材料108的表面109上並從第二部分132延伸的第三部分(包含鰭狀裝置結構123)。在實施例中，第一、第二和第三部分130、132、134包含 磊晶材料113，並且生長在磊晶生長程序中，如圖1f的磊晶生長程序114。
在實施例中，第一或第三部分130、134皆不包括設置在磊晶材料113的側壁上的襯墊106，然而磊晶材料113的第二部分132包含磊晶材料113的側壁上的襯墊。在實施例中，襯墊106的一部分被設置在隔離材料108和相鄰於磊晶材料113的基板102之間。在實施例中，磊晶材料113的第一和第二部分130、132包含子鰭狀結構，其中鰭狀裝置結構123被設置在該子鰭狀結構上，其中該子鰭狀結構被設置在隔離材料108的表面109之下。
在實施例中，複數個電晶體，如金屬氧化物半導體場效電晶體(MOSFET或簡單的MOS電晶體)，可以被製造在基板102上，並且通常可以包含磊晶材料113，並且可以包括鰭狀裝置結構123。在各種實施例的實現中，MOS電晶體可以是平面電晶體、非平面電晶體或兩者的組合。非平面電晶體包括FinFET電晶體，如雙閘極電晶體和三閘極電晶體，以及環繞式或環繞式閘極(GAA)電晶體，如奈米帶和奈米線電晶體。本文中的實施例可以實行使用非平面和/或平面電晶體。
包含磊晶材料/鰭狀裝置結構的各個MOS電晶體可以包括至少兩層所形成的閘極堆疊、閘極介質層和閘極電極層。閘極介電層可以包含一層或層的堆疊。一或多層可包含氧化矽、二氧化矽(SiO2)和/或高k介電材 料。高k介電材料可以包含元素，如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅。可用在閘極介電層的高k材料的範例包括但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。在一些實施例中，退火程序可以在閘極介電層上進行，以在使用高k材料時，提高其品質。
閘極電極層被形成在閘極介電層上，並且可以由至少一種P型功函數金屬或N型功函數金屬組成，其取決於電晶體是否為PMOS或NMOS電晶體。在一些實現中，閘極電極層可以由兩個或多個金屬層的堆疊組成，其中一或多個金屬層是功函數金屬層並且至少一個金屬層是填充金屬層。
對於PMOS電晶體，可被用於閘極電極的金屬包含但不限於釕、鈀、鉑、鈷、鎳，以及導電金屬氧化物，例如，氧化釕。P型金屬層將致使具有介於約4.9eV至約5.2eV之間的功函數的PMOS閘極電極的形成。對於NMOS電晶體，可被用於閘極電極的金屬包含但不限於鉿、鋯、鈦、鉭、鋁、這些金屬的合金，以及這些金屬的碳化物，如碳化鉿、碳化鋯、碳化鈦、碳化鉭和碳化鋁。N型金屬層將致使具有介於約3.9eV至約4.2eV之間的功函數的NMOS閘極電極的形成。
在一些實現中，閘極電極可以由“U”形結構組 成，其包括實質上平行於基板的表面的底部部分以及實質上垂直於基板的頂表面的兩個側壁部分。在另一實現中，形成閘極電極的金屬層中的至少一個可以簡單地是平面層，其實質上平行於基板的頂表面，並且不包含實質上垂直於基板的頂表面的側壁部分。在實施例的進一步實現中，閘極電極可包含U形結構和平面、非U形結構的組合。例如，閘極電極可包含形成在一或多個平面、非U形層之上的一或多個U形金屬層。
在實施例的一些實現中，一對側壁間隔物可形成在托住閘極堆疊的閘極堆疊的相對側。側壁間隔物可以由材料，如氮化矽、氧化矽、碳化矽、摻雜有碳的氮化矽和氮氧化矽形成。用於形成側壁間隔物的程序是在所屬領域中眾所皆知的，並且通常包含沉積和蝕刻程序步驟。在替代的實現中，複數個間隔物對可以被使用，例如，二對、三對或四對的側壁間隔物可形成在閘極堆疊的相對側。
正如所屬領域中眾所皆知的，源極和汲極區是形成在相鄰於各MOS電晶體的閘極堆疊的基板內。源極和汲極區通常使用佈植/擴散程序或者蝕刻/沉積程序形成。在前者的程序中，摻雜劑，如硼、鋁、銻、磷或砷可被離子佈植到基板以形成源極和汲極區。活化摻雜劑並導致它們進一步擴散到基板的退火程序通常接著離子佈植程序之後。在後者的程序中，基板可以先被蝕刻以在源極和汲極區的位置形成凹陷。
磊晶沉積程序可以接著進行以用於製造源極和汲極區的材料來填充凹陷。在一些實現中，源極和汲極區可使用矽合金，如矽鍺或碳化矽來製造。在一些實現中，沉積矽合金的磊晶可以用摻雜劑如硼、砷，或磷就地摻雜。在進一步的實施例中，源極和汲極區可以使用一或多個替代的半導體材料，如鍺或III-V族材料或合金被形成。並且在進一步的實施例中，一或多個層的金屬和/或金屬合金可用於形成源極和汲極區。
一或多個層間介電質(ILD)沉積在MOS電晶體上。ILD層可以使用眾所周知的在積體電路結構的適用性的介電材料，如低k介電材料來形成。可使用的介電材料的範例包含但不限於二氧化矽(SiO2)、摻雜碳的氧化物(CDO)、氮化矽、有機聚合物，如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃(FSG)，和有機矽酸酯，如倍半矽氧烷、矽氧烷，或有機矽酸酯玻璃。ILD層可以包括孔隙或空隙以進一步降低其介電常數。
圖2a描繪微電子裝置200，如三閘極或其他類型的多閘極裝置200的部分的橫截面。在實施例中，磊晶材料213包含至少部分設置在基板202內的第一部分230。在實施例中，第一部分230包含有角度的底部側壁217(類似於圖1h的側壁)，其中在實施例中第一部分230可包含V形。根據特定的應用，底部側壁217的其他實施例可包含更圓的側壁或其它形狀。在實施例中，磊晶材料213的底部側壁217是鄰近於矽基板202的(111) 平面。
在實施例中，磊晶材料213可包含第二部分232，其中襯墊材料206類似於圖1h的襯墊材料106，其可以襯在磊晶材料213的側壁。在實施例中，襯墊材料206被設置在磊晶材料213的第二部分232和隔離材料208之間，並提供在磊晶層和隔離層208之間的物理屏障層。閘極氧化物236可被設置在磊晶材料213的第三部分234上，並且在襯墊206的一部分上並且在隔離材料208的表面209上。閘極氧化物236可以包含氧化物材料，如二氧化矽材料。在實施例中，閘極氧化物材料可以包含高k介電材料，其中該介電材料包含比二氧化矽更高的介電常數。
例如，高k介電材料可以包括二氧化鉿(HfO2)、氧化鉿矽、氧化鑭、氧化鑭鋁、二氧化鋯(ZrO2)、氧化鋯矽、二氧化鈦(TiO2)、五氧化鉭(Ta2O5)、氧化鋇鍶鈦、氧化鋇鈦、氧化總鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鈮酸鉛鋅。在實施例中，閘極氧化物236可以是直接設置在襯墊206的一部分上。
在實施例中，閘極材料238可設置在閘極氧化物236上。在實施例中，例如，閘極材料包括材料如鈦、鎢、鉭、鋁及其合金，和具有稀土元素如鉺、鏑或貴金屬如鉑，和氮化物如氮化鉭和氮化鈦的合金。在實施例中，襯墊206的部分也設置在隔離材料208和相鄰於磊晶材料213的基板202之間。在實施例中，磊晶材料213的 第三部分234包含鰭狀裝置結構223，並且可以包含具有閘極氧化物236和閘極材料238設置在其上的通道區的一部分。
圖2b描繪多閘極電晶體200的一部分，其中源極/汲極區240係與鰭狀裝置結構223的通道區239耦接。在實施例中，用於源極和/或汲極的材料可以包括，例如，矽、摻雜碳的矽、摻雜磷的矽，對於NMOS，和摻雜硼的矽鍺、SiXGe1-X、摻雜硼的鍺、摻雜硼的鍺錫，GeXSn1-X，以及對於PMOS應用的p摻雜的III-V族複合物。在實施例中，閘極氧化物236被設置在鰭狀裝置結構223的通道區239上，並且閘極材料238被設置在閘極氧化物236上。
圖2c描繪環繞式閘極結構241，例如，其可以包含奈米帶和/或奈米線結構。在實施例中，閘極氧化物236可以環繞(四面)鰭狀裝置結構223設置，並在襯墊206上和在隔離材料208上。磊晶材料213被設置在鰭狀裝置結構223之下，並且可以被設置在基板202上並相鄰於隔離材料208。襯墊206被設置在磊晶材料213和隔離材料208之間。襯墊206的一部分可以被設置在基板202和隔離材料之間。
圖3描繪根據實施例在基板上形成磊晶鰭狀結構的方法的流程圖。方塊302包括在設置於基板上的隔離材料的開口中形成磊晶材料，該磊晶材料包含：設置在該基板的一部分的第一部分，設置相鄰於該隔離材料的第 二部分，其中襯墊係設置在該隔離材料和該第二部分之間，其中該襯墊提供隔離材料和第二部分之間的屏障，以及設置在該第二部分上的第三部分，其中該第三部分包含鰭狀裝置結構。
方塊304包括在該鰭狀裝置結構的通道區上形成閘極氧化物。方塊306包括在該閘極氧化物上形成閘極材料。在一些實施例中，在形成磊晶材料之前，在該隔離材料中的開口可藉由在基板上提供犧牲鰭被形成、在該犧牲鰭和該基板上形成襯墊、在該襯墊上形成該隔離材料，以及移除該犧牲鰭，其中該襯墊係設置在該隔離材料的該側壁和該基板上。
在實施例中，本文中實施例的鰭狀裝置結構可以與任何適當類型的封裝結構耦接，該封裝結構能夠提供微電子裝置之間的電通訊，如晶粒和封裝設置可被耦接的下一級元件(例如，電路板)。在另一個實施例中，本文中的裝置可以與可包含任何適當類型的封裝結構耦接，該封裝結構能夠提供晶粒和本文中的裝置耦接的上層積體電路(IC)封裝之間的電通訊。
本文中實施例的裝置可以包含電路元件，例如，如用於使用在處理器晶粒的邏輯電路。金屬化層和絕緣材料可以被包含在本文中的裝置，以及可耦接金屬層/互連到外部裝置/層的導電觸點/凸塊。本文中以各種圖式描述的裝置可以包含矽邏輯晶粒或記憶體晶粒的部分，例如，或任何類型的合適微電子裝置/晶粒。在一些實施例 中，裝置可以進一步包含可以被堆疊在彼此之上的複數個晶粒，其取決於特定的應用。在某些情況下，本文中裝置的晶粒可以被定位/附著/嵌入在前側、後側上或封裝結構的前側和後側的某種組合之上/中。在實施例中，晶粒可以是部分地或完全地嵌入的封裝結構。
本文中包括的裝置結構的各種實施例可以用於可能需要積體電晶體的SOC產品，如智慧手機、筆記型電腦、平板電腦和其它電子行動裝置。裝置的製造，如包括具有襯墊結構的鰭狀結構的多閘極電晶體裝置被描述。磊晶相互混合和/或與二氧化矽絕緣材料的反應，例如，可以藉由使用隔離材料和磊晶材料之間的屏障襯墊來防止。子鰭狀側壁鈍化被提供。III-V族材料的磊晶品質藉由在磊晶生長期間減少來自隔離材料側壁所產生的缺陷的數目來改善。致使防止磊晶摻雜向外擴散到STI，以及藉由下游裝置程序防止鰭氧化。矽晶圓上的非矽CMOS的製造得以實現。
圖4顯示包括本文所包括的一或多個實施例的中介層400。中介層400是用於將第一基板402橋接到第二基板404的居間基板。第一基板402可以是，例如，積體電路晶粒，其中該晶粒可包含裝置結構，如本文中實施例的鰭狀裝置結構。第二基板404可以是，例如，記憶體模組、電腦主機板，或另一積體電路晶片，其中第二基板404可以結合裝置結構，如本文中實施例的鰭狀裝置結構。通常，中介層404的目的是散佈連接到更寬的間距和 /或重新路由到不同的連接的連接。例如，中介層400可以將積體電路晶粒耦接到可以隨後被耦接到第二基板404的球閘陣列(BGA)406。在一些實施例中，第一和第二基板402、404被附接到中介層400的相對側。在其它實施例中，第一和第二基板402、404被附接到中介層400的相同側。並且在進一步的實施例中，三個或更多的基板是藉由中介層400的方式被互連。
中介層400可以由環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料或聚合物材料，如聚酰亞胺形成。在進一步的實現中，中介層可以由替代的可以包括上述在半導體基板中使用的相同材料，如矽、鍺以及其它III-V族和IV族的材料的剛性或柔性材料來形成。
中介層可以包括金屬互連408和通孔410，其包含但不限於穿透矽通孔(TSV)412。中介層400可以進一步包括嵌入式裝置414，其包括被動和主動裝置。這樣的裝置包括但不限於電容、去耦電容、電阻、電感、熔斷器、二極體、變壓器、感測器和靜電放電(ESD)裝置。更複雜的裝置，如射頻(RF)裝置、功率放大器、功率管理裝置、天線、陣列、感測器和MEMS裝置也可以在中介層400上形成。
圖5顯示可包括本文中所描述的裝置結構的實施例的計算裝置500。計算裝置500可以包括多個元件。在實施例中，這些元件被附接到一或多個主機板。在替代的實施例中，這些元件被製造到單一系統單晶片 (SoC)晶粒上，而不是主機板。在計算裝置500的元件包括但不限於積體電路晶粒502以及至少一個通訊晶片508。在一些實現中，通訊晶片508被製造成積體電路晶粒502的一部分。積體電路晶粒502可包括CPU 504以及晶粒上記憶體506，經常被用作快取記憶體，其可以藉由如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)的技術來提供。
計算裝置500可包括可能會或可能不會物理地和電性地耦接到主機板或在SoC晶粒內製造的其他元件。這些其它元件包括但不限於揮發性記憶體510(例如，DRAM)、非揮發性記憶體512(例如，ROM或快閃記憶體)、圖形處理單元514(GPU)、數位訊號處理器516、加密處理器542(在硬體中的執行加密演算法的專用處理器)、晶片組520、天線522、顯示器或觸控螢幕顯示器524、觸控螢幕控制器526、電池528或其它電源、功率放大器(未顯示)、全球定位系統(GPS)裝置529、羅盤530、運動協同處理器或感測器532(其可包括加速計、陀螺儀和羅盤)、揚聲器534、相機536、用戶輸入裝置538(如鍵盤、滑鼠、手寫筆和觸控板)和大容量儲存裝置540(如硬碟、光碟(CD)、數位多功能光碟(DVD)等)。
通訊晶片508致使進行資料的轉移到和來自計算裝置500的無線通訊。用語“無線”及其衍生物可以用於描述電路、裝置、系統、方法、技術、通訊通道等，其 可以經由非固體介質藉由使用調變的電磁輻射進行資料通訊。該用語不暗示關聯的裝置不包含任何導線，儘管在一些情況中可能不包含。通訊晶片508可實現任何數目的無線標準或協定，其包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽，其衍生物以及那些被指定為3G、4G、5G和之後的任何其它無線協定。計算裝置500可以包括複數個通訊晶片508。例如，第一通訊晶片508可專用於短範圍無線通訊，如Wi-Fi和藍芽，以及第二通訊晶片508可專用於長範圍無線通訊，如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其它。
計算裝置500的處理器504包括按照本文中實施例被形成的一或多個裝置，如電晶體或金屬互連。用語“處理器”可以指處理來自暫存器和/或記憶體的電子資料，以轉換該電子資料成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的一部分。
通訊晶片508可以進一步包括按照本文中實施例被形成的一或多個裝置，如電晶體裝置結構和封裝結構。在進一步的實施例中，收容在計算裝置500內的另一種元件可含有一或多個裝置，如按照本文中實施例被形成的電晶體裝置結構和相關的封裝結構。
在各種實施例中，計算裝置500可以是膝上 電腦、小筆電、筆記型電腦、超輕薄筆電、智慧手機、平板電腦、個人數位助理(PDA)、極致行動PC、行動電話、桌上電腦、伺服器、列表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或者數位錄影機。在另外的實現中，計算裝置500可以是處理資料的任何其它電子裝置。
以上所示的實施例的說明，包括在摘要中所描述的，並非意在窮舉或限制實施例為所揭露的精確形式。雖然在本文中描述的實施例和實例的具體實現用於說明性目的，那些相關領域技術人員將理解各種等同修改是可能在本發明的範圍之內。
可以根據上述詳細說明修飾本發明的實施例。在下面的申請專利範圍中使用的用語不應當被解釋為限制本發明的各種實施例在說明書和申請專利範圍中揭露的具體實現。相對的，根據申請專利範圍詮釋的既定原則解釋，範圍完全由下面的申請專利範圍來確定。
儘管前面的描述已經指定某些步驟和材料可以在本文實施例的方法中被使用，本領域的技術人員將理解許多修改和替換可以被完成。因此，所有這樣的修改、改變、替換和添加意在被視為落入實施例的精神和範圍內，如由所附的申請專利範圍所限定的。此外，本文提供的圖式僅顯示範例性微電子裝置和關於實施例的實現的相關封裝結構的部分。因此實施例不限於本文所描述的結構。

Claims (25)

  1. 一種微電子裝置結構，其包含：磊晶材料的第一部分，其設置在基板的一部分內；該磊晶材料的第二部分，其設置相鄰於介電材料，其中襯墊材料係設置在該介電材料和該第二部分之間；該磊晶材料的第三部分，其設置在該第二部分上，其中該第三部分包含鰭狀裝置結構；閘極氧化物，其設置在該鰭狀裝置結構上；以及閘極材料，其設置在該閘極氧化物上。
  2. 如申請專利範圍第1項的結構，其中該襯墊的一部分係設置在相鄰於該磊晶材料的該矽基板上並且在該介電材料和該基板之間。
  3. 如申請專利範圍第1項的結構，其中該磊晶材料包含選自III族元素、IV族元素和V族元素組成的群組中的材料。
  4. 如申請專利範圍第1項的結構，其中該微電子裝置包含選自多閘極電晶體和環繞式閘極電晶體的群組中的裝置。
  5. 如申請專利範圍第1項的結構，其中具有該磊晶材料的該第一部分的基板介面包含至少一個(111)矽平面。
  6. 如申請專利範圍第1項的結構，其中該襯墊係直接設置在該閘極氧化物上。
  7. 如申請專利範圍第1項的結構，其中該襯墊材料係 與該介電材料無化學反應。
  8. 如申請專利範圍第1項的結構，其中該鰭狀裝置結構在該介電材料的表面上延伸。
  9. 一種微電子裝置結構，其包含：子鰭狀結構，其設置在基板上，其中該子鰭狀結構包含磊晶材料，且其中該子鰭狀結構的第一部分係設置在該基板的一部分內，且其中該子鰭狀結構的第二部分係設置相鄰於介電材料；鰭狀裝置結構，其設置在該子鰭狀結構上，其中該鰭狀裝置結構包含該磊晶材料；以及襯墊，其設置在該子鰭狀結構的該第二部分和該介電材料之間。
  10. 如申請專利範圍第9項的結構，進一步包含其中該磊晶材料包含選自氮化鎵、磷化銦、磷化銦鋁和氮化鎵銦組成的群組中的材料。
  11. 如申請專利範圍第9項的結構，進一步包含其中該襯墊材料係選自氮化矽、氮氧化矽、氧化鉿和氧化鋁組成的群組，並且不包含與該介電材料相同的材料。
  12. 如申請專利範圍第9項的結構，進一步包含其中該襯墊包含低於約100埃的厚度。
  13. 如申請專利範圍第9項的結構，其中該鰭狀裝置結構的一部分包含電晶體結構的通道區，以及其中源極/汲極區係與該通道區耦接。
  14. 如申請專利範圍第13項的結構，進一步包含其中 閘極氧化物係設置在該通道區上，以及其中閘極材料係設置在該閘極氧化物上。
  15. 如申請專利範圍第9項的結構，進一步包含其中該矽基板包含p型矽基板。
  16. 如申請專利範圍第9項的結構，進一步包含系統，其包含：通訊晶片，其通訊地耦接到該微電子裝置；以及eDRAM，其通訊地耦接到該通訊晶片。
  17. 如申請專利範圍第9項的結構，進一步包含其中該襯墊並非設置在該鰭狀裝置結構上。
  18. 如申請專利範圍第9項的結構，進一步包含其中該襯墊的一部分係設置在該基板和該隔離材料之間。
  19. 一種形成微電子裝置的方法，其包含：在設置在基板的隔離材料的開口中形成磊晶材料，該磊晶材料包含：第一部分，其設置在該基板的一部分；第二部分，其設置相鄰於該隔離材料，其中襯墊材料係設置在該隔離材料和該第二部分之間；以及第三部分，其設置在該第二部分上，其中該第三部分包含鰭狀裝置結構；在該鰭狀裝置結構的通道區上形成閘極氧化物；以及在該閘極氧化物上形成閘極材料。
  20. 如申請專利範圍第19項的方法，進一步包含其中該微電子裝置包含選自多閘極電晶體和環繞式閘極電晶體 的群組中的裝置。
  21. 如申請專利範圍第19項的方法，進一步包含其中該開口係由下列步驟形成：在該基板上提供犧牲鰭；在該犧牲鰭和該基板上形成襯墊；在該襯墊上形成該隔離材料；移除該犧牲鰭，其中該襯墊係設置在該隔離材料的該側壁和該基板上。
  22. 如申請專利範圍第19項的方法，進一步包含其中該襯墊材料包含選自氮化矽、氮氧化矽、氧化鉿和氧化鋁組成的群組中的材料。
  23. 如申請專利範圍第19項的方法，進一步包含其中該襯墊的一部分係設置在該基板和該隔離材料之間。
  24. 如申請專利範圍第19項的方法，進一步包含其中該矽基板包含p型矽基板，以及其中具有該磊晶材料的基板介面的側壁包含(111)矽平面。
  25. 如申請專利範圍第19項的方法，進一步包含其中該襯墊係直接設置在該閘極氧化物上。
TW104140313A 2014-12-23 2015-12-02 以側壁襯墊形成鰭狀結構之裝置與方法 TW201635549A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/072089 WO2016105377A1 (en) 2014-12-23 2014-12-23 Apparatus and methods of forming fin structures with sidewall liner

Publications (1)

Publication Number Publication Date
TW201635549A true TW201635549A (zh) 2016-10-01

Family

ID=56151177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140313A TW201635549A (zh) 2014-12-23 2015-12-02 以側壁襯墊形成鰭狀結構之裝置與方法

Country Status (6)

Country Link
US (1) US20170323955A1 (zh)
EP (1) EP3238264A4 (zh)
KR (1) KR102351550B1 (zh)
CN (1) CN107004710A (zh)
TW (1) TW201635549A (zh)
WO (1) WO2016105377A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583599B2 (en) 2015-04-22 2017-02-28 International Business Machines Corporation Forming a fin using double trench epitaxy
WO2017052587A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Passivation of transistor channel region interfaces
US10529833B2 (en) * 2017-08-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with a fin and gate structure and method making the same
US11164974B2 (en) * 2017-09-29 2021-11-02 Intel Corporation Channel layer formed in an art trench
US10510874B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US11532734B2 (en) 2019-03-29 2022-12-20 Intel Corporation Gate-all-around integrated circuit structures having germanium nanowire channel structures

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471189B1 (ko) * 2003-02-19 2005-03-10 삼성전자주식회사 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법
US6835618B1 (en) * 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7985633B2 (en) * 2007-10-30 2011-07-26 International Business Machines Corporation Embedded DRAM integrated circuits with extremely thin silicon-on-insulator pass transistors
US8981427B2 (en) * 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8440517B2 (en) * 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
SG169921A1 (en) * 2009-09-18 2011-04-29 Taiwan Semiconductor Mfg Improved fabrication and structures of crystalline material
US9166022B2 (en) * 2010-10-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
CN103907177B (zh) * 2011-11-03 2016-08-31 英特尔公司 蚀刻停止层和电容器
US8486770B1 (en) * 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device
US8629038B2 (en) * 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
US8828813B2 (en) * 2012-04-13 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement channels
US8847281B2 (en) * 2012-07-27 2014-09-30 Intel Corporation High mobility strained channels for fin-based transistors
US8841188B2 (en) * 2012-09-06 2014-09-23 International Business Machines Corporation Bulk finFET with controlled fin height and high-K liner
US9082853B2 (en) * 2012-10-31 2015-07-14 International Business Machines Corporation Bulk finFET with punchthrough stopper region and method of fabrication
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US8815685B2 (en) * 2013-01-31 2014-08-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits having confined epitaxial growth regions
US20140264488A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming low defect replacement fins for a finfet semiconductor device and the resulting devices
US9620642B2 (en) * 2013-12-11 2017-04-11 Globalfoundries Singapore Pte. Ltd. FinFET with isolation
EP3185302B1 (en) * 2014-03-27 2018-05-09 IMEC vzw Gate-all-around semiconductor device with two group iii-v semiconductor nanowires
US9299775B2 (en) * 2014-04-16 2016-03-29 GlobalFoundries, Inc. Methods for the production of integrated circuits comprising epitaxially grown replacement structures
CN105448717A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US9276117B1 (en) * 2014-08-19 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method and FinFET device
US9147616B1 (en) * 2014-08-28 2015-09-29 Globalfoundries Inc. Methods of forming isolated fins for a FinFET semiconductor device with alternative channel materials
EP3018715A1 (en) * 2014-11-05 2016-05-11 IMEC vzw Method for manufacturing a transistor device comprising a germanium channel material on a silicon based substrate, and associated transistor device
US9349594B1 (en) * 2014-11-05 2016-05-24 International Business Machines Corporation Non-planar semiconductor device with aspect ratio trapping
US9548319B2 (en) * 2015-03-10 2017-01-17 International Business Machines Corporation Structure for integration of an III-V compound semiconductor on SOI
US9425291B1 (en) * 2015-12-09 2016-08-23 International Business Machines Corporation Stacked nanosheets by aspect ratio trapping
US9728626B1 (en) * 2016-08-30 2017-08-08 Globalfoundries Inc. Almost defect-free active channel region
US9947663B2 (en) * 2016-09-10 2018-04-17 International Business Machines Corporation FinFET CMOS with silicon fin N-channel FET and silicon germanium fin P-channel FET
US10037912B2 (en) * 2016-12-14 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US10056289B1 (en) * 2017-04-20 2018-08-21 International Business Machines Corporation Fabrication of vertical transport fin field effect transistors with a self-aligned separator and an isolation region with an air gap
US10522417B2 (en) * 2017-04-27 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with different liners for PFET and NFET and method of fabricating thereof
US10121870B1 (en) * 2017-08-31 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with strain-relaxed buffer

Also Published As

Publication number Publication date
WO2016105377A1 (en) 2016-06-30
US20170323955A1 (en) 2017-11-09
EP3238264A1 (en) 2017-11-01
KR102351550B1 (ko) 2022-01-17
CN107004710A (zh) 2017-08-01
KR20170097016A (ko) 2017-08-25
EP3238264A4 (en) 2018-08-22

Similar Documents

Publication Publication Date Title
US10672868B2 (en) Methods of forming self aligned spacers for nanowire device structures
TWI706469B (zh) 形成背側自對準通孔的方法及所形成的結構
US11205707B2 (en) Optimizing gate profile for performance and gate fill
EP3155658B1 (en) Memory die with direct integration to logic die and method of manufacturing the same
TWI680583B (zh) 具有不對稱外形之鰭部結構的裝置及形成方法
TW201635549A (zh) 以側壁襯墊形成鰭狀結構之裝置與方法
TWI706514B (zh) 在短通道互補金屬氧化物半導體（ｃｍｏｓ）晶片上的用於低洩漏的應用的長通道金屬氧化物半導體（ｍｏｓ）電晶體
TWI793875B (zh) 製造電晶體裝置的方法、電子裝置及其製造方法
TWI715608B (zh) 透過用於應力增強及接觸的背側露出而能深度取向生長
TWI713573B (zh) 微電子結構、微電子結構的形成方法、及摻雜獨立式鰭部的方法
US20220416027A1 (en) Nanoribbon sub-fin isolation by backside si substrate removal etch selective to source and drain epitaxy
TWI576921B (zh) 矽晶粒上互連堆疊中之嵌入式記憶體
WO2018125064A1 (en) Deeply scaled metal interconnects with high aspect ratio